CN206758431U - 电子部件的接合构造 - Google Patents

电子部件的接合构造 Download PDF

Info

Publication number
CN206758431U
CN206758431U CN201720543304.1U CN201720543304U CN206758431U CN 206758431 U CN206758431 U CN 206758431U CN 201720543304 U CN201720543304 U CN 201720543304U CN 206758431 U CN206758431 U CN 206758431U
Authority
CN
China
Prior art keywords
electronic unit
electrode
base material
dielectric film
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720543304.1U
Other languages
English (en)
Inventor
伊藤慎悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN206758431U publication Critical patent/CN206758431U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型提供一种电子部件的接合构造。电子部件的接合构造具备：第1电子部件，包含：第1基材(11)、形成于该第1基材(11)的安装面(S1)的第1电极(12)、和具有使第1电极(12)的一部分露出的开口以及形成于与第1电极(12)不重合的位置的第1凹部(DP1)并且覆盖第1基材(11)的安装面(S1)的第1绝缘膜(13)；第2电子部件，包含：第2基材(21)、和形成于该第2基材(21)的安装面的第2电极(22)；导电性接合材料(31)，以第1电极(12)与第2电极(22)面对的状态使第1电极(12)与第2电极(22)电导通；和绝缘性接合材料(32)，将第2电子部件的安装面与第1绝缘膜(13)的间隙密封。

Description

电子部件的接合构造
技术领域
本实用新型涉及多个电子部件被接合并构成规定的电路的电子部件的接合构造、以及多个电子部件被接合而构成的电子部件接合体的制造方法。
背景技术
以往，作为在基板倒装芯片安装裸芯片的方法之一，存在将形成有焊料凸块的裸芯片安装在基板上并进行回流连接的方法。在这样使用焊料凸块来进行倒装芯片安装的情况下，为了防止应力集中于焊料凸块而破断，专利文献1中表示了向裸芯片与基板之间注入底部填料用树脂来使应力缓和的构造。
在先技术文献
专利文献
专利文献1：日本特开2008-113045号公报
在如专利文献1所示的向裸芯片与基板之间注入底部填料用树脂的电子部件的连接构造中，存在基板表面的没有电极的区域处的、经由底部填料的基板与裸芯片的接合强度不充分的情况。
实用新型内容
本实用新型的目的在于，如上述那样，提供一种例如在由基板和与其接合的例如半导体裸芯片等构成的电子部件的接合构造中，得到电子部件彼此的较大的接合强度的电子部件的接合构造以及电子部件接合体的制造方法。
·本实用新型的电子部件的接合构造具备：第1电子部件，包含：第1基材、形成于该第1基材的安装面的第1电极、和具有使所述第1电极的一部分露出的开口以及形成于与所述第1电极不重合的位置的第1凹部并且覆盖所述第1基材的安装面的第1绝缘膜；第2电子部件，包含：第2基材、和形成于该第2基材的安装面的第2电极；导电性接合材料，以所述第1电极与所述第2电极面对的状态使所述第1电极与所述第2电极电导通；和绝缘性接合材料，将所述第2电子部件的安装面与所述第1绝缘膜的间隙密封。
通过上述构成，绝缘性接合材料通过包含第1绝缘膜的第1凹部的大面积来将第1电子部件的第1绝缘膜与第2电子部件的安装面的间隙接合。因此，确保第1电子部件与第2电子部件的接合强度。
·也可以所述第1电极的厚度比所述第1绝缘膜的厚度厚。由此，第1凹部相对变深，第1电子部件与第2电子部件的接合强度更加变高。
·优选所述第1电极是随着远离所述第1基材的安装面而宽度变窄的形状。由此，在将第1绝缘膜覆盖于第1基材的安装面时，由于第1绝缘膜的材料容易流动，空隙难以形成，因此能够提高第1绝缘膜的接合强度。
·优选所述绝缘性接合材料的线膨胀系数是所述第1基材的线膨胀系数与所述第2基材的线膨胀系数之间的值。由此，温度变化引发的作用于第1基材和第2基材的应力被缓和，基于绝缘性接合材料的接合强度被维持。此外，能够提高第1电极与第2电极的电连接的可靠性。进一步地，能够得到温度变化引发的变形(弯曲)较小的电子部件的接合构造。
·也可以是如下构成：具备第2绝缘膜，该第2绝缘膜具有：使所述第2电极的一部分露出的开口、和形成于与所述第2电极不重合的位置的第2凹部，并且覆盖所述第2基材的安装面，绝缘性接合材料将所述第1绝缘膜与所述第2绝缘膜的间隙密封。由此，第1绝缘膜以及第2绝缘膜相对于绝缘性接合材料的接合面积变大，第1电子部件与第2电子部件的接合强度更加变高。
·本实用新型的电子部件接合体的制造方法包括：第1电子部件制造工序，在第1基材的安装面形成多个第1电极，将所述多个第1电极各自的一部分露出且所述多个第1电极之中相邻的第1电极之间成为第1凹部的第1绝缘膜覆盖于所述第1基材的安装面；第2电子部件制造工序，在第2基材的安装面形成第2电极；接合工序，经由导电性接合材料来使所述第1电极与所述第2电极电导通；和密封工序，通过绝缘性接合材料来密封所述第2电子部件的安装面与所述第1绝缘膜的间隙。
通过上述构成，仅通过将第1绝缘膜覆盖于第1基材的安装面，就能够形成第1凹部，第1绝缘膜的形成变得容易。
·优选所述第2电子部件制造工序包含在所述第2基材的安装面形成第2绝缘膜的工序，所述第2绝缘膜具有：使所述第2电极的一部分露出的开口、和与所述第2电极不重合的第2凹部。由此，第1绝缘膜以及第2绝缘膜相对于绝缘性接合材料的接合面积变大，第1电子部件与第2电子部件的接合强度更加变高。
根据本实用新型，能够得到第1电子部件与第2电子部件以较强的接合强度而被接合的电子部件的接合构造以及电子部件接合体。
附图说明
图1是第1实施方式所涉及的电子部件接合体101的主要部分的剖视图。
图2是电子部件接合体101的接合前的第1电子部件10以及第2电子部件20的主要部分的剖视图。
图3是表示电子部件接合体101的制造方法的图，图3中的(1)～(6)是表示各工序中的状态的剖视图。
图4是表示第2实施方式所涉及的电子部件接合体102的制造方法的图，图4中的(1)～(5)是表示各工序中的状态的剖视图。
图5是表示第3实施方式所涉及的电子部件接合体103的制造方法的图，图5中的(1)～(5)是表示各工序中的状态的剖视图。
图6是第4实施方式所涉及的电子部件接合体104的主要部分的剖视图。
图7是第5实施方式所涉及的电子部件接合体105的主要部分的剖视图。
图8是表示电子部件接合体105的第1电极12的形成顺序的图，图8中的(1)～(3)是表示各工序中的状态的剖视图。
图9是第6实施方式所涉及的电子部件接合体106的主要部分的剖视图。
图10是电子部件接合体106的接合前的第1电子部件10以及第2电子部件20的主要部分的剖视图。
图11是第7实施方式所涉及的电子部件接合体107的主要部分的剖视图。
图12是电子部件接合体107的接合前的第1电子部件10以及第2电子部件20的主要部分的剖视图。
-符号说明-
AP1、AP2...开口 DP1...第1凹部 DP2...第2凹部 S1、S2...安装面 10、10A、10B...第1电子部件 11...第1基材 12...第1电极 12S...Cu箔 13...第1绝缘膜 20...第2电子部件 21...第2基材 22...第2电极 23...第2绝缘膜 31...导电性接合材料 32...绝缘性接合材料 40...抗蚀剂膜 101～107...电子部件接合体。
具体实施方式
以下，参照附图，举出几个具体的例子，表示本实用新型的多个具体实施方式。各图中，对相同位置付与相同符号。考虑要点的说明或者理解的容易性，为了方便而分开实施方式进行表示，但能够进行不同的实施方式中所示的构成的局部置换或者组合。第2实施方式以后，省略与第1实施方式共用的事项的记述，仅对不同点进行说明。特别地，针对基于相同的构成的相同的作用效果，不按照每个实施方式依次提及。
《第1实施方式》
图1是第1实施方式所涉及的电子部件接合体101的主要部分的剖视图。图2是接合前的第1电子部件10以及第2电子部件20的主要部分的剖视图。
本实施方式的电子部件接合体101是第1电子部件10与第2电子部件20的接合体。
如图2所示，第1电子部件10包含：第1基材11、形成于该第1基材11的安装面S1的多个第1电极12、和覆盖第1基材11的安装面S1的第1绝缘膜13。第1绝缘膜13具有：使多个第1电极12各自的一部分露出的开口AP1、以及形成于与第1电极12不重合的位置的第1凹部DP1。第2电子部件20包含：第2基材21、和形成于该第2基材21的安装面S2的第2电极22。
第1基材11例如是聚酰亚胺薄膜等的多层柔性基板。第1电极12例如是将Cu箔图案化的电极。第1绝缘膜13例如通过聚酰亚胺薄膜的贴付或者高粘度的聚酰亚胺浆料的印刷而形成。第2基材21例如是半导体裸芯片，第2电极22的表面例如是Au的焊盘电极。
如图1所示，第1电极12和第2电极22经由导电性接合材料31而被接合，第1电极12与第2电极22电导通。导电性接合材料31例如是SnAgCu系等Sn合金焊料。
此外，如图1、图2所示，第2电子部件20的安装面S2与第1绝缘膜13的间隙被绝缘性接合材料32密封。绝缘性接合材料32例如是主剂和固化剂混合的状态的1液型环氧树脂中含有热膨胀系数调整用的、线膨胀系数较小的SiO2填料的复合树脂。该绝缘性接合材料32的线膨胀系数是第1基材11的线膨胀系数与第2基材21的线膨胀系数之间的值。
图3是表示电子部件接合体101的制造方法的图，(1)～(6)是表示各工序中的状态的剖视图。电子部件接合体101的制造方法如下。
[第1电子部件制造工序]
如图3中的(1)所示，在第1基材11的安装面S1形成多个第1电极12。例如，在聚酰亚胺薄膜层压Cu箔，通过光刻来使该Cu箔图案化从而形成第1电极12。
接下来，如图3中的(2)所示，将第1绝缘膜13覆盖于第1基材11的安装面S1。第1绝缘膜13具有：使多个第1电极12各自的一部分露出的开口AP1、和相邻的第1电极12与第1电极12之间凹陷的第1凹部DP1。例如，在聚酰亚胺薄膜形成开口AP1，将该聚酰亚胺薄膜贴付于第1基材11的安装面S1。由于聚酰亚胺薄膜的开口AP1的内边比第1电极12的外边更处于内侧，因此成为第1电极12的一部分从开口AP1露出的构造。因此，相邻的第1绝缘膜13与第1绝缘膜13之间成为第1凹部DP1。也就是说，通过将第1绝缘膜13贴付于第1基材11，自动形成第1凹部DP1。
上述第1绝缘膜13例如也可以通过将高粘度的聚酰亚胺浆料印刷于第1基材11的安装面S1来形成。在该情况下，在印刷后不特别进行用于校平的研磨。由此，能够极大地增大从第1凹部DP1的内底面到顶部的高度。
[第2电子部件制造工序]
如图2所示，在第2基材21的安装面S2形成第2电极22。在该例子中，通过半导体工序，在Al焊盘形成基于无电解Ni/Pd/Au镀覆的UBM(Under Bump Metal，凸点下金属)。然后，切割晶片来得到单个的半导体裸芯片。
[接合工序]
如图3中的(2)(3)所示，在开口AP1印刷形成焊料等导电性接合材料31。此时，第1绝缘膜13的开口AP1作为防止焊料膏的流动并限制焊料形成位置的“堤”而发挥作用。
然后，如图3中的(4)(5)所示，将第2电子部件20载置于第1电子部件10，以使得第2电子部件20的第2电极22隔着导电性接合材料(焊料)31而与第1电极12对置，通过回流焊接工艺来进行焊接。由此，使第1电极12和第2电极22经由导电性接合材料31而电导通。
[密封工序]
如图3中的(6)所示，通过绝缘性接合材料32来密封第2电子部件20的安装面S2与第1绝缘膜13的间隙。例如，将液状的上述复合树脂注入到第2电子部件20的安装面S2与第1绝缘膜13的间隙并使其加热固化。
根据本实施方式，起到如下的效果。
(a)由于绝缘性接合材料32被填充到第1凹部DP1，因此绝缘性接合材料32通过包含第1绝缘膜13的第1凹部DP1的大面积来将第1电子部件10的第1绝缘膜13与第2电子部件20的安装面S2的间隙接合。因此，第1电子部件10和第2电子部件20以规定的较大的接合强度被接合。
(b)由于第1绝缘膜13覆盖第1电极12的外周，因此防止第1电极12的剥离。
(c)由于第1绝缘膜13的开口AP1防止焊料膏的流动，限制焊料形成位置，因此也能够应用于更小的第1电极12以及第2电极22。
(d)由于绝缘性接合材料32的线膨胀系数是第1基材11的线膨胀系数与第2基材21的线膨胀系数之间的值，因此温度变化引发的、作用于第1基材和第2基材的应力被缓和，基于绝缘性接合材料的接合强度被维持。此外，第1电极与第2电极的电连接的可靠性提高。进一步地，得到温度变化引发的变形(弯曲)较小的电子部件的接合构造。
《第2实施方式》
在第2实施方式中，表示绝缘性接合材料的形成方法与第1实施方式不同的例子。
图4是表示第2实施方式所涉及的电子部件接合体102的制造方法的图，(1)～(5)是表示各工序中的状态的剖视图。电子部件接合体102的制造方法如下。
[第1电子部件制造工序]
与第1实施方式同样地，如图4中的(1)(2)所示，在第1基材11的安装面S1形成多个第1电极12，将第1绝缘膜13覆盖于第1基材11的安装面S1。
[第2电子部件制造工序]
与第1实施方式同样地，在第2基材21的安装面形成第2电极22。
[接合工序][密封工序]
在本实施方式中，接合工序与密封工序被同时进行。首先，与第1实施方式同样地，如图4中的(2)(3)所示，在开口AP1印刷形成焊料等导电性接合材料31。
接下来，如图4中的(4)所示，包含导电性接合材料31地，在第1绝缘膜13的表面涂敷绝缘性接合材料32。
然后，如图4中的(5)所示，将第2电子部件20载置于第1电子部件10，以使得第2电子部件20的第2电极22隔着导电性接合材料(焊料)31来与第1电极12对置，通过回流焊接工艺来进行焊接。此外，通过该回流焊接工艺时的热量来使绝缘性接合材料32固化。
如本实施方式这样，也可以同时进行基于绝缘性接合材料32的密封和基于导电性接合材料31的电接合。
《第3实施方式》
在第3实施方式中，表示同时进行基于绝缘性接合材料的密封和基于导电性接合材料的电接合的另一个例子。
图5是表示第3实施方式所涉及的电子部件接合体103的制造方法的图，(1)～(5)是表示各工序中的状态的剖视图。电子部件接合体103的制造方法如下。
[第1电子部件制造工序]
与第1实施方式同样地，如图5中的(1)(2)所示，在第1基材11的安装面S1形成多个第1电极12，将第1绝缘膜13覆盖于第1基材11的安装面S1。
[第2电子部件制造工序]
与第1实施方式同样地，在第2基材21的安装面形成第2电极22。
[接合工序][密封工序]
在本实施方式中，接合工序和密封工序被同时进行。首先，如图5中的(3)所示，在第1绝缘膜13的表面涂敷绝缘性接合材料32。开口AP1被保持开口。
接下来，如图5中的(4)所示，在开口AP1印刷形成焊料等导电性接合材料31。
然后，如图5中的(5)所示，将第2电子部件20载置于第1电子部件10，以使得第2电子部件20的第2电极22隔着导电性接合材料(焊料)31来与第1电极12对置，通过回流焊接工艺来进行焊接。此外，通过该回流焊接工艺时的热量来使绝缘性接合材料32固化。
如本实施方式那样，也可以同时进行基于绝缘性接合材料32的密封和基于导电性接合材料31的电接合。
《第4实施方式》
在第4实施方式中，表示第1绝缘膜与第1电极的厚度关系不同于第1实施方式的例子。
图6是第4实施方式所涉及的电子部件接合体104的主要部分的剖视图。整体的基本构造与第1实施方式所示的电子部件接合体101相同，但第1电极12的厚度比第1绝缘膜13的厚度厚。在图6中，第1电极12的厚度T12与第1绝缘膜13的厚度T13处于T12＞T13的关系。
根据本实施方式，第1凹部DP1相对变深，第1电子部件10与第2电子部件20的接合强度更加变高。
《第5实施方式》
在第5实施方式中，表示第1电极的剖面形状与第1实施方式不同的例子。
图7是第5实施方式所涉及的电子部件接合体105的主要部分的剖视图。整体的基本构造与第1实施方式中所示的电子部件接合体101相同，但第1电极12的剖面形状是随着远离第1基材11的安装面S1而宽度变窄的锥形形状。
图8是表示上述第1电极12的形成顺序的图，(1)～(3)是表示各工序中的状态的剖视图。首先，如图8中的(1)所示，在第1基材11的安装面S1层压Cu箔12S，在Cu箔12S的表面涂敷抗蚀剂膜40，通过光刻来使其图案化。
接下来，如图8中的(2)所示，通过蚀刻Cu箔12S，来使第1电极12图案化。此时，对Cu箔进行各项同性蚀刻或者低选择蚀刻。由此，第1电极12的剖面形状成为随着远离第1基材11的安装面S1而宽度变窄的锥形形状。
根据本实施方式，在将第1绝缘膜13覆盖于第1基材11的安装面S1时，由于第1绝缘膜13的材料容易流动，空隙难以形成，因此能够提高第1绝缘膜13的接合强度。
《第6实施方式》
在第6实施方式中，表示包含第2凹部的电子部件接合体。
图9是第6实施方式所涉及的电子部件接合体106的主要部分的剖视图。图10是接合前的第1电子部件10以及第2电子部件20的主要部分的剖视图。
如图10所示，第1电子部件10包含：第1基材11、形成于该第1基材11的安装面S1的多个第1电极12、和覆盖第1基材11的安装面S1的第1绝缘膜13。第1绝缘膜13具有：使多个第1电极12各自的一部分露出的开口AP1、以及形成于与第1电极12不重合的位置的第1凹部DP1。第2电子部件20包含：第2基材21、形成于该第2基材21的安装面S2的第2电极22、和覆盖第2基材21的安装面S2的第2绝缘膜23。第2绝缘膜23具有：使多个第2电极22各自的一部分露出的开口AP2、以及形成于与第2电极22不重合的位置的第2凹部DP2。
第1电子部件10的构成与到此为止所示的各实施方式的第1电子部件10相同。第2基材21例如是半导体裸芯片，第2电极22例如是Au凸块。第2绝缘膜23是形成于第2基材21的安装面S2的例如聚酰亚胺膜。由于聚酰亚胺膜的开口AP2的内边比第2电极22的外边更处于内侧，因此成为第2电极22的一部分从开口AP2露出的构造。因此，相邻的第2绝缘膜23与第2绝缘膜23之间成为第2凹部DP2。也就是说，通过将第2绝缘膜23形成于第2基材21，从而自动形成第2凹部DP2。
根据本实施方式，如图9所示，第1绝缘膜13以及第2绝缘膜23相对于绝缘性接合材料32的接合面积变大，第1电子部件10与第2电子部件20的接合强度更加变高。
《第7实施方式》
在第7实施方式中，表示第1电子部件与第2电子部件的大小关系不同于到此为止所示的实施方式的例子。
图11是第7实施方式所涉及的电子部件接合体107的主要部分的剖视图。图12是接合前的第1电子部件10以及第2电子部件20的主要部分的剖视图。
如图12所示，本实施方式的电子部件接合体107包含二个第1电子部件10A、10B和单一的第2电子部件20。第1电子部件10A的构成与到此为止所示的各实施方式的第1电子部件10相同。第1电子部件10B是在长方体状的基体的两端具备端子电极的所谓狗骨型的芯片部件。
第2电子部件20包含：第2基材21、和形成于该第2基材21的安装面S2的多个第2电极22。
如图11所示，第1电子部件10A、10B经由焊料等导电性接合材料31来与第2电子部件20的第2电极22接合。然后，通过绝缘性接合材料32来密封第2电子部件20的安装面S2与第1电子部件10A的第1绝缘膜13的间隙、以及第2电子部件20的安装面S2与第1电子部件10B的间隙。例如，将液状的复合树脂注入到第2电子部件20的安装面S2与第1电子部件10A、10B的间隙，并使其加热固化。由于绝缘性接合材料32被填充到第1凹部DP1，因此绝缘性接合材料32通过包含第1绝缘膜13的第1凹部DP1的大面积来将第1电子部件10A的第1绝缘膜13与第2电子部件20的安装面S2的间隙接合。因此，第1电子部件10A和第2电子部件20以规定的较大的接合强度而被接合。
最后，上述的实施方式的说明在全部方面为示例，并不是限制性的。对于本领域的技术人员能够适当进行变形以及变更。本实用新型的范围并不由上述的实施方式表示，而由权利要求书表示。进一步地，本实用新型的范围中，包含从与权利要求书均等的范围内的实施方式的变更。

Claims (5)

1.一种电子部件的接合构造，具备：
第1电子部件，包含：第1基材、形成于该第1基材的安装面的第1电极、和具有使所述第1电极的一部分露出的开口以及形成于与所述第1电极不重合的位置的第1凹部并且覆盖所述第1基材的安装面的第1绝缘膜；
第2电子部件，包含：第2基材、和形成于该第2基材的安装面的第2电极；
导电性接合材料，以所述第1电极与所述第2电极面对的状态使所述第1电极与所述第2电极电导通；和
绝缘性接合材料，将所述第2电子部件的安装面与所述第1绝缘膜的间隙密封。
2.根据权利要求1所述的电子部件的接合构造，其中，
所述第1电极的厚度比所述第1绝缘膜的厚度厚。
3.根据权利要求1或2所述的电子部件的接合构造，其中，
所述第1电极是随着远离所述第1基材的安装面而宽度变窄的形状。
4.根据权利要求1或2所述的电子部件的接合构造，其中，
所述绝缘性接合材料的线膨胀系数是所述第1基材的线膨胀系数与所述第2基材的线膨胀系数之间的值。
5.根据权利要求1或2所述的电子部件的接合构造，其中，
具备第2绝缘膜，该第2绝缘膜具有：使所述第2电极的一部分露出的开口、和形成于与所述第2电极不重合的位置的第2凹部，并且覆盖所述第2基材的安装面，所述绝缘性接合材料将所述第1绝缘膜与所述第2绝缘膜的间隙密封。
CN201720543304.1U 2016-08-26 2017-05-16 电子部件的接合构造 Active CN206758431U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016166335A JP6623978B2 (ja) 2016-08-26 2016-08-26 電子部品の接合構造および電子部品接合体の製造方法
JP2016-166335 2016-08-26

Publications (1)

Publication Number Publication Date
CN206758431U true CN206758431U (zh) 2017-12-15

Family

ID=60617108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720543304.1U Active CN206758431U (zh) 2016-08-26 2017-05-16 电子部件的接合构造

Country Status (2)

Country Link
JP (1) JP6623978B2 (zh)
CN (1) CN206758431U (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2843658B2 (ja) * 1990-08-02 1999-01-06 東レ・ダウコーニング・シリコーン株式会社 フリップチップ型半導体装置
JPH0964097A (ja) * 1995-08-29 1997-03-07 Toshiba Corp 半導体装置
JP3648277B2 (ja) * 1995-01-12 2005-05-18 株式会社東芝 半導体装置
JP3509507B2 (ja) * 1997-11-10 2004-03-22 松下電器産業株式会社 バンプ付電子部品の実装構造および実装方法
JP2001077516A (ja) * 1999-07-05 2001-03-23 Matsushita Electric Ind Co Ltd 電子部品装置及びその製造方法、並びに、回路基板
JP4333395B2 (ja) * 2004-02-16 2009-09-16 凸版印刷株式会社 プリント配線板及びその製造方法
JP2006147781A (ja) * 2004-11-18 2006-06-08 Kumamoto Univ 半導体チップ並びに半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2018032836A (ja) 2018-03-01
JP6623978B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
US5650595A (en) Electronic module with multiple solder dams in soldermask window
TW501208B (en) Semiconductor device and manufacturing method of the same
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
CN101996902B (zh) 半导体器件的制造方法
JP2009105139A (ja) 配線基板及びその製造方法と半導体装置
US6781221B2 (en) Packaging substrate for electronic elements and electronic device having packaged structure
US6887778B2 (en) Semiconductor device and manufacturing method
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
JP2009200067A (ja) 半導体チップおよび半導体装置
JP3836349B2 (ja) 半導体装置およびその製造方法
JP4051570B2 (ja) 半導体装置の製造方法
CN206758431U (zh) 电子部件的接合构造
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20050266671A1 (en) Manufacturing method of semiconductor device
JP4324773B2 (ja) 半導体装置の製造方法
JP4525148B2 (ja) 半導体装置およびその製造方法
TW475245B (en) Semiconductor device, external connecting terminal body structure and method for producing semiconductor devices
JP4561969B2 (ja) 半導体装置
JPH10112472A (ja) 半導体装置及びその製造方法
TWI508243B (zh) 封裝結構及其製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0897329A (ja) 電子部品搭載装置
CN106954335A (zh) 表面镀层和包括该表面镀层的半导体封装件
JP2007180593A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant