WO2014045828A1 - 半導体装置の製造方法、及び半導体製造装置 - Google Patents

半導体装置の製造方法、及び半導体製造装置 Download PDF

Info

Publication number
WO2014045828A1
WO2014045828A1 PCT/JP2013/073205 JP2013073205W WO2014045828A1 WO 2014045828 A1 WO2014045828 A1 WO 2014045828A1 JP 2013073205 W JP2013073205 W JP 2013073205W WO 2014045828 A1 WO2014045828 A1 WO 2014045828A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
substrate
semiconductor chip
manufacturing
semiconductor
Prior art date
Application number
PCT/JP2013/073205
Other languages
English (en)
French (fr)
Inventor
青柳 昌宏
タン トゥン ブイ
基史 鈴木
渡辺 直也
史樹 加藤
莱娜 馬
俊介 根本
Original Assignee
独立行政法人産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人産業技術総合研究所 filed Critical 独立行政法人産業技術総合研究所
Priority to US14/428,635 priority Critical patent/US9627347B2/en
Priority to JP2014536718A priority patent/JP5967678B2/ja
Publication of WO2014045828A1 publication Critical patent/WO2014045828A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/0347Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13007Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13562On the entire exposed surface of the core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1357Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • H01L2224/75745Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75753Means for optical alignment, e.g. sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/37Effects of the manufacturing process
    • H01L2924/37001Yield

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device formed by connecting a semiconductor chip and a substrate, or between semiconductor chips, and a semiconductor manufacturing apparatus.
  • connection structure between a semiconductor chip and a substrate, or between semiconductor chips a structure in which a semiconductor chip is mounted face-down on a wiring substrate or another semiconductor chip and both electrodes are connected via bump electrodes is known. Yes.
  • Patent Document 1 describes forming a conical recess on the inner surface on one electrode.
  • the bump electrode is guided while sliding on the inner side surface of the concave portion in the process of approaching both electrodes. .
  • the central axis of the bump electrode and the central axis of the concave portion can be easily matched, and high-precision alignment can be realized.
  • the present invention has been made in view of such problems, and its purpose is to firmly bond the electrode of the semiconductor chip and the electrode of the substrate or the like at a relatively low temperature while performing alignment with high accuracy. It is an object of the present invention to provide a method for manufacturing a semiconductor device and a semiconductor manufacturing apparatus.
  • a method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device in which a semiconductor chip and a substrate or semiconductor chips are connected to each other.
  • the first electrode and the second electrode are pressurized in a direction to bring them close to each other, so that the central axis of the first electrode and the central axis of the recess are aligned.
  • a pressurizing step, and an ultrasonic bonding step in which at least one of the first electrode and the second electrode is vibrated by ultrasonic waves to bond the first electrode and the second electrode.
  • a semiconductor manufacturing apparatus for connecting a semiconductor chip and a substrate or between semiconductor chips by the above manufacturing method.
  • a semiconductor manufacturing apparatus for manufacturing a semiconductor device in which a semiconductor chip and a substrate or semiconductor chips are connected to each other, and the first semiconductor chip or the substrate protrudes in a substantially conical shape.
  • One electrode is formed, and the other semiconductor chip or substrate is provided with a second electrode having a concave portion with an inner side surface of a substantially pyramid shape or a prism shape, and the first electrode is the same as the second electrode.
  • a pressurizing device that pressurizes the first electrode and the second electrode in a direction approaching each other in a state of being inserted into the recess, and makes the center axis of the first electrode coincide with the center axis of the recess;
  • a semiconductor manufacturing apparatus comprising: an ultrasonic device that vibrates at least one of the first electrode and the second electrode with ultrasonic waves.
  • FIG. 20 is a perspective view illustrating an appearance of a pad electrode having a shape different from that of FIG. 19. It is the figure which showed typically the structure of the semiconductor manufacturing apparatus which concerns on this invention.
  • a method for manufacturing a semiconductor device includes a bump forming step of forming a first electrode protruding in a substantially conical shape on one semiconductor chip or substrate, and an inner surface on the other semiconductor chip or substrate.
  • the first electrode formed in the bump forming process and having a shape protruding in a substantially conical shape on one semiconductor chip or substrate constitutes a so-called bump electrode (or protruding electrode).
  • the second electrode formed by the pad forming process and having a concave portion having a substantially pyramid or prismatic inner surface on the other semiconductor chip or substrate constitutes a so-called pad electrode joined to the bump electrode. .
  • the first electrode and the second electrode are in a state where the first electrode is inserted into the recess of the second electrode in the subsequent pressurizing step (or it can be said that the recess of the second electrode is covered with the first electrode).
  • pressure is applied in a direction approaching each other.
  • the first electrode and the second electrode approach each other, the first electrode is guided while sliding on the inner surface of the concave portion of the second electrode.
  • the central axis of the first electrode and the central axis of the concave portion that is, the second axis
  • the center axis of the electrode coincides.
  • the shape of the side surface of the first electrode that is, the conical side surface
  • the inner surface of the concave portion of the second electrode that is, the inner surface of the substantially pyramid shape or the prism shape
  • the first and second electrodes are in a state in which the center axes of the first and second electrodes coincide with each other and at least a part of their side surfaces are in contact with each other.
  • the first and second electrodes in this state are joined to each other in a subsequent ultrasonic bonding step, with at least one of the first electrode and the second electrode being vibrated by ultrasonic waves.
  • a relatively large force is applied to the contact portion between the first electrode and the second electrode by ultrasonic vibration.
  • the surface layers of both electrodes at the contact portion are slightly broken by this force, and the active surface is newly exposed.
  • the first electrode and the second electrode come into contact again with each other on the active surfaces, and are firmly metal-bonded. Thereafter, the metal-bonded portion spreads starting from the portion, and finally, the first electrode and the second electrode are in a state of being metal-bonded on almost the entire contact surface.
  • the initial contact portion between the first electrode and the second electrode is in a very narrow state such as a line or a point. For this reason, even if the energy of ultrasonic vibration is low, it acts on the portion in a concentrated manner, and the portion becomes a starting point for strong metal bonding in the initial stage of the ultrasonic process. As a result, it is possible to firmly bond the first electrode and the second electrode while reducing the energy of ultrasonic vibration to such an extent that the first electrode does not jump out of the recess of the second electrode.
  • a first flat surface is formed at the tip of the first electrode, and the first angle formed by the side surface of the first electrode with respect to the central axis of the first electrode is It is smaller than the second angle formed by the inner surface of the recess with respect to the central axis of the recess of the second electrode.
  • the first angle formed by the side surface with respect to the central axis is relative to the central axis of the concave portion of the opposing second electrode. It forms so that it may become smaller than the 2nd angle which an inner surface forms.
  • the metal bond between the first electrode and the second electrode is from the tip of the first electrode toward the root, in other words, from the bottom side of the recess of the second electrode to the open end. It will progress toward the club side.
  • bubbles confined between the first electrode and the second electrode are prevented from interfering with the formation of the metal bonding surface, and both can be metal-bonded over the entire range of the contact surface.
  • a second flat surface is formed at the bottom of the second electrode.
  • the diameter of a circle inscribed in the peripheral portion of the second flat surface is smaller than the diameter of the peripheral portion of the first flat surface.
  • the positional relationship between the central axis of the first electrode and the central axis of the recess of the second electrode Is not fully regulated.
  • the positional relationship may be slightly shifted.
  • the first electrode and the second electrode are brought close to each other in the pressurizing step.
  • the peripheral edge of the first flat surface i.e., the apex, points to the inner surface of the recess of the second electrode. It will come into contact. For this reason, it is possible to shift to the ultrasonic bonding step in a state where the positional relationship between the central axis of the first electrode and the central axis of the second electrode is completely regulated. As a result, the alignment accuracy between the electrodes can be further improved.
  • At least the surfaces of the first electrode and the second electrode are gold.
  • the first electrode is chamfered at the periphery of the tip.
  • the peripheral portion is compared in the pressurizing step and the ultrasonic bonding step. Will collapse greatly. As a result, a part of the crushed first electrode protrudes from the recessed portion of the second electrode to the periphery, and there is a possibility that the first electrode (or the second electrode) adjacent on the semiconductor chip may come into contact. is there. That is, there is a possibility that adjacent electrodes become conductive, which may cause damage to the semiconductor chip or malfunction. Such contact is particularly likely to occur in a fine-pitch semiconductor chip where the distance between the electrodes is short.
  • the first electrode is chamfered at the periphery of the tip.
  • it will suppress that the front-end
  • the crushed first electrode is suppressed from protruding from the concave portion of the second electrode.
  • the semiconductor chips can be bonded while reliably preventing conduction between adjacent electrodes.
  • the second electrode formed in the pad forming step is formed so as to protrude entirely from a flat surface of a semiconductor chip or a substrate.
  • the second electrode As a specific method for forming the second electrode, for example, it is conceivable to form a recess by etching the surface of the substrate and form an insulating layer or a conductor layer on the surface. Such a method can be easily performed if the material of the substrate or the like is silicon. However, when the material of the substrate or the like is other than silicon, it is generally not easy to form the concave portion directly on the surface of the substrate or the like.
  • the second electrode is formed so as to protrude entirely from the flat surface of the semiconductor chip or substrate.
  • the second electrode is formed on the surface of the substrate or the semiconductor chip without forming a recess, in other words, the surface of the substrate or the semiconductor chip is kept flat. be able to. Therefore, even when the material of the substrate or the like is other than silicon, it is possible to firmly bond the electrode of the semiconductor chip and the electrode of the substrate or the like using the method according to the present invention.
  • a semiconductor device manufacturing method capable of firmly bonding an electrode of a semiconductor chip and an electrode of a substrate or the like at a relatively low temperature while performing alignment with high accuracy, and A semiconductor manufacturing apparatus can be provided.
  • the present invention is not limited to a method for manufacturing a semiconductor device in which a semiconductor chip and a substrate are connected as described below, and is also applicable to a method for manufacturing a semiconductor device in which semiconductor chips are connected to each other. can do.
  • FIG. 1 is a cross-sectional view showing an example of a semiconductor chip 1 on which a plurality of bump electrodes 100 are formed by a bump forming process according to the first embodiment of the present invention.
  • the semiconductor chip 1 is a plate-like body made of silicon, and a plurality of bump electrodes 100 are formed on one surface side thereof.
  • the semiconductor chip 1 is referred to as a so-called “bare chip” in a state of being cut out from a wafer on which a semiconductor device is formed. It is mounted in a state of joining.
  • the process for forming the bump electrode 100 will be briefly described.
  • the insulating layer 2 made of SiO is formed on one surface of the semiconductor chip 1 (upper surface in FIG. 1).
  • the insulating layer 2 can be formed by PVD or CVD.
  • the insulating layer 2 is patterned in accordance with the arrangement of the metal layer 3 formed on the semiconductor chip 1 by using a photoresist film.
  • the metal layer 3 is a layer formed so as to cover the insulating layer 2 and is formed by vapor-depositing a metal mainly composed of gold.
  • the metal layer 3 is formed on the insulating layer 2 after the insulating layer 2 is formed and before the photoresist film is removed. Thereafter, the insulating film 2 and the metal layer 3 are simultaneously patterned by removing the photoresist film.
  • a plurality of bump electrodes 100 are formed so as to protrude from a part of the metal layer 3.
  • the bump electrode 100 has a shape protruding from the metal layer 3 in a substantially conical shape, and a flat surface 101 is formed at the tip thereof.
  • the flat surface 101 is substantially parallel to the metal layer 3, and the diameter D ⁇ b> 1 is smaller than the diameter D ⁇ b> 2 of the other end of the bump electrode 100, that is, the portion in contact with the metal layer 3.
  • the bump electrode 100 having the shape as shown in FIGS. 1 and 3
  • a photoresist film is formed on the surface of the semiconductor chip 1 on which the metal layer 3 is formed.
  • the thickness of the photoresist film is set to be substantially the same as the height of the bump electrode 100 (to be formed from now on).
  • holes having a diameter D2 are formed by etching at a plurality of locations corresponding to the bump electrodes 100 in the photoresist film.
  • the entire bump electrode 100 is formed of gold.
  • the substantially conical bump electrode 100 may be formed of copper instead of gold, and then the entire surface thereof may be coated with gold.
  • the present invention is particularly effective when at least the surface layer of the bump electrode 100 is made of a relatively soft metal such as gold.
  • FIG. 2 is a cross-sectional view showing an example of the substrate 10 on which a plurality of pad electrodes 200 are formed by the pad forming process of the present invention.
  • the substrate 10 is a plate-like body made of silicon, and a plurality of pad electrodes 200 are formed on one side thereof. These pad electrodes 200 are formed at positions corresponding to the bump electrodes 100 when the semiconductor chip 1 is connected to the substrate 10.
  • the process for forming the pad electrode 200 will be briefly described. First, after masking one surface (upper surface in FIG. 2) of the substrate 10, a rectangular hole is formed at a position where the pad electrode 200 is formed in the masking. That is, only the portion of the surface of the substrate 10 where the pad electrode 200 is formed is exposed.
  • the exposed portion is etched.
  • etching By etching, a concave portion is formed in the exposed portion.
  • the inner surface of the recess is not perpendicular to the surface of the substrate 10, that is, the surface to be masked, and is inclined so as to descend toward the center of the recess. It becomes a surface.
  • the inner surface of the recess has a substantially quadrangular pyramid shape with a flat bottom.
  • the recess grows deeper while gradually reducing the bottom flat surface. After that, when the depth of the concave portion becomes a predetermined depth smaller than the height of the bump electrode 100, the etching is finished and the masking is removed. Even at this time, a flat surface is formed at the bottom of the recess.
  • the insulating layer 12 and the pad electrode 200 are formed so as to cover the entire inner surface of the recess and the portion of the surface of the substrate 10 near the recess.
  • the insulating layer 12 is a layer made of SiO like the insulating layer 2 formed on the semiconductor chip 1.
  • the pad electrode 200 is a layer formed so as to cover the insulating layer 2 and is formed by depositing gold on a PVD film. Since the formation method of the insulating layer 12 and the pad electrode 200 is the same as the formation method of the insulating layer 2 and the metal layer 3 already described, the description thereof is omitted.
  • the entire pad electrode 200 is formed of gold.
  • the pad electrode 200 is formed of copper instead of gold, the entire surface thereof may be coated with gold.
  • the present invention is particularly effective when at least the surface layer of the pad electrode 200 is made of a relatively soft metal such as gold.
  • the pad electrode 200 formed on the substrate 10 through the above steps has a substantially quadrangular pyramid shape with a flat bottom portion (also referred to as a top portion) as a whole, and substantially the same inside.
  • a concave portion 210 having a shape is formed. That is, the recess 210 is a surface inclined so that its four inner side surfaces 211 are lowered toward the center, and a flat surface 212 is formed at the bottom.
  • the flat surface 212 is a square plane, and the length of one side thereof is smaller than the diameter D1 of the tip of the bump electrode 100. As a result, the diameter of the circle inscribed in the peripheral portion of the flat surface 212 is smaller than the diameter D1 of the peripheral portion of the flat surface 101.
  • the bonding is performed by a semiconductor manufacturing apparatus (bonding apparatus BE) including a stage 500 and a pickup apparatus 600.
  • bonding apparatus BE semiconductor manufacturing apparatus
  • FIG. 5 the joining device BE is schematically drawn.
  • the substrate 10 is mounted on the stage 500. At this time, the substrate 10 is in a state where the surface on which the pad electrode 200 is formed faces upward, and the lower surface thereof is fixed to the stage 500 by vacuum suction.
  • the pickup device 600 has a flat holding surface 601.
  • the surface of the semiconductor chip 1 opposite to the surface on which the bump electrode 100 is formed is brought into contact with the holding surface 601, and the semiconductor chip 1 is held and fixed by vacuum suction.
  • a suction hole 602 is formed at substantially the center of the holding surface 601, and air interposed between the holding surface 601 and the semiconductor chip 1 can be exhausted through the suction hole 602 to vacuum-suck the semiconductor chip 1. It has become.
  • the pickup device 600 moves the semiconductor chip 1 above the stage 500 so that the semiconductor chip 1 and the substrate 10 face each other in a parallel state.
  • the pickup device 600 further adjusts its position so that the positions of all the bump electrodes 100 formed on the semiconductor chip 1 are directly above the (corresponding) pad electrodes 200 formed on the substrate 10.
  • alignment marks 4 and 14 are formed on the semiconductor chip 1 and the substrate 10, respectively.
  • the stage 500 has a window 510 formed below the alignment mark 14 of the substrate 10. By irradiating infrared rays through the window 510, the positional relationship between the alignment mark 4 and the alignment mark 14 is confirmed by a camera (not shown). It can be done. Note that when the stage 500 is formed of a material transparent to infrared rays (for example, glass), the formation of the window 510 is unnecessary.
  • the pickup device 600 finely adjusts the position of the held semiconductor chip 1 based on the information regarding the positional relationship between the alignment marks 4 and 14 obtained from the camera.
  • the adjustment at this time is not necessarily performed until the central axis of the bump electrode 100 and the central axis of the concave portion 210 completely coincide with each other, and may be finished when the positional deviation between the central axes is within about 2 ⁇ m.
  • the misalignment between the central axes is such that the flat surface 101 at the tip of the bump electrode 100 is reliably inserted into the recess 210 when the pickup device 600 is lowered along the direction perpendicular to the holding surface 601. I just need it. In other words, it is only necessary that the initial contact between the bump electrode 100 and the pad electrode 200 occurs reliably between the outer edge of the flat surface 101 and the inner surface 211.
  • the pickup device 600 is lowered along the direction perpendicular to the holding surface 601 while maintaining the semiconductor chip 1 and the substrate 10 in parallel with each other.
  • the tip of the bump electrode 100 is inserted into the recess 210, the outer edge of the flat surface 101 contacts the inner surface 211 of the recess 210.
  • the central axis of the bump electrode 100 and the central axis of the recess 210 are completely coincident with each other, the outer edge of the circular flat surface 101 is simultaneously in contact with the four inner surfaces 211 at four locations. Will be. However, when the displacement of the stop axis has occurred, the outer edge of the flat surface 101 comes into contact with one inner surface 211 first.
  • the outer edge of the flat surface 101 receives a reaction force (that is, a force along the normal direction of the inner side surface 211) from the inner side surface 211 that is in contact. Due to the reaction force, the semiconductor chip 1 translates in a direction in which the central axis of the bump electrode 100 and the central axis of the recess 210 coincide. The semiconductor chip 1 is further lowered while accompanying the parallel movement, and finally, the outer edge of the flat surface 101 is in point contact with the four inner side surfaces 211 (considering distortion of the bump electrode 100 and the like, This may be referred to as line contact or surface contact in a minute area (the same applies hereinafter) (FIG. 6). At this point, the central axis of the bump electrode 100 and the central axis of the recess 210 are completely coincident with each other.
  • the pickup device 600 and the semiconductor chip 1 are lowered, the pickup device continues to pressurize the semiconductor chip 1 downward with a predetermined amount of force.
  • the ultrasonic vibration is applied to the pickup device 600 from the outside while the bump electrode 100 and the pad electrode 200 are pressed in a direction in which they are brought close to each other. As a result, the pickup device 600 vibrates along a direction (horizontal direction) parallel to the holding surface 601.
  • the bump electrode 100 and the pad electrode 200 are in point contact at four places as described above, a relatively large force is applied to the contact portion by ultrasonic vibration.
  • the surface layer at the contact portion that is, the surface layer of the bump electrode 100 and the surface layer of the pad electrode 200 is slightly broken by this force, and the active surface is newly exposed.
  • the bump electrode 100 and the pad electrode 200 come into contact with each other again on the active surfaces and are firmly metal-bonded. Thereafter, the metal-bonded portions spread starting from these four point contact portions, and finally, the contact surfaces of the bump electrode 100 and the pad electrode 200 are almost entirely metal-bonded (FIG. 7). ).
  • the bump electrode 100 and the pad electrode 200 at the beginning that is, before the start of ultrasonic vibration.
  • the contact area is very narrow. For this reason, in an ultrasonic vibration process, even if the energy of ultrasonic vibration is low, energy concentrates and acts on a contact part, and a contact part becomes a starting point of a strong metal bond.
  • the bump electrode 100 and the pad electrode 200 are strengthened while maintaining the state in which the bump electrode 100 is inserted into the recess 210 and the alignment is performed with high accuracy. Can be joined.
  • the entire bump electrode 100 or the like may be formed of copper, or only the surface of the bump electrode 100 or the like may be formed of copper.
  • the heating to 400 ° C. is usually performed. Compared to this, it is possible to realize a strong bonding at a very low temperature, for example, 120 to 150 ° C.
  • FIG. 8 is an enlarged cross-sectional view of a part of FIG. 6 and shows a state in which at least a part is in contact with each other in the pressurizing step.
  • the angle formed by the side surface 102 of the bump electrode 100 with respect to the central axis AX1 of the bump electrode 100 is the inclination angle ⁇ 1, and the central axis of the recess 210 (corresponds to AX1 in FIG. 8).
  • ⁇ 1 is smaller than ⁇ 2.
  • the dotted lines LN1 and LN2 depicted in FIG. 8 are both straight lines parallel to the central axis AX1.
  • the bump electrode 100 By forming the bump electrode 100 in such a shape, the outer peripheral portion of the flat surface 101 at the tip of the bump electrode 100 is in contact with the inner side surface 211 of the recess 210 in the pressurizing step. Therefore, in the subsequent ultrasonic bonding process, the metal bond between the bump electrode 100 and the pad electrode 200 is directed from the tip of the bump electrode 100 to the root, that is, the portion in contact with the metal layer 3, in other words, the pad electrode 200. It proceeds from the flat surface 212 side of the bottom of the recess 210 of the electrode 200 toward the opening end side. As a result, bubbles confined between the bump electrode 100 and the pad electrode 200 are prevented from interfering with metal bonding, and both can be metal-bonded in a wide range.
  • a flat surface 212 is formed at the bottom of the recess 210 of the pad electrode 200. Therefore, even if the bump electrode 100 is not formed high, it is possible to prevent a wide space from being formed between the flat surface 101 at the tip of the bump electrode 100 and the flat surface 212 at the bottom of the recess 210. In addition, the time required for the pad forming process is shorter compared to the case where the inner surface of the recess 210 has a complete quadrangular pyramid shape without the flat surface 212.
  • the embodiment of the present invention is not limited to the above.
  • the shapes of the bump electrode 100 and the pad electrode 200 are as shown in FIG. 9, they are included in the scope of the present invention. That is, a conical shape in which the flat surface 101 is not formed at the tip of the bump electrode 100 or a pyramid shape in which the flat surface 212 is not formed at the bottom of the recess 210 of the pad electrode may be used.
  • FIG. 9 is a diagram for explaining the second embodiment of the present invention, and shows a state at a time point before the pressurizing process is performed and the ultrasonic bonding process is started. Show.
  • the bump electrode 100 according to the present embodiment has a complete conical shape without the flat surface 101 at the tip.
  • the recess 210 of the pad electrode has a complete pyramid shape with no flat surface 212 at the bottom.
  • an angle formed by the side surface 102 of the bump electrode 100 with respect to the central axis AX1 of the bump electrode 100 is an inclination angle ⁇ 1
  • the recess 210 has a central axis (corresponding to AX1 in FIG. 9).
  • ⁇ 1 is larger than ⁇ 2.
  • FIG. 10 shows a state where the ultrasonic bonding process is performed from the state shown in FIG. 9 and the bonding between the bump electrode 100 and the pad electrode 200 is completed.
  • a gap was formed between the bump electrode 100 and the pad electrode 200 inside the recess 210.
  • the gap was formed. Is gone.
  • the contact surface between the bump electrode 100 and the pad electrode 200 is in a state of being metal-bonded on almost the entire surface.
  • the bump electrode 100 is formed on the semiconductor chip 1 and the pad electrode 200 is formed on the substrate 10.
  • the bump electrode 100 is formed on the substrate 10 and the pad electrode 200 is formed on the semiconductor chip 1. It may be formed.
  • the inner surface of the recess 210 of the pad electrode 200 may have an arbitrary polygonal pyramid shape such as a substantially pentagonal pyramid shape.
  • a semiconductor device capable of firmly bonding the electrode of the semiconductor chip and the electrode of the substrate or the like while performing the alignment with high accuracy is realized as in the above-described embodiments. Can do.
  • the inner surface of the recess 210 of the pad electrode 200 may have an arbitrary prismatic shape such as a quadrangular prism shape. That is, the inner surface 211 of the recess 210 may be formed perpendicular to the surface of the substrate 10.
  • FIG. 11 is a diagram for explaining the third embodiment of the present invention, and shows a state at a time point before the pressurization process is performed and the ultrasonic bonding process is started.
  • the bump electrode 100 according to the present embodiment has a complete conical shape in which the flat surface 101 is not formed at the tip.
  • the recess 210 of the pad electrode 200 has an inner surface 211 that is perpendicular to the surface of the substrate 10. In other words, the inner surface 211 is not a pyramid shape but a quadrangular prism shape.
  • FIG. 12 shows a state where the ultrasonic bonding process is performed from the state shown in FIG. 11 and the bonding between the bump electrode 100 and the pad electrode 200 is completed.
  • a gap was formed between the bump electrode 100 and the pad electrode 200 inside the recess 210.
  • the gap was formed. Is gone.
  • the contact surface between the bump electrode 100 and the pad electrode 200 is in a state of being metal-bonded on almost the entire surface.
  • FIG. 13 is a view for explaining the fourth embodiment of the present invention, and shows a state before the pressurization process is started and the ultrasonic bonding process is started.
  • the shape of the bump electrode 100 according to this embodiment is the same as that of the bump electrode 100 according to the first embodiment shown in FIG. That is, it is conical and has a flat surface 101 at its tip.
  • the inner surface 211 of the recess 210 of the pad electrode is perpendicular to the surface of the substrate 10. In other words, the inner surface 211 is not a pyramid shape but a quadrangular prism shape.
  • FIG. 14 shows a state in which the ultrasonic bonding process is performed from the state shown in FIG. 13 and the bonding between the bump electrode 100 and the pad electrode 200 is completed.
  • a gap was formed between the bump electrode 100 and the pad electrode 200 inside the recess 210.
  • the gap was formed. Is gone.
  • the contact surface between the bump electrode 100 and the pad electrode 200 is in a state of being metal-bonded on almost the entire surface.
  • the bump electrode 100 has a shape in which corners are formed in the peripheral portion of the flat surface 101 as shown in FIG. As apparent from FIG. 6, in the pressurizing step, the corner first hits the inner surface 211 of the recess 210. As for the bump electrode 100, the peripheral part of the flat surface 101 will be crushed comparatively greatly. As a result, in the pressurization process and the ultrasonic process, a part of the bump electrode 100 that is crushed and deformed may protrude from the recess 210 to the periphery.
  • FIG. 15 shows a state when the ultrasonic process is completed, and schematically shows a state in which a part of the crushed bump electrode 100 protrudes from the recess 210 as described above.
  • a protrusion 110 that protrudes outward from the recess 210 is formed.
  • the protruding portion 110 extends toward the adjacent bump electrode (reference numeral 100a) and pad electrode (reference numeral 200a).
  • the protrusion 110 may come into contact with the bump electrode 100a or the pad electrode 200a. That is, there is a possibility that the adjacent electrodes become conductive and cause damage or malfunction of the semiconductor chip 1.
  • FIG. 16 shows a bump electrode 100 according to the fifth embodiment of the present invention.
  • the bump electrode 100 according to this embodiment is chamfered along the periphery of the flat surface 101, thereby forming a C surface 120.
  • the shape of the pad electrode 200 is the same as in the case of the first embodiment (see FIG. 2 and the like).
  • FIG. 17 shows a step of bonding the bump electrode 100 and the pad electrode 200 shown in FIG. 16, and schematically shows a state immediately before the transition from the pressurizing step to the ultrasonic bonding step.
  • a C surface 120 is formed on a portion of the bump electrode 100 that first contacts the inner surface 211 of the pad electrode 200. For this reason, it is suppressed that the bump electrode 100 is largely crushed in the pressurization process and the ultrasonic bonding process. As a result, the crushed bump electrode 100 is prevented from protruding from the recess 210 to the periphery. That is, the formation of the protrusion 110 shown in FIG. 15 is suppressed. Therefore, even if the semiconductor chip 1 has a fine pitch, it is possible to reliably prevent conduction between adjacent electrodes.
  • the pad electrode 200 is formed by etching a part of the surface of the substrate 10 made of silicon. That is, the concave portion was formed directly on the surface of the substrate 10 itself.
  • the material of the substrate 10 is silicon, such a forming method can be adopted.
  • the material of the substrate 10 is other than silicon, it is easy to form the recesses directly on the surface of the substrate 10. is not.
  • the pad electrode 200 having the recess 210 may be formed so that the whole or substantially the whole protrudes from the flat surface of the substrate 10.
  • a sixth embodiment of the present invention will be described as an example of the pad electrode 200 formed in this way.
  • FIG. 18 is a cross-sectional view showing the shape of the pad electrode 200 according to the sixth embodiment of the present invention.
  • FIG. 19 is a perspective view showing the external appearance of the pad electrode 200.
  • no recess is formed on the upper surface of the substrate 10, and the entire upper surface is flat. It is a surface.
  • the pad electrode 200 is formed so as to protrude entirely from the flat surface of the substrate 10.
  • the pad electrode 200 has only a peripheral edge along the rectangle protruding from the surface of the substrate 10, and as a result, a recess 210 is formed at the center.
  • the recesses 210 are inclined so that the four inner side surfaces 211 are lowered toward the center.
  • a flat surface 212 is formed. Note that the flat surface 212 in the present embodiment is the insulating layer 12 formed on the surface of the substrate 10.
  • an insulating layer 12 made of SiO is formed at a position below the pad electrode 200 on the upper surface of the substrate 10. Then, after masking 250 is applied to the entire top surface of the insulating layer 12, a rectangular hole HL is formed in the masking 250 at a position where the pad electrode 200 is to be formed. That is, only the portion of the surface of the insulating layer 12 where the pad electrode 200 is formed is exposed. Incidentally, the masking 250 is left without being removed in the portion where the recess 210 is formed.
  • a metal layer 260 is formed on the entire top surface of the substrate 10 using an NPD method (Nano-Particles-Deposition). As shown in FIG. 20B, the metal layer 260 is formed not only on the upper surface of the masking 250 but also inside the hole HL.
  • the portion of the metal layer 260 formed inside the hole HL (that is, the upper surface of the insulating layer 12) has a cross section that protrudes from the insulating layer 12 in a substantially trapezoidal shape. This portion of the metal layer 260 is a portion that becomes the pad electrode 200.
  • the masking 250 is removed from the upper surface of the substrate 10. Only the portion of the metal layer 260 that was formed inside the hole HL remains. As a result, the pad electrode 200 having the shape shown in FIGS. 18 and 19 is formed.
  • the entire pad electrode 200 (metal layer 260) is formed of gold.
  • the pad electrode 200 is formed of copper instead of gold, the entire surface thereof may be coated with gold.
  • the present invention is particularly effective when at least the surface layer of the pad electrode 200 is made of a relatively soft metal such as gold.
  • the pad electrode 200 formed on the substrate 10 through the above steps has a recess 210 formed in the center.
  • the recess 210 is a surface inclined so that its four inner side surfaces 211 are lowered toward the center, and a flat surface 212 is formed at the bottom.
  • FIG. 21 is a photograph of the pad electrode 200 actually formed by the method described above and taken.
  • FIG. 21A is a photograph taken when the pad electrode 200 is seen from obliquely above
  • FIG. 21B is a photograph taken when the pad electrode 200 is seen from above (directly above).
  • the pad electrode 200 can be formed on the surface of the substrate 10 without forming a recess, in other words, with the surface of the substrate 10 kept flat. . Therefore, even when the material of the substrate 10 is other than silicon, the pad electrode 200 having the recess 210 can be formed on the substrate 10.
  • the shape of the pad electrode 200 formed by the above method is not limited to the substantially rectangular shape as shown in FIG.
  • it may be formed in a ring shape as shown in FIG.
  • the ultrasonic device USE is disposed on the upper surface side of the pickup device 600, that is, on the opposite side of the holding surface 601 that adsorbs the semiconductor chip 1.
  • the ultrasonic device USE is a device for applying ultrasonic vibration to the pickup device 600 in the ultrasonic bonding process.
  • the shape of the ultrasonic device USE is substantially flat, and is fixed to the pickup device 600 while being in contact with the entire top surface of the pickup device 600.
  • a sheet-like heat insulating material 701 is interposed between the ultrasonic device USE and the pickup device 600.
  • the heat insulating material 701 prevents the heat of the heater HT1 described later from being transmitted from the pickup device 600 to the ultrasonic device USE.
  • An ultrasonic horn USH which is a transmission source of ultrasonic vibrations, is disposed on the side surface of the ultrasonic apparatus USE.
  • the movable unit 810 of the cylinder device 800 is disposed on the upper surface side of the ultrasonic device USE.
  • the cylinder device 800 is a device that pressurizes between the semiconductor chip 1 and the substrate 10 by moving the pickup device 600 downward in the pressurizing step.
  • the upper surface of the ultrasonic device USE is fixed with respect to the lower end of the movable part 810.
  • a load cell LC is disposed between the ultrasonic device USE and the movable unit 810.
  • the load applied between the semiconductor chip 1 and the substrate 10 can be detected by the load cell LC.
  • the operation of the cylinder device 800 is controlled based on the magnitude of the load detected by the load cell LC.
  • the semiconductor chip 1 is translated in a direction (horizontal direction) in which the central axis of the bump electrode 100 and the central axis of the recess 210 coincide.
  • a direction for enabling such movement it is conceivable to have mechanical play (backlash) so that the movable portion 810 can easily move along the horizontal direction.
  • all of the movable portion 810, the ultrasonic device USE, the pickup device 600, and the semiconductor chip 1 are moved in the horizontal direction as a unit.
  • the central axis of the bump electrode 100 and the central axis of the pad electrode 200 cannot be matched.
  • the joining device BE is configured such that the semiconductor chip 1 can move in the horizontal direction without depending on the mechanical play of the cylinder device 800. Specifically, the magnitude of the vacuum suction force acting between the semiconductor chip 1 and the pickup device 600 is adjusted (weakly), and the semiconductor chip 1 slides along the holding surface 601 of the pickup device 600. It is the structure to obtain.
  • the semiconductor chip 1 slides without any mechanical play regardless of the positional deviation between the bump electrode 100 and the pad electrode 200, and the central axis of the bump electrode 100 and the pad electrode 200. It is possible to match the central axis of the.
  • the ultrasonic vibration of the ultrasonic device USE may not be sufficiently transmitted to the semiconductor chip 1. It is done. For this reason, when adjusting the magnitude of the vacuum suction force, it is necessary to pay attention to the fact that the semiconductor chip 1 can be easily moved and that sufficient ultrasonic vibration is transmitted to the semiconductor chip. There is.
  • a plurality of suction holes 502 are formed on the upper surface of the stage 500, that is, the surface on which the substrate 10 is placed. Each suction hole 502 communicates with a vacuum exhaust path 503 formed inside the stage 500. Through the suction hole 502 and the vacuum exhaust path 503, the air interposed between the stage 500 and the substrate 10 can be exhausted and the substrate 10 can be vacuum-sucked.
  • the holding plates 901 and 902 are arranged around the substrate 10 on the upper surface of the stage 500.
  • the holding plate 901 is a plate that is fixed to the upper surface of the stage 500.
  • the holding plate 902 is a plate that is vacuum-sucked with respect to the upper surface of the stage 500.
  • a suction hole 504 communicating with the vacuum exhaust path 503 is formed below the holding plate 902 in the stage 500.
  • the bonding apparatus BE it is possible to bond the semiconductor chip 1 and the substrate 10 without heating them. However, it goes without saying that both may be joined while heating.
  • the heater HT1 and the temperature sensor TS1 are embedded in the pickup device 600.
  • a heater HT2 and a temperature sensor TS2 are also embedded in the stage 500.
  • the semiconductor chip 1 and the substrate 10 can be more reliably connected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

 この半導体装置の製造方法は、 半導体チップ1に、略円錐形状に突出したバンプ電極100を形成するバンプ形成工程と、 基板10に、内側面が略角錐形状又は角柱形状の凹部210を有するパッド電極200を形成するパッド形成工程と、 バンプ電極100を凹部210に挿入した状態で、バンプ電極100とパッド電極200とを互いに近づける方向に加圧し、バンプ電極100の中心軸と凹部210の中心軸とを一致させた状態とする加圧工程と、 バンプ電極100及びパッド電極200の少なくとも一方を超音波により振動させ、バンプ電極100とパッド電極200とを接合させる超音波接合工程と、を備えた。

Description

半導体装置の製造方法、及び半導体製造装置
 本発明は、半導体チップと基板、又は半導体チップ同士を接続してなる半導体装置の製造方法、及び半導体製造装置に関する。
 従来、半導体チップと基板、又は半導体チップ同士の接続構造として、半導体チップをフェースダウンで配線基板又は他の半導体チップ上に搭載し、バンプ電極を介して両者の電極を接続する構造が知られている。
 このような接続構造を有する半導体装置においては、近年、携帯電話等の小型化、薄型化の要求に応えるため、半導体チップ等に形成されるバンプ電極の微細化、狭ピッチ化が進められている。その結果、半導体チップと基板等とを接続する際においては、対応するバンプ電極同士を確実に接続するために、両者の位置合わせを高い精度で行う必要性が生じている。例えば、近年ではバンプ電極の幅を10μm以下とすることが主流となっており、求められる位置合わせの精度は1μm以下となっている。
 高精度の位置合わせを実現するために、下記特許文献1には、内側面が円錐形状の凹部を一方の電極に形成することが記載されている。このような構成においては、当該凹部と他方の電極(バンプ電極)との位置が多少ずれていたとしても、両電極を接近させる過程においてバンプ電極が凹部の内側面を摺動しながら案内される。その結果、バンプ電極の中心軸と凹部の中心軸とを容易に一致させ、高精度の位置合わせを実現することができる。
 位置合わせを行った後においては、電極同士を接合する必要がある。電極同士を接合する方法としては、圧接、半田接合、超音波接合等の様々な方法が知られている。このうち超音波接合は、接合時の荷重や温度上昇が比較的小さく、半導体チップ等への負担が小さくて済むため、GaAs, InP, CdTe, ZnSe, AlGaAs, InGaAs, GaInNAsなどの化合物半導体チップ、および、20~100μm厚に薄く加工したSi半導体チップにとって、最も好ましい接合方法である。
特開2003-273160号公報
 超音波接合においては、超音波が印加された半導体素子が、吸着固定された基板等に対して振動するため、半導体素子と基板等はその接合面に沿って相対移動する方向に振動することとなる。従って、上記特許文献1に記載された方法で位置合わせした状態の半導体チップ及び基板等に対し、超音波接合を行おうとすると、上記振動によってバンプ電極が凹部から飛び出てしまい、電極の位置ずれが生じてしまうおそれがある。
 このような位置ずれの発生を防止するためには、超音波振動のエネルギー(振幅等)を従来の方法におけるものよりも低減することが考えられる。しかしながら、超音波振動のエネルギーを低減すると、電極同士の金属接合強度が低下してしまう。すなわち、上記特許文献1に記載された方法は、半導体チップと基板等との位置合わせを高精度で行うことができるものではあったが、その後の超音波接合によって強固に接合することが困難なものであった。
 本発明はこのような課題に鑑みてなされたものであり、その目的は、位置合わせを高精度で行いながら、比較的に低温で半導体チップの電極と基板等の電極とを強固に接合することが可能な半導体装置の製造方法、及び半導体製造装置を提供することにある。
 上記課題を解決するために本発明に係る半導体装置の製造方法は、半導体チップと基板、又は半導体チップ同士を接続してなる半導体装置の製造方法であって、一方の半導体チップ又は基板に、略円錐形状に突出した第一電極を形成するバンプ形成工程と、他方の半導体チップ又は基板に、内側面が略角錐形状又は角柱形状の凹部を有する第二電極を形成するパッド形成工程と、前記第一電極を前記凹部に挿入した状態で、前記第一電極と前記第二電極とを互いに近づける方向に加圧し、前記第一電極の中心軸と前記凹部の中心軸とを一致させた状態とする加圧工程と、前記第一電極及び前記第二電極の少なくとも一方を超音波により振動させ、前記第一電極と前記第二電極とを接合させる超音波接合工程と、を備える。
 また、本発明によれば、上記製造方法によって、半導体チップと基板、又は半導体チップ同士の接続を行う半導体製造装置が提供される。
 また、本発明によれば、半導体チップと基板、又は半導体チップ同士を接続してなる半導体装置を製造する半導体製造装置であって、一方の半導体チップ又は基板には、略円錐形状に突出した第一電極が形成されており、他方の半導体チップ又は基板には、内側面が略角錐形状又は角柱形状の凹部を有する第二電極が形成されており、前記第一電極を前記第二電極の前記凹部に挿入した状態で、前記第一電極と前記第二電極とを互いに近づける方向に加圧し、前記第一電極の中心軸と前記凹部の中心軸とを一致させた状態とする加圧装置と、前記第一電極と前記第二電極とを接合させるために、前記第一電極及び前記第二電極の少なくとも一方を超音波により振動させる超音波装置と、を備えた半導体製造装置が提供される。
本発明の第一実施形態に係るバンプ形成工程により、バンプ電極が形成された半導体チップの一例を示す断面図である。 本発明のパッド形成工程により、パッド電極が形成された基板の一例を示す断面図である。 図1に示したバンプ電極を拡大して示した斜視図である。 図2に示したパッド電極を拡大して示した斜視図である。 本発明の実施形態に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図6の一部を拡大して示した断面図である。 本発明の第二実施形態に係る半導体装置の製造方法を説明するための断面図である。 本発明の第二実施形態に係るバンプ電極の形状等を説明するための断面図である。 本発明の第三実施形態に係るバンプ電極の形状等を説明するための断面図である。 本発明の第三実施形態に係るバンプ電極の形状等を説明するための断面図である。 本発明の第四実施形態に係るバンプ電極の形状等を説明するための断面図である。 本発明の第四実施形態に係るバンプ電極の形状等を説明するための断面図である。 半導体チップの電極配置をファインピッチとした場合における問題点を説明するための図である。 本発明の第五実施形態に係るバンプ電極の形状等を説明するための断面図である。 本発明の第五実施形態に係るバンプ電極の形状等を説明するための断面図である。 本発明の第六実施形態に係るパッド電極の形状を示した断面図である。 本発明の第六実施形態に係るパッド電極の外観を示した斜視図である。 本発明の第六実施形態に係るパッド電極の製造方法を説明するための断面図である。 本発明の第六実施形態に係るパッド電極を撮影した写真である。 図19とは異なる形状のパッド電極の外観を示した斜視図である。 本発明に係る半導体製造装置の構成を模式的に示した図である。
 本発明に係る半導体装置の製造方法は、一実施形態として、一方の半導体チップ又は基板に、略円錐形状に突出した第一電極を形成するバンプ形成工程と、他方の半導体チップ又は基板に、内側面が略角錐形状又は角柱形状の凹部を有する第二電極を形成するパッド形成工程と、前記第一電極を前記凹部に挿入した状態で、前記第一電極と前記第二電極とを互いに近づける方向に加圧し、前記第一電極の中心軸と前記凹部の中心軸とを一致させた状態とする加圧工程と、前記第一電極及び前記第二電極の少なくとも一方を超音波により振動させ、前記第一電極と前記第二電極とを接合させる超音波接合工程と、を備える。
 上記バンプ形成工程により形成される、一方の半導体チップ又は基板に略円錐形状に突出した形状を持つ第一電極は、所謂バンプ電極(又は突出電極)を構成する。また、パッド形成工程により形成される、他方の半導体チップ又は基板にて内側面が略角錐形状又は角柱形状の凹部を有する形状の第二電極は、バンプ電極と接合される所謂パッド電極を構成する。
 これら第一電極及び第二電極は、続く加圧工程にて、第一電極が第二電極の凹部に挿入された状態(又は第二電極の凹部が第一電極に被された状態とも言える)で、互いに近づく方向に加圧される。第一電極と第二電極とが接近する過程において、第一電極が第二電極の凹部の内側面を摺動しながら案内される結果、第一電極の中心軸と凹部の中心軸つまり第二電極の中心軸とが一致した状態となる。このとき、第一電極の側面つまり円錐形状の側面と、第二電極の凹部の内側面つまり略角錐形状又は角柱形状の内側面とは互いに形状が異なるため、両者は全面で接触した状態とはならず、複数個所において線又は点で接触した状態となる。
 第一及び第二電極は、加圧工程により互いの中心軸が一致するとともに、互いの側面が少なくとも一部にて接触した状態となっている。この状態にある第一及び第二電極は、さらに、続く超音波接合工程にて、第一電極及び第二電極の少なくとも一方が超音波により振動されて、互いに接合される。このとき、第一電極と第二電極の接触部分には超音波振動によって比較的大きな力が加わる。当該接触部分における両電極の表面層はこの力によって僅かに崩れ、活性な表面が新たに露出する。
 その結果、第一電極と第二電極とは、活性な表面同士において再び接触し、強固に金属結合する。その後、当該部分を起点として金属結合した部分が拡がって行き、最終的には、第一電極と第二電極とがその接触面のほぼ全面において金属結合した状態となる。
 本発明では、上述したように、第一電極と第二電極との当初における接触部分が線又は点のような非常に狭い状態となる。このため、超音波振動のエネルギーが低くても当該部分に集中して作用し、超音波工程の初期において当該部分が強固な金属結合の起点となる。その結果、第一電極が第二電極の凹部から飛び出てしまわない程度に超音波振動のエネルギーを低くしながらも、第一電極と第二電極とを強固に結合させることができる。
 また、一実施形態では、例えば、前記第一電極の先端に第一平坦面が形成されており、前記第一電極の中心軸に対して前記第一電極の側面が成す第一角度は、前記第二電極の前記凹部の中心軸に対して前記凹部の内側面が成す第二角度よりも小さい。
 言い換えると、略円錐形状の先端部に第一平坦面が形成された第一電極について、その中心軸に対して側面が成す第一角度が、対向する第二電極の凹部の中心軸に対して内側面が成す第二角度よりも小さくなるように形成する。
 これにより、まず加圧工程にて、第一電極は、その先端部に形成された第一平坦面の外縁部分が第二電極の凹部と接触した状態となる。このため、続く超音波接合工程においては、第一電極と第二電極との金属結合は、第一電極の先端から根元に向かって、換言すれば、第二電極の凹部の底部側から開口端部側に向かって進行することとなる。その結果、第一電極と第二電極との間に閉じ込められた気泡が金属結合面の形成を妨げてしまうことが防止され、両者を接触面の全範囲で金属結合させることができる。
 また、一実施形態では、例えば、前記第二電極の底部に第二平坦面が形成されている。
 このため、第一電極を低めの高さに形成した場合においても、第一電極の先端の第一平坦面と第二電極の凹部底部の第二平坦面との間に隙間が広く形成されてしまうことを防止することができる。
 また、一実施形態では、例えば、前記第二平坦面の周縁部に内接する円の直径は、前記第一平坦面の周縁部の直径よりも小さい。
 加圧工程において、第一電極の先端である第一平坦面の全体が第二平坦面上に当接してしまうと、第一電極の中心軸と第二電極の凹部の中心軸との位置関係は完全には規制されない。その結果、超音波接合工程が完了した時点において、当該位置関係が僅かにずれてしまう可能性がある。
 そこで、第二平坦面の周縁部に内接する円の直径を第一平坦面の周縁部の直径よりも小さくすることにより、加圧工程において第一電極と第二電極とを近づけて行った際、第一電極の先端の第一平坦面の全体が第二電極の凹部の第二平坦面に当接する前に、第一平坦面の周縁部つまり頂点が第二電極の凹部の内側面に点接触することとなる。このため、第一電極の中心軸と第二電極の中心軸との位置関係が完全に規制された状態で、超音波接合工程に移行することができる。その結果、電極同士の位置合わせ精度を更に向上させることができる。
 また、一実施形態では、例えば、前記第一電極及び前記第二電極は、少なくともその表面が金である。
 金は比較的軟質の金属であるため、超音波工程では第一電極と第二電極との接触部分において崩れやすく、活性な表面が新たに露出しやすい。このため、第一電極と第二電極とをより一層確実に接合することができる。尚、少なくとも第一及び第二電極の互いに接触する部分を金とすることがより好ましい。
 さらにまた、一実施形態では、例えば、前記第一電極には、その先端部の周縁に面取りが施されている。
 例えば第一電極の先端に第一平坦面が形成されており、当該第一平坦面の周縁部において面取りが施されていない場合には、加圧工程及び超音波接合工程において上記周縁部が比較的大きく潰れてしまう。その結果、潰れた第一電極の一部が第二電極の凹部から周囲にはみ出してしまい、半導体チップ上で隣り合う他の第一電極(又は第二電極)に対して接触してしまう恐れがある。すなわち、隣り合う電極間が導通してしまい、半導体チップの損傷や動作不良の原因となってしまう恐れがある。このような接触は、電極間の距離が短いファインピッチの半導体チップにおいて特に生じやすい。
 そこで、この態様では、第一電極には、その先端部の周縁に面取りが施されている。このような構成とすることにより、加圧工程及び超音波接合工程において、第一電極の先端部が大きく潰れてしまうことが抑制される。その結果、潰れた第一電極が第二電極の凹部から周囲にはみ出してしまうことが抑制される。ファインピッチの半導体チップであっても、隣り合う電極間が導通してしまうことを確実に防止しながら、半導体チップの接合を行うことができる。
 また、一実施形態では、例えば、前記パッド形成工程において形成された前記第二電極は、半導体チップ又は基板のうち平坦な表面から、その全体が突出するように形成されている。
 第二電極を形成するための具体的な方法としては、例えば、基板の表面に対してエッチングを施して凹部を形成し、その表面に絶縁層や導体層を形成することが考えられる。このような方法は、基板等の材質がシリコンであれば容易に行うことができる。しかしながら、基板等の材質がシリコン以外である場合には、当該基板等の表面に直接凹部を形成することは一般的に容易ではない。
 そこで、この態様では、第二電極は、半導体チップ又は基板のうち平坦な表面から、その全体が突出するように形成されている。
 このような構成により、基板や半導体チップ自体には凹部を形成することなく、換言すれば、基板や半導体チップの表面の形状を平坦としたままで、当該表面に対して第二電極を形成することができる。従って、基板等の材質がシリコン以外である場合にも、本発明に係る方法を用いて、半導体チップの電極と基板等の電極とを強固に接合することが可能となる。
 以上のとおりの本発明によれば、位置合わせを高精度で行いながら、比較的に低温で半導体チップの電極と基板等の電極とを強固に接合することが可能な半導体装置の製造方法、及び半導体製造装置を提供することができる。
 以下、添付図面を参照しながら本発明のさらに具体的な実施の形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
 以下では、本発明に係る半導体装置の製造方法の一実施形態として、それぞれに電極が形成された半導体チップと基板とを接続する例を説明する。尚、本発明は、以下に説明するような半導体チップと基板とを接続してなる半導体装置の製造方法に限られるものではなく、半導体チップ同士を接続してなる半導体装置の製造方法にも適用することができる。
 図1は、本発明の第一実施形態に係るバンプ形成工程により、複数のバンプ電極100が形成された半導体チップ1の一例を示す断面図である。図1に示したように、半導体チップ1はシリコンからなる板状体であって、その一面側に複数のバンプ電極100が形成されている。半導体チップ1は、半導体デバイスが形成されたウエハから切り出された状態の個片チップ、所謂「ベアチップ」と称されるものであって、後に説明するように、基板10に対して互いの電極同士を接合した状態で搭載されるものである。
 (バンプ形成工程)
 バンプ電極100を形成する工程について簡単に説明する。まず、半導体チップ1の一面(図1では上面)に、SiOからなる絶縁層2を形成する。絶縁層2はPVD又はCVDにより形成することができる。絶縁層2は、フォトレジスト膜を用いることにより、半導体チップ1に形成されるメタル層3の配置に合わせてパターニングされる。
 メタル層3は、絶縁層2を覆うように形成された層であって、金を主とする金属を蒸着することにより形成されている。メタル層3は、絶縁層2を形成した後、フォトレジスト膜を除去する前の段階で絶縁層2の上部に成膜される。その後、フォトレジスト膜を除去することで、絶縁層2とメタル層3とが同時にパターニングされる。
 絶縁層2及びメタル層3が形成された後、メタル層3の一部から突出するように複数のバンプ電極100が形成される。バンプ電極100は、図3に示したようにメタル層3から略円錐形状に突出した形状となっており、その先端には平坦面101が形成されている。平坦面101はメタル層3と略平行であって、その直径D1は、バンプ電極100の他方の端部つまりメタル層3と接している部分の直径D2よりも小さくなっている。
 図1及び図3に示したような形状のバンプ電極100を形成するには、まず、半導体チップ1のうちメタル層3が形成されている面上にフォトレジスト膜を形成する。フォトレジスト膜の厚さは、(これから形成する)バンプ電極100の高さと略同一の厚さとしておく。その後、フォトレジスト膜のうちバンプ電極100に対応する複数個所に、エッチングにより直径D2の孔を形成する。
 続いて、PVDによりフォトレジスト膜上に金を成膜する。当該成膜の過程において、フォトレジスト膜に形成された孔の内部では、先端が平坦な略円錐形状のバンプ電極100が成長していく。金の膜厚がフォトレジスト膜の膜厚と略同一となった時点で成膜を終了し、フォトレジスト膜を除去すれば、図1及び図3に示したような形状のバンプ電極100が形成される。
 尚、本実施形態においてはバンプ電極100の全体を金により形成した。このような態様に替えて、略円錐形状のバンプ電極100を金ではなく銅により形成した後、その表面全体に金のコーティングを施してもよい。本発明は、バンプ電極100のうち少なくとも表面層が、金のように比較的軟質の金属で構成されていれば、特に効果を発揮するものである。
 図2は、本発明のパッド形成工程により、複数のパッド電極200が形成された基板10の一例を示す断面図である。図2に示したように、基板10はシリコンからなる板状体であって、その一面側に複数の複数のパッド電極200が形成されている。これらパッド電極200は、基板10に半導体チップ1が接続された際においてバンプ電極100と対応する位置、に形成されている。
 (パッド形成工程)
 パッド電極200を形成する工程について簡単に説明する。まず、基板10の一面(図2では上面)にマスキングを施した後、当該マスキングのうちパッド電極200を形成する位置に矩形の孔を形成する。すなわち、基板10の表面のうちパッド電極200を形成する部分のみを露出させる。
 その状態で、当該露出部分に対してエッチングを施す。エッチングにより、当該露出部分には凹部が形成されていく。ここで、基板10を構成するシリコン結晶の異方性により、凹部の内側面は基板10の表面、つまり被マスキング面に対して垂直とはならず、凹部の中心に向かって下るように傾斜した面となる。具体的には、この凹部の内面は、底部が平坦な略四角錐形状となる。
 凹部は、エッチング時間が経過するに伴って、底部の平坦面を次第に小さくしながらより深く成長していく。その後、凹部の深さがバンプ電極100の高さよりも小さい所定の深さとなった時点で、エッチングを終了し、マスキングを除去する。この時点でも、凹部の底部には平坦面が形成されている。
 続いて、凹部の内面全体、及び基板10の表面のうち凹部の近傍の部分を覆うように、絶縁層12及びパッド電極200を形成する。絶縁層12は、半導体チップ1に形成された絶縁層2と同様に、SiOからなる層である。また、パッド電極200は、絶縁層2を覆うように形成された層であって、金をPVD成膜することにより形成されている。絶縁層12及びパッド電極200の形成方法は、既に説明した絶縁層2及びメタル層3の形成方法とそれぞれ同様であるため、その説明を省略する。
 尚、本実施形態においてはパッド電極200の全体を金により形成した。このような態様に替えて、パッド電極200を金ではなく銅により形成した後、その表面全体に金のコーティングを施してもよい。本発明は、パッド電極200のうち少なくとも表面層が、金のように比較的軟質の金属で構成されていれば、特に効果を発揮するものである。
 以上の工程を経て基板10に形成されたパッド電極200は、図4に示したように、その全体形状として底部(頂部とも呼べる)が平坦な略四角錐形状を有し、その内側に略同一形状の凹部210が形成されている。すなわち、凹部210は、その4つの内側面211が中心に向かって下るように傾斜した面となっており、その底部には平坦面212が形成されている。平坦面212は正方形状の平面であって、その一辺の長さは、バンプ電極100の先端の直径D1よりも小さい。その結果、平坦面212の周縁部に内接する円の直径は、平坦面101の周縁部の直径D1よりも小さくなっている。
 続いて、図5乃至図7を参照しながら、半導体チップ1のバンプ電極100と基板10のパッド電極200とを接合する方法について説明する。当該接合は、ステージ500とピックアップ装置600とを備えた半導体製造装置(接合装置BE)によって行われる。図5においては、接合装置BEは模式的に描いてある。
 図5に示したように、まず基板10をステージ500上に搭載する。このとき、基板10は、パッド電極200が形成された面を上方に向けた状態となっており、その下面がステージ500に対して真空吸着により固定されている。
 続いて、半導体チップ1をピックアップ装置600により保持する。ピックアップ装置600は、平坦な保持面601を有している。ピックアップ装置600は、半導体チップ1のうちバンプ電極100が形成されている面とは反対側の面を保持面601に当接させ、真空吸着によって半導体チップ1を保持し固定する。保持面601の略中央には吸着穴602が形成されており、当該吸着穴602を通じて保持面601と半導体チップ1との間に介在する空気を排気し、半導体チップ1を真空吸着することが可能となっている。図5に示したように、ピックアップ装置600は半導体チップ1をステージ500の上方に移動させ、半導体チップ1と基板10とを互いに平行な状態で対向させる。
 ピックアップ装置600は更にその位置を調整し、半導体チップ1に形成された全てのバンプ電極100の位置が、基板10に形成された(対応する)パッド電極200の直上となるように調整する。
 尚、半導体チップ1及び基板10には、それぞれアラインメントマーク4、14が形成されている。ステージ500には、基板10のアラインメントマーク14の下方に窓510が形成されており、窓510を通じて赤外線を照射することにより、アラインメントマーク4とアラインメントマーク14との位置関係を不図示のカメラで確認できるようになっている。尚、ステージ500が赤外線に対して透明な素材(例えばガラス)で形成されている場合には、窓510の形成は不要である。
 ピックアップ装置600は、カメラから得られたアラインメントマーク4、14の位置関係に関する情報に基づいて、保持している半導体チップ1の位置を微調整する。このときの調整は、バンプ電極100の中心軸と凹部210の中心軸とが完全に一致するまで必ずしも行う必要はなく、中心軸同士の位置ずれが2μm程度に収まった時点で終了すればよい。
 中心軸同士の位置ずれは、保持面601と垂直な方向に沿ってピックアップ装置600を下降させたときに、バンプ電極100の先端の平坦面101が凹部210の内部に確実に挿入される程度であればよい。換言すれば、バンプ電極100とパッド電極200との最初の接触が、平坦面101の外縁と内側面211との間で確実に生じる程度であればよい。
 位置合わせが完了した後、半導体チップ1と基板10とが互いに平行な状態を維持しながら、保持面601と垂直な方向に沿ってピックアップ装置600を下降させる。バンプ電極100の先端が凹部210の内部に挿入された後、平坦面101の外縁が凹部210の内側面211に接触する。その際、仮にバンプ電極100の中心軸と凹部210の中心軸とが完全に一致した状態であれば、円形である平坦面101の外縁は、4つの内側面211に対して4か所同時に接触することとなる。しかし、中止軸の位置ずれが生じている場合、平坦面101の外縁は一つの内側面211に対して先に接触する。
 (加圧工程)
 その後、更にピックアップ装置600を下降させるように圧力が加えられる。平坦面101の外縁は、接触している内側面211から反力(つまり内側面211の法線方向に沿った力)を受ける。当該反力によって、半導体チップ1は、バンプ電極100の中心軸と凹部210の中心軸とが一致する方向に平行移動する。当該平行移動を伴いながら半導体チップ1は更に下降していき、最終的には、平坦面101の外縁が、4つの内側面211に対して点接触(バンプ電極100の歪等を考慮すれば、線接触、又は微小面積における面接触といってもよい。以下同様である。)した状態となる(図6)。この時点では、バンプ電極100の中心軸と凹部210の中心軸とが完全に一致している。
 ピックアップ装置600及び半導体チップ1が下降した図6の状態においても、ピックアップ装置は、引き続き所定の大きさの力で半導体チップ1を下方に向けて加圧している。
 (超音波接合工程)
 バンプ電極100とパッド電極200とを互いに近づける方向に加圧した状態のまま、ピックアップ装置600には外部から超音波振動が加えられる。これにより、ピックアップ装置600は、保持面601と平行な方向(水平方向)に沿って振動する。
 このとき、上記のようにバンプ電極100とパッド電極200とは4か所において点接触した状態となっているため、超音波振動によって当該接触部分には比較的大きな力が加わることとなる。接触部分における表面層、つまりバンプ電極100の表面層及びパッド電極200の表面層はこの力によって僅かに崩れ、活性な表面が新たに露出する。
 その結果、バンプ電極100とパッド電極200とは、活性な表面同士において再び接触し、強固に金属結合する。その後、これら4か所の点接触部分を起点として金属結合した部分が拡がって行き、最終的には、バンプ電極100とパッド電極200の接触面がほぼ全面において金属結合した状態となる(図7)。
 以上のように、本実施形態に係る半導体装置の製造方法においては、加圧工程を示す図6の時点において、バンプ電極100とパッド電極200との当初における(つまり超音波振動を開始する前における)接触部分が非常に狭い。このため、超音波振動工程においては、超音波振動のエネルギーが低くても接触部分にエネルギーが集中して作用し、接触部分が強固な金属結合の起点となる。
 その結果、バンプ電極100がパッド電極200の凹部210から飛び出てしまわない程度に超音波振動のエネルギーを低くしながらも、バンプ電極100とパッド電極200とを強固に結合させることが可能となっている。すなわち、本実施形態に係る半導体装置の製造方法によれば、バンプ電極100を凹部210に挿入し位置合わせを高精度で行った状態を維持しながら、バンプ電極100とパッド電極200とを強固に接合することができる。
 ところで、超音波接合する際には被接合物の加熱を行うのが一般的であるが、本実施形態においては特段の加熱を行わずとも例えば室温にて強固な接合を行うことができた。これは、バンプ電極100及びパッド電極200をいずれも金により構成したことで、活性な表面の露出及び当該表面における強固な金属結合という本願発明の効果が顕著となったためと推定される。
 尚、本発明の別の実施形態として、バンプ電極100等の材料として、金に替えて銅を用いることもできる。例えば、バンプ電極100等の全体を銅により形成してもよく、バンプ電極100等の表面のみを銅により形成してもよい。この場合、バンプ電極100とパッド電極200とを強固に接合するためには、超音波工程において両者を加熱することが必要となるが、それでも超音波工程がない場合の通常400℃への加熱と比べ、極めて低い例えば120~150℃での強固な接合を実現することができる。
 本実施形態におけるバンプ電極100及びパッド電極200の形状について、図8を参照しながら更に説明する。図8は、図6の一部を拡大して示した断面図であって、加圧工程にて少なくとも一部が互いに接触した状態を示している。
 図8に示したように、バンプ電極100の中心軸AX1に対してバンプ電極100の側面102が成す角度を傾斜角θ1とし、凹部210の中心軸(図8においてはAX1と一致している)に対して凹部210の内側面211が成す角度を傾斜角θ2としたときにおいて、θ1はθ2よりも小さくなっている。尚、図8に描かれた点線LN1、LN2は、いずれも中心軸AX1と平行な直線である。
 バンプ電極100をこのような形状とすることにより、加圧工程において、バンプ電極100はその先端の平坦面101の外縁部分が凹部210の内側面211と接触した状態となっている。このため、続く超音波接合工程においては、バンプ電極100とパッド電極200との金属結合は、バンプ電極100の先端から根元、つまりメタル層3と接している部分に向かって、換言すれば、パッド電極200の凹部210の底部の平坦面212側から開口端部側に向かって進行することとなる。その結果、バンプ電極100とパッド電極200との間に閉じ込められた気泡が金属結合を妨げてしまうことが防止され、両者を広範囲で金属結合させることが可能となっている。
 また、本実施形態においては図8に示したように、パッド電極200の凹部210の底部には平坦面212が形成されている。このため、バンプ電極100を高く形成しなくても、バンプ電極100の先端の平坦面101と凹部210の底部の平坦面212との間に空間が広く形成されてしまうことが防止されている。また、凹部210の内面を、平坦面212を有さない完全な四角錐形状とする場合と比較して、パッド形成工程に要する時間が短くなっている。
 尚、本発明の実施態様は上記のようなものに限られない。例えば、バンプ電極100及びパッド電極200の形状を図9に示したようなものとした場合であっても、本発明の実施の範囲に含まれる。すなわち、バンプ電極100の先端に平坦面101が形成されない円錐形状や、パッド電極の凹部210の底部に平坦面212が形成されない角錐形状としてもよい。
 より具体的には、例えば、図9は、本発明の第二実施形態を説明するための図であって、加圧工程が行われて超音波接合工程が開始される前の時点における状態を示している。図9に示したように、本実施形態に係るバンプ電極100は、その先端に平坦面101がない完全な円錐形状となっている。また、パッド電極の凹部210は、その底部に平坦面212がない完全な角錐形状となっている。
 また、バンプ電極100の中心軸AX1に対してバンプ電極100の側面102が成す角度を傾斜角θ1とし、凹部210の中心軸(図9においてはAX1と一致している)に対して凹部210の内側面211が成す角度を傾斜角θ2としたときにおいて、θ1がθ2よりも大きくなっている。
 図9に示した状態から超音波接合工程が行われ、バンプ電極100とパッド電極200との接合が完了した状態を図10に示した。超音波接合工程が行われる前には、凹部210の内部においてバンプ電極100とパッド電極200との間には隙間が形成されていたが、超音波接合工程が行われた後においては、当該隙間がなくなっている。バンプ電極100とパッド電極200の接触面は、ほぼ全面において金属結合した状態となっている。
 本実施形態においては、バンプ電極100を半導体チップ1に形成し、パッド電極200を基板10に形成する例を説明したが、バンプ電極100を基板10に形成し、パッド電極200を半導体チップ1に形成してもよい。
 また、パッド電極200の凹部210の内面を略五角錐形状等、任意の多角錐形状としてもよい。これらの態様の場合にも、前述した実施態様と同様に、位置合わせを高精度で行いながら、半導体チップの電極と基板等の電極とを強固に接合することが可能な半導体装置を実現することができる。
 更に、パッド電極200の凹部210の内面を例えば四角柱形状等、任意の角柱形状としてもよい。すなわち、凹部210の内側面211を基板10の表面に対して垂直に形成してもよい。
 より具体的には、例えば、図11は、本発明の第三実施形態を説明するための図であって、加圧工程が行われて超音波接合工程が開始される前の時点における状態を示している。図11に示したように、本実施形態に係るバンプ電極100は、その先端に平坦面101が形成されない完全な円錐形状となっている。また、パッド電極200の凹部210は、その内側面211が基板10の表面に対して垂直となっている。換言すれば、内側面211が角錐形状ではなく、四角柱形状となっている。
 図11に示した状態から超音波接合工程が行われ、バンプ電極100とパッド電極200との接合が完了した状態を図12に示した。超音波接合工程が行われる前には、凹部210の内部においてバンプ電極100とパッド電極200との間には隙間が形成されていたが、超音波接合工程が行われた後においては、当該隙間がなくなっている。バンプ電極100とパッド電極200の接触面は、ほぼ全面において金属結合した状態となっている。
 図13は、本発明の第四実施形態を説明するための図であって、加圧工程が行われて超音波接合工程が開始される前の時点における状態を示している。図13に示したように、本実施形態に係るバンプ電極100の形状は、図8等に示した第一実施形態に係るバンプ電極100と同様の形状となっている。すなわち円錐形状であって、その先端に平坦面101が形成されている。また、パッド電極の凹部210は、その内側面211が基板10の表面に対して垂直となっている。換言すれば、内側面211が角錐形状ではなく、四角柱形状となっている。
 図13に示した状態から超音波接合工程が行われ、バンプ電極100とパッド電極200との接合が完了した状態を図14に示した。超音波接合工程が行われる前には、凹部210の内部においてバンプ電極100とパッド電極200との間には隙間が形成されていたが、超音波接合工程が行われた後においては、当該隙間がなくなっている。バンプ電極100とパッド電極200の接触面は、ほぼ全面において金属結合した状態となっている。
 以上、図11乃至14を参照しながら説明したように、図8や図9における傾斜角θ2を0度に形成した場合であっても、本発明の効果を奏することができる。
 ところで、第一実施形態に係るバンプ電極100は、図3等に示したように、平坦面101の周縁部に角が形成された形状となっている。図6を見れば明らかなように、加圧工程においては、先ず当該角が凹部210の内側面211に当たる。バンプ電極100は、平坦面101の周縁部が比較的大きく潰れてしまうこととなる。その結果、加圧工程及び超音波工程において、潰れて変形したバンプ電極100の一部が、凹部210から周囲にはみ出してしまうことがある。
 図15は、超音波工程が完了した時点の状態を示しており、上記のように、潰れたバンプ電極100の一部が凹部210からはみ出した状態を模式的に示している。図15に示したように、バンプ電極100が上記のように潰れて変形した結果、凹部210から外側にはみ出す突出部110が形成されている。突出部110は、隣り合うバンプ電極(符合100a)及びパッド電極(符合200a)に向かって伸びている。
 その結果、半導体チップ1がファインピッチである場合(隣り合うバンプ電極100間の距離が短い場合)には、突出部110がバンプ電極100a又はパッド電極200aに対して接触してしまう恐れがある。すなわち、隣り合う電極間が導通してしまい、半導体チップ1の損傷や動作不良の原因となってしまう恐れがある。
 このような現象を防止するためには、バンプ電極100の先端(平坦面101)の周縁に沿って面取りを施すことが好ましい。図16は、本発明の第五実施形態に係るバンプ電極100を示している。図16に示したように、本実施形態に係るバンプ電極100は、平坦面101の周縁に沿って面取りが施されており、これによりC面120が形成されている。尚、本実施形態においては、パッド電極200の形状は第一実施形態の場合(図2等を参照)と同様である。
 図17は、図16に示したバンプ電極100とパッド電極200とを接合する工程を示しており、加圧工程から超音波接合工程に移行する直前の状態を模式的に示している。バンプ電極100のうち、パッド電極200の内側面211に最初に当たる部分にはC面120が形成されている。このため、加圧工程及び超音波接合工程において、バンプ電極100が大きく潰れてしまうことが抑制される。その結果、潰れたバンプ電極100が凹部210から周囲にはみ出してしまうことが抑制される。すなわち、図15に示した突出部110が形成されてしまうことが抑制される。従って、半導体チップ1がファインピッチであっても、隣り合う電極間が導通してしまうことを確実に防止することができる。
 以上に示したそれぞれの実施形態においては、パッド電極200は、シリコンからなる基板10の表面の一部にエッチングを施すことによって形成されていた。すなわち、基板10自体の表面に直接凹部が形成されていた。しかしながら、基板10の材質がシリコンであればそのような形成方法を採ることができるが、基板10の材質がシリコン以外である場合には、当該基板10の表面に直接凹部を形成することは容易ではない。
 このような場合には、凹部210を有するパッド電極200を、基板10の平坦な表面からその全体乃至略全体が突出するように形成すればよい。以下では、このように形成されたパッド電極200の例として、本発明の第六実施形態について説明する。
 図18は、本発明の第六実施形態に係るパッド電極200の形状を示す断面図である。図19は、当該パッド電極200の外観を示す斜視図である。図18及び図19に示したように、本実施形態においては、図2等に示した第一実施形態の場合と異なり、基板10の上面には凹部が形成されておらず、上面全体が平坦面となっている。パッド電極200は、基板10の平坦な表面から、その全体が突出するように形成されている。
 具体的には、パッド電極200は矩形に沿った周縁部のみが基板10の表面から突出しており、その結果、その中央部に凹部210が形成されている。図4に示した第一実施形態に係るパッド電極200の場合と同様に、凹部210は、その4つの内側面211が中心に向かって下るように傾斜した面となっており、その底部には平坦面212が形成されている。尚、本実施形態における平坦面212は、基板10の表面に形成された絶縁層12となっている。
 図18及び図19に示したパッド電極200を形成する方法について、図20を参照しながら説明する。
 まず、図20(A)に示したように、基板10の上面のうちパッド電極200の下方となる位置に、SiOからなる絶縁層12を形成する。その後、絶縁層12の上面全体にマスキング250を施した後、当該マスキング250のうちパッド電極200を形成する位置に矩形の孔HLを形成する。すなわち、絶縁層12の表面のうちパッド電極200を形成する部分のみを露出させる。尚、凹部210を形成する部分においては、マスキング250を除去せずに残しておく。
 その状態で、基板10の上面全体に、NPD法(Nano-Particles-Deposition)を用いて金属層260を形成する。図20(B)に示したように、金属層260は、マスキング250の上面に形成されるほか、孔HLの内部においても形成される。
 金属層260のうち、孔HLの内部(すなわち、絶縁層12の上面)に形成された部分は、絶縁層12から略台形状に突出するような断面を有している。金属層260の当該部分は、パッド電極200となる部分である。
 その後、図20(C)に示したように、基板10の上面からマスキング250を除去する。金属層260は、孔HLの内部に形成されていた部分だけが残る。その結果、図18及び図19に示した形状のパッド電極200が形成される。
 尚、本実施形態においてはパッド電極200(金属層260)の全体を金により形成した。このような態様に替えて、パッド電極200を金ではなく銅により形成した後、その表面全体に金のコーティングを施してもよい。本発明は、パッド電極200のうち少なくとも表面層が、金のように比較的軟質の金属で構成されていれば、特に効果を発揮するものである。
 以上の工程を経て基板10に形成されたパッド電極200は、図19に示したように、中央に凹部210が形成されている。凹部210は、その4つの内側面211が中心に向かって下るように傾斜した面となっており、その底部には平坦面212が形成されている。図21は、以上に説明した方法によって実際にパッド電極200を形成し、それを撮影した写真である。図21(A)はパッド電極200を斜め上方から見て撮影した写真であり、図21(B)はパッド電極200を上方(直上)から見て撮影した写真である。
 以上のような方法により、基板10自体には凹部を形成することなく、換言すれば、基板10の表面の形状を平坦としたままで、当該表面に対してパッド電極200を形成することができる。従って、基板10の材質がシリコン以外である場合にも、凹部210を有するパッド電極200を基板10上に形成することができる。
 尚、以上のような方法によって形成されるパッド電極200の形状は、図19に示したような略矩形のものに限られない。例えば、図22に示したようなリング状に形成することも可能である。
 続いて、図5等を参照しながら既に説明した半導体製造装置(接合装置BE)の具体的な構成について、図23を参照しながら更に詳しく説明する。
 ピックアップ装置600の上面側、すなわち、半導体チップ1を吸着する保持面601の反対側には、超音波装置USEが配置されている。超音波装置USEは、超音波接合工程においてピックアップ装置600に超音波振動を加えるための装置である。
 超音波装置USEの形状は略平板状であり、ピックアップ装置600の上面全体に当接した状態で、ピックアップ装置600に対して固定されている。超音波装置USEとピックアップ装置600との間には、シート状の断熱材701が介在している。断熱材701は、後に説明するヒーターHT1の熱が、ピックアップ装置600から超音波装置USEに伝達されることを防止するものである。超音波装置USEの側面には、超音波振動の発信源である超音波ホーンUSHが配置されている。
 超音波装置USEの上面側には、シリンダー装置800の可動部810が配置されている。シリンダー装置800は、加圧工程においてピックアップ装置600を下方に移動させて、半導体チップ1と基板10との間を加圧する装置である。超音波装置USEの上面は、可動部810の下端に対して固定されている。
 超音波装置USEと可動部810との間には、ロードセルLCが配置されている。加圧工程及び超音波接合工程において、半導体チップ1と基板10との間に加えられる荷重の大きさを、ロードセルLCにより検出することが可能となっている。加圧工程及び超音波接合工程においては、ロードセルLCによって検出された荷重の大きさに基づきながら、シリンダー装置800の動作が制御される。
 既に説明したように、加圧工程においては、半導体チップ1は、バンプ電極100の中心軸と凹部210の中心軸とが一致する方向(水平方向)に平行移動する。このような移動を可能とするための構成としては、可動部810が水平方向に沿って容易に移動し得るように、機械的な遊び(ガタ)を持たせておくことが考えられる。この場合には、加圧工程において、可動部810、超音波装置USE、ピックアップ装置600、半導体チップ1の全てが、一体となって水平方向に移動することとなる。
 しかし、シリンダー装置800の機械的な遊びによって半導体チップ1を移動させるような構成においては、バンプ電極100の中心軸とパッド電極200の中心軸とを一致させることができない場合が生じ得る。一般に、機械的な遊びの範囲を正確に管理することは容易ではなく、加圧工程の開始時におけるバンプ電極100とパッド電極200とのずれ具合によっては、機械的な遊びによってそのずれを吸収できない場合があるからである。
 そこで、接合装置BEにおいては、シリンダー装置800の機械的な遊びによることなく、半導体チップ1が水平方向に移動し得る構成となっている。具体的には、半導体チップ1とピックアップ装置600との間に働く真空吸着力の大きさが(弱めに)調整されており、ピックアップ装置600の保持面601に沿って、半導体チップ1がスライドし得る構成となっている。
 このため、バンプ電極100とパッド電極200との位置ずれがどのように生じた場合であっても、機械的な遊びによることなく半導体チップ1がスライドし、バンプ電極100の中心軸とパッド電極200の中心軸とを一致させることが可能となっている。
 尚、半導体チップ1とピックアップ装置600との間に働く真空吸着力の大きさを弱くしすぎると、超音波装置USEの超音波振動が半導体チップ1に対して十分に伝わらなくなってしまうことも考えられる。このため、真空吸着力の大きさを調整するに当たっては、半導体チップ1が容易に移動し得ることと、半導体チップに十分な超音波振動が伝達されることとが、両立するように留意する必要がある。
 ステージ500の上面、すなわち、基板10が載置される方の面には、複数の吸着穴502が形成されている。それぞれの吸着穴502は、ステージ500の内部に形成された真空排気路503に連通している。吸着穴502及び真空排気路503を通じて、ステージ500と基板10との間に介在する空気を排気し、基板10を真空吸着することが可能となっている。
 ステージ500の上面のうち、基板10の周囲には、保持板901、902が配置されている。保持板901は、ステージ500の上面に対して固定された板である。また、保持板902は、ステージ500の上面に対して真空吸着された板である。ステージ500のうち保持板902の下方には、真空排気路503に連通する吸着穴504が形成されている。
 これら二つの保持板901、902が、基板10の側面に対して当接している。このため、基板10は、ステージ500に対して真空吸着されていることに加えて、保持板901、902によって側面から保持された状態となっている。その結果、基板10がステージ500の上面に沿ってスライドしてしまうことが抑制されている。
 既に説明したように、接合装置BEによれば、半導体チップ1や基板10の加熱を行わなくても、両者を接合することが可能である。しかしながら、両者を加熱しながら接合してもよいことは言うまでもない。接合装置BEでは、ピックアップ装置600の内部にヒーターHT1及び温度センサTS1が埋め込まれている。また、ステージ500の内部にも、ヒーターHT2及び温度センサTS2が埋め込まれている。
 半導体チップ1の大きさ、バンプ電極100の材質や数等によっては、ヒーターHT1、HT2による温度制御を行うことで、補助的に半導体チップ1や基板10を加熱することが望ましい。これにより、半導体チップ1と基板10との接続をより確実に行うことができる。
 以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
 1:半導体チップ
 2:絶縁層
 3:メタル層
 4,14:アラインメントマーク
 10:基板
 12:絶縁層
 100,100a:バンプ電極
 101:平坦面
 110:突出部
 102:側面
 120:C面
 200,200a:パッド電極
 210:凹部
 211:内側面
 212:平坦面
 250:マスキング
 260:金属層
 BE:接合装置
 500:ステージ
 502,504:吸着穴
 503:真空排気路
 510:窓
 600:ピックアップ装置
 601:保持面
 602:吸着穴
 701:断熱材
 800:シリンダー装置
 810:可動部
 901,902:保持板
 AX1:中心軸
 D1,D2:直径
 LN1,LN2:点線
 θ1,θ2:傾斜角
 HL:孔
 HT1,HT2:ヒーター
 LC:ロードセル
 TS1,TS2:温度センサ
 USE:超音波装置
 USH:超音波ホーン

Claims (12)

  1.  半導体チップと基板、又は半導体チップ同士を接続してなる半導体装置の製造方法であって、
     一方の半導体チップ又は基板に、略円錐形状に突出した第一電極を形成するバンプ形成工程と、
     他方の半導体チップ又は基板に、内側面が略角錐形状又は角柱形状の凹部を有する第二電極を形成するパッド形成工程と、
     前記第一電極を前記第二電極の前記凹部に挿入した状態で、前記第一電極と前記第二電極とを互いに近づける方向に加圧し、前記第一電極の中心軸と前記凹部の中心軸とを一致させた状態とする加圧工程と、
     前記第一電極及び前記第二電極の少なくとも一方を超音波により振動させ、前記第一電極と前記第二電極とを接合させる超音波接合工程と、
     を備える、半導体装置の製造方法。
  2.  前記第一電極の先端には第一平坦面が形成されており、
     前記第一電極の中心軸に対して前記第一電極の側面が成す第一角度は、前記第二電極の前記凹部の中心軸に対して前記凹部の内側面が成す第二角度よりも小さい、請求項1に記載の半導体装置の製造方法。
  3.  前記第二電極の底部に第二平坦面が形成されている、請求項2に記載の半導体装置の製造方法。
  4.  前記第二平坦面の周縁部に内接する円の直径は、前記第一平坦面の周縁部の直径よりも小さい、請求項3に記載の半導体装置の製造方法。
  5.  前記第一電極の中心軸に対して前記第一電極の側面が成す第一角度は、前記第二電極の前記凹部の中心軸に対して前記凹部の内側面が成す第二角度よりも大きい、請求項1に記載の半導体装置の製造方法。
  6.  前記第一電極及び前記第二電極は、少なくともその表面が金である、請求項1乃至請求項5のいずれか一項に記載の半導体装置の製造方法。
  7.  前記第一電極及び前記第二電極は、銅の表面に金のコーティングを施してなる、請求項6に記載の半導体装置の製造方法。
  8.  前記第一電極及び前記第二電極は、少なくともその表面が銅である、請求項1乃至請求項5のいずれか一項に記載の半導体装置の製造方法。
  9.  前記第一電極には、その先端部の周縁に面取りが施されている、請求項1乃至8のいずれか一項に記載の半導体装置の製造方法。
  10.  前記パッド形成工程において形成された前記第二電極は、
     半導体チップ又は基板のうち平坦な表面から突出するように形成されている、請求項1乃至9のいずれか一項に記載の半導体装置の製造方法。
  11.  請求項1乃至10のいずれかに記載された半導体装置の製造方法によって、半導体チップと基板、又は半導体チップ同士の接続を行う、半導体製造装置。
  12.  半導体チップと基板、又は半導体チップ同士を接続してなる半導体装置を製造する半導体製造装置であって、
     一方の半導体チップ又は基板には、略円錐形状に突出した第一電極が形成されており、
     他方の半導体チップ又は基板には、内側面が略角錐形状又は角柱形状の凹部を有する第二電極が形成されており、
     前記第一電極を前記第二電極の前記凹部に挿入した状態で、前記第一電極と前記第二電極とを互いに近づける方向に加圧し、前記第一電極の中心軸と前記凹部の中心軸とを一致させた状態とする加圧装置と、
     前記第一電極と前記第二電極とを接合させるために、前記第一電極及び前記第二電極の少なくとも一方を超音波により振動させる超音波装置と、
     を備える、半導体製造装置。
PCT/JP2013/073205 2012-09-24 2013-08-29 半導体装置の製造方法、及び半導体製造装置 WO2014045828A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/428,635 US9627347B2 (en) 2012-09-24 2013-08-29 Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
JP2014536718A JP5967678B2 (ja) 2012-09-24 2013-08-29 半導体装置の製造方法、及び半導体製造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-210008 2012-09-24
JP2012210008 2012-09-24

Publications (1)

Publication Number Publication Date
WO2014045828A1 true WO2014045828A1 (ja) 2014-03-27

Family

ID=50341150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/073205 WO2014045828A1 (ja) 2012-09-24 2013-08-29 半導体装置の製造方法、及び半導体製造装置

Country Status (3)

Country Link
US (1) US9627347B2 (ja)
JP (1) JP5967678B2 (ja)
WO (1) WO2014045828A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818918B1 (ko) 2016-06-10 2018-01-18 크루셜머신즈 주식회사 레이저 리플로우 방법 및 이의 방법으로 제조된 기판구조체

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150124201A (ko) * 2014-04-28 2015-11-05 삼성전자주식회사 반도체 패키지의 진공 흡착 장치 및 방법
US11018099B2 (en) * 2014-11-26 2021-05-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a conductive bump with a plurality of bump segments
JP6660687B2 (ja) * 2015-07-30 2020-03-11 シチズン電子株式会社 半導体素子および発光装置
EP3185290A1 (en) * 2015-12-24 2017-06-28 IMEC vzw Method for self-aligned solder reflow bonding and devices obtained therefrom
JP6793388B2 (ja) * 2016-07-12 2020-12-02 株式会社アルテクス 接合方法
US10750614B2 (en) 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
US20190237420A1 (en) * 2018-01-26 2019-08-01 Facebook Technologies, Llc Interconnect using nanoporous metal locking structures
CN112385025B (zh) 2018-11-21 2024-01-30 东北微科技株式会社 层叠型半导体装置及用于其的多个芯片
US11114406B2 (en) * 2019-01-31 2021-09-07 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
US10847408B2 (en) 2019-01-31 2020-11-24 Sandisk Technologies Llc Warpage-compensated bonded structure including a support chip and a three-dimensional memory chip
KR20240036725A (ko) * 2019-07-24 2024-03-20 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 기판 및 그 제조 방법
CN113133327B (zh) * 2019-10-31 2024-01-26 京东方科技集团股份有限公司 承接背板及其制备方法、背板
TWI726685B (zh) * 2020-04-16 2021-05-01 錼創顯示科技股份有限公司 微型發光元件顯示裝置
KR20210157787A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
TWI817052B (zh) 2020-11-09 2023-10-01 欣興電子股份有限公司 均溫板裝置及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041611A (ja) * 1996-07-18 1998-02-13 Matsushita Electric Ind Co Ltd プリント配線板の製造方法及びプリント配線板
JP2008117828A (ja) * 2006-11-01 2008-05-22 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US7557452B1 (en) * 2000-06-08 2009-07-07 Micron Technology, Inc. Reinforced, self-aligning conductive structures for semiconductor device components and methods for fabricating same
TW544826B (en) * 2001-05-18 2003-08-01 Nec Electronics Corp Flip-chip-type semiconductor device and manufacturing method thereof
JP2003273160A (ja) 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 半導体実装モジュール
JP3764450B2 (ja) * 2003-07-28 2006-04-05 Tdk株式会社 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
JP4768343B2 (ja) * 2005-07-27 2011-09-07 株式会社デンソー 半導体素子の実装方法
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP4247690B2 (ja) * 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US7652374B2 (en) * 2006-07-31 2010-01-26 Chi Wah Kok Substrate and process for semiconductor flip chip package
JP2009098407A (ja) * 2007-10-17 2009-05-07 Hitachi Displays Ltd 表示装置
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
MY149251A (en) * 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
JP2010109032A (ja) * 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US20100133671A1 (en) * 2008-12-02 2010-06-03 Chung Hsing Tzu Flip-chip package structure and the die attach method thereof
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2013145932A (ja) * 2010-05-07 2013-07-25 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041611A (ja) * 1996-07-18 1998-02-13 Matsushita Electric Ind Co Ltd プリント配線板の製造方法及びプリント配線板
JP2008117828A (ja) * 2006-11-01 2008-05-22 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818918B1 (ko) 2016-06-10 2018-01-18 크루셜머신즈 주식회사 레이저 리플로우 방법 및 이의 방법으로 제조된 기판구조체

Also Published As

Publication number Publication date
JP5967678B2 (ja) 2016-08-10
US20150235984A1 (en) 2015-08-20
JPWO2014045828A1 (ja) 2016-08-18
US9627347B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
JP5967678B2 (ja) 半導体装置の製造方法、及び半導体製造装置
JP5187714B2 (ja) 半導体チップの電極接続構造
KR100927120B1 (ko) 반도체 소자 패키징 방법
JP2007250886A (ja) 半導体装置の製造方法
TW201935576A (zh) 半導體裝置之製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
US6841860B2 (en) Flip-chip bonding structure and method for making the same
JP4620939B2 (ja) 複合素子の製造方法
CN105575889A (zh) 制造三维集成电路的方法
KR20050033000A (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및접착 필름
TWI539586B (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
US20130094800A1 (en) Optical device and method for manufacturing the optical device
JP2001110946A (ja) 電子デバイスおよびその製造方法
JP2010092931A (ja) 半導体装置の製造方法及び半導体装置の製造装置
TW201250810A (en) Wafer and method of manufacturing package product
JP5022093B2 (ja) 実装方法
JP2012186761A (ja) 電子部品およびその製造方法
JP2010228029A (ja) Memsデバイスの実装構造
JP2007115789A (ja) 積層型半導体装置および積層型半導体装置の製造方法
JP2010258667A (ja) 電子部品およびその製造方法、圧電振動子およびその製造方法
JP2005284302A (ja) 光部品の実装構造
JP6343980B2 (ja) 半導体デバイスの製造方法
JP7237666B2 (ja) パッケージ及びパッケージの製造方法
JP2011187699A (ja) 半導体装置およびその製造方法
JP2000164636A (ja) 半導体発光素子の実装方法及びこれに用いるボンディングツール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13839623

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014536718

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14428635

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13839623

Country of ref document: EP

Kind code of ref document: A1