JP5227071B2 - 半導体素子の実装方法 - Google Patents

Description

本発明は、フリップチップ実装による半導体素子の実装方法に関するものである。

従来から、半導体素子の一表面側に形成されたバンプを基板に形成された基板電極に接続することにより半導体素子を基板にフェイスダウン実装で実装する実装方法（フリップチップ実装）が知られている。

フリップチップ実装により半導体素子１を基板２に実装する技術としては、図８（ａ），（ｂ）に示すように、半導体素子１の一面に突設されたスタッドバンプであるバンプ５１を、基板２に形成された基板電極２１に位置合わせして押圧しバンプ５１を塑性変形させることにより、バンプ５１と基板電極２１とを接合することが考えられている（例えば、特許文献１）。塑性変形したバンプ５１と基板電極２１とは圧接され導電性接着剤からなる接着部材５２により接合される。

特許文献１の技術では、塑性変形後のバンプ５１と基板電極２１との接合面積を大きくするように塑性変形させるから、半導体素子１に比較的大きい荷重を作用させる必要があると考えられる。

フリップチップ実装により半導体素子１を基板２に実装する技術としては、図９に示すように、半導体素子１の一面に突設されたボールバンプであるバンプ５１を、基板２に形成された基板電極２１に対してＡｇシリコンペーストのような導電性樹脂からなる接着部材５２で接続することも考えられている（例えば、特許文献２参照）。特許文献２に記載のバンプ５１はボール部と突起とを備える形状に形成されている。接着部材５２には、硬化後に弾性を有する材料が用いられており、バンプ５１と基板電極２１との接続部において基板２との熱膨張係数の差により生じる応力の緩和を可能にしている。

ところで、近年では多層配線を有する半導体素子において、低消費電力化を目的として配線の寄生容量（静電容量）を低減させることが望まれ、配線層間における絶縁膜の誘電率を下げる低誘電率化（いわゆる、Ｌｏｗ−ｋ化）技術が開発されている。絶縁膜の低誘電率化を図る技術の例としては、多孔質の絶縁膜を用いることが考えられている。この種の絶縁膜は多孔質ではない絶縁膜に比較すれば機械的強度が小さく脆弱である。

また、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いて形成される加速度センサやジャイロセンサのように、可動部を備える半導体素子が知られている。この種の半導体素子は可動部を有するから機械的強度の比較的小さい脆弱な部位が存在する。

上述のような脆弱な部位を有した半導体素子をフリップチップ実装により実装するには、実装工程においてバンプを基板電極に接合させるために半導体素子に作用させる荷重を低減しなければならない。

特許文献１に記載の技術は半導体素子１の基板２への実装工程において比較的大きい荷重が必要であるから、この種の脆弱な部位を有した半導体素子１には適さない。また、特許文献２には半導体素子１の基板２への実装工程において比較的大きい荷重が必要になることを示す記載はないが、バンプ５１としてボールバンプを用いているから、実装後において半導体素子１の厚み方向における荷重が作用した場合にバンプ５１による応力緩和の作用は期待できない。したがって、上述のような脆弱な部位を有した半導体素子１に用いるのに適しているとは言えない。

フェイスダウン実装において、半導体素子１を基板２に実装する際に半導体素子１に大きな荷重が作用せず、また半導体素子１を基板２に実装した後においても半導体素子１の厚み方向に荷重が作用したときの応力緩和の機能を持つ実装構造としては、図１０に示すように、半導体素子１にバンプを形成せずに平板状の素子電極１１を設けておき、素子電極１１と基板電極２１とを弾性および導電性を有する接着部材５２で接着することが考えられる。
特開２００１−２６７３６６号公報 特開平９−２６０４３１号公報

しかしながら、図１０に示した構成ではバンプを設けていないから、半導体素子１と基板２との距離を管理しようとすれば、接着部材５２が硬化するまで半導体素子１と基板２とを所定距離に離間させた状態に保つ手段が別途に必要になる。

本発明は上記事由に鑑みて為されたものであり、その目的は、フェイスダウン実装において、半導体素子を基板に実装する実装過程および実装後において作用する応力を緩和し、しかも半導体素子を低荷重で実装しつつも実装時においては半導体素子と基板との距離を容易に管理することができる半導体素子の実装方法を提供することにある。

請求項１の発明は、一表面側に金からなる複数個のバンプが突設された半導体素子を各バンプにそれぞれ対応する複数個の基板電極を備える基板に実装するにあたり、少なくとも一部のバンプにはバンプの突出方向において所定の変形限度位置まで塑性変形可能である変形可能部をそれぞれ設けておき、弾性および導電性を有する合成樹脂材料からなり各バンプにそれぞれ密着する接着部材により各バンプをそれぞれ囲繞し、かつ各基板電極に対応する各部位において基板電極と半導体素子の前記一表面との間を接着部材により接着する実装方法であって、硬化後に接着部材を形成する接着剤を基板に設けた各基板電極にそれぞれ塗布する第１工程と、変形可能部を備える各バンプを対応する各基板電極に位置合わせし半導体素子と基板とが相対的に近付くように加圧する第２工程と、接着剤を硬化させる第３工程とを有し、第２工程では、加圧時に印加する荷重を調節することにより、変形可能部が変形限度位置までの余裕寸法である変形許容量を残して塑性変形するように、半導体素子と基板との間の隙間寸法を調節することを特徴とする。

請求項１の方法によると、バンプは変形可能部を備えるから、実装時において半導体素子に加える負荷の大きさにより半導体素子と基板との間の隙間寸法を管理することができ、また、半導体素子の実装時においてバンプは変形許容量を残した状態で塑性変形されるから、半導体素子の実装時における半導体素子に加える負荷を減らすことができるという利点がある。また、実装後においてもバンプは塑性変形可能であるから、バンプを囲繞する接着部材が弾性を有していることとあいまって、実装後に半導体素子に外力が作用したときに半導体素子に作用する応力を緩和することができるという利点がある。

とくに、バンプの変形可能部において変形限度位置までの余裕寸法である変形許容量を残すように加圧するから、半導体素子を基板に実装した後において半導体素子を基板に近付ける向きの外力が作用しても、バンプが変形することにより半導体素子に生じる応力を緩和することが可能になる。

（実施形態１）
本実施形態では、図１に示すように、半導体素子１をセラミックスなどで形成された基板２に実装する例を説明する。また、半導体素子１としては加速度センサを例示する。

半導体素子１は、図２に示すように、シリコン基板からなるフレーム１４と、フレーム１４の内側に配置される可動部としての重り部１２と、重り部１２を揺動自在に支持する４本の撓み部１３とを備える。フレーム１４は、平面視において外周縁が正方形の枠状であって、例えば１．５〜３．０ｍｍ角程度に形成されている。

重り部１２は、フレーム１４に囲まれた空間内の中央部に配置された直方体状のコア部１２ａと、平面視におけるコア部１２ａの四隅からフレーム部１４の四隅に向かってそれぞれ延設される付随部１２ｂとを連続一体に備える。各撓み部１３は、それぞれ隣接する付随部１２ｂの間を通ってコア部１２ａとフレーム１４の各辺との間を連結している。

撓み部１３は、重り部１２およびフレーム１４よりも厚み寸法が小さく、フレーム１４の厚み方向における一側に寄せて設けられている。したがって、撓み部１３はフレームの厚み方向において可撓であり、重り部１２は撓み部１３が可撓である範囲内でフレーム１４に対して変位する。撓み部１３にはトーションばねとしての機能もある。各撓み部１３の適所にはピエゾ抵抗（図示せず）が形成され、加速度が作用したときに撓み部１３に生じる応力をピエゾ抵抗の抵抗値の変化に代えて検出することによって、１軸または３軸の加速度が検出可能となるように構成されている。

半導体素子１においては、フレーム１４に対して可動部である重り部１２が変位するから、重り部１２の最大変位量を規制するために、重り部１２と対向して配置される部材と重り部１２との距離を管理することが必要である。したがって、半導体素子１を基板２に実装するに際しては、半導体素子１と基板２との間の間隔を管理する必要がある。

本実施形態では、半導体素子１を基板２に実装する構造としてフリップチップ実装を採用している。フリップチップ実装はワイヤボンディング実装を採用する場合に比較すると半導体素子１の実装面積を小さくすることができる。

半導体素子１は、図１に示すように、複数個のスタッドバンプ４１を備える。各スタッドバンプ４１は、金により形成され、半導体素子１の一表面に設けた複数個の素子電極１１にそれぞれ接合されている。ここに、素子電極１１を表面に酸化膜の形成されやすいアルミニウムで形成している場合でも、金のスタッドバンプ４１を接合していることにより、基板２との電気的な接続状態が素子電極１１の酸化膜により阻害されることがない。

各スタッドバンプ４１は、図３に示すように、素子電極１１に一端が接合された基部４１ａと、基部４１ａの他端から連続一体に突設された変形可能部４１ｂとを有する。基部４１ａおよび変形可能部４１ｂは、ともにスタッドバンプ４１の突出方向に直交する断面において円形に形成され、基部４１ａおよび変形可能部４１ｂはスタッドバンプ４１の突出方向における中心線が一致している。

基部４１ａは、素子電極１１に対して所要の接合強度が得られるように、前記断面における直径が例えば０．０５〜０．１５ｍｍ程度に形成され、変形可能部４１ｂは、突出方向に容易に塑性変形できるように、前記断面における直径が基部４１ａに対して十分に小さく形成されている。また、変形可能部４１ｂは、基部４１ａから離れるに従って段階的に直径を小さくする。

上述の形状のスタッドバンプ４１は、半導体素子１からの突出方向において圧縮力が作用すると、基部４１ａは変形せずに変形可能部４１ｂが圧縮されるように変形する。以下では、変形可能部４１ｂに許容された変形の最終形状におけるスタッドバンプ４１の先端位置を変形限度位置と呼ぶ。したがって、スタッドバンプ４１の先端位置が変形限度位置まで余裕寸法を残しているときには、スタッドバンプ４１は突出方向において変形可能である。この余裕寸法を以下では変形許容量と呼ぶ。

ところで、基板２には、各スタッドバンプ４１にそれぞれ対応する複数個の基板電極２１が形成される。各基板電極２１は、それぞれ下地層をニッケルとし表層を金としたＮｉ／Ａｕめっきにより形成される。

半導体素子１を基板２に実装するにあたっては、図４（ａ）に示すように、各基板電極２１に導電性を有する液状の接着剤４２′を塗布する。接着剤４２′には、たとえば、導電性を付与したシリコン系樹脂を用いる。この接着剤４２′は、加熱し硬化させた後に半導体素子１と基板２とを接着するだけではなく弾性を発揮する。接着剤４２が硬化した後の接着部材４２の弾性率は、たとえば１０ＭＰａ以下になるように材料が選択される。

基板電極２１への接着剤４２′の塗布後には、図４（ｂ），（ｃ）に示すように、各スタッドバンプ４１の先端を各基板電極２１に位置合わせした後に、半導体素子１と基板２との距離を小さくするように加圧し、変形可能部４１ｂを塑性変形させる。ここで、スタッドバンプ４１を基板電極２１に位置合わせして、半導体素子１を基板２に載置すると、接着剤４２′の表面張力により接着剤４２′はスタッドバンプ４１を囲繞する。したがって、スタッドバンプ４１と基板電極２１とは接着剤４２′により電気的に接続される。

ここで、半導体素子１と基板２との対向面が略平行になるように半導体素子１に荷重を作用させる。塑性変形後のスタッドバンプ４１の素子電極１１からの突出寸法は半導体素子１に印加する荷重に依存するから、実装時に半導体素子１に印加する荷重を調節することにより半導体素子１と基板２との間の隙間寸法を調節することができる。ただし、半導体素子１に荷重を印加するに際しては、スタッドバンプ４１の変形可能部４１ｂに許容変形量が残るように荷重を設定する。すなわち、半導体素子１に印加する荷重を低荷重とし、半導体素子１の破損の可能性を低減し、歩留まりを向上させることができる。

半導体素子１を基板２に載置し、半導体素子１に荷重を印加した後には、接着剤４２′を加熱することにより接着剤４２′を硬化させる。接着剤４２′の硬化により、半導体素子１と基板２との間が接着部材（接着剤４２′の硬化により形成された部材）４２により接着される。しかも、接着部材４２はスタッドバンプ４１に密着した状態でスタッドバンプ４１を囲繞しているから、スタッドバンプ４１と基板電極２１との間は良好な状態で電気的に接続される。

なお、基板電極２１のサイズおよび基板２と半導体素子１との距離にもよるが、たとえば、基板電極２１に接触する接着剤４２′が占める領域が直径０．３〜１．０ｍｍの円形になるように各基板電極２１への接着剤４２′の塗布量を定めておくことにより、接着剤４２′の硬化後において接着部材４２によりスタッドバンプ４１を囲繞するとともに半導体素子１と基板２とを接着することができる。

半導体素子１に印加する荷重を調節することにより半導体素子１と基板２との間の隙間寸法を調節することについて説明を補足する。図５（ａ）（ｂ）（ｃ）は、１本のスタッドバンプ４１について、重力の作用下における質量２０ｇ，４０ｇ，８０ｇに相当する荷重を作用させたときのスタッドバンプ４１の塑性変形の例を示している。すなわち、スタッドバンプ４１の変形可能部４１ｂの変形量はスタッドバンプ４１に印加する荷重の大きさにより一元的に決定されるから、印加する荷重の調節により半導体素子１と基板２との距離を決定することができるのである。

基部４１ａは、スタッドバンプ４１の突出方向に直交する断面積が変形可能部４１ｂに比較して十分に大きいから、変形可能部４１ｂが変形しても基部４１ａにはほとんど塑性変形が生じない。したがって、変形可能部４１ｂがほぼ消滅した位置が上述した変形限度位置になり、変形可能部４１ｂが残っている状態が変形許容量を残した状態であると言える。

上述した構造を採用することにより、接着剤４２′が硬化するまではスタッドバンプ４１が半導体素子１を基板２上で支持し、接着剤４２′の硬化後には、スタッドバンプ４１が変形可能である状態で主として接着部材４２が半導体素子１を基板２上で支持するから、半導体素子１を基板２に実装した後に半導体素子１に外力が作用したとしても接着部材４２の弾性により半導体素子１に生じる応力を緩和することができる。このとき、スタッドバンプ４１の変形可能部４１ｂは塑性変形する可能性があるが、スタッドバンプ４１と接着部材４２とが密着しているから、半導体素子１に設けた素子電極１１と基板２に設けた基板電極２１との間の電気的な接続状態は維持される。

本実施形態では、上述したように、接着部材４２は素子電極１１と基板電極２１との間を接着しているから、半導体素子１と基板２との間の間隙に弾性を有した接着部材４２が充填されていることになり、接着部材４２の弾性を利用して半導体素子１に外力が作用したときに生じる応力を十分な量の弾性材料で緩和することができる。

ところで、本実施形態では、半導体素子１のフレーム１４と基板２との間の間隙のうち、接着部材４２の存在しない部位に、絶縁性を有する充填部材４３（図１参照）を充填してある。充填部材４３には、接着部材４２と同様に、弾性を有するシリコン系樹脂を用いている。この構成では、接着部材４２の弾性とともに充填部材４３の弾性も利用して半導体素子１に生じる応力を緩和することができる。しかも、接着部材４２に加えて充填部材４３が半導体素子１と基板２とを結合しているから、半導体素子１と基板２とが強固に結合され、半導体素子１と基板２との電気的な接続状態についても信頼性が高くなる。

充填部材４３を充填するにあたっては、半導体素子１と基板２との間の隙間に毛細管現象を利用して液状の充填剤を充填した後、加熱することにより充填剤を硬化させる。

なお、本実施形態では半導体素子１として加速度センサを例示したが、他の半導体素子に上述した技術を適用することを妨げるものではない。本実施形態の実装構造は、脆弱な半導体素子に適しており、例えば、低誘電率化（いわゆる、Ｌｏｗ−ｋ化）されている半導体素子、加速度センサのようなＭＥＭＳセンサの周囲にセンサ用の回路を付設した半導体素子などにも採用することができる。また、充填部材４３は必要に応じて適宜に用いる構成であって、充填部材４３は設けなくてもよい。半導体素子の種類および充填部材４３の有無については、以下に説明する実施形態２においても同様である。

（実施形態２）
実施形態１では半導体素子１に設けたすべてのスタッドバンプ４１を同サイズとしたが、本実施形態は実装時に生じる応力をさらに低減することができる実装構造について説明する。本実施形態では、半導体素子３の一面の周部において、サイズの異なる第１バンプ４４と第２バンプ４５とを配列してある（図７参照）。第２バンプ４５は、第１バンプ４４よりも半導体素子３からの突出寸法が小さく形成される。本実施形態で示す半導体素子３は、図６に示すように、平面視において外周縁が正方形であって、例えば１〜１０ｍｍ角程度に形成されている。

第１バンプ４４は実施形態１において説明したスタッドバンプ４１と同形状・同寸法のものを用いることができる。また、第２バンプ４５は半導体素子３からの突出寸法を第１バンプ４４よりも小さくしてある。第１バンプ４４は３個設けてあり、一直線上に並ばないように配列してある。具体的には、半導体素子３の一辺の中央部と当該一辺に向かい合う一辺の両端部とに第１バンプ４４をそれぞれ形成している。このように半導体素子３を３点で支持することにより、基板２に対して半導体素子３を支持する平面を規定することができる。

半導体素子３を基板２に実装するにあたっては、実施形態１と同様に、接着剤４２′を基板電極２１に塗布した後に、第１バンプ４４および第２バンプ４５を基板電極２１に位置合わせする。このとき、第１バンプ４４の先端のみが基板電極２１に接触する。次に、半導体素子３と基板２との距離が小さくなるように加圧し、第１バンプ４４を塑性変形させて半導体素子３を基板２に対して平行にする。第２バンプ４５の半導体素子４からの突出寸法は、第１バンプ４４を塑性変形させた後において、第２バンプ４５の先端が基板電極２１に接触しない程度に設定されている。他の構成は実施形態１と同様である。

本実施形態では、半導体素子３に実装時において、第２バンプ４５が基板電極２１に接触しないから、実施形態１に比較すると、基板電極２１に接触するバンプの個数を削減することができ、半導体素子３を基板２に近付ける向きに加圧する際に半導体素子３に作用する外力を低減することができる。したがって、半導体素子３がＬｏｗ−ｋ化されている場合のように械的強度の小さい脆弱な半導体素子３であってもフリップチップ実装が可能になる。

なお、第２スタッドバンプにも変形可能部４５ｂを形成してもよい。

実施形態１の側面図である。 実施形態１の平面図である。 実施形態１の要部側面図である。 実施形態１の実装手順を示し、（ａ）は実装前の断面図、（ｂ）は半導体素子を基板に載置した状態の断面図、（ｃ）は実装後の断面図である。 実施形態１のスタッドバンプと荷重との関係を示し、（ａ）（ｂ）（ｃ）はそれぞれ異なる荷重を印加した時の側面図である。 実施形態２の平面図である。 図６におけるＡ−Ａ線断面図である。 従来例を示し、（ａ）は実装前の側面図、（ｂ）は実装後の側面図である。 他の従来例を示す断面図である。 別の従来例を示す断面図である。

符号の説明

１ 半導体素子
２ 基板
３ 半導体素子
１１ 素子電極
２１ 基板電極
４１ スタッドバンプ
４１ａ 基部
４１ｂ 変形可能部
４２ 接着部材
４２′ 接着剤
４３ 充填部材
４４ 第１バンプ
４５ 第２バンプ

Claims (1)

1. 一表面側に金からなる複数個のバンプが突設された半導体素子を各バンプにそれぞれ対応する複数個の基板電極を備える基板に実装するにあたり、少なくとも一部のバンプにはバンプの突出方向において所定の変形限度位置まで塑性変形可能である変形可能部をそれぞれ設けておき、弾性および導電性を有する合成樹脂材料からなり各バンプにそれぞれ密着する接着部材により各バンプをそれぞれ囲繞し、かつ各基板電極に対応する各部位において基板電極と半導体素子の前記一表面との間を接着部材により接着する実装方法であって、
   硬化後に接着部材を形成する接着剤を基板に設けた各基板電極にそれぞれ塗布する第１工程と、変形可能部を備える各バンプを対応する各基板電極に位置合わせし半導体素子と基板とが相対的に近付くように加圧する第２工程と、接着剤を硬化させる第３工程とを有し、
   第２工程では、加圧時に印加する荷重を調節することにより、変形可能部が変形限度位置までの余裕寸法である変形許容量を残して塑性変形するように、半導体素子と基板との間の隙間寸法を調節することを特徴とする半導体素子の実装方法。

Images