JP3259393B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JP3259393B2 JP3259393B2 JP01807193A JP1807193A JP3259393B2 JP 3259393 B2 JP3259393 B2 JP 3259393B2 JP 01807193 A JP01807193 A JP 01807193A JP 1807193 A JP1807193 A JP 1807193A JP 3259393 B2 JP3259393 B2 JP 3259393B2
- Authority
- JP
- Japan
- Prior art keywords
- pressing
- semiconductor chip
- bumps
- bump
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フェースダウンボンデ
ィングにおける半導体チップの実装方法に関するもので
ある。
ィングにおける半導体チップの実装方法に関するもので
ある。
【０００２】
【従来の技術】種々のフェースダウンボンディングの中
には、半導体チップの表面に複数のバンプを形成し、こ
れらのバンプを介して半導体チップを基板上に実装する
ものがある。半導体チップにバンプを形成する手段とし
ては、まず半導体チップ上に形成されたアルミ電極にバ
リヤメタルを被着させ、このバリヤメタルの上にめっき
処理によってバンプを形成する方法が知られている。
には、半導体チップの表面に複数のバンプを形成し、こ
れらのバンプを介して半導体チップを基板上に実装する
ものがある。半導体チップにバンプを形成する手段とし
ては、まず半導体チップ上に形成されたアルミ電極にバ
リヤメタルを被着させ、このバリヤメタルの上にめっき
処理によってバンプを形成する方法が知られている。
【０００３】
【発明が解決しようとする課題】ところで、半導体チッ
プにバンプを形成する際のめっき処理工程においては、
バリヤメタルを電極とした各バンプ形成箇所の電流密度
が必ずしも一様にならず、このため図５に示すように半
導体チップ１上のバンプ２の高さに多少のバラツキが生
じていた。しかしながら従来の半導体チップの実装方法
においては、バンプ２の高さにバラツキが生じていて
も、そのままの状態で半導体チップ１が基板上に実装さ
れていたため、例えば図６に示すように基板３上に形成
された配線パターン４と半導体チップ１のバンプ２との
間に隙間ができる箇所が発生してしまう。すなわち、半
導体チップ１に形成された複数のバンプ２のうち、高さ
方向に対して最も高いバンプ２だけが配線パターン４に
接触し、それよりも低いバンプ２は配線パターン４に接
触せずに、両者間に隙間ができてしまう。このため、従
来のフェースダウンボンディングにおいては、基板導体
部（配線パターン等）に対するバンプの接触不良が発生
し、これが生産性を著しく低下させる要因となってい
た。
プにバンプを形成する際のめっき処理工程においては、
バリヤメタルを電極とした各バンプ形成箇所の電流密度
が必ずしも一様にならず、このため図５に示すように半
導体チップ１上のバンプ２の高さに多少のバラツキが生
じていた。しかしながら従来の半導体チップの実装方法
においては、バンプ２の高さにバラツキが生じていて
も、そのままの状態で半導体チップ１が基板上に実装さ
れていたため、例えば図６に示すように基板３上に形成
された配線パターン４と半導体チップ１のバンプ２との
間に隙間ができる箇所が発生してしまう。すなわち、半
導体チップ１に形成された複数のバンプ２のうち、高さ
方向に対して最も高いバンプ２だけが配線パターン４に
接触し、それよりも低いバンプ２は配線パターン４に接
触せずに、両者間に隙間ができてしまう。このため、従
来のフェースダウンボンディングにおいては、基板導体
部（配線パターン等）に対するバンプの接触不良が発生
し、これが生産性を著しく低下させる要因となってい
た。
【０００４】本発明は、上記問題を解決するためになさ
れたもので、フェースダウンボンディングにおける基板
導体部に対するバンプの接触不良を低減することができ
る半導体チップの実装方法を提供することを目的とす
る。
れたもので、フェースダウンボンディングにおける基板
導体部に対するバンプの接触不良を低減することができ
る半導体チップの実装方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、表面に複数のバンプが形
成された半導体チップを基板上に実装するための方法に
おいて、平坦な加圧面と複数のバンプの上面とを対向さ
せる第一のステップと、加圧面によりバンプを押圧する
過程において、加圧面とバンプの上面との隙間を随時検
出する第二のステップと、検出された隙間に応じて加圧
面による押圧量を決定し、複数のバンプの高さを揃える
第三のステップと、複数のバンプを基板に接触させるよ
う、半導体チップを基板に実装する第四のステップとを
含むものである。
成するためになされたもので、表面に複数のバンプが形
成された半導体チップを基板上に実装するための方法に
おいて、平坦な加圧面と複数のバンプの上面とを対向さ
せる第一のステップと、加圧面によりバンプを押圧する
過程において、加圧面とバンプの上面との隙間を随時検
出する第二のステップと、検出された隙間に応じて加圧
面による押圧量を決定し、複数のバンプの高さを揃える
第三のステップと、複数のバンプを基板に接触させるよ
う、半導体チップを基板に実装する第四のステップとを
含むものである。
【０００６】
【作用】本発明の半導体チップの実装方法においては、
半導体チップの表面に形成された複数のバンプの上面を
平坦な加圧面に対向させ、この加圧面によりバンプを押
圧する過程で、加圧面とバンプの上面との隙間を随時検
出し、この検出した隙間に応じて加圧面による押圧量を
決定することにより、常にバンプ高さのバラツキに適し
た押圧量をもってバンプを加圧面で押圧することが可能
となる。
半導体チップの表面に形成された複数のバンプの上面を
平坦な加圧面に対向させ、この加圧面によりバンプを押
圧する過程で、加圧面とバンプの上面との隙間を随時検
出し、この検出した隙間に応じて加圧面による押圧量を
決定することにより、常にバンプ高さのバラツキに適し
た押圧量をもってバンプを加圧面で押圧することが可能
となる。
【０００７】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１〜図３は、本発明に係わる
半導体チップの実装方法を説明する図である。まず図１
において、半導体チップ１の表面には複数のバンプ２が
形成されており、この場合、半導体チップ１上のバンプ
２の高さには多少のバラツキが生じているものとする。
一方、図中５は半導体チップ１を載置するためのステー
ジであり、このステージ５の上方には平坦な加圧面６を
有する加圧ツール７が昇降自在に設けられている。ま
た、加圧ツール７の加圧面６とステージ５の上面とは平
行状態に対向配置されている。
ながら詳細に説明する。図１〜図３は、本発明に係わる
半導体チップの実装方法を説明する図である。まず図１
において、半導体チップ１の表面には複数のバンプ２が
形成されており、この場合、半導体チップ１上のバンプ
２の高さには多少のバラツキが生じているものとする。
一方、図中５は半導体チップ１を載置するためのステー
ジであり、このステージ５の上方には平坦な加圧面６を
有する加圧ツール７が昇降自在に設けられている。ま
た、加圧ツール７の加圧面６とステージ５の上面とは平
行状態に対向配置されている。
【０００８】本実施例の実装方法においては、まず半導
体チップ１が図示せぬ吸着ノズルによってピックアップ
され、そのまま図１に示すようにバンプ２を上向きにし
た状態でステージ５上に載置される。
体チップ１が図示せぬ吸着ノズルによってピックアップ
され、そのまま図１に示すようにバンプ２を上向きにし
た状態でステージ５上に載置される。
【０００９】次いで、図１の状態から加圧ツール７を所
定の速度で下降させる。このとき、加圧ツール７の加圧
面６は、まず最も高いバンプ２の上面に接触し、そのま
ま所定の加圧力をもってバンプ２の上面を押圧してい
く。これにより押圧されたバンプ２は、その上端側が幾
分押しつぶされたかたちとなる。その後、加圧ツール７
は、所定の押圧量（後述）に達すると同時に下降動作か
ら上昇動作に反転して、半導体チップ１から離反し、所
定の高さまで退避する。
定の速度で下降させる。このとき、加圧ツール７の加圧
面６は、まず最も高いバンプ２の上面に接触し、そのま
ま所定の加圧力をもってバンプ２の上面を押圧してい
く。これにより押圧されたバンプ２は、その上端側が幾
分押しつぶされたかたちとなる。その後、加圧ツール７
は、所定の押圧量（後述）に達すると同時に下降動作か
ら上昇動作に反転して、半導体チップ１から離反し、所
定の高さまで退避する。
【００１０】ちなみに、本実施例では、半導体チップ１
上に形成されるバンプ２の種類として金バンプを処理対
象としたため、加圧ツール７の加圧力を３０Ｋｇｆ／ｃ
ｍ2に設定し、また加圧ツール７の温度を５００℃に保
持してバンプ２の押圧を行った。しかし、処理対象とな
るバンプ２がハンダバンプや銅バンプのように比較的軟
質なものの場合は、加圧ツール７を加熱しなくてもツー
ルの加圧力だけで十分にバンプを押しつぶすことができ
る。なお、加圧ツール７の押圧条件については、バンプ
２の種類（材料や形、大きさ）などを考慮して適宜設定
するのがよい。
上に形成されるバンプ２の種類として金バンプを処理対
象としたため、加圧ツール７の加圧力を３０Ｋｇｆ／ｃ
ｍ2に設定し、また加圧ツール７の温度を５００℃に保
持してバンプ２の押圧を行った。しかし、処理対象とな
るバンプ２がハンダバンプや銅バンプのように比較的軟
質なものの場合は、加圧ツール７を加熱しなくてもツー
ルの加圧力だけで十分にバンプを押しつぶすことができ
る。なお、加圧ツール７の押圧条件については、バンプ
２の種類（材料や形、大きさ）などを考慮して適宜設定
するのがよい。
【００１１】このようにして加圧ツール７の加圧面６で
バンプ２の上面を押圧することにより、高い方のバンプ
から順に各バンプ２が所定の高さまで押しつぶされてい
き、その結果、半導体チップ１のバンプ２の高さは図３
に示すように均一に揃えられる。よって、この状態から
例えば図示せぬ反転機構を備えた吸着ノズルにより半導
体チップ１をピックアップして基板（不図示）上にフェ
ースダウンボンディングすれば、半導体チップ１上の全
てのバンプ２を基板側の導体部に接触させることができ
る。
バンプ２の上面を押圧することにより、高い方のバンプ
から順に各バンプ２が所定の高さまで押しつぶされてい
き、その結果、半導体チップ１のバンプ２の高さは図３
に示すように均一に揃えられる。よって、この状態から
例えば図示せぬ反転機構を備えた吸着ノズルにより半導
体チップ１をピックアップして基板（不図示）上にフェ
ースダウンボンディングすれば、半導体チップ１上の全
てのバンプ２を基板側の導体部に接触させることができ
る。
【００１２】ここで半導体チップ１のバンプ２に対する
加圧ツール７の押圧量について説明する。本実施例で
は、まず半導体チップ１上に形成された複数のバンプ２
のうち、図４に示すように最も低いバンプ２ａの高さを
基準に加圧ツール７の押圧量を設定するようにした。具
体的には、例えばステージ５の側方にＣＣＤカメラ（不
図示）を設置し、このＣＣＤカメラによって加圧ツール
７の加圧面６とバンプ２との隙間を画像処理により検出
して、隙間がゼロになった時点、つまり最も低いバンプ
２ａの上面に加圧面６が接触した時点で加圧ツール７の
押圧量を制限するようにした。この方法によれば、必要
以上にバンプ２を押しつぶすことなく、半導体チップ１
上のバンプ２の高さを確実に均一にすることができる。
加圧ツール７の押圧量について説明する。本実施例で
は、まず半導体チップ１上に形成された複数のバンプ２
のうち、図４に示すように最も低いバンプ２ａの高さを
基準に加圧ツール７の押圧量を設定するようにした。具
体的には、例えばステージ５の側方にＣＣＤカメラ（不
図示）を設置し、このＣＣＤカメラによって加圧ツール
７の加圧面６とバンプ２との隙間を画像処理により検出
して、隙間がゼロになった時点、つまり最も低いバンプ
２ａの上面に加圧面６が接触した時点で加圧ツール７の
押圧量を制限するようにした。この方法によれば、必要
以上にバンプ２を押しつぶすことなく、半導体チップ１
上のバンプ２の高さを確実に均一にすることができる。
【００１３】また上記以外にも本実施例では、半導体チ
ップ１上に形成された複数のバンプ２のうち、図４に示
すように最も高いバンプ２ｂの高さと最も低いバンプ２
ａの高さの格差を基準に加圧ツール７の押圧量を設定す
るようにした。具体的には、上記同様にステージ５の側
方にＣＣＤカメラ（不図示）を設置し、このＣＣＤカメ
ラによって最も高いバンプ２ｂの高さと最も低いバンプ
２ａの高さの格差Ｈを画像処理により検出する。そし
て、加圧ツール７の加圧面６がバンプ２ｂの上面に接触
した時を起点に、その後のツール下降量が上記格差Ｈ分
に達した時点で加圧ツール７の押圧量を制限するように
した。この方法によっても、上記同様に必要以上にバン
プ２を押しつぶすことなく、半導体チップ１上のバンプ
２の高さを確実に均一にすることができる。
ップ１上に形成された複数のバンプ２のうち、図４に示
すように最も高いバンプ２ｂの高さと最も低いバンプ２
ａの高さの格差を基準に加圧ツール７の押圧量を設定す
るようにした。具体的には、上記同様にステージ５の側
方にＣＣＤカメラ（不図示）を設置し、このＣＣＤカメ
ラによって最も高いバンプ２ｂの高さと最も低いバンプ
２ａの高さの格差Ｈを画像処理により検出する。そし
て、加圧ツール７の加圧面６がバンプ２ｂの上面に接触
した時を起点に、その後のツール下降量が上記格差Ｈ分
に達した時点で加圧ツール７の押圧量を制限するように
した。この方法によっても、上記同様に必要以上にバン
プ２を押しつぶすことなく、半導体チップ１上のバンプ
２の高さを確実に均一にすることができる。
【００１４】
【発明の効果】以上、説明したように本発明の半導体チ
ップの実装方法によれば、常にバンプ高さのバラツキに
適した押圧量をもってバンプを加圧面で押圧することが
できるため、バンプを必要以上に押しつぶすことなく、
バンプ高さを均一に揃えることができる。また、半導体
チップを基板に実装した際には、基板側の導体部に対し
て全てのバンプを確実に接触させることができる。その
結果、フェースダウンボンディングにおける基板導体部
に対するバンプの接触不良が大幅に低減し、生産性の向
上が期待できる。
ップの実装方法によれば、常にバンプ高さのバラツキに
適した押圧量をもってバンプを加圧面で押圧することが
できるため、バンプを必要以上に押しつぶすことなく、
バンプ高さを均一に揃えることができる。また、半導体
チップを基板に実装した際には、基板側の導体部に対し
て全てのバンプを確実に接触させることができる。その
結果、フェースダウンボンディングにおける基板導体部
に対するバンプの接触不良が大幅に低減し、生産性の向
上が期待できる。
【図１】本発明に係わる半導体チップの実装方法を説明
する図（その１）である。
する図（その１）である。
【図２】本発明に係わる半導体チップの実装方法を説明
する図（その２）である。
する図（その２）である。
【図３】本発明に係わる半導体チップの実装方法を説明
する図（その３）である。
する図（その３）である。
【図４】加圧ツールの押圧量を説明するための図であ
る。
る。
【図５】従来問題を説明するための図（その１）であ
る。
る。
【図６】従来問題を説明するための図（その２）であ
る。
る。
１ 半導体チップ ２ バンプ ６ 加圧面 ７ 加圧ツール
Claims (3)
- 【請求項１】 表面に複数のバンプが形成された半導体
チップを基板上に実装するための方法において、平坦な加圧面と前記複数のバンプの上面とを対向させる
第一のステップと、 前記加圧面により前記バンプを押圧する過程において、
前記加圧面と前記バンプの上面との隙間を随時検出する
第二のステップと、 検出された前記隙間に応じて前記加圧面による押圧量を
決定し、前記複数のバンプの高さを揃える第三のステッ
プと、 前記複数のバンプを前記基板に接触させるよう、前記半
導体チップを前記基板に実装する第四のステップとを含
む ことを特徴とする半導体チップの実装方法。 - 【請求項２】 前記第三のステップでは、前記隙間がゼ
ロとなった時点で前記加圧面による押圧を終了する請求
項１に記載の半導体チップの実装方法。 - 【請求項３】 表面に複数のバンプが形成された半導体
チップを基板上に実装するための方法において、 前記複数のバンプにおける最大高低差を検出する第一の
ステップと、 検出された前記最大高低差に応じて、平坦な加圧面によ
り前記複数のバンプを押圧し、前記複数のバンプの高さ
を揃える第二のステップと、 前記複数のバンプを前記基板に接触させるよう、前記半
導体チップを前記基板に実装する第三のステップとを含
むことを特徴とする 半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01807193A JP3259393B2 (ja) | 1993-01-08 | 1993-01-08 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01807193A JP3259393B2 (ja) | 1993-01-08 | 1993-01-08 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06209028A JPH06209028A (ja) | 1994-07-26 |
| JP3259393B2 true JP3259393B2 (ja) | 2002-02-25 |
Family
ID=11961439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01807193A Expired - Fee Related JP3259393B2 (ja) | 1993-01-08 | 1993-01-08 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259393B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2951882B2 (ja) | 1996-03-06 | 1999-09-20 | 松下電器産業株式会社 | 半導体装置の製造方法及びこれを用いて製造した半導体装置 |
| JP3409957B2 (ja) * | 1996-03-06 | 2003-05-26 | 松下電器産業株式会社 | 半導体ユニット及びその形成方法 |
| JP5520097B2 (ja) | 2010-03-23 | 2014-06-11 | 富士フイルム株式会社 | 微小構造体の製造方法 |
| JP2012094634A (ja) * | 2010-10-26 | 2012-05-17 | Panasonic Corp | 部品実装装置および部品実装方法 |
-
1993
- 1993-01-08 JP JP01807193A patent/JP3259393B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06209028A (ja) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294038A (en) | Method of and apparatus for manufacturing semiconductor device | |
| US6001493A (en) | Substrate for transferring bumps and method of use | |
| EP2040289A2 (en) | Packaging substrate structure and method for manufacturing the same | |
| US20090014852A1 (en) | Flip-Chip Packaging with Stud Bumps | |
| US6309954B1 (en) | Methods of forming flip chip bumps and related flip chip bump constructions | |
| US20110037172A1 (en) | Ultra Thin Bumped Wafer With Under-Film | |
| CN100477208C (zh) | 制造半导体器件的方法 | |
| JP3259393B2 (ja) | 半導体チップの実装方法 | |
| US6454153B2 (en) | Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| EP0789392A2 (en) | Bumpless method of attaching inner leads to semiconductor integrated circuits | |
| CN100416786C (zh) | 半导体装置的制造装置以及制造方法 | |
| JPH118270A (ja) | 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法 | |
| JPH01244630A (ja) | 半導体ペレットのボンディング方法 | |
| KR101300573B1 (ko) | 반도체 패키지 제조용 칩 이송 장치 | |
| JPH11307580A (ja) | 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法 | |
| JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
| CN1153266C (zh) | 凸点的形成方法和半导体装置 | |
| JP2001007155A (ja) | フリップチップ接続構造体 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JPH03228339A (ja) | ボンディングツール | |
| JP2001127103A (ja) | 半導体装置 | |
| JP2010532923A (ja) | 多層基板及びその製造方法 | |
| JP2002016168A (ja) | 実装用基板およびそれを用いた半導体モジュール | |
| US6465338B1 (en) | Method of planarizing die solder balls by employing a die's weight |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |