WO2010104001A1 - 電子装置の製造方法及び電子装置の製造装置 - Google Patents

電子装置の製造方法及び電子装置の製造装置 Download PDF

Info

Publication number
WO2010104001A1
WO2010104001A1 PCT/JP2010/053614 JP2010053614W WO2010104001A1 WO 2010104001 A1 WO2010104001 A1 WO 2010104001A1 JP 2010053614 W JP2010053614 W JP 2010053614W WO 2010104001 A1 WO2010104001 A1 WO 2010104001A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic device
intermediate product
manufacturing
insulating layer
heating
Prior art date
Application number
PCT/JP2010/053614
Other languages
English (en)
French (fr)
Inventor
秀哉 村井
清一 飯森
森 健太郎
山道 新太郎
連也 川野
康志 副島
Original Assignee
日本電気株式会社
ルネサスエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社, ルネサスエレクトロニクス株式会社 filed Critical 日本電気株式会社
Publication of WO2010104001A1 publication Critical patent/WO2010104001A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Abstract

 本発明は、反りの発生を抑制する電子装置の製造方法及び電子装置の製造装置を提供することを目的とする。電子装置の製造方法は、電子装置の中間製品を反らせる反り抑制工程と、中間製品を反らせた状態で加熱する加熱工程と、を含む。

Description

電子装置の製造方法及び電子装置の製造装置
 (関連出願についての記載)
 本発明は、日本国特許出願:特願2009-056660号(2009年3月10日出願)の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
 本発明は、電子装置の製造方法及び電子装置の製造装置に関する。特に、本発明は、電子素子(例えば半導体チップ)が内蔵された電子装置(例えば半導体装置)の製造方法及び該電子装置の製造装置に関する。
 近年、個片化された半導体チップ等を樹脂基板等の絶縁層に埋め込んだ「チップ内蔵基板」等と呼ばれる半導体装置や半導体チップ上に絶縁樹脂層および配線層を形成した半導体装置が注目されている。これらの半導体装置においては、例えば、ウエハ上に一括で形成したチップ群をダイシング等により個片化して個片化チップを作製し、個片化チップを支持基板等の上に搭載した後、絶縁層、金属配線層、外部端子等を形成する。例えば、特許文献1に記載のボールグリッドアレイパッケージは、金属性放熱板上にICチップを接着し、絶縁層樹脂を塗布してICチップを埋め込み、絶縁層樹脂の表面に配線導体を形成し、最上層にBGA実装パッド及びBGAはんだバンプを形成することにより製造される。
 また、プリント板等に発生する反りの矯正や抑制に関する技術については、例えば特許文献2及び特許文献3に記載されている。特許文献2に記載の、2種以上の異種材料板を積層した異種材料積層板の製造方法においては、反りの発生を最小限に低減するために、異種材料板の内の少なくとも一種の板に、積層前に予めスリットを形成しておき、その後に積層するようにしている。特許文献3に記載のプリント板の反り矯正方法においては、湾曲状に反り返ったプリント板の湾曲線両端に位置する方の両側縁を保持して一方の面に熱と気圧力を同時に与えることによって反りを矯正している。
特開2001-15650号公報 特開平8-192482号公報 特開昭55-53484号公報
 なお、上記特許文献の全開示内容はその引用をもって本書に繰込み記載する。
 以下の分析は、本発明の観点から与えられる。
 特許文献1に記載されているような半導体装置においては、材料(例えば金属と樹脂)の熱膨張係数の差異や樹脂の硬化時の収縮等により、樹脂硬化後に反りが発生することがある。半導体装置等の電子装置に発生する反りは、個々の電子装置においても問題となるが、特に問題となるのは、大きな支持基板を用いて、その上に多数の電子素子(例えば半導体チップ)を搭載して多数の電子装置(例えば半導体装置)を同時に作製する場合である。すなわち、このような大きな支持基板を含む半導体装置では半導体装置全体の反りが非常に大きくなり、支持基板を製造する露光工程、搬送工程等の製造工程等においてステージへの吸着ができない、精度の高い露光ができない、搬送治具の所定の位置に半導体装置が納まらない等の不具合が発生することになる。これにより、製造工程における不良品の発生、歩留まりの低下等の問題が起こってしまう。また、反りにより電子装置の特性が変化してしまう場合もある。
 そこで、半導体装置等の電子装置に発生する反りを抑制又は矯正する必要がある。しかしながら、特許文献1に記載の異種材料積層板の製造方法では、板として樹脂を用いることが困難である。例えば、配線等の埋め込みに優れる流動性の高い樹脂板を使用すると、該樹脂板に形成したスリットや隣接する板のスリットが樹脂軟化時に埋まってしまうおそれがある。また、特許文献1に記載の異種材料積層板の製造方法では、積層前の板にあらかじめスリットを形成する工程が必要となり、工程数を増加しなければならない。特許文献3に記載のプリント板の矯正方法は、反りが既に発生したプリント板の反りを矯正するものである。したがって、反りを矯正するまでの間、実装した電子素子や配線に応力が掛かり続けることになり、製品に対する信頼性が低下する。また、反りを矯正するための工程を別途追加しなければならず、工程数を増加しなければならない。
 本発明の第1視点によれば、電子装置の中間製品を反らせる反り抑制工程と、中間製品を反らせた状態で加熱する加熱工程と、を含む電子装置の製造方法が提供される。
 本発明の第2視点によれば、電子装置の中間製品の一方の端部を保持する第1保持体と、中間製品の、一方の端部と対向する他方の端部を保持する第2保持体と、第1保持体と第2保持体との距離を調節する調節機構と、中間製品を第1保持体及び第2保持体で保持した状態で、中間製品を加熱する加熱機構と、を備える電子装置の製造装置が提供される。
 本発明の第3視点によれば、所定の形状を有する基板と、基板の形状に沿って電子装置の中間製品を変形させるように、中間製品の端部の少なくとも一部を基板に対して保持する保持体と、中間製品を保持体で保持した状態で、中間製品を加熱する加熱機構と、を備える電子装置の製造装置が提供される。
 本発明は、以下の効果のうち少なくとも1つを有する。
 本発明によれば、電子装置における反りの発生を抑制することができる。これにより、製造工程における反りによる不具合が改善され、電子装置の歩留まりを向上させることができる。また、反りによって電子装置に掛かる応力を低減することができるので、電子装置の特性のばらつきを抑制すると共に電子装置の信頼性を高めることができる。また、簡易な方法で電子装置に反りを抑制することができるので、製造コストの増大を防止することができる。
本発明の電子装置の製造方法の一実施形態を説明するための電子装置の中間製品の概略断面図。 本発明における反り抑制処理を説明するための電子装置の中間製品の概略断面図。 反り抑制処理を説明するための電子装置の中間製品の概略平面図及び概略断面図。 反り抑制処理における力の掛け方の一例を示す電子装置の中間製品の概略断面図。 反り抑制処理における力の掛け方の一例を示す電子装置の中間製品の概略断面図。 本発明の第1実施形態に係る電子装置の製造装置の概略斜視図。 図6に示す製造装置の使用例を示す概略断面図。 保持体の別の形態を示す概略平面図。 本発明の第2実施形態に係る電子装置の製造装置の概略断面図。 電子装置の中間製品の例を示す概略断面図。 電子装置の中間製品の例を示す概略断面図。 電子装置の反りの一例を示す概略断面図。
 上記各視点の好ましい形態を以下に記載する。
 上記第1視点の好ましい形態によれば、反り抑制工程において、中間製品を反り抑制工程なしで加熱工程を施した場合に発生する反りとは反対方向に中間製品を反らせる。
 上記第1視点の好ましい形態によれば、反り抑制工程及び加熱工程を複数回実施する。
 上記第1視点の好ましい形態によれば、複数回の反り抑制工程は、中間製品を反らせる方向、位置及び程度のうち少なくとも1つを他の反り抑制工程と異ならせる工程を含む。
 上記第1視点の好ましい形態によれば、複数回の反り抑制工程は、中間製品を2つ折りするように反らせる第1工程と、第1工程における中間製品の稜線方向とは80°~100°異なる稜線を形成するように中間製品を反らせる第2工程とを含む。
 上記第1視点の好ましい形態によれば、複数回の加熱工程は、前の加熱工程における加熱時間より加熱時間を短くする工程を含む。
 上記第1視点の好ましい形態によれば、電子装置の中間製品は、厚さ方向に対して非対称な構造を有する。
 上記第1視点の好ましい形態によれば、電子装置の中間製品は、支持基板と、支持基板に実装される少なくとも1つの電子素子と、少なくとも電子素子の回路面を封止する絶縁層と、を備える。
 上記第1視点の好ましい形態によれば、電子装置の中間製品は、絶縁層に埋め込まれている。
 上記第1視点の好ましい形態によれば、電子装置の中間製品は、支持基板に埋め込まれている。
 上記第1視点の好ましい形態によれば、絶縁層と支持基板とは異なる材料で形成されている。
 上記第1視点の好ましい形態によれば、支持基板は金属である。絶縁層は樹脂である。反り抑制工程において、絶縁層側の面が凸状となるように中間製品を反らせる。
 上記第1視点の好ましい形態によれば、電子素子は半導体チップである。
 上記第1視点の好ましい形態によれば、絶縁層は、熱硬化性樹脂を有する。加熱工程は、熱硬化性樹脂を硬化させるための加熱工程を含む。
 上記第1視点の好ましい形態によれば、絶縁層は、熱硬化性樹脂を有する。加熱工程は、熱硬化性樹脂を硬化させた後に中間製品を加熱する工程を含む。
 上記第1視点の好ましい形態によれば、電子装置の製造方法は、加熱工程後、支持板を除去する支持板除去工程をさらに含む。
 上記第1視点の好ましい形態によれば、反り抑制工程において、対向する両側面から中央方向に中間製品を押圧することにより中間製品を反らせる。
 上記第1視点の好ましい形態によれば、反り抑制工程において、所定の形状を有する基板に中間製品を押圧し、中間製品を基板の形状に沿って変形させることにより中間製品を反らせる。
 上記第2視点の好ましい形態によれば、第1保持体及び第2保持体のうち少なくとも一方は、中間製品の端部を挿入する溝部を有する。
 上記第3視点の好ましい形態によれば、基板は、山状の曲面を有する。
 上記第2視点及び第3視点の好ましい形態によれば、電子装置の中間製品は、厚さ方向に対して非対称な構造を有する。
 上記第2視点及び第3視点の好ましい形態によれば、電子装置の中間製品は、支持基板と、支持基板に実装される少なくとも1つの電子素子と、少なくとも電子素子の回路面を封止する絶縁層と、を備える。
 上記第2視点及び第3視点の好ましい形態によれば、電子装置の中間製品は、絶縁層に埋め込まれている。
 上記第2視点及び第3視点の好ましい形態によれば、電子装置の中間製品は、支持基板に埋め込まれている。
 上記第2視点及び第3視点の好ましい形態によれば、絶縁層と支持基板とは異なる材料で形成されている。
 上記第2視点及び第3視点の好ましい形態によれば、支持基板は金属である。絶縁層は樹脂である。電子素子は半導体チップである。
 本発明の電子装置の製造方法の一実施形態について説明する。図1に、本発明の電子装置の製造方法の一実施形態を説明するための電子装置の中間製品の概略断面図を示す。電子装置の中間製品10は、板状体となっている。図1は、板状体の寸法の短い辺に沿った概略断面図、すなわち、電子装置の中間製品10の厚さ方向に沿った概略断面図である。
 電子装置の中間製品10は、支持基板11と、支持基板11上に実装された少なくとも1つの電子素子12と、電子素子12を埋め込む又は内蔵する絶縁層13と、を備える。電子素子12は、半導体素子等の能動素子でもよいし、容量素子等の受動素子でもよい。図1に示す電子素子12は、電子装置に内蔵されている。なお、図1に示す電子装置の中間製品10は簡略的に示したものであり、図1においては、配線(例えば電子素子12と外部とを接続する配線)等の図示は省略してある。また、図1に示す電子装置の中間製品10は、多層配線層を有する電子装置であってもよい。なお、電子装置の中間製品とは、電子装置の製造工程における製品を意味し、電子装置の未完成品でもよいし、完成品でもよい。例えば、電子装置の中間製品10において、絶縁層13が樹脂である場合、電子装置の中間製品には、絶縁層13が未硬化状態であるものも硬化状態にあるものも含まれる。また、本発明の電子装置には、電子素子を含まない配線基板(例えば多層配線基板)も含まれる。
 図1に示す電子装置の中間製品10を用いて本発明の電子装置の製造方法を説明する。電子装置の中間製品10においては、支持基板11が例えば金属であり、絶縁層13が例えば樹脂であるとする。本発明の電子装置の製造方法は、電子製品の中間製品10を反らせる反り抑制工程と、中間製品を反らせた状態で加熱する加熱工程と、を含む。反り抑制工程においては、加熱処理後に電子装置の中間製品10の反りの程度が小さくなる方向に電子装置の中間製品10を反らせるようにする。電子装置の中間製品10を反らせる程度は、電子装置の中間製品10毎に適宜設定すると好ましい。
 例えば、電子装置の製造工程における絶縁層13を形成するための加熱工程において、電子装置の中間製品10を、反り抑制工程なく、すなわち反りの発生を抑制する処置を何ら施さないで(無応力下で)加熱すると、支持基板11と絶縁層13との熱膨張係数の差により、電子装置の中間製品10には図12に示すような、絶縁層13側の面が凹となり、支持基板11側の面が凸となるような反りが生じることになる。特に、絶縁層13として熱硬化性樹脂を使用すると、硬化収縮により、図12に示すような反りが生じやすくなる。
 そこで、電子装置の中間製品10に図12に示すような反りが生じる場合に、本発明の電子装置の製造方法は、反りを抑制するための力を作用させずに中間製品10を加熱したときに発生する反りとは、反対方向に(反りを緩和する方向に)電子装置の中間製品10を反らせる、折り曲げる又は湾曲させる反り抑制工程を含む。例えば、図12に示すような反りに対しては、図2に示すように、絶縁層13側の面を凸となり、支持基板11側の面が凹となるように反らせたる、折り曲げる、又は湾曲させる。以下、図2に示すような、電子装置の中間製品10を反らせて、電子装置の中間製品10を反りの発生を抑制する処理を「反り抑制処理」という。そして、本発明の電子装置の製造方法は、電子装置の中間製品10に反り抑制処理を施した状態で電子装置の中間製品10を加熱処理する加熱工程を含む。これにより、電子装置における反りの発生が抑制され、平坦性の高い電子装置の中間製品10を得ることができる。また、平坦度を高めることにより、後の工程における加工精度等を高めたり、不具合を解消したりすることができる。これにより、電子装置の歩留まりを高めることができる。また、電子素子12等に掛かる応力を低減し、電子装置の特性のばらつきを抑制することができると共に、電子装置の信頼性を高めることができる。特に、図1に示すような内蔵型の電子素子(例えば半導体チップ)は、反りによる継続的な応力により不具合が発生しやすいので、大きな反りを発生させないことは、特性や信頼性の向上に効果的である。さらに、簡易な方法で電子装置の反りを抑制することができるので、製造コストの増大を防止することができる。なお、図2においては、図1に示した電子素子12の回路面12aの図示は省略してある。
 本発明における加熱工程は、特に限定されるものではなく、各種の加熱工程を適用することができる。例えば、絶縁層13を硬化させるための加熱工程であってもよいし、絶縁層13を硬化させた後の加熱工程であってもよい。
 本発明における反り抑制工程及び加熱工程の工程数は、特に限定されるものではなく、1回であってもよいし、複数回であってもよい。複数工程にすると、効率よく電子装置の反りを抑制することができる。
 複数の反り抑制工程を実施する場合、各工程毎に、反り抑制処理の位置、方向、程度を異ならせてもよい。図3にその一例を示す。図3(a)は、電子装置の中間製品10の概略平面図である。電子装置の中間製品10の平面形状は矩形とし、平面投影におけるその頂点をABCDとする。図3(b)は、辺BC方向からみた電子装置の中間製品10の概略断面図である。図3(c)は、辺AB方向からみた電子装置の中間製品10の概略断面図である。なお、図3においては、図1に示した電子素子12の回路面12aの図示は省略してある。
 反り抑制処理の位置(稜線を形成する位置)及び方向(稜線が延在する方向)は、それぞれの加熱工程毎に、変えることができる。例えば、第1回目の加熱工程においては、図3(b)に示すように辺BCが山状となるように(稜線がAB方向にできるように)電子装置の中間製品10を反らせる。次に、第2回目の加熱処理においては、図3(b)に示す第1回目の反り抑制処理の方向とは反り抑制処理の方向を、45°~135°、好ましくは80°~100°、より好ましくは90°変えて、図3(c)に示すように辺ABが山状となるように(稜線がBC方向にできるように)電子装置の中間製品10を反らせる。これにより、簡易な方法で、電子装置平面全体の反りを抑制することができる。
 反り抑制処理の程度(反りの大きさ)は、図3(b)と図3(c)に示すように、それぞれの加熱工程毎に変えてもよい。
 反り抑制処理の位置(稜線を形成する位置)は、加熱工程後に反りが小さくなるような位置にすると好ましい。例えば、反り抑制処理の位置は、図3(b)及び図3(c)に示すように、断面投影における中央とする(例えば図3(b)においては辺BCの中点と辺ADの中点とを結ぶ)ようにすると好ましい。
 なお、図3に示す例においては、反り抑制処理の方向(稜線方向)は、90°回転させるように変えたが、この角度に限定されることなく、適宜回転角度を調節することができる。また、反り抑制処理の変更は、2回に限定されることなく、3回以上実施してもよい。また、反り抑制処理の位置・方向は、電子装置の中間製品10の辺方向に限定されることはなく、例えば対角線方向(図3(a)のおいてはAC,BD方向)であってもよい。
 このように、反り抑制処理の位置、方向、程度等を、複数の加熱工程毎に、電子装置の中間製品10の各材料や発生する反りの程度に応じて適宜変更することで、平面的(二次元的)にそりの発生を抑制でき、反りがより小さい電子装置の中間製品10を得ることができる。
 複数回の加熱工程を実施する場合、加熱工程は、絶縁層13の熱硬化のための加熱工程及び熱硬化後の加熱工程を含んでもよいし、絶縁層13の熱硬化のための加熱工程を複数工程含んでもよいし、あるいは、絶縁層13の硬化後に複数回の加熱工程を含んでもよい。なお、反り抑制処理は、絶縁層13の熱硬化工程において施したほうか効率的に反りの発生を抑制できるので好ましい。
 複数回の加熱工程のうち、前の加熱工程の処理時間より、後の加熱工程の処理時間を短くした加熱工程を設けてもよい。この場合、後の加熱工程時の影響の方が大きく残るため、後の方の加熱時間を短くする方が、反り抑制処理を調節して、反りがより小さい半導体装置が得られやすくなる。
 反り抑制処理は、電子装置の中間製品10全体を曲面状にする(例えば球面の一部と同様の形状にする)処理であってもよい。すなわち、例えば図3(b)と図3(c)に示す状態を同時に形成するような処理であってもよい。
 反り抑制処理における電子装置の中間製品10への力の掛け方は、限定されることなく、適宜公的な方法を選択することができる。図4及び図5に、反り抑制処理における力の掛け方の一例を示す電子装置の概略断面図を示す。図4においては、電子装置の中間製品10の両側面から中央方向に力を加えることにより、電子装置の中間製品10を反らせている。絶縁層13側の面が凸状とならない場合には、支持基板11側の面から絶縁層13方向に力を加えてもよい。また、図5においては、電子装置の中間製品10の両端部において絶縁層13側から支持基板11側方向の力を掛けると共に、電子装置の中間製品10の中央部又は支持基板11全面において支持基板11側から絶縁層13側方向の力を加えることにより、電子装置の中間製品10を反らせている。なお、図4及び図5においては、図1に示した電子素子12の回路面12aの図示は省略してある。
 本発明の電子装置の製造方法は、加熱工程後、支持基板11を除去する工程をさらに含んでもよい。これにより、支持基板11のあった側からの電気的接続等が可能となり、電子装置の中間製品10の上下面から電気的接続が可能となる。支持基板11を除去する方法としては、例えば、支持基板11を金属エッチング等で除去する方法、支持基板11を溶剤等で除去する方法、支持基板11を剥離して除去する方法等を選択することができる。
 次に、電子装置の中間製品の一例について、図1を用いて説明する。
 電子装置の中間製品10は、電子装置の中間製品10における厚さ方向の中心線(厚さの二等分線)Xに対して非対称となっている。このため、電子装置の中間製品10は、反り抑制処理を施さないで加熱処理すると反りやすい構造を有している。
 電子装置の中間製品10の支持基板11としては、金属板、セラミックス板、樹脂板等を使用することができる。この中で、支持基板11としては、金属板を使用すると好ましい。反り抑制処理を施した状態で加熱すると金属板は、金属板自身が反り抑制処理の形状に従う傾向があるため特に反りの改善に有効である。金属板としては、例えば、銅板、アルミ板、SUS板や42アロイ等の合金板等が上げることができる。また、支持基板11は、配線層と、絶縁層とを有する多層基板であってもよい。この場合、支持基板11の両側に導通する配線を形成することができる。
 電子装置の中間製品10の絶縁層13は電子素子12を埋め込む働きをするものであり、有機材料、無機材料のいずれも使用することができる。例えば、有機材料としては、樹脂材料を使用することができる。樹脂材料を使用する場合、樹脂材料は非感光性樹脂、感光性樹脂のいずれであってもよい。また、樹脂材料は熱硬化性樹脂、熱可塑性樹脂のいずれであってもよい。また、絶縁層13は、樹脂材料のみからなるものでもよいし、シリカフィラー等の無機フィラーや有機フィラー等の充填材を含有するものでもよい。絶縁層13として熱硬化性樹脂を用いると電子素子12の埋め込み又は内蔵が容易であり、例えば熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂等を使用することができる。絶縁層13として熱硬化樹脂を使用する場合、熱硬化性樹脂の未硬化又は半硬化の状態で電子素子12を埋込んだ後に、熱硬化性樹脂を硬化させる加熱処理を行うと好ましい。絶縁層13として熱可塑性樹脂を使用する場合は、熱可塑性樹脂を加熱して熱可塑性樹脂を軟化させることにより、電子素子12を埋め込むことができる。
 電子装置の電子素子12の数は、1個であってもよいし、複数個でもよい。電子素子12は、例えばダイアタッチメントフィルム、チップボンディングフィルム等の接着フィルムや銀ペーストを用いて支持基板11に固定することができる。また、電子素子12は、外部と接続するための端子を有し、電源配線、グランド配線、信号配線等のいずれかに接続することができる。また、電子素子12は、無線で信号等をやり取りするものであってもよい。また、電子素子12は、絶縁層13に完全に被覆されていてもよいし、絶縁層13から一部が露出していてもよい。電子素子12として半導体チップを使用する場合、半導体チップの活性面(LSI素子面)を上にして並べる方法でもよいし、予め準備しておいた絶縁層13にLSI活性面を下向きにして半導体チップを並べる方法でもよい。図1に示す形態においては、少なくとも電子素子12の回路面12aは、絶縁層13に面している(封止されている)。
 電子素子12は、反り抑制処理を施したときに、凹状となる面よりも凸状となる面寄りに内蔵すると好ましい。例えば図2に示す形態においては、支持基板11側よりも絶縁層13側の面寄りに電子素子12を内蔵すると好ましい。これにより、反り抑制処理を施したとしても、電子素子12に掛かる応力を低減することができる。
 次に、電子装置の中間製品10に反り抑制処理を施すための本発明の電子装置の製造装置について説明する。図6に、本発明の第1実施形態に係る電子装置の製造装置の概略斜視図を示す。図7に、製造装置50の使用例を示す概略断面図を示す。電子装置の製造装置50は、基板51と、基板51の両側に取り付けられた第1保持体52及び第2保持体53と、第1保持体52と第2保持体53との間隔を調節する第1調節機構54及び第2調節機構55と、中間製品10を第1保持体52及び第2保持体53で保持した状態で、中間製品10を加熱する加熱機構(不図示)と、を備える。
 第1保持体52及び第2保持体53は、反り抑制処理を施す電子装置の対向する端部を保持するものである。図6に示す形態においては、第1保持体52及び第2保持体53は、電子装置の端部を保持するための溝状の溝部52a,53aを有する。第1保持体52及び第2保持体53のうち少なくとも一方は、第1調節機構54及び第2調節機構55の少なくとも一方によって、基板51との距離を調節できるように基板51に取り付けられている。例えば、図6に示す形態においては、第2保持体53は、第2調節機構55として第2調節ネジを有し、第2調節ネジ55によって第2保持体53と基板51との距離を調節することができる。
 加熱機構は、中間製品10に反り抑制処理を施した状態で、中間製品10を加熱することができるものである。加熱機構は、例えば、基板51に設けることができる。
 図6においては、溝部52a,53aの溝の平面形状は、四辺形を図示したが、これに限定されることなく、種々の形状を選択することができる。図8に、保持体の別の形態を示す概略平面図を示す。例えば、保持体62は、V字状(三角状)の溝の溝部62aを有してもよい。溝部62aV字状(三角状)の傾斜方向を斜め上向きにすることにより、電子装置の中央部が上がる方向に電子装置を反らせやすくなる。また、溝部の形態は、溝に限定されることなく、適宜他の形態を使用することができる。
 製造装置50においては、第1保持体52と第2保持体53との間隔を調節することにより、電子装置の中間製品10の反り抑制処理の程度(反り具合)を調節することができる。また、溝部52a,53aの寸法、形状等を適宜設定することにより、電子装置の中間製品10を安定にセットすると共に、電子装置の中間製品10が所定以上に反らないように反り抑制処理の程度を制御することもできる。
 次に、製造装置50の使用例について説明する。まず、加熱処理する電子装置の中間製品10を基板51上に載置する。次に、第1調節ネジ54及び第2調節ネジ55の少なくとも一方を調節して第1保持体52及び第2保持体53のうち少なくとも一方を他方の方へ移動させる(第1保持体52と第2保持体53との距離を短くする)。これにより、電子装置の中間製品10の両端部は、溝部52a,53aに挿入又は嵌合される。さらに、第1保持体52と第2保持体53との距離を電子装置の中間製品10の長さより短くすると、電子装置の中間製品10は両側面から中央方向に押圧され、基板51側とは逆方向に凸状となるように湾曲する。そして、第1調節ネジ54及び第2調節ネジ55の少なくとも一方を調節して、所定の程度まで電子装置の中間製品10を反らせた状態で電子装置の中間製品10を加熱処理する。
 第1実施形態に係る電子装置の製造装置50によれば、装置を簡易にすることができる。また、電子装置の中間製品10に対して簡単に反り抑制処理を施すことができる。さらに、面方向から力を与えないので、電子素子12に掛かる力を低減し、電子装置の特性及び信頼性を高めることができる。
 次に、本発明の第2実施形態に係る電子装置の製造装置について説明する。図9に、本発明の第2実施形態に係る電子装置の製造装置を示す概略断面図を示す。電子装置の製造装置70は、基板71と、電子装置を保持するための保持体72と、中間製品10を保持体72で保持した状態で、中間製品10を加熱する加熱機構(不図示)と、を備える。基板71の一方の面の少なくとも一部は、山状の曲面を有している。基板71の曲面は、球面の一部と同様の形状であってもよいし、峰状の曲面であってもよい。保持体72は、基板71状に載置された電子装置の中間製品10を基板71に保持するものであり、例えば、電子装置の中間製品10の外周部の少なくとも一部を基板71とで挟持する。加熱機構は、中間製品10に反り抑制処理を施した状態で、中間製品10を加熱することができるものである。加熱機構は、例えば、基板71に設けることができる。
 次に、製造装置70の使用例について説明する。まず、加熱処理する電子装置の中間製品10を基板71上に載置する。次に、保持体72で電子装置の中間製品10を基板71上に固定し、電子装置の中間製品10を基板71の曲面に沿うように変形させる。そして、この状態で電子装置の中間製品10を加熱処理する。
 第2実施形態に係る電子装置の製造装置70によれば、電子装置の中間製品10に掛かる力を分散させると共に、均一化することができる。また、支持基板11側から中間製品10に力を付与することにより、電子素子12に掛かる力を低減することができる。これにより、電子素子12に掛かる応力を抑制することができる。また、第2実施形態に係る電子装置の製造装置70によれば、装置を簡易にできると共に、電子装置の製造方法も容易にすることができる。例えば、凹状型と凸状型とで電子装置を挟持して反り抑制処理を施す装置においては、凹状型と凸状型とが高精度に整合する曲面を作製することは困難である。また、一方の型は、硬化前の絶縁層全面と接触することになり、型に絶縁層が付着してしまう問題が発生することになるが、本発明の製造装置によれば、その問題は生じない。
 上記説明においては、電子素子を支持基板上に実装し、絶縁層で埋め込んだ電子装置の反り抑制を例にして、本発明の電子装置の製造方法及び電子装置の製造装置について説明した。しかし、本発明の電子装置の製造方法及び電子装置の製造装置に適用可能な電子装置は、上記電子装置に限定されるものではない。以下に、本発明の電子装置の製造方法及び電子装置の製造装置に適用可能な電子装置の他の例について説明する。図10及び図11に、本発明に適用可能な電子装置の中間製品の例を示す概略断面図を示す。
 図10に示す電子装置の中間製品20は、支持基板21と、電子素子22と、絶縁層23と、を備える。図10に示す形態においては、電子素子22は、支持基板21に埋め込まれている(内蔵されている)。支持基板21と絶縁層23とは、異なる材料(特に熱膨張係数が異なる材料)で形成されている。電子装置の中間製品20は、厚さ方向の中心線(厚さの二等分線)Xに対して非対称な構造を有している。電子素子22の回路面22aは、絶縁層23に面している。
 図11に示す電子装置の中間製品30は、支持基板31と、電子素子32と、第1絶縁層33と、第2絶縁層34と、を備える。図11に示す形態においては、電子素子32は、支持基板31に埋め込まれている(内蔵されている)。支持基板31は、第1絶縁層33と第2絶縁層34とで挟まれている。第1絶縁層33と第2絶縁層34の厚さは異なっている。このため、電子装置の中間製品30は、厚さ方向の中心線(厚さの二等分線)Xに対して非対称な構造を有している。支持基板31と第1絶縁層33及び第2絶縁層34とは、異なる材料(特に熱膨張係数が異なる材料)で形成されていてもよい。また、第1絶縁層33と第2絶縁層34とは、厚さが同じであって、異なる材料で形成されていてもよい。電子素子32の回路面32aは、第1絶縁層33に面している。
 本発明の電子装置の製造方法及び製造装置を用いて、電子装置の反り抑制試験を実施した。以下の実施例における電子装置は、電子素子として半導体チップを有する半導体装置である。支持基板としては銅板を使用した。
(実施例1)
 200mm角の銅板(厚さ0.5mm)上に、個片化した半導体チップ(チップサイズ6mm、チップ厚50μm)を30mmピッチで多数個搭載した(これは個片化後多数個の半導体装置になる)。銅板と半導体チップとは、半導体チップ裏面に配したダイボンディングテープによって接着した。銅板上に、絶縁層として(半硬化の)熱硬化性エポキシ樹脂フィルム(厚さ90μm)を、半導体チップが埋まるようにラミネートした。
 この中間製品に、図6及び図7に示すような製造装置を用いて1回目の反り抑制処理を施した。中間製品の両端から中央方向に力を加えて2つ折にするように反らせ、絶縁層側を山状にした。1回目の反り抑制処理の程度は、中間製品の中央部(山状部分)が端部より1.0mm高くなるようにした(銅板100mm当たり1.0mm凸となるようにした)。次に、処理抑制処理を施した状態で、180℃、90分の加熱処理を施した。これにより、半硬化の熱硬化性エポキシ樹脂は硬化した。
 この処理により、反り抑制処理のために力を加えた方向に、絶縁層側が中央部で200μm高くなる(100mm当たり200μm絶縁層が凸となる)反りが発生した。一方、反り抑制処理のために力を加えた方向に直角の方向には、反り抑制処理を施さない場合と同様に絶縁層側の中央部が約200μm凹となる反りが生じた。
 次に、1回目の反り抑制処理の方向(稜線方向)を90°回転させて、1回目の反り抑制処理と同様の反り抑制処理(2回目)を中間製品に施した。そして、2回目の反り抑制処理を施した状態で、180℃、10分の加熱処理を施した。
 加熱処理後の半導体装置は、いずれの辺方向においても、厚さ方向の反りは10μm以下であり、ほとんど平坦化された半導体装置が得られた。
 加熱処理後の半導体装置に対し、半導体チップの端子部にレーザでビアを形成し、めっきレジストを用いてパターニング、めっきにより配線を形成した。半導体装置の平坦度が高いので、めっきレジスト露光時のステージへの吸着、露光精度等も良好であった。そして、銅板とともにダイシングすることで多数の個片化した完成した半導体装置を得た。
(実施例2)
 支持基板として200mm×35mm×0.5mmの銅板を使用し、実施例1と同様に半導体装置を作製した。反り抑制処理は1回のみ実施した。反り抑制処理の方法は、銅板の長辺方向に力を加えて、絶縁層側の中央部が1.0mm凸となるように(100mm当たり0.5mm山状(凸状)となるように)半導体装置を反らせるようにした。加熱処理後の半導体装置においては、銅板の短辺方向が短く反りの絶対量が小さかったため、長辺方向、短辺方向ともに発生した反りは、30μm以下(絶縁層側が凹状)であった。
(実施例3)
 実施例2と同様にして半導体装置を作製した。但し、反り抑制処理を施した半導体装置に対する加熱工程は、絶縁層であるエポキシ樹脂を硬化させる加熱処理を施した後に、180℃、2時間で実施した。加熱工程後の半導体装置においては、長辺方向、短辺方向ともに発生した反りは30μm以下であった。
(実施例4)
 実施例1と同様に半導体装置を作製した。反り抑制処理は、基板が球面の一部のような曲面を有する図9に示す製造装置を用いて実施した。絶縁層側の中央部が1.0mm凸となるように(100mm当たり1.0mm凸となるように)反り抑制処理を施した半導体装置は、180℃、90分で加熱処理した。加熱処理後の半導体装置においては、各辺において発生した厚さ方向の反りは、10μm以下であり、ほとんど平坦化した半導体装置が得られた。
(比較例1)
 反り抑制処理を施さない以外は、実施例1と同様にして半導体装置を作成した。加熱処理後の半導体装置は、絶縁層側が凹となる向きに、中央部と端部との高さの差が200μmとなる反りが生じた。この半導体装置に対して、レーザでのビア形成し、めっきレジストを用いたパターニングを試みたが、半導体装置が反っているため、ステージへの吸着が不十分であり、露光精度等も不十分であった。
 本発明の電子装置の製造方法及び電子装置の製造装置は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、上記実施形態に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素の多様な組み合わせ・置換ないし選択が可能である。
 本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
 本発明の電子装置の製造方法及び電子装置の製造装置は、半導体チップを内蔵した半導体装置等、種々の電子装置に対して適用することができる。
 なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
 10,20,30     電子装置の中間製品
 11,21,31     支持基板
 12,22,32     電子素子
 12a,22a,32a    電子素子の回路面
 13,23     絶縁層
 33     第1絶縁層
 34     第2絶縁層
 50,70     電子装置の製造装置
 51,71     基板
 52     第1保持体
 52a    第1溝部
 53     第2保持体
 53a    第2溝部
 54     第1調節機構
 55     第2調節機構
 62     保持体
 62a    溝部
 72     保持体
 X      厚さ方向の中心線

Claims (28)

  1.  電子装置の中間製品を反らせる反り抑制工程と、
     前記中間製品を反らせた状態で加熱する加熱工程と、を含むことを特徴とする電子装置の製造方法。
  2.  前記反り抑制工程において、前記中間製品を反り抑制工程なしで加熱工程を施した場合に発生する反りとは反対方向に前記中間製品を反らせることを特徴とする請求項1に記載の電子装置の製造方法。
  3.  前記反り抑制工程及び前記加熱工程を複数回実施することを特徴とする請求項1又は2に記載の電子装置の製造方法。
  4.  複数回の前記反り抑制工程は、前記中間製品を反らせる方向、位置及び程度のうち少なくとも1つを他の反り抑制工程と異ならせる工程を含むことを特徴とする請求項3に記載の電子装置の製造方法。
  5.  複数回の前記反り抑制工程は、
     前記中間製品を2つ折りするように反らせる第1工程と、
     前記第1工程における前記中間製品の稜線方向とは80°~100°異なる稜線を形成するように前記中間製品を反らせる第2工程とを含むことを特徴とする請求項3又は4に記載の電子装置の製造方法。
  6.  複数回の前記加熱工程は、前の加熱工程における加熱時間より加熱時間を短くする工程を含むことを特徴とする請求項3~5のいずれか一項に記載の電子装置の製造方法。
  7.  前記電子装置の中間製品は、厚さ方向に対して非対称な構造を有することを特徴とする請求項1~6のいずれか一項に記載の電子装置の製造方法。
  8.  前記電子装置の中間製品は、支持基板と、前記支持基板に実装される少なくとも1つの電子素子と、少なくとも前記電子素子の回路面を封止する絶縁層と、を備えることを特徴とする請求項1~7のいずれか一項に記載の電子装置の製造方法。
  9.  前記電子装置の中間製品は、前記絶縁層に埋め込まれていることを特徴とする請求項8に記載の電子装置の製造方法。
  10.  前記電子装置の中間製品は、前記支持基板に埋め込まれていることを特徴とする請求項8に記載の電子装置の製造方法。
  11.  前記絶縁層と前記支持基板とは異なる材料で形成されていることを特徴とする請求項8~10のいずれか一項に記載の電子装置の製造方法。
  12.  前記支持基板が金属であり、
     前記絶縁層が樹脂であり、
     前記反り抑制工程において、前記絶縁層側の面が凸状となるように前記中間製品を反らせることを特徴とする請求項8~11のいずれか一項に記載の電子装置の製造方法。
  13.  前記電子素子は、半導体チップであることを特徴とする請求項8~12のいずれか一項に記載の電子装置の製造方法。
  14.  前記絶縁層は、熱硬化性樹脂を有し、
     前記加熱工程は、前記熱硬化性樹脂を硬化させるための加熱工程を含むことを特徴とする請求項8~13のいずれか一項に記載の電子装置の製造方法。
  15.  前記絶縁層は、熱硬化性樹脂を有し、
     前記加熱工程は、前記熱硬化性樹脂を硬化させた後に前記中間製品を加熱する工程を含むことを特徴とする請求項8~14のいずれか一項に記載の電子装置の製造方法。
  16.  前記加熱工程後、前記支持板を除去する支持板除去工程をさらに含むことを特徴とする請求項8~15のいずれか一項に記載の電子装置の製造方法。
  17.  前記反り抑制工程において、対向する両側面から中央方向に前記中間製品を押圧することにより前記中間製品を反らせることを特徴とする請求項1~16のいずれか一項に記載の電子装置の製造方法。
  18.  前記反り抑制工程において、所定の形状を有する基板に前記中間製品を押圧し、前記中間製品を前記基板の形状に沿って変形させることにより前記中間製品を反らせることを特徴とする請求項1~17のいずれか一項に記載の電子装置の製造方法。
  19.  電子装置の中間製品の一方の端部を保持する第1保持体と、
     前記中間製品の、前記一方の端部と対向する他方の端部を保持する第2保持体と、
     前記第1保持体と前記第2保持体との距離を調節する調節機構と、
     前記中間製品を前記第1保持体及び前記第2保持体で保持した状態で、前記中間製品を加熱する加熱機構と、を備えることを特徴とする電子装置の製造装置。
  20.  前記第1保持体及び前記第2保持体のうち少なくとも一方は、前記中間製品の端部を挿入する溝部を有することを特徴とする請求項19に記載の電子装置の製造装置。
  21.  所定の形状を有する基板と、
     前記基板の形状に沿って電子装置の中間製品を変形させるように、前記中間製品の端部の少なくとも一部を前記基板に対して保持する保持体と、
     前記中間製品を前記保持体で保持した状態で、前記中間製品を加熱する加熱機構と、を備えることを特徴とする電子装置の製造装置。
  22.  前記基板は、山状の曲面を有することを特徴とする請求項19に記載の電子装置の製造装置。
  23.  前記電子装置の中間製品は、厚さ方向に対して非対称な構造を有することを特徴とする請求項19~22のいずれか一項に記載の電子装置の製造装置。
  24.  前記電子装置の中間製品は、支持基板と、前記支持基板に実装される少なくとも1つの電子素子と、少なくとも前記電子素子の回路面を封止する絶縁層と、を備えることを特徴とする請求項19~23のいずれか一項に記載の電子装置の製造装置。
  25.  前記電子装置の中間製品は、前記絶縁層に埋め込まれていることを特徴とする請求項24に記載の電子装置の製造装置。
  26.  前記電子装置の中間製品は、前記支持基板に埋め込まれていることを特徴とする請求項24に記載の電子装置の製造装置。
  27.  前記絶縁層と前記支持基板とは異なる材料で形成されていることを特徴とする請求項24~26のいずれか一項に記載の電子装置の製造装置。
  28.  前記支持基板が金属であり、
     前記絶縁層が樹脂であり、
     前記電子素子が半導体チップであることを特徴とする請求項24~27のいずれか一項に記載の電子装置の製造装置。
PCT/JP2010/053614 2009-03-10 2010-03-05 電子装置の製造方法及び電子装置の製造装置 WO2010104001A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009056660 2009-03-10
JP2009-056660 2009-03-10

Publications (1)

Publication Number Publication Date
WO2010104001A1 true WO2010104001A1 (ja) 2010-09-16

Family

ID=42728290

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/053614 WO2010104001A1 (ja) 2009-03-10 2010-03-05 電子装置の製造方法及び電子装置の製造装置

Country Status (1)

Country Link
WO (1) WO2010104001A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114536996A (zh) * 2022-02-14 2022-05-27 深圳市华星光电半导体显示技术有限公司 一种基板烘烤装置
US20230061379A1 (en) * 2021-08-24 2023-03-02 Applied Materials, Inc. Low warpage curing methodology by inducing curvature
US11940271B2 (en) 2020-11-17 2024-03-26 International Business Machines Corporation High power device fault localization via die surface contouring

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217285A (ja) * 2000-01-31 2001-08-10 Mitsui Mining & Smelting Co Ltd 反り変形が低減された電子部品実装用フィルムキャリアテープの製造方法
JP2006294850A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217285A (ja) * 2000-01-31 2001-08-10 Mitsui Mining & Smelting Co Ltd 反り変形が低減された電子部品実装用フィルムキャリアテープの製造方法
JP2006294850A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940271B2 (en) 2020-11-17 2024-03-26 International Business Machines Corporation High power device fault localization via die surface contouring
US20230061379A1 (en) * 2021-08-24 2023-03-02 Applied Materials, Inc. Low warpage curing methodology by inducing curvature
US11929260B2 (en) * 2021-08-24 2024-03-12 Applied Materials, Inc. Low warpage curing methodology by inducing curvature
CN114536996A (zh) * 2022-02-14 2022-05-27 深圳市华星光电半导体显示技术有限公司 一种基板烘烤装置
CN114536996B (zh) * 2022-02-14 2024-03-22 深圳市华星光电半导体显示技术有限公司 一种基板烘烤装置

Similar Documents

Publication Publication Date Title
US8318543B2 (en) Method of manufacturing semiconductor device
KR101067109B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5147677B2 (ja) 樹脂封止パッケージの製造方法
US20110156240A1 (en) Reliable large die fan-out wafer level package and method of manufacture
US9087781B2 (en) Semiconductor device and method of manufacturing the same
US8811031B2 (en) Multichip module and method for manufacturing the same
US20090102049A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method
JP2010010301A (ja) 半導体装置及びその製造方法
US20110197438A1 (en) Method of manufacturing semiconductor device
JP3291289B2 (ja) 電子部品の製造方法
JP2016115711A (ja) 半導体パッケージ及びその製造方法
WO2010104001A1 (ja) 電子装置の製造方法及び電子装置の製造装置
JP6417142B2 (ja) 半導体装置及びその製造方法
TWI659479B (zh) 半導體裝置的製造方法以及封裝裝置
CN112242358B (zh) 半导体装置及其制造方法
TWI621223B (zh) 電子封裝件及其製法
JP2008288481A (ja) 半導体装置およびその製造方法
JP5456113B2 (ja) 樹脂封止パッケージ
KR20140038078A (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP5589836B2 (ja) 半導体装置およびその製造方法
JP6988360B2 (ja) 半導体装置の製造方法及び半導体装置
TWI401777B (zh) 具開口之基板之晶粒堆疊封裝結構及其封裝方法
JP4344752B2 (ja) 半導体装置の製造方法
TWI335649B (en) Fabrication method of circuit board structure having embedded semiconductor element
US9337061B2 (en) Fabrication method of semiconductor package

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10750755

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10750755

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP