JP2002026072A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002026072A5 JP2002026072A5 JP2000207495A JP2000207495A JP2002026072A5 JP 2002026072 A5 JP2002026072 A5 JP 2002026072A5 JP 2000207495 A JP2000207495 A JP 2000207495A JP 2000207495 A JP2000207495 A JP 2000207495A JP 2002026072 A5 JP2002026072 A5 JP 2002026072A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor chip
- main surface
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 96
- 238000004519 manufacturing process Methods 0.000 claims 37
- 239000011295 pitch Substances 0.000 claims 20
- 229920005989 resin Polymers 0.000 claims 20
- 239000011347 resin Substances 0.000 claims 20
- 239000000758 substrate Substances 0.000 claims 8
- 238000000034 method Methods 0.000 claims 6
- 238000010438 heat treatment Methods 0.000 claims 5
- 229910000679 solder Inorganic materials 0.000 claims 4
- 230000000875 corresponding Effects 0.000 claims 3
- 239000002923 metal particle Substances 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 2
- 229920003002 synthetic resin Polymers 0.000 claims 2
- 239000000057 synthetic resin Substances 0.000 claims 2
- 229920001187 thermosetting polymer Polymers 0.000 claims 2
- 239000007788 liquid Substances 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 230000002093 peripheral Effects 0.000 claims 1
Claims (26)
- 以下の工程を有する半導体装置の製造方法:
(a)主面に複数のバンプ電極が形成された半導体チップを用意する工程、
(b)主面に複数の電極パッドが形成され、前記複数の電極パッド同士のピッチの少なくとも一部が、前記半導体チップの主面に形成された前記複数のバンプ電極同士のピッチとは異なる配線基板を用意する工程、
(c)前記複数のバンプ電極のそれぞれと前記複数の電極パッドのそれぞれとが電気的に接続されるように、前記半導体チップを前記配線基板の主面上にフリップチップ実装する工程。 - 請求項1記載の半導体装置の製造方法において、前記(c)工程は、
(c−1)前記複数のバンプ電極のそれぞれと前記複数の電極パッドのそれぞれとの間に異方性導電性フィルムを介在させる工程、
(c−2)前記配線基板を加熱して前記異方性導電性フィルムを溶融、硬化させることにより、前記配線基板と前記半導体チップとの隙間を異方性導電性樹脂で封止し、前記異方性導電性樹脂中の金属粒子を介して前記複数のバンプ電極のそれぞれと前記複数の電極パッドのそれぞれとを電気的に接続する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記(c)工程は、
(c−1)前記複数のバンプ電極のそれぞれと前記複数の電極パッドのそれぞれとの間に絶縁性フィルムを介在させる工程、
(c−2)前記配線基板を加熱して前記絶縁性フィルムを溶融、硬化させることにより、前記配線基板と前記半導体チップとの隙間を絶縁性樹脂で封止する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記(c)工程の後、
(d)前記配線基板の主面上に液状の絶縁性樹脂を供給する工程、
(e)前記配線基板を加熱して前記絶縁性樹脂を溶融、硬化させることにより、前記配線基板と前記半導体チップとの隙間を絶縁性樹脂で封止する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項3記載の半導体装置の製造方法において、前記半導体チップの主面に形成された前記複数のバンプ電極は、Auバンプであることを特徴とする半導体装置の製造方法。
- 請求項5記載の半導体装置の製造方法において、前記Auバンプは、前記半導体チップの主面の周辺部に配置されていることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記半導体チップの主面に形成された前記複数のバンプ電極は、半田バンプであり、前記(c)工程は、前記配線基板を加熱して前記半田バンプをリフローさせる工程を含むことを特徴とする半導体装置の製造方法。
- 請求項7記載の半導体装置の製造方法において、前記半田バンプは、前記半導体チップの主面にマトリクス状に配置されていることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記(b)工程で用意する前記配線基板の主面に形成された前記複数の電極パッド列の一端から他端までの距離は、前記(a)工程で用意する前記半導体チップの主面に形成された前記複数のバンプ電極列の一端から他端までの距離よりも小さいことを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記配線基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きいことを特徴とする半導体装置の製造方法。
- 請求項10記載の半導体装置の製造方法において、前記配線基板は、合成樹脂を主成分として含むことを特徴とする半導体装置の製造方法。
- 以下の工程を有する半導体装置の製造方法;
(a)主面に複数のバンプ電極が形成された第1および第2の半導体チップを用意する工程、
(b)主面に複数の電極パッドが形成され、前記複数の電極パッド同士のピッチの少なくとも一部が、前記第1および第2の半導体チップの主面に形成された前記複数のバンプ電極同士のピッチとは異なる配線基板を用意する工程、
(c)前記複数のバンプ電極のそれぞれと前記複数の電極パッドのそれぞれとが電気的に接続されるように、前記第1および第2の半導体チップを前記配線基板の主面上にフリップチップ実装する工程。 - 請求項12記載の半導体装置の製造方法において、前記(b)工程で用意する前記配線基板の主面に形成された前記複数の電極パッドのうち、前記第1の半導体チップが実装される領域に形成された前記複数の電極パッド列の一端から他端までの距離は、前記第1の半導体チップの主面に形成された前記複数のバンプ電極列の一端から他端までの距離よりも小さく、前記第2の半導体チップが実装される領域に形成された前記複数の電極パッド列の一端から他端までの距離は、前記第2の半導体チップの主面に形成された前記複数のバンプ電極列の一端から他端までの距離と同じであることを特徴とする半導体装置の製造方法。
- 請求項13記載の半導体装置の製造方法において、前記第1の半導体チップの主面に形成された前記複数のバンプ電極同士のピッチは、前記第2の半導体チップの主面に形成された前記複数のバンプ電極同士のピッチよりも小さいことを特徴とする半導体装置の製造方法。
- 請求項13記載の半導体装置の製造方法において、前記第1の半導体チップの面積は、前記第2の半導体チップの面積よりも大きいことを特徴とする半導体装置の製造方法。
- 請求項13記載の半導体装置の製造方法において、前記(c)工程は、
(c−1)前記複数のバンプ電極のそれぞれと前記複数の電極パッドのそれぞれとの間に異方性導電性フィルムを介在させる工程、
(c−2)前記配線基板を加熱して前記異方性導電性フィルムを溶融、硬化させることにより、前記配線基板と前記第1および第2の半導体チップとの隙間を異方性導電性樹脂で封止し、前記異方性導電性樹脂中の金属粒子を介して前記複数のバンプ電極のそれぞれと前記複数の電極パッドのそれぞれとを電気的に接続する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項16記載の半導体装置の製造方法において、前記第1および第2の半導体チップの主面に形成された前記複数のバンプ電極は、Auバンプであることを特徴とする半導体装置の製造方法。
- 請求項17記載の半導体装置の製造方法において、前記配線基板の主面上に複数の半田バンプを介して第3の半導体チップをフリップチップ実装する工程をさらに含むことを特徴とする半導体装置の製造方法。
- 請求項13記載の半導体装置の製造方法において、前記配線基板の熱膨張係数は、前記第1および第2の半導体チップの熱膨張係数よりも大きいことを特徴とする半導体装置の製造方法。
- 請求項19記載の半導体装置の製造方法において、前記配線基板は、合成樹脂を主成分として含むことを特徴とする半導体装置の製造方法。
- (a)主面を有し、前記主面に複数のバンプ電極が形成された半導体チップを用意する工程と、
(b)主面を有し、前記主面に複数の電極が形成された配線基板を用意する工程と、
(c)前記複数のバンプ電極のそれぞれと前記複数の電極のそれぞれとが互いに対向して接続されるように、前記半導体チップを前記配線基板の主面上に配置し、前記配線基板の 主面と前記半導体チップの主面との間の樹脂を固めることによって、前記配線基板と前記半導体チップとを前記樹脂で固定する工程とを有する半導体装置の製造方法であって、
前記配線基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きく、
前記(c)工程で前記配線基板と前記半導体チップとを固定する前において、前記(c)工程で前記配線基板と前記半導体チップとが前記樹脂を固める過程で晒される温度よりも低い温度では、前記半導体チップに形成された前記複数のバンプ電極のピッチは、前記配線基板に形成された前記複数の電極の対応する電極のピッチよりも広いことを特徴とする半導体装置の製造方法。 - 請求項21記載の半導体装置の製造方法において、前記(c)工程で前記配線基板と前記半導体チップとが前記樹脂を固める過程で晒される温度よりも低い温度では、
前記配線基板と前記半導体チップとを固定した後における前記配線基板の前記複数の電極のピッチは、前記配線基板と前記半導体チップとを固定する前における前記配線基板の前記複数の電極のピッチよりも広いことを特徴とする半導体装置の製造方法。 - (a)主面を有し、前記主面に複数のバンプ電極が形成された半導体チップを用意する工程と、
(b)主面を有し、前記主面に複数の電極が形成された配線基板を用意する工程と、
(c)前記複数のバンプ電極のそれぞれと前記複数の電極のそれぞれとが互いに対向して接続されるように、前記半導体チップを前記配線基板の主面上に配置し、前記配線基板の主面と前記半導体チップの主面との間の樹脂を固めることによって、前記配線基板と前記半導体チップとを前記樹脂で固定する工程とを有する半導体装置の製造方法であって、
前記配線基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きく、
前記(c)工程で前記配線基板と前記半導体チップとを固定する前において、前記(c)工程で前記樹脂を固める温度よりも低い温度では、前記半導体チップに形成された前記複数のバンプ電極のピッチは、前記配線基板に形成された前記複数の電極の対応する電極のピッチよりも広いことを特徴とする半導体装置の製造方法。 - 請求項22記載の半導体装置の製造方法において、前記(c)工程で前記樹脂が固まる温度よりも低い温度で前記配線基板と前記半導体チップとを固定した後における前記配線基板に形成された前記複数の電極のピッチは、前記配線基板と前記半導体チップとを固定する前における前記複数の電極のピッチよりも広いことを特徴とする半導体装置の製造方法。
- (a)主面を有し、前記主面に複数のバンプ電極が形成された半導体チップを用意する工程と、
(b)主面を有し、前記主面に複数の電極が形成された配線基板を用意する工程と、
(c)前記複数のバンプ電極のそれぞれと前記複数の電極のそれぞれとが互いに対向するように、前記半導体チップを前記配線基板の主面上に熱硬化性樹脂を介して配置する工程と、
(d)前記(c)工程の後、前記複数のバンプ電極のそれぞれと前記複数の電極のそれぞれとを互いに対向させた状態で前記熱硬化性樹脂を加熱、硬化し、前記配線基板と前記半導体チップとを前記硬化した樹脂で固定することによって、前記複数のバンプ電極のそれぞれと前記複数の電極のそれぞれとを接続する工程とを有する半導体装置の製造方法であって、
前記配線基板の熱膨張係数は、前記半導体チップの熱膨張係数よりも大きく、
前記(d)工程で前記配線基板と前記半導体チップとを固定する前において、前記(d)工程で前記配線基板と前記半導体チップとが前記樹脂で固定される過程で晒される温度よりも低い温度では、前記半導体チップに形成された前記複数のバンプ電極のピッチは、前記配線基板に形成された前記複数の電極の対応する電極のピッチよりも広いことを特徴とする半導体装置の製造方法。 - 請求項25記載の半導体装置の製造方法において、前記(d)工程で前記配線基板が晒される温度よりも低い温度で前記配線基板と前記半導体チップとを固 定した後における前記配線基板に形成された前記複数の電極のピッチは、前記(d)工程で前記配線基板と前記半導体チップとを固定する前における前記複数の電極のピッチよりも広いことを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000207495A JP3813797B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
US09/897,408 US6489181B2 (en) | 2000-07-07 | 2001-07-03 | Method of manufacturing a semiconductor device |
KR1020010040260A KR100743342B1 (ko) | 2000-07-07 | 2001-07-06 | 반도체 장치의 제조 방법 |
TW090116611A TWI261354B (en) | 2000-07-07 | 2001-07-06 | A method of manufacturing a semiconductor device |
US10/269,972 US6787395B2 (en) | 2000-07-07 | 2002-10-15 | Method of manufacturing a multi-chip module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000207495A JP3813797B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002026072A JP2002026072A (ja) | 2002-01-25 |
JP2002026072A5 true JP2002026072A5 (ja) | 2005-04-21 |
JP3813797B2 JP3813797B2 (ja) | 2006-08-23 |
Family
ID=18704246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000207495A Expired - Fee Related JP3813797B2 (ja) | 2000-07-07 | 2000-07-07 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6489181B2 (ja) |
JP (1) | JP3813797B2 (ja) |
KR (1) | KR100743342B1 (ja) |
TW (1) | TWI261354B (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3813797B2 (ja) * | 2000-07-07 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4105409B2 (ja) * | 2001-06-22 | 2008-06-25 | 株式会社ルネサステクノロジ | マルチチップモジュールの製造方法 |
JP2003068806A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
US6762489B2 (en) * | 2001-11-20 | 2004-07-13 | International Business Machines Corporation | Jogging structure for wiring translation between grids with non-integral pitch ratios in chip carrier modules |
JP4101643B2 (ja) * | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US20040140571A1 (en) * | 2003-01-17 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | Mounting structure of electronic device |
US7205649B2 (en) * | 2003-06-30 | 2007-04-17 | Intel Corporation | Ball grid array copper balancing |
JP3849680B2 (ja) * | 2003-10-06 | 2006-11-22 | セイコーエプソン株式会社 | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 |
JP4479209B2 (ja) * | 2003-10-10 | 2010-06-09 | パナソニック株式会社 | 電子回路装置およびその製造方法並びに電子回路装置の製造装置 |
KR100575591B1 (ko) * | 2004-07-27 | 2006-05-03 | 삼성전자주식회사 | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 |
KR100652397B1 (ko) * | 2005-01-17 | 2006-12-01 | 삼성전자주식회사 | 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지 |
JP2006210777A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
JP4477062B2 (ja) * | 2005-05-17 | 2010-06-09 | パナソニック株式会社 | フリップチップ実装方法 |
JP4881014B2 (ja) * | 2006-01-17 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20080088035A1 (en) * | 2006-10-17 | 2008-04-17 | Hon Hai Precision Industry Co., Ltd. | Circuit board assembly |
KR100757345B1 (ko) | 2006-12-29 | 2007-09-10 | 삼성전자주식회사 | 플립 칩 패키지 및 그의 제조 방법 |
JP2009147019A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2009157160A1 (ja) * | 2008-06-25 | 2009-12-30 | パナソニック株式会社 | 実装構造体、及び実装構造体の製造方法 |
JP5223568B2 (ja) * | 2008-09-29 | 2013-06-26 | 凸版印刷株式会社 | 多層配線基板の製造方法 |
JP2010153778A (ja) * | 2008-11-21 | 2010-07-08 | Panasonic Corp | 半導体装置 |
US20110186899A1 (en) * | 2010-02-03 | 2011-08-04 | Polymer Vision Limited | Semiconductor device with a variable integrated circuit chip bump pitch |
JP5548060B2 (ja) * | 2010-07-28 | 2014-07-16 | 株式会社東芝 | 半導体装置 |
US8729699B2 (en) | 2011-10-18 | 2014-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector structures of integrated circuits |
US20140291834A1 (en) * | 2013-03-27 | 2014-10-02 | Micron Technology, Inc. | Semiconductor devices and packages including conductive underfill material and related methods |
CN106469699A (zh) * | 2015-08-21 | 2017-03-01 | 意法半导体有限公司 | 半导体装置及其制造方法 |
US10147645B2 (en) * | 2015-09-22 | 2018-12-04 | Nxp Usa, Inc. | Wafer level chip scale package with encapsulant |
US10727208B2 (en) | 2016-09-29 | 2020-07-28 | Intel Corporation | Prepackaged stair-stacked memory module in a chip scale system in package, and methods of making same |
JP6955141B2 (ja) * | 2017-02-28 | 2021-10-27 | 富士通株式会社 | 電子回路装置及び電子回路装置の製造方法 |
US10997554B1 (en) * | 2020-10-08 | 2021-05-04 | Coupang Corp. | Systems and methods for dynamic balancing of virtual bundles |
CN116776478B (zh) * | 2023-08-23 | 2023-11-28 | 武汉嘉晨电子技术有限公司 | 一种汽车bdu缓冲垫和导热垫的压缩率匹配方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2625654B2 (ja) * | 1995-04-28 | 1997-07-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2825084B2 (ja) * | 1996-08-29 | 1998-11-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JPH10270496A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 |
JPH113953A (ja) * | 1997-06-10 | 1999-01-06 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
WO1999048143A2 (en) * | 1998-03-16 | 1999-09-23 | Koninklijke Philips Electronics N.V. | Method of manufacturing semiconductor devices with 'chip size package' |
JPH11297759A (ja) | 1998-04-08 | 1999-10-29 | Seiko Epson Corp | 半導体チップの実装構造および液晶表示装置 |
JP3813797B2 (ja) * | 2000-07-07 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2000
- 2000-07-07 JP JP2000207495A patent/JP3813797B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-03 US US09/897,408 patent/US6489181B2/en not_active Expired - Lifetime
- 2001-07-06 TW TW090116611A patent/TWI261354B/zh not_active IP Right Cessation
- 2001-07-06 KR KR1020010040260A patent/KR100743342B1/ko not_active IP Right Cessation
-
2002
- 2002-10-15 US US10/269,972 patent/US6787395B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002026072A5 (ja) | ||
JP3813797B2 (ja) | 半導体装置の製造方法 | |
JP3414342B2 (ja) | 集積回路チップの実装構造および実装方法 | |
US6722028B2 (en) | Method of making electronic device | |
JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
JP3459804B2 (ja) | 半導体装置 | |
JP3490987B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP2001298052A (ja) | 接着剤を用いた半導体素子のフリップチップアセンブリ方法 | |
WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
US20050140023A1 (en) | Method of manufacturing a semiconductor device | |
JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
US7612450B2 (en) | Semiconductor package including dummy board and method of fabricating the same | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
US6808959B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
JP3565092B2 (ja) | 半導体装置の製造方法 | |
JP3446508B2 (ja) | バンプ付きワークの実装方法および実装基板 | |
JP3532450B2 (ja) | Bga型半導体パッケージの実装構造およびその実装方法 | |
JPH10112515A (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
WO2017043480A1 (ja) | 半導体パッケージ | |
JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 |