JP5223568B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP5223568B2 JP5223568B2 JP2008250861A JP2008250861A JP5223568B2 JP 5223568 B2 JP5223568 B2 JP 5223568B2 JP 2008250861 A JP2008250861 A JP 2008250861A JP 2008250861 A JP2008250861 A JP 2008250861A JP 5223568 B2 JP5223568 B2 JP 5223568B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- semiconductor element
- layer
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この為、インターポーザ内の接続端子からの配線の引き回しが単層では困難になり、少なくとも2層に分けて配線を行う必要が出てくる。
一方、信号の高速化に対応するため、配線のマイクロストリップ構造やストリップ構造、あるいは、コプレナー構造を採用する必要が出てくることになり、インターポーザの構造はますます多層化の方向にある。
この工法にて作製された多層配線基板の絶縁層は、ポリイミド等の樹脂を塗布することにより形成し、薄膜化することができる。また、導体配線層はめっきで形成でき、微細配線が可能となる。一方、上下の導体配線層を接続するビアホールはレーザ加工等にて孔を形成し、内部をめっきで埋めることにより形成できる。このため、従来の銅貼り基板を一括積層する多層プリント配線基板、あるいは、グリーンシートを積層して一括焼成するセラミック多層配線基板に比べ、高配線密度化、薄膜化、小型化を図ることができる。
さらにテープ状のフィルムのためリールトゥリールでの処理が可能となり従来の枚葉処理とは異なり生産効率の向上も可能となる。
この問題は非常に重大であり、特に、鉛フリーはんだ等では実装時のリフロー温度が高い為、この傾向が顕著となり形状不良を起こしてしまうことが有った。
半導体素子の実装方法がはんだバンプを介したフリップチップ接続であり、
多層配線基板の最外層部分に形成されている半導体素子搭載用のパッドのピッチを収縮させる方法が、最外層部分の導体層部分のパッドはソルダーレジストの開口よりもあらかじめ収縮量を補う分だけ大きく作成しておき、ソルダーレジストの開口部分のみを収縮させて形成すること、を特徴とする多層配線基板の製造方法である。
図1(a)に示す有機絶縁材による絶縁層101と導体材料による配線層100を有する基材1000に、図1(b)に示す上下の導体配線層を接続するビアホール102を形成する。
なおプリント配線板に使用する基材の材料には各種使用できるが、生産工程では生産効率の向上の為にリールトゥリールによって処理することが好ましい。その材料としては絶縁材料にポリイミド、導体材料に銅箔を使用した銅箔付きポリイミドフィルムがより好ましい。ここで銅箔付きポリイミドフィルムを推奨する理由として、リールトゥリール処理ができる絶縁層には液晶ポリマー、ポリイミド樹脂、ポリオレフィン樹脂等が挙げられるが、耐熱性、可撓性、平滑性、低吸水率を満足するものとしてポリイミド樹脂を推奨する。また導体層には金属から成り、導電性のよいものであれば構わないが、コストおよび導電性から一般的に銅が好ましく、電解銅箔、圧延銅箔等の平滑性の良い銅箔がより好ましい。
次に、ビアホール下層に堆積した有機絶縁材料の残さを過マンガン酸カリウムと水酸化ナトリウムの混合液等の液中に基板を浸漬させ、デスミア処理を行う。
このようにして形成した基板に対して、図2(i)に示すように導体層の両面に薄膜接着層106を介して片面銅箔つきポリイミド107をロールラミネートすることにより積層する。
積層した基材に対しては、工程としては積層前の基材と同様に、ビアホール用孔部レーザー加工、ビアホールフィルドビアめっき処理、銅箔化学研磨、レジストコート、露光、現像、エッチング、レジスト剥離の工程を繰り返し行うことにより、図2(j)に示すように積層部の回路を形成する。
この工程を図2(k)のように所望の層数に達するまで繰り返す。
その後、パッケージサイズに加工すべく外形抜きを行い、必要に応じて、図2(m)に示すようにフリップチップ接続の為のパッドにはんだプリコート110や、スティフナー(stiffenr)と呼ばれる補強板111貼り付けを行う。
従来の技術では、実際はこの状態で接合されてしまうため、バンプがハの字のような状態となってしまう。この状態では、形状不良はもちろんであるが、バンプ位置が大きくずれてうまく接合できない状態、いわゆるコールドジョイントになる可能性がある。また、リフローの冷却時には基板は収縮しようとする為、バンプにかかる応力が大きくなってしまう。
具体的には、図4(a)に示すように多層配線基板の半導体素子を接続する為のパッド部分301のみ、設計寸法を半導体素子搭載部分の中心を基準として適当な或る係数をかけることによりやや狭い範囲に存在するように作成しておく。
これにより、常温時は図4(b)のようにバンプ位置203が多層配線基板のほうが狭い範囲に存在しているが、実装時のリフローで熱がかかった状態では、図4(c)のように多層配線基板が膨張することでバンプ位置203が広がり、結局は、半導体素子のバンプ位置と多層配線基板のパッド位置とを揃えられる。
また、この収縮量は使用するはんだバンプの種類によってリフローの温度が異なり、基板の伸び量も変化する為、変えることが望ましい。おもに共晶はんだと鉛フリーはんだで収縮量を変えることが望ましく、鉛フリーはんだの方がリフロー温度が高いので、収縮量をあらかじめ大きく設定をしておく。
但し、パッドピッチが狭く、パッドを大きくすることが困難な場合もありうるので、その際は各導体層のパターン位置、ビア位置等も収縮をかけて対応する。
その後、半導体素子を実装し、所望のパッケージを得る。
基板には両面銅箔付ポリイミドテープ(三井化学製、ネオフレックス Cu/PI/Cu=6μm/30μm/6μm)を使用した。この基板にビアホール用孔部を加工する為に、波長355nmの紫外線レーザを使用し、ビアホール用孔部加工を行った。加工したビアホール用孔部径は60μmであった。
その後、ビアホール用孔部底部に堆積した樹脂残さを除去する為に、過マンガン酸カリウムと水酸化ナトリウムを3対2の割合でイオン交換水に溶解させ、約50℃に加熱した。この混合液中に基板を浸漬させ、樹脂残さを除去した。
次に銅厚を薄くする為に化学研磨を行った。化学研磨液は硫酸過水系の化学研磨液を使用して、めっき後の銅厚約20μmから約11μmまで導体層両面を研磨した。
次いで、所定のパターンを形成したフォトマスクを用いて超高圧水銀ランプを光源とした平行光にて露光し、1%炭酸ナトリウム水溶液にて現像を行い、所望のレジスト形状を得た。
銅のエッチングは比重1.40の塩化第二鉄にてエッチングを行い形成した。その後、レジストを3%水酸化ナトリウム水溶液にて剥離を行い、回路パターンを得た。
そして再度、片面銅箔付きポリイミドを接着剤を介して積層することで6層にし、ビア形成および銅めっきまで同様に行った
最外層の回路形成はあらかじめ回路形成用のマスクにおいて半導体素子搭載部分のランドに対してのちのソルダーレジスト工程の開口部収縮に対応できるように補正を入れ大きく形成されるようにした。
その後、フリップチップパッドにはんだプリコートを施し、パッケージサイズに外形抜きを行い、反り防止の為のスティフナーをチップ実装部の周囲に張り合わせて薄型多層基板を得た。
比較例として、実施例の多層配線基板の半導体素子を接続する為のパッド部分に収縮をかけずにソルダーレジスト工程にて開口部を形成した基板も同様に作成した。
101 絶縁層
1000 基材
102 ビアホール
103 電解めっき金属(フィルドビア)
104 電解めっき層
105 感光性樹脂
106 積層接着層
107 片面基材
108 ソルダーレジスト
109 ニッケル金めっき層
110 はんだバンプ
109 スティフナー
201 半導体素子
202 プリント基板
203 はんだバンプ
2000 本発明の多層配線基板
301 半導体素子搭載部
401 ソルダーレジスト開口部
402 最外層のランド部
Claims (1)
- 有機絶縁材料を使用した絶縁層と、導体材料を使用した配線層とが、交互に積層された多層構造を有する半導体素子実装用の多層配線基板を製造する方法であって、
半導体素子の実装方法がはんだバンプを介したフリップチップ接続であり、
多層配線基板の最外層部分に形成されている半導体素子搭載用のパッドのピッチを収縮させる方法が、最外層部分の導体層部分のパッドはソルダーレジストの開口よりもあらかじめ収縮量を補う分だけ大きく作成しておき、ソルダーレジストの開口部分のみを収縮させて形成することを特徴とする多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250861A JP5223568B2 (ja) | 2008-09-29 | 2008-09-29 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008250861A JP5223568B2 (ja) | 2008-09-29 | 2008-09-29 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010086984A JP2010086984A (ja) | 2010-04-15 |
JP5223568B2 true JP5223568B2 (ja) | 2013-06-26 |
Family
ID=42250702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008250861A Expired - Fee Related JP5223568B2 (ja) | 2008-09-29 | 2008-09-29 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223568B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3813797B2 (ja) * | 2000-07-07 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2008
- 2008-09-29 JP JP2008250861A patent/JP5223568B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010086984A (ja) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8298945B2 (en) | Method of manufacturing substrates having asymmetric buildup layers | |
JP5461323B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP4057589B2 (ja) | 電子部品搭載基板の製造方法 | |
TWI578417B (zh) | 將一高密度多層薄膜轉移及電接合至一電路化及有彈性的有機基板之方法及其相關裝置 | |
JP2001028483A (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
KR20040033070A (ko) | 다층 회로배선판, ic 패키지, 및 다층 회로배선판의 제조 방법 | |
US20120011716A1 (en) | Method of manufacturing printed circuit board including outmost fine circuit pattern | |
JP2009158912A (ja) | パッケージ用基板及びその製造方法 | |
JP4952044B2 (ja) | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 | |
JP2005347391A (ja) | プリント配線板 | |
JP2008147498A (ja) | 多層配線板及び半導体装置パッケージ | |
JP4654897B2 (ja) | 部品実装用ピンを有するプリント配線板の製造方法 | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
JP5223568B2 (ja) | 多層配線基板の製造方法 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2010232585A (ja) | 多層配線基板およびその製造方法 | |
US20080131996A1 (en) | Reverse build-up process for fine bump pitch approach | |
JP2008283043A (ja) | 多層配線板およびその製造方法 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
KR100716827B1 (ko) | 칩 실장형 인쇄회로기판의 제조방법 | |
JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP2008124260A (ja) | 多層配線基板及びその製造方法 | |
JP2007335851A (ja) | 回路基板とその製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5223568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |