JP4477062B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP4477062B2
JP4477062B2 JP2007516219A JP2007516219A JP4477062B2 JP 4477062 B2 JP4477062 B2 JP 4477062B2 JP 2007516219 A JP2007516219 A JP 2007516219A JP 2007516219 A JP2007516219 A JP 2007516219A JP 4477062 B2 JP4477062 B2 JP 4477062B2
Authority
JP
Japan
Prior art keywords
resin
solder
semiconductor chip
circuit board
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007516219A
Other languages
English (en)
Other versions
JPWO2006123478A1 (ja
Inventor
誠一 中谷
靖治 辛島
孝史 北江
嘉久 山下
貴志 一柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006123478A1 publication Critical patent/JPWO2006123478A1/ja
Application granted granted Critical
Publication of JP4477062B2 publication Critical patent/JP4477062B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909Post-treatment of the bump connector or bonding area
    • H01L2224/8192Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83886Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01009Fluorine [F]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/381Pitch distance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/082Suction, e.g. for holding solder balls or components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体チップを回路基板に搭載するフリップチップ実装方法に関し、特に、狭ピッチ化された半導体チップにも対応可能な、生産性が高く、かつ接続の信頼性に優れたフリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体に関する。
近年、電子機器に使用される半導体集積回路(以下、「半導体」と記す)チップの高密度、高集積化にともない、半導体チップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これら半導体チップの回路基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。
そして、フリップチップ実装においては、半導体チップの電極端子の上にはんだバンプを形成し、そのはんだバンプと回路基板の上に形成された接続端子とを一括に接合することが一般的である。
しかしながら、電極端子数が5000を超えるような次世代半導体チップを回路基板に実装するためには、100μm以下の狭ピッチに対応したはんだバンプを形成する必要がある。しかし、現在のはんだバンプ形成技術では、それに対応することが難しい。
また、電極端子数に応じた多数のはんだバンプを形成する必要があるため、低コスト化とともに、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
同様に、半導体チップは、電極端子数の増大に対応するために、電極端子がペリフェラル配置からエリア配置に変化している。
また、高密度化、高集積化の要求から、半導体プロセスが90nmから65nm、45nmへと進展すると予想される。これに対応するために、低誘電率を有する絶縁材料が強く要望され、それを実現するために、ポーラスな絶縁材料の導入がはかられている。しかし、ポーラスな絶縁材料を使用するためには、絶縁材料やアクティブな回路へのダメージを低減するために、低荷重での実装が必要になっている。さらに、半導体チップの薄型化による取り扱い時の破壊を防止するためにも、低荷重での実装が望まれている。特に、エリア配置の場合、アクティブな回路上に電極を構成する必要があるため、より低荷重での実装方法が求められている。
そのため、今後の半導体プロセスの進展による薄型・高密度化に適用できるフリップチップ実装方法が要望されている。
従来、はんだバンプの形成技術としては、メッキ法やスクリーン印刷法などが開発されている。しかし、メッキ法は、狭ピッチには適するものの、工程が複雑になるなど生産性に課題がある。また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
このような状況の中、最近では、半導体チップの電極端子や回路基板の接続端子の上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細なはんだバンプの形成に適しているだけでなく、はんだバンプを一括に形成できるため、生産性に優れ、次世代半導体チップの回路基板への実装に適応可能な技術として注目されている。
その一つに、はんだ粉とフラックスの混合物によるソルダーペーストを、表面に接続端子が形成された回路基板の上にベタ塗りし、回路基板を加熱することによって、はんだ粉を溶融させ、濡れ性の高い接続端子の上に選択的にはんだバンプを形成させる(例えば、特許文献1参照)。
また、スーパーソルダー法と呼ばれる技術がある。この技術は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物(化学反応析出型はんだ)を、接続端子が形成された回路基板の上にベタ塗りし、回路基板を加熱することによって、PbとSnの置換反応を起こさせ、PbとSnとの合金を回路基板の接続端子の上に選択的に析出させる(例えば、特許文献2参照)。
また、従来のフリップチップ実装では、はんだバンプが形成された回路基板に半導体チップを搭載した後、半導体チップを回路基板に固定するために、アンダーフィル材と呼ばれる樹脂を半導体チップと回路基板の間に注入する工程を、さらに必要とする。それにより、工程数が増加や歩留まりの低下という課題もあった。
そこで、対向する半導体チップの電極端子と回路基板の接続端子の電気的接続と、半導体チップの回路基板への固定を同時に行う方法として、異方性導電材料を用いたフリップチップ実装技術が開発されている。これは、回路基板と半導体チップの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと回路基板の電気的接続と、半導体チップの回路基板への固定を同時に実現するものである(例えば、特許文献3参照)。
しかし、特許文献1に示すようなはんだバンプの形成方法や特許文献2に示すようなスーパーソルダー法においては、単純にペースト状組成物を回路基板の上に塗布して供給すると、局所的な厚みや濃度のばらつきを生じ、電極端子や接続端子ごとに、はんだ析出量が異なるため、均一な高さのはんだバンプが得られない。また、これらの方法は、表面に接続端子が形成された凹凸のある回路基板の上に、ペースト状組成物の塗布により供給するので、凸部となる接続端子の上には、充分なはんだ量が供給できず、フリップチップ実装において必要とされる所望のはんだバンプの高さを得ることが難しい。
また、特許文献3に示すようなフリップチップ実装方法においては、生産性や信頼性の面で以下に示すような解決すべき多くの課題がある。
それらは、第1に、導電粒子を介した機械的接触により各端子間の電気的導通を得るた
め、安定した導通状態の実現が難しい。第2に、半導体チップの電極端子と回路基板の接続端子の間に存在する導電粒子の量によって間隔が一定しないため、電気的接合が不安定になる。第3に、安定した電気接続を実現するには、高い圧力(荷重)で加圧し圧着する必要があり、それにより半導体チップの破壊を生じ易いなどの課題があった。
特開2000−94179号公報 特開平1−157796号公報 特開2000−332055号公報
本発明は、上記課題を解決するため、多数の電極端子を有する半導体チップを回路基板に実装することが可能であり、生産性及び信頼性の高いフリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体を提供する。
本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の前記接続端子と前記半導体チップの前記電極端子とを電気的に接続するフリップチップ実装方法であって、前記回路基板と前記半導体チップを保持する保持工程と、前記回路基板の前記接続端子と前記半導体チップの前記電極端子を所定の間隔に保持して位置合わせする配置工程と、少なくとも前記回路基板又は前記半導体チップを、はんだ粉と樹脂からなるはんだ樹脂組成物が溶融する温度に加熱する加熱工程と、前記回路基板と前記半導体チップを保持した前記所定の間隔に、毛細管現象で前記はんだ樹脂組成物を前記半導体チップの少なくとも1つの端面方向から供給する供給工程と、前記はんだ樹脂組成物中の前記樹脂を硬化させる硬化工程とを含み、前記供給工程において、前記回路基板と前記半導体チップを保持した前記所定の間隔の間を、前記はんだ樹脂組成物中の溶融した前記はんだ粉を移動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続することを特徴とする。
本発明は、回路基板の接続端子と半導体チップの電極端子を所定の間隔に保持して位置合わせし、溶融したはんだ樹脂組成物を、毛細管現象を利用して半導体チップの少なくとも1つの端面方向から供給し、はんだ樹脂組成物中の樹脂を硬化させるに際し、前記供給時において、回路基板と半導体チップを保持した所定の間隔を、はんだ樹脂組成物中の溶融はんだ粉を移動させ、はんだ粉を自己集合及び成長させることにより、接続端子と電極端子とを電気的に接続するフリップチップ実装方法である。
本発明においては、少なくとも1方向から供給されるはんだ樹脂組成物の樹脂成分が、それ以外の方向から排出されてもよい。
また、供給工程において、半導体チップの少なくとも1つの端面方向から供給されるはんだ樹脂組成物が、端面に沿って移動しながら供給されてもよい。
また、保持工程において、回路基板と半導体チップが吸引により保持されてもよい。
また、保持工程において、複数個の半導体チップが保持されてもよい。
また、半導体チップは、複数の外部接続端子を有するインターポーザの上に搭載され、回路基板の接続端子と外部接続端子とを電気的に接続する構成を有する。
これらの方法により、低荷重で実装できるため、薄型、エリア配置などの半導体チップや低誘電率の絶縁材料を用いることができる。さらに、半導体チップの電極端子と回路基板の接続端子との間隙を最適な距離に保てるため、電極端子と接続端子間との均一な接合により、断線や高抵抗接合などが生じ難く、歩留まりを向上させることができる。また、電気的な接続とともに、樹脂により回路基板と半導体チップとの固定が、低荷重でしかも同時に行うことができるため、生産性や信頼性に優れたフリップチップ実装体を実現できる。
また、本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向さ
せて、複数の電極端子を有する半導体チップを配置し、回路基板の接続端子と半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、回路基板と半導体チップを保持する保持工程と、回路基板の接続端子と半導体チップの電極端子を接触状態で保持して位置合せするか、もしくは所定の間隔に保持して位置合わせする配置工程と、少なくとも回路基板又は半導体チップを、はんだ粉と第1の樹脂からなるはんだ樹脂組成物が溶融する温度に加熱する第1の加熱工程と、回路基板と半導体チップを保持した所定の間隔に、毛細管現象ではんだ樹脂組成物を半導体チップの少なくとも1つの端面方向から供給する第1の供給工程と、回路基板と半導体チップを保持した所定の間隔を、脂組成物中の溶融したはんだ粉を移動させ、はんだ粉を自己集合及び成長させることによりはんだ層を形成し、接続端子と電極端子とを電気的に接続する接続工程と、はんだ層以外の樹脂組成物を排出する排出工程と、少なくとも回路基板又は半導体チップを、はんだ層は溶融せず、第2の樹脂が溶融する温度に加熱する第2の加熱工程と、回路基板と半導体チップを保持した所定の間隔に、毛細管現象で第2の樹脂を半導体チップの少なくとも1つの端面方向から供給する第2の供給工程と、第2の樹脂を硬化させる硬化工程とを含む。
さらに、第1の供給工程において、少なくとも1方向から供給されるはんだ樹脂組成物が、それ以外の方向から排出されてもよい。
さらに、第2の樹脂を供給する第2の供給工程であって、少なくともはんだ層の側面は被覆する第1の絶縁性樹脂を供給する第1の工程と、第1の絶縁性樹脂は被覆し、回路基板と半導体チップの所定の間隔の間を充填する第2の絶縁性樹脂を供給する第2の工程とを有し、第2の樹脂が、第1の絶縁性樹脂と第2の絶縁性樹脂とからなってもよい。
さらに、第1の工程の後、第1の絶縁性樹脂を仮硬化させる工程をさらに有してもよい。
さらに、第1の絶縁性樹脂は、表面張力により、少なくともはんだ層の側面に被覆されてもよい。
さらに、第1の絶縁性樹脂は、第2の絶縁性樹脂よりも弾性率の低い材料からなってもよい。
さらに、はんだ樹脂組成物は、粘性体であってもよい。
さらに、粘性体は、樹脂、高沸点溶剤又はオイルからなってもよい。
これらの方法により、はんだ層間にはんだ粉が残存する可能性をさらに小さくできるため、絶縁耐圧の向上や短絡の防止などの電気特性及び応力などに対する機械的特性に優れたフリップチップ実装体を実現できる。
また、本発明のフリップチップ実装装置は、半導体チップを回路基板にフリップチップ実装するフリップチップ実装装置であって、回路基板と半導体チップを保持する保持手段と、回路基板の接続端子と半導体チップの電極端子を接触状態で保持して位置合せするか、もしくは所定の間隔に保持して位置合わせする配置手段と、少なくとも回路基板又は半導体チップを、はんだ粉と樹脂からなるはんだ樹脂組成物が溶融する温度に加熱する加熱手段と、回路基板と半導体チップを保持した所定の間隔に、毛細管現象ではんだ樹脂組成物を半導体チップの少なくとも1つの端面方向から供給する供給手段と、はんだ樹脂組成物中の樹脂を硬化させる硬化手段とを有する。
さらに、供給手段は、ディスペンサであってもよい。
さらに、保持手段は、吸引であってもよい。
さらに、保持手段は、回路基板と半導体チップとを傾斜させて保持してもよい。さらに、加熱手段は、さらに冷却手段を有してもよい。
さらに、上記フリップチップ実装装置であって、さらに半導体チップと回路基板との電気的接続を検査する検査手段を有してもよい。
この装置により、信頼性に優れ、低コストで生産性よくフリップチップ実装体を作製することができる。
また、本発明のフリップチップ実装体は、複数の接続端子を有する回路基板と、接続端子と対向して配置される複数の電極端子を有する半導体チップと、回路基板の接続端子と半導体チップの電極端子とを電気的に接続するはんだ層を有し、少なくともはんだ層を被覆する第1の絶縁性樹脂と、第1の絶縁性樹脂を被覆するとともに、回路基板と半導体チップとを固定する第2の絶縁性樹脂を有する。
さらに、第1の絶縁性樹脂は、第2の絶縁性樹脂よりも弾性率の低い材料からなってもよい。
この構成により、接続などの信頼性や機械的な強度に優れたフリップチップ実装体を実現できる。
本発明のフリップチップ実装方法及びその実装装置によれば、半導体チップの電極端子と回路基板の接続端子との接合状態を均一にできるため、接続信頼性に優れ、高い生産効率を実現することができる。また、フリップチップ、インターポーザだけでなく、回路基板や配線基板などの基板間の接続にも有効である。
はんだは任意のものを選択して使用できる。例えば次の表1に示すものを挙げることができる。一例として挙げた表1に示す材料は、単独でも使用できるし、適宜組み合わせて使用することもできる。なお、はんだの融点、熱硬化性樹脂の硬化温度よりも低い材料を用いれば、樹脂を流動させ自己集合させた後、さらに、樹脂を加熱して硬化させ、電気接続と樹脂による封止とを行うことができる点で好ましい。
Figure 0004477062
はんだの好ましい融点は10〜300℃であり、さらに好ましくは表1に示すように139〜240℃である。融点が100℃未満では耐久性に問題が生ずる傾向になる。融点が300℃を超えると、樹脂の選択が困難となる。
はんだの好ましい平均粒子径は1〜30μmの範囲であり、さらに好ましくは5〜20μmの範囲である。平均粒子径が1μm未満では、はんだの表面酸化で溶融が困難となり、また電気接続体を形成するのに時間がかかりすぎる傾向となる。平均粒子径が30μmを超えると、沈降により電気接続体を得るのが難しくなる。なお、平均粒子径は市販の粒度分布計で測定できる。例えば、堀場製作所レーザ回折粒度測定器(LA920)、島津製作所レーザ回折粒度測定器(SALD2100)などを用いて測定することができる。
次に樹脂について説明する。樹脂の代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑性樹脂、又は光(紫外線)硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。
はんだと樹脂の配合割合は、重量比ではんだ粉:樹脂=76〜4:24〜96の範囲が好ましく、さらに好ましくははんだ:樹脂=50〜20:50〜80である。はんだと樹脂は、均一混合した後に使用するのが好ましい。例えば、はんだは30重量%、エポキシ樹脂70重量%とし、混錬器にて均一混合状態とし、はんだの分散状態を保ったままペースト状にする。このペースト状物の好ましい粘度は20〜100Pa・S(パスカル秒)の範囲である。
さらに本発明の好適例においては、はんだとしては、例えば鉛フリーで融点200〜250℃のSn・3Ag・0.5Cuはんだ合金粒子を使用できる。また、樹脂が熱硬化性樹脂の場合、はんだの融点よりも樹脂の硬化温度のほうが高いことが好ましい。このようにすると、電気的な接続体を形成したり、金属バンプを形成する工程中に樹脂を硬化でき、作業工程が短縮できる。
以下に、本発明の着想を得た一例のフリップチップ実装方法の基本的メカニズムについて、図1A−Cを用いて説明する。まず、図1Aに示すように、複数の接続端子11が形成された回路基板10上に、はんだ粉12、対流添加剤13及び樹脂14を含有するはんだ樹脂組成物15を供給する。
つぎに、図1Bに示すように、回路基板10と半導体チップ20間に供給されたはんだ樹脂組成物15を挟んで、回路基板10と半導体チップ20を当接させる。このとき、複数の電極端子21を有する半導体チップ20は、複数の接続端子11を有する回路基板10と対向させて配置させる。そして、この状態で、回路基板10を加熱して、はんだ樹脂組成物15を溶融させる。ここで、回路基板10の加熱温度は、はんだ粉12の融点よりも高い温度で行われる。溶融したはんだ粉12は、溶解した樹脂14中で互いに結合し、図1Cに示すように、濡れ性の高い接続端子11と電極端子21間に自己集合することによって、はんだ接合体22を形成する。
そして、樹脂14を硬化させることにより、半導体チップ20を回路基板10に固定させる。
この方法の特徴は、はんだ粉12を含有したはんだ樹脂組成物15に、はんだ粉12が溶融する温度で沸騰する対流添加剤13をさらに含有させた点にある。すなわち、はんだ粉12が溶融した温度において、はんだ樹脂組成物15中に含有した対流添加剤13が沸騰する。そして、沸騰した対流添加剤13が樹脂14中を対流することによって、樹脂14中を浮遊している溶融したはんだ粉12の移動が促進される。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い回路基板10の接続端子11と半導体チップ20の電極
端子21との間に自己集合することによって、接続端子11と電極端子21との間に、均一で微細なはんだ接合体22を介して電気的に接続する。
すなわち、上記方法は、はんだ粉を含有するはんだ樹脂組成物に対流添加剤をさらに含有させることによって、溶融したはんだ粉を強制的に移動させる手段を付加することを意図したものである。なお、対流添加剤は、加熱によって沸騰又は蒸発する溶剤でよく、工程終了後には、樹脂中にほとんど残ることはない。
本発明は、これと同様の技術的視点に立ち、対流添加剤を用いることなく、溶融したはんだ粉を毛細管現象により供給し移動させることにより、信頼性の高い新規なフリップチップ実装方法及びフリップチップ実装装置を実現した。また、本発明の実施により、高い生産性と信頼性に優れたフリップチップ実装体を実現できる。
以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、図面は、理解を容易にするために任意に拡大して示した。
(実施形態1)
以下に、図2A−Eを用いて、本発明の実施形態1におけるフリップチップ実装方法を説明する。図2A−Eは、本発明の実施形態1におけるフリップチップ実装方法を説明する概略工程断面図である。まず、図2Aに示すように、複数の電極端子207を有する半導体チップ206を、ピックアップ冶具201で保持する。そして、半導体チップ206は、ピックアップ冶具201に設けられた、例えば小さな孔からなる吸気通路203と吸気管202を介して真空吸着などにより吸引されて保持される。
つぎに、図2Bに示すように、例えば、テーブルなどの保持台204に吸引などにより保持された複数の接続端子211を有する回路基板213の上に、半導体チップ206が保持されたピックアップ冶具201を配置する。配置において、半導体チップ206の電極端子207と回路基板213の接続端子211とを互いに対向するように、例えばカメラなどの画像認識装置などにより位置合わせが行われる。なお、回路基板213は、保持台204に設けられた凹部(図示せず)に収納することによって、その位置を規制して固定することもできる。
そして、半導体チップ206と回路基板213とを位置合わせした状態で、半導体チップ206の電極端子207と回路基板213の接続端子211とを所定の間隔となる位置まで、保持台204又はピックアップ冶具201を移動させる。この場合、所定の間隔とは、以下で述べるはんだ樹脂組成物が毛細管現象により浸入できるとともに、電極端子207と接続端子211が接触せず、かつ溶融したはんだ粉がその間に浸入できる程度である。例えば、半導体チップ206の厚みなどを考慮し、半導体チップ206の電極端子207と回路基板213の接続端子211との距離が10μm〜50μm程度になるように調整される。
さらに、半導体チップ206又は回路基板213を外部のヒータ(図示せず)又はピックアップ冶具201や保持台204に組み込んだヒータ(図示せず)などの加熱装置により、例えばはんだ粉が溶融する温度(150℃〜250℃)に加熱する。
つぎに、図2Cに示すように、はんだ粉214と樹脂215を含有したはんだ樹脂組成物216を、ディスペンサなどの塗布装置217を用いて、少なくとも半導体チップ206の1つの端面方向から所定の間隔を有する隙間218に毛細管現象により供給する。このとき、隙間218に供給されたはんだ樹脂組成物216は、隙間218を流動しながら、少なくとも樹脂成分は反対方向(白抜き矢印で示す)から排出される。ここで、はんだ
粉としては、例えばSn−Ag系のはんだ粉が用いられる。
そして、はんだ樹脂組成物216の供給及び流動しながら排出される過程において、はんだ樹脂組成物216に含有されたはんだ粉214が、加熱により溶融する。そして、溶融したはんだ粉214が、回路基板213の接続端子211と半導体チップ206の電極端子207との間に自己集合及び成長することによって、接続端子211と電極端子207とを電気的に接続するはんだ層219が形成される。すなわち、はんだ樹脂組成物216の流動にともなって、その中を浮遊する溶融したはんだ粉214が、濡れ性の高い接続端子211及び電極端子207上に選択的に自己集合することによって、最終的に、接続端子211と電極端子207との間にはんだ層219が形成される。
なお、溶融したはんだ粉214の結合及び接続端子211及び電極端子207の上での自己集合は、はんだ樹脂組成物216中において、極めて局所的かつ短時間に進行すると考えられる。そのため、自己集合を半導体チップ206の全領域に亘って均一に進行させ、ばらつきのない均一なはんだ層219を形成するためには、はんだ樹脂組成物216中を浮遊する溶融したはんだ粉214を強制的に移動させる手段が必要である。
そこで、本発明の実施形態1によれば、加熱状態で毛細管現象により隙間218に供給されたはんだ樹脂組成物216は、隙間218を流動し、樹脂成分は外部に排出される。その過程において、溶融したはんだ粉214は、あたかも隙間218に供給されたはんだ樹脂組成物216内を強制的に移動することと同様な作用効果を有する。つまり、図1A−Cに示した対流添加剤による溶融したはんだ粉の移動の促進と同様の作用効果をもたらす。
つぎに、図2Dに示すように、隙間218をはんだ樹脂組成物216が流動するにつれて、順次、電極端子207と接続端子211との間にはんだ層219が形成される。そして、はんだ層219が形成された後、隙間218に供給されたはんだ樹脂組成物216中の樹脂215が、例えば熱可塑性樹脂の場合には、ピックアップ冶具201や保持台204に組み込まれた、例えば水の循環やペルチェ素子などの冷却装置(図示せず)による強制冷却又は自然冷却などにより硬化する。これにより、半導体チップ206の電極端子207と回路基板213の接続端子211とがはんだ層219により電気的に接続されると同時に、アンダーフィル材と同様に樹脂215により固着又は固定される。なお、はんだ樹脂組成物216中の樹脂215が、例えば熱硬化性樹脂であれば、ピックアップ冶具201又は保持台204を、樹脂215が硬化する温度以上に、一旦加熱し硬化させた後、上記冷却を行ってもよい。このとき、樹脂215が硬化収縮する場合には、隙間218を硬化収縮する程度、狭くすることが好ましい。これにより、樹脂215と半導体チップ206との剥離による固着強度の低下を防ぐことができる。
そして、図2Eに示すように、ピックアップ冶具201から外すことによって、半導体チップ206が回路基板213にフリップチップ実装されたフリップチップ実装体200が作製できる。
具体的な一例を説明すると、図2Bにおいて半導体チップ206の電極端子207とガラス繊維強化エポキシ含浸樹脂回路基板213の接続端子211との間隔を20μmになるように調整した。この状態で、ビスフェノールF型エポキシ樹脂(ジャパンエポキシレジン社製エピコート806)を70重量部、平均粒子径が12μmのSn・3Ag・0.5Cu粉(融点217℃)30重量部を均一に混合したはんだ樹脂ペースト(250℃に加熱)をディスペンサーを用いて回路基板と半導体チップ表面との間に図2C−Dに示すように一方向から毛細管現象により浸入させ、他方向に排出させた。このときの加熱温度は250℃であった。その後、室温まで冷却し、断面を観察すると図2Eの状態が確認で
きた。
本発明の実施形態1によれば、半導体チップの電極端子と回路基板の接続端子との接続が、毛細管現象により供給され、溶融したはんだ粉の自己集合により形成された均一なはんだ層により確実に行うことができる。
さらに、回路基板と半導体チップの隙間に充填された樹脂を硬化させることにより、半導体チップを回路基板に固定することができる。
したがって、半導体チップの電極端子と回路基板の接続端子との間の電気的接続と、半導体チップの回路基板への固定を同時に行うことができるため、信頼性に優れ、生産性の高いフリップチップ実装体を作製することができる。
また、毛細管現象を用いてはんだ樹脂組成物を供給し、隙間の間を流動させるため、対流添加剤をはんだ樹脂組成物中に含有しなくてもよい。その結果、はんだ樹脂組成物の選択範囲を広げることができる。
また、所定の間隔で保持された半導体チップの電極端子と回路基板の接続端子との間にはんだ樹脂組成物中を流動する溶融したはんだ粉の自己集合によってはんだ層が形成されるため、半導体チップ及び回路基板に加える荷重を小さくできる。その結果、薄型化された半導体チップなどに対しても、実装時の荷重による変形などを防ぎ信頼性の高いフリップチップ実装体を実現できる。
なお、本発明の実施形態1において、はんだ樹脂組成物としては、はんだ粉が溶融する温度で液状又は粘度が低下する樹脂であることが好ましい。例えば、はんだ粉が溶融する温度で液状の熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂、イソシアネート樹脂などを用いることができる。また、溶融する温度で粘度が低下する熱可塑性樹脂としては、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンシオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂、ポリフェニレンサンファイド樹脂などを用いることができる。
また、はんだ樹脂組成物の供給は、図3Aに示す本発明の実施形態1の方法に限られない。例えば、図3Bに示すように、半導体チップ206の1つの端面方向を移動しながら供給してもよい。さらに、図4Aに示すように、半導体チップ206の2方向の端面を移動しながら供給してもよく、また図4Bに示すように、半導体チップ206の3方向の端面からはんだ樹脂組成物216を供給してもよい。これにより、はんだ樹脂組成物216の隙間への供給が均一にできるとともに、半導体チップと回路基板の隙間に気泡などによるはんだ樹脂組成物のない領域が形成される可能性を下げることができる。
さらに、図4及び図5に示した供給方法により、複数個の半導体チップ206を、同時に回路基板213の上にフリップチップ実装する場合、フリップチップ実装体の製造時間や製造コストなどを大幅に削減できるため、その効果は大きい。
また、本発明の実施形態1によれば、半導体チップとしては、シリコンからなる半導体チップに限らず、例えばシリコン−ゲルマニウムやガリウム−砒素からなる半導体チップなどの化合物半導体のフリップチップ実装に適用することもできる。つまり、薄型のシリコンからなる半導体チップや機械的強度が弱い化合物からなる半導体チップにおいては、半導体チップを小さい荷重でフリップチップ実装できるため、信頼性の高いフリップチップ実装体が実現できる。
なお、本発明の実施形態1では、ピックアップ冶具と保持台を水平に配置した図で説明したが、これに限られない。例えば、はんだ樹脂組成物を毛細管現象により供給する端面方向を高くするように傾斜させて配置してもよい。これにより、毛細管現象による供給とともに、はんだ樹脂組成物の自重で傾斜に沿って落下させることにより、供給速度を上げることができる。この結果、はんだ樹脂組成物の隙間内の流動性を向上させ、短時間でのフリップチップ実装が可能になる。また、はんだ樹脂組成物の樹脂成分を排出する場合にも、短時間での排出が可能となる。そのため、生産性に優れたフリップチップ実装を実現できる。
(実施形態2)
以下に、図5A−Eを用いて、本発明の実施形態2におけるフリップチップ実装方法を説明する。図5A−Eは、本発明の実施形態2におけるフリップチップ実装方法を説明する概略工程断面図である。本発明の実施形態2と実施形態1とは、半導体チップがインターポーザに搭載された状態で、回路基板にフリップチップ実装する点で異なる。なお、図5A−Eにおいて、図2A−Eと同じ構成要素には同じ符号を付して説明する。
まず、図5Aに示すように、少なくともインターポーザ301に搭載された半導体チップ206を、ピックアップ冶具201で保持する。ここで、インターポーザ301には、半導体チップ206がフリップチップ実装法やワイヤーボンディング法などで実装されている。なお、半導体チップ206の複数の電極端子(図示せず)は、インターポーザ301の表面に形成された複数の外部接続端子302とそれぞれ電気的に接続されている。そして、インターポーザ301は、ピックアップ冶具201に設けられた、例えば小さな孔からなる吸気通路203と吸気管202を介して真空吸着されて保持される。
つぎに、図5Bに示すように、例えば、テーブルなどの保持台204に吸引などにより保持された複数の接続端子211を有する回路基板213上に、半導体チップ206を搭載したインターポーザ301が保持されたピックアップ冶具201を配置する。配置において、インターポーザ301の外部接続端子302と回路基板213の接続端子211とを互いに対向するように、例えばカメラなどの画像認識装置などにより位置合わせが行われる。なお、回路基板213は、保持台204に設けられた凹部(図示せず)に収納することによって、その位置を規制して固定してもよい。
そして、インターポーザ301と回路基板213とを位置合わせした状態で、インターポーザ301の外部接続端子302と回路基板213の接続端子211とを所定の間隔となる位置まで、保持台204又はピックアップ冶具201を移動させる。この場合、所定の間隔とは、以下で述べるはんだ樹脂組成物が毛細管現象により浸入できるとともに、外部接続端子302と接続端子211が接触せず、かつ溶融したはんだ粉がその中に浸入できる程度である。例えば、30μm〜300μm程度である。
さらに、半導体チップ206を介してインターポーザ301又は回路基板213を外部のヒータ(図示せず)又はピックアップ冶具201や保持台204に組み込んだヒータ(図示せず)などの加熱装置により、例えばはんだ粉が溶融する温度(150℃〜250℃)に加熱する。
つぎに、図5Cに示すように、はんだ粉214と樹脂215を含有したはんだ樹脂組成物216を、ディスペンサなどの塗布装置217を用いて、少なくともインターポーザ301の1つの端面方向から所定の間隔を有する隙間218に毛細管現象により供給する。このとき、隙間218に供給されたはんだ樹脂組成物216は、隙間218を流動しながら、少なくとも樹脂成分は供給された方向とは反対方向(白抜き矢印で示す)から排出される。ここで、はんだ粉としては、例えばSn−Ag系のはんだ粉が用いられる。
そして、はんだ樹脂組成物216の供給及び流動しながら樹脂成分を排出する過程において、はんだ樹脂組成物216に含有されたはんだ粉214が、加熱により溶融する。そして、溶融したはんだ粉214が、回路基板213の接続端子211とインターポーザ301の外部接続端子302との間に自己集合及び成長することによって、接続端子211と外部接続端子302とを電気的に接続するはんだ層219が形成される。すなわち、はんだ樹脂組成物216の流動にともなって、その中を浮遊する溶融したはんだ粉214が、濡れ性の高い接続端子211及び外部接続端子302の上に選択的に自己集合することによって、最終的に、接続端子211と外部接続端子302との間にはんだ層219が形成される。
つぎに、図5Dに示すように、隙間218をはんだ樹脂組成物216が流動するにつれて、順次、外部接続端子302と接続端子211との間にはんだ層219が形成される。そして、はんだ層219が形成された後、隙間218に供給されたはんだ樹脂組成物216中の例えば、熱可塑性樹脂からなる樹脂215を、例えばピックアップ冶具201や保持台204に組み込まれた例えば、水の循環やペルチェ素子などの冷却装置(図示せず)による強制冷却又は自然冷却などにより硬化させる。これにより、インターポーザ301の外部接続端子302と回路基板213の接続端子211とがはんだ層219により電気的に接続されると同時に、アンダーフィル材と同様に樹脂215により固着又は固定される。なお、はんだ樹脂組成物216中の樹脂215が、例えば熱硬化性樹脂であれば、ピックアップ冶具201又は保持台204を、樹脂215が硬化する温度以上に一旦加熱して硬化させてもよい。このとき、樹脂215が硬化収縮する場合には、隙間218を硬化収縮する程度、狭くすることが好ましい。これにより、樹脂215と半導体チップ206との剥離による固着強度の低下を防ぐことができる。
そして、図5Eに示すように、ピックアップ冶具201から外すことによって、半導体チップ206を搭載したインターポーザ301が回路基板213にフリップチップ実装されたフリップチップ実装体300が作製できる。
本発明の実施形態2によれば、実施形態1と同様の効果が得られる。
(実施形態3)
以下に、図6A−Eと図7A−Eを用いて、本発明の実施形態3におけるフリップチップ実装方法を説明する。図6A−Eと図7A−Eは、本発明の実施形態3におけるフリップチップ実装方法を説明する概略工程断面図である。なお、図6A−Eと図7A−Eにおいて、図2A−Eと同じ構成要素には同じ符号を付して説明する。
まず、図6Aに示すように、複数の電極端子207を有する半導体チップ206を、ピックアップ冶具201で保持する。そして、半導体チップ206は、ピックアップ冶具2
01に設けられた、例えば小さな孔からなる吸気通路203と吸気管202を介して真空吸着されて保持される。
つぎに、図6Bに示すように、例えば、テーブルなどの保持台204に吸引などにより保持された複数の接続端子211を有する回路基板213の上に、半導体チップ206が保持されたピックアップ冶具201を配置する。配置において、半導体チップ206の電極端子207と回路基板213の接続端子211とを互いに対向するように、例えばカメラなどの画像認識装置などにより位置合わせが行われる。なお、回路基板213は、保持台204に設けられた凹部(図示せず)に収納することによって、その位置を規制して固定することもできる。
そして、半導体チップ206と回路基板213とを位置合わせした状態で、半導体チップ206の電極端子207と回路基板213の接続端子211とを所定の間隔となる位置まで、保持台204又はピックアップ冶具201を移動させる。この場合、所定の間隔とは、以下で述べるはんだ樹脂組成物が毛細管現象により浸入できるとともに、電極端子207と接続端子211が接触せず、かつ溶融したはんだ粉がその中に浸入できる程度である。例えば、30μm〜300μm程度である。
さらに、半導体チップ206又は回路基板213を外部のヒータ(図示せず)又はピックアップ冶具201や保持台204に組み込んだヒータ(図示せず)などの加熱装置により、例えばはんだ粉が溶融する温度(150℃〜250℃)に加熱する。
つぎに、図6Cに示すように、はんだ粉214と第1の樹脂401を含有したはんだ樹脂組成物402を、ディスペンサなどの塗布装置217を用いて、少なくとも半導体チップ206の1つの端面方向から所定の間隔を有する隙間218に毛細管現象により供給する。このとき、隙間218に供給されたはんだ樹脂組成物402は、隙間218を流動し、樹脂成分は供給された方向とは反対方向(白抜き矢印で示す)から排出される。ここで、はんだ粉としては、例えばSn−Ag系のはんだ粉が用いられる。
そして、はんだ樹脂組成物402の供給及び流動しながら排出される過程において、はんだ樹脂組成物402に含有されたはんだ粉214が、加熱により溶融する。そして、溶融したはんだ粉214が、回路基板213の接続端子211と半導体チップ206の電極端子207との間に自己集合及び成長することによって、接続端子211と電極端子207とを電気的に接続するはんだ層219が形成される。すなわち、はんだ樹脂組成物402中を浮遊する溶融したはんだ粉214が、濡れ性の高い接続端子211又は電極端子207上に選択的に自己集合することによって、最終的に、接続端子211と電極端子207との間にはんだ層219が形成される。
つぎに、図6Dに示すように、隙間218をはんだ樹脂組成物402が流動するにつれて、順次、電極端子207と接続端子211との間にはんだ層219が形成される。そして、図6Eに示すように、半導体チップ206の電極端子207と回路基板213の接続端子211の間のすべてに均一でばらつきのないはんだ層219が形成される。このとき、隙間218は、第1の樹脂401が硬化しない状態で充填されている。400は得られたフリップチップ実装体である。
以上の工程は、実施形態1と同じであり、以降の工程が異なる。
つぎに、図7Aに示すように、隙間218に充填された第1の樹脂401を排出する。ここで、第1の樹脂401の排出は、例えば、ノズル403から不活性ガスや空気などを注入し、注入したガスの押圧を利用することによって実行することができる。さらに、ガ
スなどを注入するとともに、減圧した吸気管404により、第1の樹脂401を吸引して排出してもよい。これらは同時に行ってもよい。なお、第1の樹脂401を排出するときには、ガスの押圧又は減圧による吸引ではんだ層219の形状などが崩れないようにするために、ピックアップ冶具201や保持台204の温度を、はんだ層219の硬化温度以下で、第1の樹脂401の溶融温度以上に設定して、はんだ層219を固化させておくことが好ましい。これにより、図7Bに示すように、半導体チップ206と回路基板213がはんだ層219のみで結合した状態になる。
つぎに、図7Cに示すように、第1の樹脂401を隙間218から排出した後、第2の樹脂405を、ディスペンサなどの塗布装置217を用いて、少なくとも半導体チップ206の1つの端面方向から所定の間隔を有する隙間218に毛細管現象により供給する。
これにより、図7Dに示すように、半導体チップ206と回路基板213との隙間は、第2の樹脂405で再び充填される。そして、第2の樹脂405を硬化させることによって、半導体チップ206を回路基板213に固着させる。ここで、第2の樹脂405の硬化は、例えば、第2の樹脂405が熱硬化性樹脂であれば、ピックアップ冶具201又は保持台204を第2の樹脂405が硬化する温度以上に加熱することによって行うことができる。
つぎに、図7Eに示すように、ピックアップ冶具201及び保持台204から外すことによって、半導体チップ206が回路基板213にフリップチップ実装されたフリップチップ実装体400が完成する。
本発明の実施形態3の方法によれば、回路基板213の接続端子211と半導体チップ206の電極端子207を接続するはんだ層219の形成過程で用いる第1の樹脂401と半導体チップ206を回路基板213に固着させる工程で用いる第2の樹脂405の材料を変えることにより、より信頼性の高いフリップチップ実装体400を作製することができる。
すなわち、第1の樹脂401としては、はんだ層218を形成する接続工程において、溶融したはんだ粉214の流動性の確保に適した粘度を有する樹脂を用いることができる。さらに、第2の樹脂405としては、半導体チップ206を回路基板213に固着させる硬化工程において、アンダーフィル材の役目とともに、熱膨張差を緩和する、例えば無機フィラーなどが添加された樹脂を用いることができる。そして、それらの樹脂をそれぞれ独立に最適な組み合わせで選択することにより、半導体チップ206の回路基板213への電気的接続及び機械的な固着をより確実に行うことができる。
なお、第1の樹脂401は、硬化性を有する必要はないので、実施形態1で例示した熱硬化性樹脂や熱可塑性樹脂などの樹脂材料に限らず、適度な粘度を有する粘性体を用いることができる。
また、粘性体の材料としては、はんだ粉が溶融する温度では沸騰しない高沸点溶剤又はオイルなどを用いることができる。
例えば、高沸点溶剤としては、ブチルカルビトール、ブチルカルビトールアセテート等、オイルとしては、シリコーンオイルなどを用いることができる。これらの粘性体の粘度は特に制限はないが、溶融したはんだ粉が移動しやすく、かつ、半導体チップ206と回路基板213との隙間218に毛細管現象で供給できる粘度として、10Pa・s以下の粘度が好ましい。
また、本発明の実施形態3の方法によれば、はんだ層219を形成した際、溶融したはんだ粉214が自己集合せず、第1の樹脂401中にわずかに残留していても、はんだ粉214が残留した第1の樹脂401は、はんだ層219を形成した後、隙間218から排出されるので、はんだ層219間のリークや、絶縁耐圧の低下などの発生を回避することができる。
以下に、図8A−Cを用いて、本発明の実施形態3におけるフリップチップ実装方法の応用例について説明する。なお、実施形態3で説明した図6A−Eの各工程までは同様であり、図7A−Eに示した工程と異なる。つまり、図7A−Eの工程を、図8A−Cに示す工程により代替した。
図8A−Cは、本発明の実施形態3におけるフリップチップ実装方法の変形例を説明する概略工程断面図である。
まず、図8Aに示すように、はんだ樹脂組成物402を隙間218に充填し、はんだ層219を形成した後、第2の樹脂405を、ディスペンサなどの塗布装置217を用いて、少なくとも半導体チップ206の1つの端面方向から所定の間隔を有する隙間218に毛細管現象により供給する。このとき、はんだ樹脂組成物402中に残留したはんだ粉214と第1の樹脂401は、第2の樹脂405の供給により排出される。
そして、図8Bに示すように、半導体チップ206と回路基板213との隙間218は、第2の樹脂405で再び充填される。そして、第2の樹脂405を硬化させることによって、半導体チップ206を回路基板213に固着させる。ここで、第2の樹脂405の硬化は、例えば、第2の樹脂405が熱硬化性樹脂であれば、ピックアップ冶具201又は保持台204を第2の樹脂405が硬化する温度以上に加熱することによって行うことができる。
つぎに、図8Cに示すように、ピックアップ冶具201及び保持台204から外すことによって、半導体チップ206が回路基板213にフリップチップ実装されたフリップチップ実装体500が完成する。
この方法により、実施形態3と同様の効果が得られるとともに、工程を簡略化できるため、さらに生産性を向上することができる。
(実施形態4)
以下に、図9A−Eと図10A−Bを用いて、本発明の実施形態4におけるフリップチップ実装方法及びフリップチップ実装体を説明する。なお、実施形態4は、実施形態3で説明した図7Bまでの工程は同様で、それ以降の工程が異なる。
本発明の実施形態4は、実施形態3のフリップチップ実装体のはんだ層間の絶縁耐圧などの電気特性をさらに向上させたものであり、以下で詳細に説明する。
図9A−Eは、本発明の実施形態4におけるフリップチップ実装方法を説明する概略工程断面図であり、図10A−Bは、図9A−Eの主な工程を拡大して示す要部拡大断面図である。
まず、図9Aは、実施形態3の図7Bと同様に、溶融したはんだ粉と第1の樹脂を含有するはんだ樹脂組成物を隙間218に供給し、はんだ層219を形成した後、樹脂を隙間218から排出した状態を示す図である。
つぎに、図9Bに示すように、はんだ層219以外の樹脂を隙間から排出した後、第1の絶縁性樹脂501を、ディスペンサなどの塗布装置217を用いて、少なくとも半導体チップ206の1つの端面方向から所定の間隔を有する隙間に毛細管現象により供給する。
ここで、第1の絶縁性樹脂501としては、例えば、エポキシ樹脂と可撓性エポキシ樹脂の混合物などの低弾性率の熱硬化性樹脂を用いることができる。そして、第1の絶縁性樹脂501は、低弾性率を特徴とするので、一般にアンダーフィル材として用いられる樹脂に含有される無機フィラーなどは含まないのが好ましい。
なお、隙間に供給される第1の絶縁性樹脂501は、必ずしも隙間を完全に充填する必要はなく、隙間内を第1の絶縁性樹脂501が流動して排出される際、少なくともはんだ層219の側面には接触するように供給されればよい。
つぎに、図9Cに示すように、さらに、隙間218に充填された第1の絶縁性樹脂を排出する。ここで、第1の絶縁性樹脂の排出は、実施形態3の図7Aに示すように、例えばノズルから不活性ガスや空気などを注入し、注入したガスの押圧を利用することによって実行することができる。
これにより、図10Aに示すように、はんだ層219の側面に、第1の絶縁性樹脂501が被覆された状態になる。これは、第1の絶縁性樹脂501が、表面張力により、はんだ層219の側面に被覆されると考えられる。
なお、はんだ層219の側面以外の半導体チップ206や回路基板213の表面が、第1の絶縁性樹脂501で被覆されていてもよい。
つぎに、図9Dに示すように、第2の絶縁性樹脂502を、ディスペンサなどの塗布装置217を用いて、少なくとも半導体チップ206の1つの端面方向から所定の間隔を有する隙間に毛細管現象により供給する。
ここで、第2の絶縁性樹脂502は、アンダーフィル材として半導体チップ206と回路基板213とを固着する、例えば無機フィラーなどを含有する絶縁耐圧の高い樹脂などを用いることができる。このとき、図10Bに示すように、第2の絶縁性樹脂502は、第1の絶縁性樹脂501を覆うように、隙間219に充填されている。つまり、実施形態3の第2の樹脂が、第1の絶縁性樹脂501と第2の絶縁性樹脂502により構成されたものとなる。
なお、第2の絶縁性樹脂502を供給するときには、はんだ層219の側面を被覆する第1の絶縁性樹脂501が溶融して外れないように、第1の絶縁性樹脂501を供給した後、第1の絶縁性樹脂501を仮硬化させておくことが好ましい。仮硬化は、例えばピックアップ冶具201又は保持台204を加熱することによって行うことができる。
そして、図9Eに示すように、半導体チップ206の電極端子207と回路基板213の接続端子211がはんだ層219で電気的に接続され、はんだ層219が第1の絶縁性樹脂501で被覆される。さらに、半導体チップ206と回路基板213を第2の絶縁性樹脂502で固着することによりフリップチップ実装体600が作製される。
一般に、アンダーフィル材は、無機フィラーなどを添加することによって、半導体チップ206と回路基板213との熱膨張係数をマッチングさせるとともに、弾性率や硬化収縮を大きくすることで、半導体チップ206の電極端子207と回路基板213の接続端
子211との接着性を確保する。
しかし、高い弾性率と高い収縮性を有するために、例えば温度サイクルなどが加わると、半導体チップ206の電極端子207及び回路基板213の接続端子211に応力が集中し、剥離などにより信頼性が低下する。
本発明の実施形態4によれば、はんだ層は、低弾性率の第1の絶縁性樹脂を介して、第2の絶縁性樹脂(アンダーフィル材に相当)によって被覆されているので、第2の絶縁性樹脂による応力を第1の絶縁性樹脂によって緩和させることができる。これにより、はんだ層間の絶縁耐圧の低下を防ぐとともに、温度サイクルなどにより発生する応力を緩和できるため、電気的特性や信頼性に優れたフリップチップ実装体を実現できる。
なお、本発明を各実施形態を用いて説明したが、こうした記述は限定事項ではなく、各種の変形が可能であり、また、各実施形態を相互に適用できる。
なお、本発明の実施形態においては、はんだ粉をSn−Ag系のはんだで説明したが、これに限られない。例えば、Sn−Zn系、Sn−Bi系などのPbフリーはんだであってもよい。
また、本発明の各実施形態に用いられるフリップチップ実装装置について、図11を用いて説明する。
図11は、本発明の各実施形態に用いられるフリップチップ実装装置の要部構成断面図である。
図11に示すように、フリップチップ実装装置は、半導体チップが保持されるピックアップ冶具201と、回路基板が保持される保持台204とを主な構成要素として有している。そして、ピックアップ冶具201や保持台204は、半導体チップや回路基板を保持するための吸引用の吸気管202や加熱するためのヒータなどの加熱装置700を有している。
なお、加熱装置は、外部に設けることもできる。さらに、はんだ樹脂組成物を供給するディスペンサなどの塗布装置217を有している。また、図示はしないが、半導体チップと回路基板との位置合わせのために、カメラなどの画像認識装置とその情報に基づいてピックアップ冶具201と保持台204を3次元的に位置合わせし配置できる移動装置を有している。なお、各装置の詳細な説明は実施形態で説明したので省略する。
また、上記フリップチップ実装装置に、回路基板に接続して電気的な特性を検査するプローブなどを有する検査装置を搭載してもよい。これにより、半導体チップと回路基板とのはんだ層による接続状態をモニターしながらフリップチップ実装を検査することができる。その結果、歩留まりが高く、信頼性に優れたフリップチップ実装体を作製できる。
本発明によれば、狭ピッチ化が進む次世代半導体チップのフリップチップ実装に適用可能であるとともに、生産性や信頼性に優れたフリップチップ実装が要望される分野において有用である。
図1A〜Cは、本発明のフリップチップ実装方法の基本的メカニズムを示す工程断面図である。 図2A〜Eは、本発明の実施形態1におけるフリップチップ実装方法を説明する概略工程断面図である。 図3A〜Bは、本発明の実施形態1におけるはんだ樹脂組成物の供給方法を説明する平面図である。 図4A〜Bは、本発明の実施形態1におけるはんだ樹脂組成物の供給方法を説明する平面図である。 図5A〜Eは、本発明の実施形態2におけるフリップチップ実装方法を説明する概略工程断面図である。 図6A〜Eは、本発明の実施形態3におけるフリップチップ実装方法を説明する概略工程断面図である。 図7A〜Eは、本発明の実施形態3におけるフリップチップ実装方法を説明する概略工程断面図である。 図8A〜Cは、本発明の実施形態3におけるフリップチップ実装方法の変形例を説明する概略工程断面図である。 図9A〜Eは、本発明の実施形態4におけるフリップチップ実装方法を説明する概略工程断面図である。 図10A〜Bは、本発明の実施形態4におけるフリップチップ実装方法を説明する要部拡大断面図である。 図11は、本発明の各実施形態に用いられるフリップチップ実装装置の要部構成断面図である。

Claims (11)

  1. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の前記接続端子と前記半導体チップの前記電極端子とを電気的に接続するフリップチップ実装方法であって、
    前記回路基板と前記半導体チップを保持する保持工程と、
    前記回路基板の前記接続端子と前記半導体チップの前記電極端子を所定の間隔に保持して位置合わせする配置工程と、
    少なくとも前記回路基板又は前記半導体チップを、はんだ粉と樹脂からなるはんだ樹脂組成物が溶融する温度に加熱する加熱工程と、
    前記回路基板と前記半導体チップを保持した前記所定の間隔に、毛細管現象で前記はんだ樹脂組成物を前記半導体チップの少なくとも1つの端面方向から供給する供給工程と、
    前記はんだ樹脂組成物中の前記樹脂を硬化させる硬化工程とを含み、
    前記供給工程において、前記回路基板と前記半導体チップを保持した前記所定の間隔の間を、前記はんだ樹脂組成物中の溶融した前記はんだ粉を移動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続することを特徴とするフリップチップ実装方法。
  2. 前記供給工程において、少なくとも1方向から供給される前記はんだ樹脂組成物の樹脂成分は、前記1方向以外の方向から排出される請求項1に記載のフリップチップ実装方法。
  3. 前記供給工程において、前記半導体チップの少なくとも1つの端面方向から供給される前記はんだ樹脂組成物は、前記端面に沿って移動しながら供給される請求項1又は2に記載のフリップチップ実装方法。
  4. 前記保持工程において、前記回路基板及び前記半導体チップは吸引により保持される請求項1に記載のフリップチップ実装方法。
  5. 複数個の前記半導体チップを有し、前記保持工程において、複数個の前記半導体チップが同時に保持される請求項1に記載のフリップチップ実装方法。
  6. 前記はんだ樹脂組成物により前記接続端子と前記電極端子とを電気的に接続した後、
    さらに前記接続端子と前記電極端子との間に形成されたはんだ樹脂組成物中のはんだ粉が自己集合して形成されたはんだ層以外の樹脂成分を排出し、
    少なくとも前記回路基板又は前記半導体チップを、前記はんだ層は溶融せず第2の樹脂が溶融する温度に加熱し、
    前記回路基板と前記半導体チップを保持した前記所定の間隔に、毛細管現象で前記第2の樹脂を前記半導体チップの少なくとも1つの端面方向から供給し、
    前記第2の樹脂を硬化させる請求項1〜5のいずれかに記載のフリップチップ実装方法。
  7. 前記はんだ樹脂組成物の樹脂成分は、前記1つの端面方向以外の方向から排出される請求項6に記載のフリップチップ実装方法。
  8. 前記第2の樹脂を供給するに際し、
    少なくとも前記はんだ層の側面被覆する第1の絶縁性樹脂を供給する第1の工程と、
    前記第1の絶縁性樹脂は被覆し、前記回路基板と前記半導体チップの所定の間隔の間を充填する第2の絶縁性樹脂を供給する第2の工程とを含み、
    前記第2の樹脂が、前記第1の絶縁性樹脂と前記第2の絶縁性樹脂とからなる請求項7に記載のフリップチップ実装方法。
  9. 前記第1の工程の後、前記第1の絶縁性樹脂を仮硬化させる工程をさらに含む請求項8に記載のフリップチップ実装方法。
  10. 前記第1の絶縁性樹脂は、表面張力により、少なくとも前記はんだ層の側面に被覆される請求項8に記載のフリップチップ実装方法。
  11. 前記第1の絶縁性樹脂は、前記第2の絶縁性樹脂よりも弾性率の低い材料からなる請求項8に記載のフリップチップ実装方法。
JP2007516219A 2005-05-17 2006-03-30 フリップチップ実装方法 Expired - Fee Related JP4477062B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005143744 2005-05-17
JP2005143744 2005-05-17
PCT/JP2006/306688 WO2006123478A1 (ja) 2005-05-17 2006-03-30 フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体

Publications (2)

Publication Number Publication Date
JPWO2006123478A1 JPWO2006123478A1 (ja) 2008-12-25
JP4477062B2 true JP4477062B2 (ja) 2010-06-09

Family

ID=37431060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007516219A Expired - Fee Related JP4477062B2 (ja) 2005-05-17 2006-03-30 フリップチップ実装方法

Country Status (4)

Country Link
US (1) US7875496B2 (ja)
JP (1) JP4477062B2 (ja)
CN (1) CN101176200B (ja)
WO (1) WO2006123478A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098187A1 (ja) * 2005-03-15 2006-09-21 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
EP1865550A4 (en) * 2005-03-29 2012-07-11 Panasonic Corp FLIPCHIP APPLICATION METHOD AND METHOD FOR CONNECTING SUBSTRATES
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
EP1996002B1 (en) * 2006-03-16 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Bump forming method and bump forming apparatus
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8609462B2 (en) * 2011-10-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming 3DIC package
JP5912741B2 (ja) 2012-03-27 2016-04-27 日東電工株式会社 接合シート、電子部品およびその製造方法
KR101955335B1 (ko) * 2012-11-14 2019-03-07 삼성전자주식회사 스탬프 구조체 및 이를 이용한 전사 방법
US20140291834A1 (en) * 2013-03-27 2014-10-02 Micron Technology, Inc. Semiconductor devices and packages including conductive underfill material and related methods
JP6519407B2 (ja) * 2015-08-26 2019-05-29 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
CN107932418B (zh) * 2017-12-20 2024-09-17 深圳市创显光电有限公司 屏类板类产品辅助安装工具
JP7108492B2 (ja) * 2018-08-06 2022-07-28 株式会社ディスコ 保護部材形成装置
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法
US11961817B2 (en) * 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming a package structure
CN117464113B (zh) * 2023-12-27 2024-04-02 淄博美林电子有限公司 一种igbt模块的端子焊接方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260192A (ja) 1984-06-06 1985-12-23 富士電機株式会社 混成集積回路の製造方法
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH043443A (ja) 1990-04-19 1992-01-08 Mitsubishi Electric Corp 半導体装置の製造方法
EP1256387B1 (en) 1995-10-13 2009-02-18 Nordson Corporation Flip chip underfill system and method
JPH09212347A (ja) 1996-01-31 1997-08-15 Toshiba Corp アプリケーションソフトウェア開発方式
JP4108773B2 (ja) * 1996-02-22 2008-06-25 松下電器産業株式会社 Icチップの封止方法
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000299330A (ja) * 1999-04-14 2000-10-24 Matsushita Electric Ind Co Ltd ベアチップ実装基板、ベアチップ実装方法及びベアチップ実装装置
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
JP2002353763A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 圧電素子デバイスの製造方法
JP2003100810A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置とその製造方法
WO2004070827A1 (ja) * 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
JP4057457B2 (ja) * 2003-04-15 2008-03-05 株式会社ディスコ フリップチップボンダー

Also Published As

Publication number Publication date
US7875496B2 (en) 2011-01-25
JPWO2006123478A1 (ja) 2008-12-25
US20090203170A1 (en) 2009-08-13
CN101176200B (zh) 2010-11-03
CN101176200A (zh) 2008-05-07
WO2006123478A1 (ja) 2006-11-23

Similar Documents

Publication Publication Date Title
JP4477062B2 (ja) フリップチップ実装方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
KR101109221B1 (ko) 플립칩 실장방법 및 범프형성방법
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JPWO2006098268A1 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP5173214B2 (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JPWO2007099866A1 (ja) 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
US8297488B2 (en) Bump forming method using self-assembling resin and a wall surface
US7905011B2 (en) Bump forming method and bump forming apparatus
CN100563001C (zh) 安装体及其制造方法
CN103098191B (zh) 电子元器件安装体、电子元器件及基板
JP5569676B2 (ja) 電子部品の実装方法
JP5560713B2 (ja) 電子部品の実装方法等
JP4710513B2 (ja) フリップチップ実装方法および基板間接続方法
JP2008244277A (ja) 半導体装置及びその製造方法
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090901

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100310

R150 Certificate of patent or registration of utility model

Ref document number: 4477062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees