JPWO2006098268A1 - 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 - Google Patents
導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 Download PDFInfo
- Publication number
- JPWO2006098268A1 JPWO2006098268A1 JP2007508122A JP2007508122A JPWO2006098268A1 JP WO2006098268 A1 JPWO2006098268 A1 JP WO2006098268A1 JP 2007508122 A JP2007508122 A JP 2007508122A JP 2007508122 A JP2007508122 A JP 2007508122A JP WO2006098268 A1 JPWO2006098268 A1 JP WO2006098268A1
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electronic component
- electrode
- composition
- conductive particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
- H01L2224/11524—Self-assembly, e.g. self-agglomeration of the bump material in a fluid with special adaptation of the surface or of an auxiliary substrate, e.g. surface shape specially adapted for the self-assembly process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01009—Fluorine [F]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/087—Using a reactive gas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Abstract
Description
(1)バンプを形成した後、半導体チップを回路基板上に搭載し、はんだリフローによりバンプを介して電極間の接合を行う工程、および
(2)回路基板と半導体チップとの間にアンダーフィル樹脂を注入して半導体チップを回路基板に固定化する工程
が必要となり、コストアップの原因となっている。
(i)複数の電極a(「接続端子」とも呼ぶ)が設けられた第1電子部品、および、複数の電極b(「電極端子」とも呼ぶ)が設けられた第2電子部品を用意する工程、
(ii)電極aおよび電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉(または「はんだ粒子」)と対流添加剤と樹脂成分とを含んで成る組成物を、第2電子部品上に供給する工程、
(iv)電極aと電極bとが対向するように、組成物上に第1電子部品を配置する工程、ならびに
(v)組成物を加熱し、導電性粒子およびはんだ粉から電極aと電極bとを電気的に接続する接続体(「はんだ層」とも呼ぶ)を形成する工程
を含んで成るフリップチップ実装方法を提供する。
(i)複数の電極(または「電極端子」もしくは「接続端子」)が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)電極に導電性粒子を設ける工程、
(iii)電子部品の電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)組成物上に離型性カバー(または「蓋材」)を配置する工程、
(v)組成物を加熱し、導電性粒子およびはんだ粉から電極上にバンプを形成し、樹脂成分から電子部品と離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)離型性カバーを取り除く工程
を含んで成る。工程(vi)では、離型性カバーのみならず、樹脂層をも取り除いてもよい。
工程(iv)では、ランドと電極とがそれぞれ対向するように、離型性カバーを組成物上に配置し、
工程(v)では、導電性粒子およびはんだ粉からランドと電極とを接続するバンプを形成し、また
工程(vi)では、バンプにランドを残した状態で離型性カバーおよび離型剤層を取り除くことを行う。なお、工程(i)で用意される離型性カバーに形成されている離型剤層の厚さをランドの厚さよりも大きくしてもよい。
2 第2電子部品の電極b(例えば電極端子)
3,3a,3b,23 導電性粒子
4,24 はんだ粉
4a 溶融はんだ粉
4b,24b 溶融はんだ
5,25 樹脂成分
6,26 組成物(樹脂組成物)
7 第1電子部品の電極a(例えば接続端子)
8 第1電子部品(例えば半導体チップ)
9,28 対流添加剤に起因して生じたガス
10 接続体(はんだ層)
21 電子部品
22 電極
29 樹脂層
30,45,55 バンプ
31,43,53 離型剤層
27,41,51 離型性カバー
42,52 ランド
44,54 バンプの頂部を成す突出部
図1は、本発明の実施形態1に係るフリップチップ実装方法の工程を示した工程断面図である。
以下に、図3を参照して、本発明の実施形態2に係るフリップチップ実装体について説明する。
以下に、図4を参照して、本発明の実施形態3に係るバンプ形成方法ついて説明する。図4は、本発明の実施形態3に係るバンプ形成方法の工程を示した断面図である。
以下にて、図5を参照して、本発明の実施形態4におけるバンプ形成方法について説明する。なお、図4と同じ構成要素には同じ符号を付して説明する。図5は、本発明の実施形態4に係るバンプ形成方法の工程を示した断面図である。
以下に、図6〜図8を用いて、本発明の実施形態5に係るバンプ形成方法について説明する。なお、図4と同様の構成要素には同一の符号を付している。
第1の態様:第1電子部品と第2電子部品とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極aが設けられた第1電子部品、および、複数の電極bが設けられた第2電子部品を用意する工程、
(ii)前記電極aおよび前記電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を、前記第2電子部品上に供給する工程、
(iv)前記電極aと前記電極bとが対向するように、前記組成物上に前記第1電子部品を配置する工程、ならびに
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極aと前記電極bとを電気的に接続する接続体を形成する工程
を含んで成るフリップチップ実装方法。
第2の態様:上記第1の態様において、前記工程(v)では、前記樹脂成分を硬化させて前記第1電子部品と前記第2電子部品とを相互に接着する樹脂層を形成することを特徴とするフリップチップ実装方法。
第3の態様:上記第1または2の態様において、前記工程(i)で用意する前記第1電子部品が半導体チップであり、また、前記工程(i)で用意する前記第2電子部品が回路基板であることを特徴とするフリップチップ実装方法。
第4の態様:上記第1〜3の態様のいずれかにおいて、前記工程(ii)で設けられる前記導電性粒子が、金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることを特徴とするフリップチップ実装方法。
第5の態様:上記第1〜4の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とするフリップチップ実装方法。
第6の態様:上記第1〜5の態様のいずれかにおいて、前記工程(iii)で供給される前記組成物に含まれる前記対流添加剤が、前記樹脂成分の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴とするフリップチップ実装方法。
第7の態様:上記第1〜6の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物に含まれる前記対流添加剤が、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることを特徴とするフリップチップ実装方法。
第8の態様:上記第1〜7の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とするフリップチップ実装方法。
第9の態様:上記第1〜8の態様のいずれかのフリップチップ実装方法から得られるフリップチップ実装体であって、第1電子部品の複数の電極aと第2電子部品の複数の電極bとが相互に電気的に接続されたフリップチップ実装体。
第10の態様:上記第9の態様において、前記第1電子部品が半導体チップであり、前記第2電子部品が回路基板であることを特徴とするフリップチップ実装体。
第11の態様:電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)前記電極に導電性粒子を設ける工程、
(iii)前記電子部品の前記電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)前記組成物上に離型性カバーを配置する工程、
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極上にバンプを形成し、前記樹脂成分から前記電子部品と前記離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。
第12の態様:上記第11の態様において、前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層をも取り除くことを特徴とするバンプ形成方法。
第13の態様:上記第11または12の態様において、前記工程(i)で用意する前記離型性カバーが、
シリコン樹脂、フッ素樹脂およびポリプロピレン樹脂から成る群から選択される少なくとも1種以上の樹脂から形成されている板状物、または、
シリコンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることを特徴とするバンプ形成方法。
第14の態様:上記第11〜13の態様のいずれかにおいて、前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記電子部品の面Aに離型剤層を形成する工程を更に含んで成り、
前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層および前記離型剤層をも取り除くことを特徴とするバンプ形成方法。
第15の態様:上記第11〜13の態様のいずれかにおいて、前記工程(i)で用意する前記離型性カバーの面Bには、前記電子部品の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
前記工程(iv)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
前記工程(v)では、前記導電性粒子および前記はんだ粉から前記ランドと前記電極とを接続するバンプを形成し、また
前記工程(vi)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除く、
ことを特徴とするバンプ形成方法。
第16の態様:上記第15の態様において、前記工程(i)で用意される前記離型性カバーに形成される前記離型剤層の厚さが、前記ランドの厚さより大きいことを特徴とするバンプ形成方法。
第17の態様:上記第11〜16の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とするバンプ形成方法。
第18の態様:上記第11〜17の態様のいずれかにおいて、前記工程(iii)で用いる前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とするバンプ形成方法。
第19の態様:上記第11〜18の態様のいずれかにおいて、前記工程(i)で用意する前記電子部品が、半導体チップまたは回路基板であることを特徴とするバンプ形成方法。
第20の態様:上記第11〜19の態様のいずれかのバンプ形成方法から得られるバンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体。
関連出願の相互参照
(1)バンプを形成した後、半導体チップを回路基板上に搭載し、はんだリフローによりバンプを介して電極間の接合を行う工程、および
(2)回路基板と半導体チップとの間にアンダーフィル樹脂を注入して半導体チップを回路基板に固定化する工程
が必要となり、コストアップの原因となっている。
(i)複数の電極a(「接続端子」とも呼ぶ)が設けられた第1電子部品、および、複数の電極b(「電極端子」とも呼ぶ)が設けられた第2電子部品を用意する工程、
(ii)電極aおよび電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉(または「はんだ粒子」)と対流添加剤と樹脂成分とを含んで成る組成物を、第2電子部品上に供給する工程、
(iv)電極aと電極bとが対向するように、組成物上に第1電子部品を配置する工程、ならびに
(v)組成物を加熱し、導電性粒子およびはんだ粉から電極aと電極bとを電気的に接続する接続体(「はんだ層」とも呼ぶ)を形成する工程
を含んで成るフリップチップ実装方法を提供する。
(i)複数の電極(または「電極端子」もしくは「接続端子」)が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)電極に導電性粒子を設ける工程、
(iii)電子部品の電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)組成物上に離型性カバー(または「蓋材」)を配置する工程、
(v)組成物を加熱し、導電性粒子およびはんだ粉から電極上にバンプを形成し、樹脂成分から電子部品と離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)離型性カバーを取り除く工程
を含んで成る。工程(vi)では、離型性カバーのみならず、樹脂層をも取り除いてもよい。
工程(iv)では、ランドと電極とがそれぞれ対向するように、離型性カバーを組成物上に配置し、
工程(v)では、導電性粒子およびはんだ粉からランドと電極とを接続するバンプを形成し、また
工程(vi)では、バンプにランドを残した状態で離型性カバーおよび離型剤層を取り除くことを行う。なお、工程(i)で用意される離型性カバーに形成されている離型剤層の厚さをランドの厚さよりも大きくしてもよい。
図1は、本発明の実施形態1に係るフリップチップ実装方法の工程を示した工程断面図である。
以下に、図3を参照して、本発明の実施形態2に係るフリップチップ実装体について説明する。
以下に、図4を参照して、本発明の実施形態3に係るバンプ形成方法ついて説明する。図4は、本発明の実施形態3に係るバンプ形成方法の工程を示した断面図である。
以下にて、図5を参照して、本発明の実施形態4におけるバンプ形成方法について説明する。なお、図4と同じ構成要素には同じ符号を付して説明する。図5は、本発明の実施形態4に係るバンプ形成方法の工程を示した断面図である。
以下に、図6〜図8を用いて、本発明の実施形態5に係るバンプ形成方法について説明する。なお、図4と同様の構成要素には同一の符号を付している。
第1の態様:第1電子部品と第2電子部品とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極aが設けられた第1電子部品、および、複数の電極bが設けられた第2電子部品を用意する工程、
(ii)前記電極aおよび前記電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を、前記第2電子部品上に供給する工程、
(iv)前記電極aと前記電極bとが対向するように、前記組成物上に前記第1電子部品を配置する工程、ならびに
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極aと前記電極bとを電気的に接続する接続体を形成する工程
を含んで成るフリップチップ実装方法。
第2の態様:上記第1の態様において、前記工程(v)では、前記樹脂成分を硬化させて前記第1電子部品と前記第2電子部品とを相互に接着する樹脂層を形成することを特徴とするフリップチップ実装方法。
第3の態様:上記第1または2の態様において、前記工程(i)で用意する前記第1電子部品が半導体チップであり、また、前記工程(i)で用意する前記第2電子部品が回路基板であることを特徴とするフリップチップ実装方法。
第4の態様:上記第1〜3の態様のいずれかにおいて、前記工程(ii)で設けられる前記導電性粒子が、金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることを特徴とするフリップチップ実装方法。
第5の態様:上記第1〜4の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とするフリップチップ実装方法。
第6の態様:上記第1〜5の態様のいずれかにおいて、前記工程(iii)で供給される前記組成物に含まれる前記対流添加剤が、前記樹脂成分の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴とするフリップチップ実装方法。
第7の態様:上記第1〜6の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物に含まれる前記対流添加剤が、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることを特徴とするフリップチップ実装方法。
第8の態様:上記第1〜7の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とするフリップチップ実装方法。
第9の態様:上記第1〜8の態様のいずれかのフリップチップ実装方法から得られるフリップチップ実装体であって、第1電子部品の複数の電極aと第2電子部品の複数の電極bとが相互に電気的に接続されたフリップチップ実装体。
第10の態様:上記第9の態様において、前記第1電子部品が半導体チップであり、前記第2電子部品が回路基板であることを特徴とするフリップチップ実装体。
第11の態様:電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)前記電極に導電性粒子を設ける工程、
(iii)前記電子部品の前記電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)前記組成物上に離型性カバーを配置する工程、
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極上にバンプを形成し、前記樹脂成分から前記電子部品と前記離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。
第12の態様:上記第11の態様において、前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層をも取り除くことを特徴とするバンプ形成方法。
第13の態様:上記第11または12の態様において、前記工程(i)で用意する前記離型性カバーが、
シリコン樹脂、フッ素樹脂およびポリプロピレン樹脂から成る群から選択される少なくとも1種以上の樹脂から形成されている板状物、または、
シリコンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることを特徴とするバンプ形成方法。
第14の態様:上記第11〜13の態様のいずれかにおいて、前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記電子部品の面Aに離型剤層を形成する工程を更に含んで成り、
前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層および前記離型剤層をも取り除くことを特徴とするバンプ形成方法。
第15の態様:上記第11〜13の態様のいずれかにおいて、前記工程(i)で用意する前記離型性カバーの面Bには、前記電子部品の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
前記工程(iv)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
前記工程(v)では、前記導電性粒子および前記はんだ粉から前記ランドと前記電極とを接続するバンプを形成し、また
前記工程(vi)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除く、
ことを特徴とするバンプ形成方法。
第16の態様:上記第15の態様において、前記工程(i)で用意される前記離型性カバーに形成される前記離型剤層の厚さが、前記ランドの厚さより大きいことを特徴とするバンプ形成方法。
第17の態様:上記第11〜16の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とするバンプ形成方法。
第18の態様:上記第11〜17の態様のいずれかにおいて、前記工程(iii)で用いる前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とするバンプ形成方法。
第19の態様:上記第11〜18の態様のいずれかにおいて、前記工程(i)で用意する前記電子部品が、半導体チップまたは回路基板であることを特徴とするバンプ形成方法。
第20の態様:上記第11〜19の態様のいずれかのバンプ形成方法から得られるバンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体。
2 第2電子部品の電極b(例えば電極端子)
3,3a,3b,23 導電性粒子
4,24 はんだ粉
4a 溶融はんだ粉
4b,24b 溶融はんだ
5,25 樹脂成分
6,26 組成物(樹脂組成物)
7 第1電子部品の電極a(例えば接続端子)
8 第1電子部品(例えば半導体チップ)
9,28 対流添加剤に起因して生じたガス
10 接続体(はんだ層)
21 電子部品
22 電極
29 樹脂層
30,45,55 バンプ
31,43,53 離型剤層
27,41,51 離型性カバー
42,52 ランド
44,54 バンプの頂部を成す突出部
Claims (20)
- 第1電子部品と第2電子部品とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極aが設けられた第1電子部品、および、複数の電極bが設けられた第2電子部品を用意する工程、
(ii)前記電極aおよび前記電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を、前記第2電子部品上に供給する工程、
(iv)前記電極aと前記電極bとが対向するように、前記組成物上に前記第1電子部品を配置する工程、ならびに
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極aと前記電極bとを電気的に接続する接続体を形成する工程
を含んで成るフリップチップ実装方法。 - 前記工程(v)では、前記樹脂成分を硬化させて前記第1電子部品と前記第2電子部品とを相互に接着する樹脂層を形成することを特徴とする、請求項1に記載のフリップチップ実装方法。
- 前記工程(i)で用意する前記第1電子部品が半導体チップであり、また、前記工程(i)で用意する前記第2電子部品が回路基板であることを特徴とする、請求項1に記載のフリップチップ実装方法。
- 前記工程(ii)で設けられる前記導電性粒子が、金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることを特徴とする、請求項1に記載のフリップチップ実装方法。
- 前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とする、請求項1に記載のフリップチップ実装方法。
- 前記工程(iii)で供給される前記組成物に含まれる前記対流添加剤が、前記樹脂成分の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴とする、請求項1に記載のフリップチップ実装方法。
- 前記工程(iii)で供給する前記組成物に含まれる前記対流添加剤が、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることを特徴とする、請求項1に記載のフリップチップ実装方法。
- 前記工程(iii)で供給する前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とする、請求項1に記載のフリップチップ実装方法。
- 請求項1に記載のフリップチップ実装方法から得られるフリップチップ実装体であって、第1電子部品の複数の電極aと第2電子部品の複数の電極bとが相互に電気的に接続されたフリップチップ実装体。
- 前記第1電子部品が半導体チップであり、前記第2電子部品が回路基板であることを特徴とする、請求項9に記載のフリップチップ実装体。
- 電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)前記電極に導電性粒子を設ける工程、
(iii)前記電子部品の前記電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)前記組成物上に離型性カバーを配置する工程、
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極上にバンプを形成し、前記樹脂成分から前記電子部品と前記離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。 - 前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層をも取り除くことを特徴とする、請求項11に記載のバンプ形成方法。
- 前記工程(i)で用意する前記離型性カバーが、
シリコン樹脂、フッ素樹脂およびポリプロピレン樹脂から成る群から選択される少なくとも1種以上の樹脂から形成されている板状物、または、
シリコンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることを特徴とする、請求項11に記載のバンプ形成方法。 - 前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記電子部品の面Aに離型剤層を形成する工程を更に含んで成り、
前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層および前記離型剤層をも取り除くことを特徴とする、請求項11に記載のバンプ形成方法。 - 前記工程(i)で用意する前記離型性カバーの面Bには、前記電子部品の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
前記工程(iv)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
前記工程(v)では、前記導電性粒子および前記はんだ粉から前記ランドと前記電極とを接続するバンプを形成し、また
前記工程(vi)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除く、
ことを特徴とする、請求項11に記載のバンプ形成方法。 - 前記工程(i)で用意される前記離型性カバーに形成される前記離型剤層の厚さが、前記ランドの厚さより大きいことを特徴とする、請求項15に記載のバンプ形成方法。
- 前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とする、請求項11に記載のバンプ形成方法。
- 前記工程(iii)で用いる前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とする、請求項11に記載のバンプ形成方法。
- 前記工程(i)で用意する前記電子部品が、半導体チップまたは回路基板であることを特徴とする、請求項11に記載のバンプ形成方法。
- 請求項11に記載のバンプ形成方法から得られるバンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074595 | 2005-03-16 | ||
JP2005074595 | 2005-03-16 | ||
PCT/JP2006/304891 WO2006098268A1 (ja) | 2005-03-16 | 2006-03-13 | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006098268A1 true JPWO2006098268A1 (ja) | 2008-08-21 |
JP4402717B2 JP4402717B2 (ja) | 2010-01-20 |
Family
ID=36991610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007508122A Active JP4402717B2 (ja) | 2005-03-16 | 2006-03-13 | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7726545B2 (ja) |
JP (1) | JP4402717B2 (ja) |
CN (1) | CN100533701C (ja) |
WO (1) | WO2006098268A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080160309A1 (en) * | 2005-02-09 | 2008-07-03 | Takashi Kubota | Electrically Conductive Fine Particles, Anisotropic Electrically Conductive Material, and Electrically Conductive Connection Method |
CN101156236B (zh) * | 2005-04-06 | 2011-11-16 | 松下电器产业株式会社 | 倒装片安装方法及凸块形成方法 |
US20090085227A1 (en) * | 2005-05-17 | 2009-04-02 | Matsushita Electric Industrial Co., Ltd. | Flip-chip mounting body and flip-chip mounting method |
US7537961B2 (en) * | 2006-03-17 | 2009-05-26 | Panasonic Corporation | Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same |
WO2007122868A1 (ja) * | 2006-03-28 | 2007-11-01 | Matsushita Electric Industrial Co., Ltd. | バンプ形成方法およびバンプ形成装置 |
JP4882718B2 (ja) * | 2006-12-14 | 2012-02-22 | 富士通株式会社 | 接続構造体とその製造方法および半導体装置とその製造方法 |
US8887383B2 (en) | 2006-12-18 | 2014-11-18 | Panasonic Corporation | Electrode structure and method for forming bump |
US20090057378A1 (en) * | 2007-08-27 | 2009-03-05 | Chi-Won Hwang | In-situ chip attachment using self-organizing solder |
WO2009044695A1 (ja) * | 2007-10-05 | 2009-04-09 | Nec Corporation | 電子部品の実装方法等 |
JP4816750B2 (ja) * | 2009-03-13 | 2011-11-16 | 住友電気工業株式会社 | プリント配線基板の接続方法 |
JP5168221B2 (ja) * | 2009-04-21 | 2013-03-21 | 日本電気株式会社 | 半導体装置製造方法 |
JP5069725B2 (ja) * | 2009-07-10 | 2012-11-07 | パナソニック株式会社 | 熱硬化性樹脂組成物及び回路基板 |
JP5375708B2 (ja) * | 2010-03-29 | 2013-12-25 | パナソニック株式会社 | 半導体装置の製造方法 |
US8939347B2 (en) | 2010-04-28 | 2015-01-27 | Intel Corporation | Magnetic intermetallic compound interconnect |
US9847308B2 (en) | 2010-04-28 | 2017-12-19 | Intel Corporation | Magnetic intermetallic compound interconnect |
US20110278351A1 (en) * | 2010-05-11 | 2011-11-17 | Aleksandar Aleksov | Magnetic particle attachment material |
US8434668B2 (en) | 2010-05-12 | 2013-05-07 | Intel Corporation | Magnetic attachment structure |
US8313958B2 (en) | 2010-05-12 | 2012-11-20 | Intel Corporation | Magnetic microelectronic device attachment |
US8609532B2 (en) | 2010-05-26 | 2013-12-17 | Intel Corporation | Magnetically sintered conductive via |
JP5540916B2 (ja) * | 2010-06-15 | 2014-07-02 | デクセリアルズ株式会社 | 接続構造体の製造方法 |
TWI430426B (zh) * | 2010-10-19 | 2014-03-11 | Univ Nat Chiao Tung | 使用共用傳導層傳送晶片間多重信號之系統 |
KR101711499B1 (ko) * | 2010-10-20 | 2017-03-13 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
KR101530528B1 (ko) | 2010-11-08 | 2015-06-22 | 파나소닉 주식회사 | 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재 |
JP5587804B2 (ja) * | 2011-01-21 | 2014-09-10 | 日本特殊陶業株式会社 | 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法 |
EP2796834A1 (en) | 2013-04-23 | 2014-10-29 | Thomson Licensing | Radio frequency identification system |
JP6069143B2 (ja) * | 2013-09-11 | 2017-02-01 | デクセリアルズ株式会社 | アンダーフィル材、及びこれを用いた半導体装置の製造方法 |
KR20170035909A (ko) * | 2014-06-19 | 2017-03-31 | 알파 어셈블리 솔루션스 인크. | 가공되는 잔류 솔더 페이스트 기술 |
US20180038578A1 (en) * | 2015-02-24 | 2018-02-08 | Teddykorea Co., Ltd. | Flexible lighting panel |
US10160066B2 (en) * | 2016-11-01 | 2018-12-25 | GM Global Technology Operations LLC | Methods and systems for reinforced adhesive bonding using solder elements and flux |
US10980160B2 (en) * | 2018-09-26 | 2021-04-13 | Canon Kabushiki Kaisha | Image pickup module, method for manufacturing image pickup module, and electronic device |
CN113130457A (zh) * | 2019-12-31 | 2021-07-16 | Tcl集团股份有限公司 | 光源板及其制备方法和显示器 |
US10777483B1 (en) * | 2020-02-28 | 2020-09-15 | Arieca Inc. | Method, apparatus, and assembly for thermally connecting layers |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3839727A (en) * | 1973-06-25 | 1974-10-01 | Ibm | Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound |
JPH0747233B2 (ja) * | 1987-09-14 | 1995-05-24 | 古河電気工業株式会社 | 半田析出用組成物および半田析出方法 |
JPH02251145A (ja) | 1989-03-24 | 1990-10-08 | Citizen Watch Co Ltd | 突起電極形成方法 |
JPH06125169A (ja) | 1992-10-13 | 1994-05-06 | Fujitsu Ltd | 予備はんだ法 |
JP3537871B2 (ja) | 1993-07-05 | 2004-06-14 | 昭和電工株式会社 | はんだコートおよびその形成方法 |
US6271110B1 (en) * | 1994-01-20 | 2001-08-07 | Fujitsu Limited | Bump-forming method using two plates and electronic device |
DE4432774C2 (de) * | 1994-09-15 | 2000-04-06 | Fraunhofer Ges Forschung | Verfahren zur Herstellung meniskusförmiger Lotbumps |
US5429293A (en) * | 1994-12-19 | 1995-07-04 | Motorola, Inc. | Soldering process |
JPH0927516A (ja) | 1995-07-12 | 1997-01-28 | Nippondenso Co Ltd | 電子部品の接続構造 |
US6448169B1 (en) * | 1995-12-21 | 2002-09-10 | International Business Machines Corporation | Apparatus and method for use in manufacturing semiconductor devices |
US6609652B2 (en) * | 1997-05-27 | 2003-08-26 | Spheretek, Llc | Ball bumping substrates, particuarly wafers |
JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
JPH11186334A (ja) | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体実装装置及びその製造方法及び異方性導電材料 |
JP3996276B2 (ja) | 1998-09-22 | 2007-10-24 | ハリマ化成株式会社 | ソルダペースト及びその製造方法並びにはんだプリコート方法 |
JP3565047B2 (ja) * | 1998-10-07 | 2004-09-15 | 松下電器産業株式会社 | 半田バンプの形成方法および半田バンプの実装方法 |
US6523736B1 (en) * | 1998-12-11 | 2003-02-25 | Micron Technology, Inc. | Methods and apparatus for forming solder balls |
US6225206B1 (en) * | 1999-05-10 | 2001-05-01 | International Business Machines Corporation | Flip chip C4 extension structure and process |
JP2000332055A (ja) | 1999-05-17 | 2000-11-30 | Sony Corp | フリップチップ実装構造及び実装方法 |
US6295730B1 (en) * | 1999-09-02 | 2001-10-02 | Micron Technology, Inc. | Method and apparatus for forming metal contacts on a substrate |
US6187450B1 (en) * | 1999-10-21 | 2001-02-13 | General Electric Company | Tip cap hole brazing and oxidation resistant alloy therefor |
US6402013B2 (en) * | 1999-12-03 | 2002-06-11 | Senju Metal Industry Co., Ltd | Thermosetting soldering flux and soldering process |
JP3423930B2 (ja) * | 1999-12-27 | 2003-07-07 | 富士通株式会社 | バンプ形成方法、電子部品、および半田ペースト |
JP2001329048A (ja) | 2000-03-15 | 2001-11-27 | Harima Chem Inc | 封止充填剤用液状エポキシ樹脂組成物 |
JP2002026070A (ja) | 2000-07-04 | 2002-01-25 | Toshiba Corp | 半導体装置およびその製造方法 |
US6348401B1 (en) * | 2000-11-10 | 2002-02-19 | Siliconware Precision Industries Co., Ltd. | Method of fabricating solder bumps with high coplanarity for flip-chip application |
JP4502496B2 (ja) * | 2000-11-16 | 2010-07-14 | 富士通株式会社 | Bga実装時におけるはんだ形状評価方法及びbga実装時におけるはんだ形状評価装置及びbga実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体 |
JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
US6933221B1 (en) * | 2002-06-24 | 2005-08-23 | Micron Technology, Inc. | Method for underfilling semiconductor components using no flow underfill |
US6846735B1 (en) * | 2002-09-05 | 2005-01-25 | Bridge Semiconductor Corporation | Compliant test probe with jagged contact surface |
TWI244129B (en) * | 2002-10-25 | 2005-11-21 | Via Tech Inc | Bonding column process |
JP3769688B2 (ja) * | 2003-02-05 | 2006-04-26 | 独立行政法人科学技術振興機構 | 端子間の接続方法及び半導体装置の実装方法 |
WO2004070827A1 (ja) | 2003-02-05 | 2004-08-19 | Senju Metal Industry Co., Ltd. | 端子間の接続方法及び半導体装置の実装方法 |
JP2004274000A (ja) * | 2003-03-12 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半田付け方法 |
US8042727B2 (en) * | 2004-03-30 | 2011-10-25 | Tamura Corporation | Heater, reflow apparatus, and solder bump forming method and apparatus |
US20060108402A1 (en) * | 2004-11-19 | 2006-05-25 | Tessera, Inc. | Solder ball formation and transfer method |
KR100958554B1 (ko) * | 2004-12-20 | 2010-05-17 | 센주긴조쿠고교 가부시키가이샤 | 땜납 프리코트 방법 및 전자기기용 워크 |
WO2006103948A1 (ja) * | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法およびバンプ形成方法 |
US7537961B2 (en) * | 2006-03-17 | 2009-05-26 | Panasonic Corporation | Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same |
-
2006
- 2006-03-13 US US11/886,311 patent/US7726545B2/en active Active
- 2006-03-13 WO PCT/JP2006/304891 patent/WO2006098268A1/ja active Application Filing
- 2006-03-13 JP JP2007508122A patent/JP4402717B2/ja active Active
- 2006-03-13 CN CNB2006800084547A patent/CN100533701C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080165518A1 (en) | 2008-07-10 |
WO2006098268A1 (ja) | 2006-09-21 |
CN101142667A (zh) | 2008-03-12 |
US7726545B2 (en) | 2010-06-01 |
JP4402717B2 (ja) | 2010-01-20 |
CN100533701C (zh) | 2009-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4402717B2 (ja) | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 | |
JP4402716B2 (ja) | 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法 | |
JP3955302B2 (ja) | フリップチップ実装体の製造方法 | |
JP4227659B2 (ja) | フリップチップ実装方法及びバンプ形成方法 | |
JP4402718B2 (ja) | フリップチップ実装方法 | |
US7611040B2 (en) | Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition | |
US7638883B2 (en) | Flip chip mounting method and bump forming method | |
US7820021B2 (en) | Flip chip mounting method and method for connecting substrates | |
US7875496B2 (en) | Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body | |
JP4401411B2 (ja) | 半導体チップを備えた実装体およびその製造方法 | |
WO2006064831A1 (ja) | フリップチップ実装用樹脂組成物およびバンプ形成用樹脂組成物 | |
JP4702271B2 (ja) | 導電性バンプの形成方法 | |
JP4129837B2 (ja) | 実装構造体の製造方法 | |
US20220319954A1 (en) | Package heat dissipation | |
JP2007095763A (ja) | フリップチップ実装方法および基板間接続方法 | |
JP4543899B2 (ja) | フリップチップ実装方法およびフリップチップ実装装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090828 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4402717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |