JPWO2006098268A1 - 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 - Google Patents

導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 Download PDF

Info

Publication number
JPWO2006098268A1
JPWO2006098268A1 JP2007508122A JP2007508122A JPWO2006098268A1 JP WO2006098268 A1 JPWO2006098268 A1 JP WO2006098268A1 JP 2007508122 A JP2007508122 A JP 2007508122A JP 2007508122 A JP2007508122 A JP 2007508122A JP WO2006098268 A1 JPWO2006098268 A1 JP WO2006098268A1
Authority
JP
Japan
Prior art keywords
resin
electronic component
electrode
composition
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007508122A
Other languages
English (en)
Other versions
JP4402717B2 (ja
Inventor
貴志 一柳
貴志 一柳
中谷 誠一
誠一 中谷
靖治 辛島
靖治 辛島
佳宏 冨田
佳宏 冨田
平野 浩一
浩一 平野
藤井 俊夫
俊夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006098268A1 publication Critical patent/JPWO2006098268A1/ja
Application granted granted Critical
Publication of JP4402717B2 publication Critical patent/JP4402717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11524Self-assembly, e.g. self-agglomeration of the bump material in a fluid with special adaptation of the surface or of an auxiliary substrate, e.g. surface shape specially adapted for the self-assembly process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83886Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01009Fluorine [F]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/083Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/087Using a reactive gas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Abstract

電子回路の高密度化に対応し、生産性に優れたフリップチップ実装方法またはバンプ形成方法を提供する。電極(2)に導電性粒子(3)が固着された電子部品(1)上に、はんだ粉(4)と対流添加剤と樹脂成分(5)とを含んで成る組成物(6)を供する。はんだ粉(4)が溶融する温度にまで組成物(6)を加熱し、対流添加剤の沸騰または分解に起因したガスによって、組成物の内部に対流を発生させる。対流が発生すると、はんだ粉(4)が流動化して組成物内で自由に動くことができるようになる。その結果、導電性粒子(3)を核としてその周囲に、溶融したはんだ粉(4b)が自己集合および成長し、接続体またはバンプが形成される。

Description

本発明は、回路基板等の電子部品に半導体チップ等の別の電子部品を実装する方法、および、回路基板または半導体チップ等の電子部品の電極にバンプを形成する方法に関する。
近年、急速に普及が拡大している携帯電話やノートパソコン、PDAまたはデジタルビデオカメラ等に代表される電子機器では、小型化・薄型化・軽量化が進んでいる。また、高性能化または多機能化に対する要求も高まっているため、半導体デバイスおよび回路部品が超小型化になり、これら電子部品の実装技術が向上しており、電子回路の高密度化が飛躍的に進展している。
電子回路の高密度化に必要な技術は、半導体集積回路(LSI)の高密度実装技術である。LSIチップの接続電極(単に「電極」ともいう)の多ピン化および狭ピッチ化が急速に進展しているため、半導体パッケージ技術としては、ベアチップのフリップチップ実装によるCSP(チップサイズパッケージ)および外部端子へのPPGA、BGA実装が一般化している。そのため、搭載ICの高速化や小型化および入出力端子数の増加に対応できる新たな実装技術が求められている。
フリップチップ実装に際しては、まず、半導体チップに複数の電極パッドを形成し、その電極パッドに対してはんだやAu等の材料でバンプを形成する。次いで、その半導体チップのバンプを回路基板上に形成された複数の電極に対向させて配置することによって、バンプと電極とを電気的に接合する。その後、半導体チップと回路基板との間に樹脂材料を充填(アンダーフィル)して、半導体チップと回路基板との電気的接合および機械的接合を向上させている。
ここで、電極数が5,000個を超えるような次世代LSIを回路基板に実装するには、100μm以下の狭ピッチに対応したバンプを形成しなければならないが、現在のはんだバンプ形成技術では、かかる狭ピッチ化に対応するのが困難である。
また、電極数に応じて多数のバンプを形成しなければならず、低コスト化のためには、チップあたりの実装タクトを短縮して生産性を上げる必要がある。
従来のバンプ形成技術としては、めっき法やスクリーン印刷法などもあるが、めっき法は狭ピッチ化には適するものの、その工程が複雑であるので生産性の点で問題がある。また、スクリーン印刷法は、生産性の点では優れているものの、マスクを用いるので狭ピッチ化に適していない。
このような現況の中、近年、LSIチップや回路基板の電極上に、はんだバンプを選択的に形成する技術が幾つか提案されている。かかる技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるため、生産性に優れており、次世代LSIの実装に適した技術として注目されている。
その技術の一例が、例えば特許文献1に記載されている。簡単に説明すると、まず、はんだ粉末とフラックスとの混合物から成るソルダーペーストを、表面酸化が進んだ電極が形成されている回路基板の全面に塗布し、その後、回路基板の加熱を実施する。これによって、はんだ粉末を溶融させ、隣接する電極間で短絡を生じさせずに、電極上にはんだ層を選択的に形成している。
別の例は、特許文献2または非特許文献1等に記載されている。簡単に説明すると、まず、有機酸鉛塩と金属錫とを主成分とするペースト状組成物(化学反応析出型はんだ)を、電極が形成されている回路基板の全面に塗布し、その後、回路基板の加熱を実施する。これによって、PbとSnとの置換反応を起こさせ、Pb/Sn合金を回路基板の電極上に選択的に析出させている。
更に、例えば特許文献3に記載されている方法も存在する。かかる方法は、まず、表面に電極が形成された回路基板を薬剤に浸して電極の表面にのみ粘着性皮膜を形成する。次いで、その粘着性皮膜にはんだ粉末を接着させることによって、電極上にバンプを選択的に形成している。
しかしながら、上記の方法はいずれも半導体チップの電極パッド上または回路基板の電極上にバンプを形成しているため、通常のフリップチップ実装では、
(1)バンプを形成した後、半導体チップを回路基板上に搭載し、はんだリフローによりバンプを介して電極間の接合を行う工程、および
(2)回路基板と半導体チップとの間にアンダーフィル樹脂を注入して半導体チップを回路基板に固定化する工程
が必要となり、コストアップの原因となっている。
従って、最近では、例えば特許文献4に記載されているように、半導体チップの突起電極と回路基板上の電極との間に、導電性粒子を含有する異方性導電材料から成るフィルムを挟んで加熱・加圧し、それによって所定の導通部分のみを電気的に接合する方法が提案されている。
あるいは、例えば特許文献5に記載されているように、熱硬化樹脂および導電性粒子から成る導電性接着剤を、半導体チップと回路基板との間に供給し、半導体チップを加圧すると共にその導電性接着剤を加熱する方法が提案されている。この方法では、溶融した導電性粒子を半導体チップの電極と回路基板の電極との間に集合させて電極同士を電気的に接続できると同時に、半導体チップと回路基板とを相互に接合できるようになっている。
特開2000−94179号公報 特開平1−157796号公報 特開平7−74459号公報 特開2000−332055号公報 特開2004−260131号公報 エレクトロニクス実装技術、2000年9月号、38頁〜45頁
しかしながら、回路基板と半導体チップとの間に介在させた樹脂を加圧・加熱して、溶融したはんだ粉を半導体チップの電極と回路基板の電極との間に自動的に集合させる場合、基板上に塗布された導電性接着剤は、一般的に、その加熱段階にて高分子化が進行して徐々に粘度を増す。粘度が増すと、溶融した導電性粒子の流動化が阻害されてしまい、一部の導電性粒子が電極パッド間以外の領域に残存し得る。その結果、電極間の絶縁性が低下するという問題が懸念される。
本発明は、上記事情に鑑みて為されたものである。つまり、本発明の課題は、短絡が抑えられ接続信頼性の点で好ましいフリップチップ実装方法およびバンプ形成方法を提供することである。
上記課題を解決するため、本発明は、第1電子部品と第2電子部品とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極a(「接続端子」とも呼ぶ)が設けられた第1電子部品、および、複数の電極b(「電極端子」とも呼ぶ)が設けられた第2電子部品を用意する工程、
(ii)電極aおよび電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉(または「はんだ粒子」)と対流添加剤と樹脂成分とを含んで成る組成物を、第2電子部品上に供給する工程、
(iv)電極aと電極bとが対向するように、組成物上に第1電子部品を配置する工程、ならびに
(v)組成物を加熱し、導電性粒子およびはんだ粉から電極aと電極bとを電気的に接続する接続体(「はんだ層」とも呼ぶ)を形成する工程
を含んで成るフリップチップ実装方法を提供する。
工程(v)では、組成物をはんだ粉が溶融する温度にまで加熱し、対流添加剤の沸騰または分解により発生するガスを流動させることができるので、組成物の内部には対流が発生する。この対流により、はんだ粉が流動化し、組成物内で自由に動くことができるようになる。その結果、導電性粒子を核としてその周囲に、溶融したはんだ粉が自己集合および成長するので、電極同士を相互に接続する接続体が形成されることになる。なお、上述のように溶融したはんだ粉が自己集合するのは、はんだ粉に対して導電性粒子および/または電極が濡れ性を有していることに起因する。
本発明のフリップチップ実装方法では、第1電子部品が半導体チップであって、第2電子部品が回路基板であることが好ましい。
導電性粒子は、導電性を有する材料から形成されているものであれば、いずれの材料から形成されてもよい。例えば、導電性粒子は、単一組成の金属から成る金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることが好ましい。具体的に説明すると、「単一組成の金属から成る金属粒子」としては、Cu、Ag、Au、Ni、Pt、Sn、BiまたはZn等の金属から成る粒子が挙げられ、「はんだ粒子」としては、Sn−Pb、Sn−Ag、Sn−Ag−Cu、Sn−Bi−Ag−In、Sn−Bi−Zn、Sn−Bi−Ag−Cu、Sn−Zn、Sn−SbまたはSn−Pb−Ag等の合金から成る粒子が挙げられ、「メッキされた金属粒子」としては、Cu、Ag、Au、NiおよびSnから成る群から選択される少なくとも1種以上の金属材料でメッキされた金属粒子(かかる金属粒子自体は、Cu、Ag、Au、Ni、Pt、Sn、BiおよびZnから成る群から選択される少なくとも1種以上の金属材料から成る粒子である)が挙げられ、また、「メッキされた樹脂粒子」としては、Cu、Ag、Au、NiおよびSnから成る群から選択される少なくとも1種以上の金属材料でメッキされた樹脂粒子であって、樹脂粒子自体が、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、メラミン樹脂、不飽和ポリエステル樹脂、アルキド樹脂、シアネート樹脂、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体、トリアリルイソシアネート重合体、ベンゾグアナミン重合体、ポリエチレン、ポリプロピレン、ポリメチルペンテン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリスチレン、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリスルフォン、ポリフェニレンオキサイドおよびポリアセタールから成る群から選択される少なくとも1種以上の材料から形成されている。導電性粒子の好ましい粒径は、例えば、1μm〜50μmである。なお、かかる導電性粒子を電極上に設ける際、導電性粒子を電極に固定または固着させること好ましい。
ある好適な実施態様において、工程(v)では、樹脂成分を硬化させて第1電子部品と第2電子部品とを相互に接着する樹脂層を形成する。
工程(iii)で供給する組成物に含まれる樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂(または熱硬化樹脂の主剤)が含まれることが好ましい。また、樹脂成分には硬化剤または架橋剤が含まれ得る。かかる硬化剤または架橋剤としては、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物または多塩基酸などが挙げられる。なお、好ましくは、工程(iii)で供給する組成物がペースト状またはシート状の形態を有している。
工程(iii)で供給される組成物に含まれる対流添加剤は、望ましい温度にて沸点を有する又は分解してガスを生じることが好ましい。例えば、対流添加剤は、樹脂成分の硬化反応開始温度(T)と硬化反応ピーク温度(T)との間にて、沸点を有する又は分解してガスを生じるものが好ましい。硬化反応開始温度(T)とは、図9に示すように、樹脂成分を示差走査熱量測定して得られるDSC曲線において、発熱ピークへと立ち上がる曲線部分の変曲点Pでの接線とベースラインとが交わるポイントにおける温度である。また、硬化反応ピーク温度(T)とは、樹脂成分を示差走査熱量測定して得られるDSC曲線の発熱ピークにおける温度である。ここでいう「示差走査熱量測定」は、示差走査熱量計(セイコー・インスツル株式会社製、型式:DSC220)を用いた示差走査熱量測定であり、アルミニウム製のサンプルパンに前記樹脂成分を入れ、10℃/分の速度で室温より昇温させる条件下で行ったものである。
対流添加剤としては、分解型の対流添加剤または蒸発型の対流添加剤などがある。具体的には、分解型の対流添加剤としては、炭酸水素ナトリウム、メタホウ酸アンモニウム、水酸化アルミニウム、ドーソナイトまたはメタホウ酸バリウムなどが挙げられ、蒸発型の対流添加剤としては、ブチルカルビトール、イソブチルアルコール、キシレン、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトールもしくはエチレングリコールなど中沸点溶剤または高沸点溶剤が挙げられる。なお、対流添加剤は上記で例示した物質を組み合わせた混合物であってもよい。
ある好適な実施態様において、工程(iii)で供給する組成物に含まれるはんだ粉は、Pb−Sn合金など常套のはんだ材料から成るものでよいが、環境問題に鑑みて最近開発されたはんだ材料、例えば、Sn−Ag系合金、Sn−Ag−Cu系合金、Sn−Bi−Ag−In系合金、Sn−Bi−Zn系合金、Sn−Bi−Ag−Cu系合金、Sn−Zn系合金またはSn−Sb系合金などの鉛フリーはんだ材料から成るものであってもかまわない。
本発明では、上記フリップチップ実装方法によって得られるフリップチップ実装体も提供される。この場合、得られるフリップチップ実装体は、第1電子部品に設けられた複数の電極aと、電極aに対応して第2電子部品上に形成された複数の電極bとが接続体によって電気的に接続された構成を有している。第1電子部品が半導体チップであり、第2電子部品が回路基板であることが好ましい。
また、本発明は、フリップチップ実装方法だけでなく、バンプ形成方法をも提供する。本発明のバンプ形成方法は、電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極(または「電極端子」もしくは「接続端子」)が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)電極に導電性粒子を設ける工程、
(iii)電子部品の電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)組成物上に離型性カバー(または「蓋材」)を配置する工程、
(v)組成物を加熱し、導電性粒子およびはんだ粉から電極上にバンプを形成し、樹脂成分から電子部品と離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)離型性カバーを取り除く工程
を含んで成る。工程(vi)では、離型性カバーのみならず、樹脂層をも取り除いてもよい。
工程(v)では、組成物をはんだ粉が溶融する温度にまで加熱し、対流添加剤の沸騰または分解により発生するガスを流動させることができるので、組成物の内部には対流が発生する。この対流により、はんだ粉が流動化して組成物内で自由に動くことができるようになる。その結果、導電性粒子を核としてその周囲に、溶融したはんだ粉が自己集合および成長するので、電極上にバンプが形成されることになる。
かかるバンプ形成方法では、電子部品が半導体チップまたは回路基板であることが好ましい。また、導電性粒子は、単一組成の金属から成る金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることが好ましい。具体的に説明すると、上記のフリップチップ実装方法と同様に、「単一組成の金属から成る金属粒子」としては、Cu、Ag、Au、Ni、Pt、Sn、BiまたはZn等の金属から成る粒子が挙げられ、「はんだ粒子」としては、Sn−Pb、Sn−Ag、Sn−Ag−Cu、Sn−Bi−Ag−In、Sn−Bi−Zn、Sn−Bi−Ag−Cu、Sn−Zn、Sn−SbまたはSn−Pb−Ag等の合金から成る粒子が挙げられ、「メッキされた金属粒子」としては、Cu、Ag、Au、NiおよびSnから成る群から選択される少なくとも1種以上の金属材料でメッキされた金属粒子(かかる金属粒子自体は、Cu、Ag、Au、Ni、Pt、Sn、BiおよびZnから成る群から選択される少なくとも1種以上の金属材料から成る粒子である)が挙げられ、また、「メッキされた樹脂粒子」としては、Cu、Ag、Au、NiおよびSnから成る群から選択される少なくとも1種以上の金属材料でメッキされた樹脂粒子であって、樹脂粒子自体が、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、メラミン樹脂、不飽和ポリエステル樹脂、アルキド樹脂、シアネート樹脂、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体、トリアリルイソシアネート重合体、ベンゾグアナミン重合体、ポリエチレン、ポリプロピレン、ポリメチルペンテン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリスチレン、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリスルフォン、ポリフェニレンオキサイドおよびポリアセタールから成る群から選択される少なくとも1種以上の材料から形成されている。導電性粒子の好ましい粒径も、上記のフリップチップ実装方法と同様に、例えば1μm〜50μmである。かかる導電性粒子を電極上に設ける際、導電性粒子を電極に固定または固着させること好ましい。
ある好適な実施態様において、工程(iii)で供給する組成物に含まれる樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることが好ましい。また、樹脂成分には硬化剤または架橋剤が含まれ得る。かかる硬化剤または架橋剤としては、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物または多塩基酸などが挙げられる。組成物中に含有する樹脂成分が、加熱時に硬化せず冷却時に流動性を備えるものであってもよい。なお、好ましくは、工程(iii)で供給する組成物がペースト状またはシート状の形態を有している。
工程(i)で用意する離型性カバーは、シリコン樹脂、フッ素樹脂およびポリプロピレン樹脂から成る群から選択される少なくとも1種以上の樹脂から成る板状物であることが好ましい。あるいは、工程(i)で用意する離型性カバーは、シリコンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物であることが好ましい。
ある好適な実施態様において、工程(i)と工程(ii)との間では、電極が設けられた領域を除く電子部品の面Aに離型剤層を形成する工程を更に含んでおり、工程(vi)で、離型性カバーのみならず、樹脂層および離型剤層をも取り除くことを行う。
また、ある好適な実施態様において、工程(i)で用意する離型性カバーの面Bには、電子部品の電極に対応して複数のランドが形成されていると共に、ランドを除いた領域に離型剤層が形成されており、
工程(iv)では、ランドと電極とがそれぞれ対向するように、離型性カバーを組成物上に配置し、
工程(v)では、導電性粒子およびはんだ粉からランドと電極とを接続するバンプを形成し、また
工程(vi)では、バンプにランドを残した状態で離型性カバーおよび離型剤層を取り除くことを行う。なお、工程(i)で用意される離型性カバーに形成されている離型剤層の厚さをランドの厚さよりも大きくしてもよい。
なお、本発明では、上記バンプ形成方法によって得られるバンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体も提供されることを理解されよう。
本発明では、電極上に設けた導電性粒子によって、流動化したはんだ粉を効率よく捕捉して接続体(「はんだ層」)またはバンプを形成することができる。
そのため、本発明のフリップチップ実装方法では、電極以外の領域ではんだ粉の残存をなくすことができ、短絡などを防止することができる。その結果、得られるフリップチップ実装体では、生産性に優れ、接続信頼性の高いフリップチップ実装体が実現される。
本発明のバンプ形成方法では、電子部品の電極に設けられた導電性粒子に起因して、はんだ粉を効率よく捕捉できるので、多数のバンプを生産性よく形成することができる。得られるバンプ実装体では、均一な形状を有するバンプが実現され、バンプ間の絶縁性に優れた信頼性の高いバンプ実装体を得ることができる。
図1(a)〜(e)は、実施形態1に係る本発明のフリップチップ実装方法を示す工程断面図である。 図2(a)〜(d)は、実施形態1に係る本発明のフリップチップ実装方法の各工程を部分的に示した工程断面図である。 図3(a)〜(c)は、実施形態2に係る本発明のフリップチップ実装体の断面図である。 図4(a)〜(f)は、実施形態3に係る本発明のバンプ形成方法を示した工程断面図である。 図5(a)〜(g)は、実施形態4に係る本発明のバンプ形成方法を示した工程断面図である。 図6(a)および(b)は、実施形態5に係る本発明のバンプ形成方法で用いる離型性カバーの平面図および断面図(線A−Aで切り取った断面図)であり、図6(c)はその変更例を示した断面図である。 図7(a)〜(f)は、実施形態5に係る本発明のバンプ形成方法を示した工程断面図である。 図8(a)および(b)は、実施形態5に係る本発明のバンプ形成方法の変更例を示した工程断面図である。 図9は、樹脂成分を示差走査熱量測定して得られるDSC曲線の概念図である。
符号の説明
1 第2電子部品(例えば回路基板)
2 第2電子部品の電極b(例えば電極端子)
3,3a,3b,23 導電性粒子
4,24 はんだ粉
4a 溶融はんだ粉
4b,24b 溶融はんだ
5,25 樹脂成分
6,26 組成物(樹脂組成物)
7 第1電子部品の電極a(例えば接続端子)
8 第1電子部品(例えば半導体チップ)
9,28 対流添加剤に起因して生じたガス
10 接続体(はんだ層)
21 電子部品
22 電極
29 樹脂層
30,45,55 バンプ
31,43,53 離型剤層
27,41,51 離型性カバー
42,52 ランド
44,54 バンプの頂部を成す突出部
以下、本発明の実施形態について、図面を参照しながら説明する。なお、同様の構成要素については同じ符号を付し説明を省略する場合がある。
(実施形態1)
図1は、本発明の実施形態1に係るフリップチップ実装方法の工程を示した工程断面図である。
まず、図1(a)に示すように、回路基板1(即ち「第2電子部品」)の上面に設けられた電極2上に、はんだに対して濡れ性の高い導電性粒子3(例えばAg粉)を固着させる。固着方法としては、電極2上に選択的に導電性粒子3を圧接する方法、導電性粒子3を含むペーストを電極2上に選択的に印刷する方法がある。あるいは、電極2の表面に接着用フラックスを塗布し、導電性粒子3を散布して電極2上にのみ導電性粒子3を固着させた後、回路基板1上の導電性粒子3を払い落とす方法もある。なお、接着用フラックスとしては、導電性粒子3を電極2上に強く接着させるため、はんだの溶融時に高い粘度(粘性)を有するものが好ましい。
次いで、図1(b)に示すように、電極2(即ち「電極b」)が設けられた回路基板1の面に、ペースト状の樹脂組成物6(本明細書では単に「組成物」とも呼ばれる)を塗布する。かかるペースト状の樹脂組成物6は、樹脂成分5としてビスフェノールA型エポキシ樹脂とジシアンジアミドとを主成分とする熱硬化性樹脂、および、蒸発型の対流添加剤として酢酸ブチルを含んだ混合物に対してPb−Sn系合金から成るはんだ粉4が均一に分散した組成物である。
次いで、図1(c)に示すように、電極7(即ち「電極a」)が設けられた半導体チップ8(即ち「第1電子部品」)を樹脂組成物6の上面に当接させる。このとき、半導体チップ8の電極7が、図示するように、回路基板1上の電極2とそれぞれ対向するように半導体チップ8を配置する。
次いで、図1(d)に示すように、回路基板1を加熱して、樹脂組成物6の温度を上昇させる。これにより、樹脂組成物6の粘度が低下すると共に、対流添加剤のブチルカルビトールが沸騰してガス9が発生する。かかるガス9は、外部へ抜け出すべく、樹脂組成物6の内部に対流を発生させる(図1(d)の「矢印」参照)。かかる対流が生じると、はんだ粉4が、導電性粒子の高い濡れ性に起因して、電極2上へと自己集合するので、電極2と電極3との間を接続する接続体10(または「はんだ層」)が形成されることになる。
最終的には、図1(e)に示すように、回路基板1の電極2と半導体チップ8の電極7とが接続体10によって電気的に接続されたフリップチップ実装体が得られる。
以下、図2を参照して、対流過程における導電性粒子3の作用を詳細に説明する。図2は、本発明の実施形態1に係るフリップチップ実装方法の各工程を部分的に示した断面図である。
まず、図2(a)に示すように、はんだ粉4は、樹脂組成物6の温度上昇で生じたガス(図示せず)の対流によって樹脂組成物6内を流動する。温度が高いので、はんだ粉4の一部は溶融はんだ粉4aとなり、はんだ粉4と共に樹脂組成物6内を流動する。そして、はんだ粉4および/または溶融はんだ粉4aが電極2に到達すると、電極2の上面に固着された導電性粒子3によってその流動が抑制される。その際、はんだに対する濡れ性の高い導電性粒子3に溶融はんだ粉4aが捕捉されてその周囲に融着し、溶融はんだ4bが形成されることになる。
その後、図2(b)に示すように、電極2上の導電性粒子3に捕捉された溶融はんだ4bは、更にその周囲に自己集合するはんだ粉4および溶融はんだ粉4aを取り込みながら、導電性粒子3を核として成長し続ける。最終的には、図2(c)に示すように、溶融はんだ4bの上端が半導体チップ8の電極7に到達することによって、回路基板1の電極2と半導体チップ8の電極7とを電気的に接続する接続体10が得られることになる(図2(d)参照)。
なお、この過程に際して、樹脂組成物6中の樹脂成分5を硬化させると、回路基板1と半導体チップ8とを機械的に相互に接着させる樹脂層が回路基板1と半導体チップ8との間に形成されるので、従来必要とされたアンダーフィル樹脂の充填工程を省略できるという利点がある。
実施形態1では、樹脂組成物6の樹脂成分5として、ビスフェノールA型エポキシ樹脂を含んだ熱硬化性樹脂を用いた例について説明したが、本発明はこれに限定されない。例えば、ポリイミド樹脂、シアネート樹脂などを含んだ熱硬化性樹脂を用いてもよく、同様の効果を得ることができる。
また、導電性粒子としてAg粉を用いた例について説明したが、本発明はこれに限定されない。例えば、Au粉、Cu粉などのはんだに対して濡れ性の高い金属粉やこれらの合金粉またはCu又ははんだ等で金属メッキされた樹脂粉末などを用いることができる。なお、導電性粒子3としては、その融点がはんだ粉4よりも高いはんだ粉末を用いてよく、それによって、溶融はんだ粉4aなどを捕捉するための核を供することができる。かかる場合、導電性粒子3としてのはんだ粉末は、溶融はんだ粉4aなどを捕捉するための核としての機能を終えた後は、溶融はんだ4bと一体になって融合し、接続体10の形成に供される。
更に、実施形態1では、樹脂組成物6をペースト状樹脂として回路基板1上に塗布した例について説明したが、予め樹脂組成物6を半硬化させてプリプレグ状態のシート状樹脂として用いることもできる。
(実施形態2)
以下に、図3を参照して、本発明の実施形態2に係るフリップチップ実装体について説明する。
図3(a)は、本発明の実施形態2に係るフリップチップ実装体の断面図である。このフリップチップ実装体は、上記の実施形態1のフリップチップ実装方法によって得られたものである。つまり、導電性粒子3が回路基板1の電極2上に載置されており、かかる導電性粒子3によって溶融はんだ粉4aを捕捉して接続体10を形成したものである。接続体10は、溶融はんだ4bが導電性粒子3を核として半導体チップ8の電極7まで成長したものであり、回路基板1の電極2と半導体チップ8の電極7とを電気的に相互に接続している。
また、図3(b)は、本発明の実施形態2に係るフリップチップ実装体の変更例を示した断面図である。図3(b)では、導電性粒子3が半導体チップ8の電極7上に固着して配置されており、かかる導電性粒子3によって溶融はんだ粉4aを捕捉して接続体10を形成したものである。かかる場合も同様に、かかる接続体10は、溶融はんだ4bが半導体チップ8の電極7上の導電性粒子3を核として回路基板1の電極2まで成長したものであり、回路基板1の電極2と半導体チップ8の電極7とを電気的に相互に接続している。
また、図3(c)は、本発明の実施形態2に係るフリップチップ実装体の別の変更例を示した断面図である。図3(c)では、導電性粒子3は、回路基板1の電極2上に固着されているだけでなく、半導体チップ8の電極7上にも固着されている。従って、溶融はんだ粉4aは、かかる導電性粒子3a、3bを核として捕捉され、溶融はんだ4bが対向して成長することになる。その結果、極めて短時間で効率よく溶融はんだ粉4aを電極2と電極7との間に自己集合させて接続体10を形成することができ、接続信頼性の向上を一層図ることができる。
なお、図3では、回路基板1に1個の半導体チップを実装した例について示しているが、複数の半導体チップを同様に実装することも可能である。また、複数のチップ抵抗、チップコンデンサなどのチップ部品を回路基板1に対して実装してもよい。
本発明のフリップチップ実装体の構成では、接続体10中に存在する導電性粒子(3、3a,3b)に起因して自己集合したはんだ成分と、導電性粒子(3、3a,3b)が固着されている電極2,7との接続信頼性が向上する。例えば、接続体10に応力が加えられた際にクラックが発生して接続不良となる可能性が減少し得るなど、応力緩和作用が得られる。この場合、はんだメッキや金属メッキされた樹脂粒子を導電性粒子(3、3a、3b)として用いることによって、更なる応力緩和作用を得ることができる。
(実施形態3)
以下に、図4を参照して、本発明の実施形態3に係るバンプ形成方法ついて説明する。図4は、本発明の実施形態3に係るバンプ形成方法の工程を示した断面図である。
まず、図4(a)に示すように、例えば半導体チップや回路基板などの電子部品21の上面に設けられた電極22(または「電極端子」もしくは「接続端子」)上に、はんだに対して濡れ性の高い導電性粒子23(例えばAg粉)を固着させる。固着方法としては、電極22の表面に接着用フラックスを塗布し、導電性粒子23を散布して電極22上にのみ導電性粒子23を固着させた後、電子部品21上の導電性粒子23を払い落とす方法を用いることができる。あるいは、導電性粒子23を含むペーストを電極22上に選択的に印刷する方法を用いてもよい。なお、接着用フラックスとしては、導電性粒子23を電極22上に強く接着させるため、はんだの溶融時に高い粘度(粘性)を有するものが好ましい。
次いで、図4(b)に示すように、電極22が設けられた電子部品21の上面に、ペースト状の樹脂組成物26を塗布する。かかるペースト状の樹脂組成物26は、樹脂成分25としてビスフェノールF型エポキシ樹脂を主成分とする樹脂成分、および、対流添加剤としてブチルカルビトールとイソブチルアルコールとの混合液を含んでおり、それらに対して、Pb−Sn系合金から成るはんだ粉が均一に分散した組成物である。
次いで、図4(c)に示すように、例えばポリプロピレン樹脂などから成る板状物の離型性カバー27を樹脂組成物6の上面に当接させる。
次いで、図4(d)の矢印で示すように、電子部品21を下面から加熱し、樹脂組成物26の温度を上昇させる。これにより、樹脂組成物26の粘度が低下すると共に、対流添加剤のブチルカルビトールとイソブチルアルコールとの混合物が沸騰してガス28が発生する。かかるガス28は、外部へ抜け出すべく、樹脂組成物26の内部に対流を発生させる(図4(d)の「矢印」参照)。かかる対流が生じると、はんだ粉24が流動化し、対流しながら溶融を開始すると共に濡れ性に起因して電極22付近へと自己集合するようになる。なお、はんだ粉24は電極22上に固着された導電性粒子23によってその流動が抑制されると共に、はんだに対する濡れ性の高い導電性粒子23に捕捉されてその周囲に融着するので、溶融はんだ24bがバンプを形成すべく次第に成長していくことになる。
次いで、図4(e)に示すように、溶融はんだ24bの上端が、離型性カバー27にまで成長した状態において電子部品21を冷却すると、導電性粒子23を包含したバンプ30が得られると共に、樹脂成分25が硬化して樹脂層29が得られることになる。
最終的には、図4(f)に示すように、離型性カバー27を電子部品21から取り除く。具体的には、離型性カバー27を樹脂層29から剥離する。この場合、離型性カバー27は、得られた樹脂層29に対して接着性を持たないポリプロピレン樹脂などで形成されているため、樹脂層29から容易に剥離することができる。以上より、導電性粒子23を包含したバンプ30が電極22に設けられた電子部品21を得ることができる。
なお、図示していないが、得られた電子部品21に対して、別の工程で半導体チップをフリップチップ接続する際には、樹脂層29を付加的に除去してもよい。
実施形態3では、離型性カバー27としてポリプロピレン樹脂から成る板状物を用いた例について説明したが、これに限定されることはない。例えば、シリコン樹脂やフッ素樹脂などから成る板状物を用いてもよく、また、シリコンオイルなどの離型剤を表面に塗布した板状物を用いてもよい。
実施形態3のバンプ形成方法は、説明した形態に限定されず、種々の変更が可能である。その一例について以下で説明する。
上述したような離型性カバーの代わりに、はんだに対して濡れ性の低い、例えばガラスなどを離型性カバーとして用いてもよい。そして、はんだ成分が離型性カバーまで成長して固化したものの樹脂成分が依然硬化していない状態において、離型性カバーを樹脂組成物から剥離する。かかる場合、離型性カバーは、はんだとの濡れ性が低いため、樹脂組成物から容易に剥離するこができる。そして、電子部品の電極に形成されたバンプ間に残存する樹脂組成物は、例えばエッチングや溶剤などによって除去してもよい。このような手法でも、導電性粒子を包含したバンプのみが一方の面に設けられた電子部品を得ることができる。かかる場合に用いる樹脂組成物の樹脂成分としては、はんだ粉が対流する温度では硬化することがなく、かつ、バンプ形成後の冷却時にて流動性を有するものを用いることが好ましい。
(実施形態4)
以下にて、図5を参照して、本発明の実施形態4におけるバンプ形成方法について説明する。なお、図4と同じ構成要素には同じ符号を付して説明する。図5は、本発明の実施形態4に係るバンプ形成方法の工程を示した断面図である。
まず、図5(a)に示すように、電極22が設けられた領域を除く電子部品21(例えば半導体チップや回路基板)の面Aに、シリコン樹脂などの離型剤を塗布することによって離型剤層(または「離型性フィルム」)31を形成する。そして、電極22および離型剤層31の上に、はんだに対して濡れ性の高い導電性粒子23(例えばAg粉)を実施形態1で説明したのと同様の方法で固着させる。
次いで、図5(b)に示すように、ペースト状の樹脂組成物26を塗布する。かかるペースト状の樹脂組成物26は、樹脂成分25として無水フタル酸とグリセリンとを主成分とする熱硬化性樹脂、および、分解型の対流添加剤としてメタホウ酸アンモニウムを対流添加剤を含んだ混合物に対して、Pb−Sn系合金から成るはんだ粉24が均一に分散した組成物である。
次いで、図5(c)に示すように、例えばポリプロピレンシートやシリコン樹脂シート等から成る離型性カバー27を樹脂組成物26の上面に当接させる。
次いで、図5(d)に示すように、電子部品21を下面から加熱し、樹脂組成物26の温度を上昇させる。これにより、樹脂組成物26の粘度が低下すると共に、対流添加剤のメタホウ酸アンモニウムが分解してガス28を発生する。かかるガス28は、外部へ抜け出すべく、樹脂組成物26の内部に対流を発生させる(図5(d)の「矢印」参照)。かかる対流が生じると、はんだ粉24が流動化し、対流しながら溶融を開始すると共に濡れ性に起因して電極22付近へと自己集合するようになる。なお、はんだ粉24は電極22上に固着された導電性粒子23によってその流動が抑制されると共に、はんだに対する濡れ性の高い導電性粒子23に捕捉されてその周囲に融着するので、溶融はんだ24bがバンプを形成すべく次第に成長していくことになる。
つまり、本実施形態4においても、はんだ粉24および溶融はんだ粉(図示せず)が対流によって流動し、導電性粒子23に捕捉されるように電極22上へと自己集合する過程および溶融はんだ24bが成長する過程は、図2を参照して説明した過程と同様である。
次いで、図5(e)に示すように、溶融はんだ24bの上端が離型性カバー27にまで成長した状態において電子部品21を冷却すると、溶融はんだ24bおよび導電性粒子23からバンプ30が得られると共に、樹脂組成物26中の樹脂成分25が硬化して樹脂層29が得られることになる。
次いで、図5(f)に示すように、離型性カバー27を電子部品21から取り除く。具体的には、離型性カバー27を樹脂層29から剥離する。離型性カバー27は、樹脂層29に対して接着性を持たないポリプロピレン樹脂などから成るために、樹脂層29から容易に剥離することができる。
次いで、図5(g)に示すように、樹脂層29および離型剤層31を取り除くことによって、バンプ30のみが一方の面に設けられた電子部品21が最終的に得られる。
なお、本実施形態において、離型剤層31を形成する離型剤としてシリコン樹脂を用いた例について説明したが、これに限定されることはない。例えば、ポリプロピレン樹脂やフッ素樹脂などから成る離型剤層、または、シリコンオイルなどの離型剤を塗布した離型剤層などを形成してもよい。
(実施形態5)
以下に、図6〜図8を用いて、本発明の実施形態5に係るバンプ形成方法について説明する。なお、図4と同様の構成要素には同一の符号を付している。
図6(a)および(b)は、本発明の実施形態5に係るバンプ形成方法で用いる離型性カバーの平面図および断面図(線A−Aで切り取った断面図)である。
図6(a)において、離型性カバー41の面Bには、例えばCuやSn等から成る複数のランド42が形成されている。かかる複数のランド42は、電子部品(図示せず)の複数の電極とそれぞれ対応する位置に形成されている。本実施形態では、ランド42が形成された領域を除く離型性カバー41の面Bには、例えばエポキシ樹脂などの離型剤が塗布されることによって離型剤層43が形成されている。
図6(c)は、離型性カバーの変更例を示した断面図(線A−Aで切り取った断面図)である。かかる変更例では、ランド52を除く面Bに塗布されている離型剤層53の厚さが、ランド52よりも厚く形成されていることを特徴としている。
以下にて、図7を参照することによって、図6(a)および(b)に示す離型性カバー41を用いたバンプ形成方法について説明する。
まず、図7(a)に示すように、実施形態3の場合と同様に、例えば半導体チップや回路基板などの電子部品21の上面に設けられた電極22上に、はんだに対して濡れ性の高い導電性粒子23(例えばAg粉)を固着させる。
次いで、図7(b)に示すように、電子部品21の上面にペースト状の樹脂組成物26を塗布する。この樹脂組成物26は、樹脂成分25としてグリコールと無水マレイン酸と過酸化ベンゾイルとから成る樹脂、および、分解型の対流添加剤として炭酸水素ナトリウムを含んだ混合物に対して、Sn−Zn系合金から成るはんだ粉24が均一に分散した組成物である。
次いで、図7(c)に示すように、樹脂組成物26の上面に離型性カバー41を当接させる。この際、電子部品21上の電極22と離型性カバー41のランド42とがそれぞれ対向するように当接させる。
次いで、図7(d)に示すように、電子部品21を加熱して、樹脂組成物26の温度を上昇させる。これにより、樹脂組成物26の粘度が低下すると共に、対流添加剤の炭酸水素ナトリウムが分解してガス28を発生する。かかるガス28は、外部へ抜け出すべく、樹脂組成物26の内部に対流を発生させる(図7(d)の「矢印」参照)。かかる対流が生じると、はんだ粉24が流動化し、対流しながら溶融を開始すると共に濡れ性に起因して電極22付近へと自己集合するようになる。なお、はんだ粉24は電極22上に固着された導電性粒子23によってその流動が抑制されると共に、はんだに対する濡れ性の高い導電性粒子23に捕捉されてその周囲に融着するので、溶融はんだ24bがバンプを形成すべく次第に成長していくことになる。
最終的には、図7(e)に示すように、溶融はんだ24bの上端が離型性カバー41上のランド42と接続する状態にまで溶融はんだ24bがバンプ本体として成長する。そして、バンプにランドを残した状態で離型性カバー41および離型剤層43を取り除く。この場合、溶融はんだ24bが固化していない状態にある一方で樹脂成分25が硬化した状態にある間において、離型性カバー41および離型剤層43を剥離することが好ましい。
そして、溶融はんだ24bが固化すると、図7(f)に示すように、樹脂層29よりも厚く高さの均一な球面状の突出部44を備えたバンプ45を得ることができる。
得られたバンプ45では、例えば半導体チップのフリップチップ実装工程で樹脂層29を接合間隔規制材として用いることができ、接合などの信頼性に優れた実装が可能となる。
なお、バンプ45の厚さを樹脂層29より高くするには、硬化収縮度がはんだより大きい樹脂成分25を用いるとよい。
次に、図8を参照して、図6(c)に示す離型性カバー51を用いたバンプ形成方法について説明する。
図8は、図6(c)の離型性カバー51を用いたバンプ形成方法であるが、図8(a)、(b)は、それぞれ図7(e)、(f)に対応するものであり、他の工程は図7と同様である。
まず、図8(a)に示すように、図7(e)と同様に、溶融はんだ24bの上端が離型性カバー51上のランド52と接続する状態にまで成長させる。このとき、離型性カバー51に設けられた離型剤層53はランド52よりも厚さが大きいので、溶融はんだ24bが樹脂層29から突き出た状態となる。
最終的には、図8(b)に示すように、離型性カバー51および離型剤層53を剥離した後、溶融はんだ24bが固化すると、樹脂層29よりも厚く高さの均一な球面状の突出部54を備えたバンプ55を得ることができる。このように、離型剤層53の厚みを変えることによって、バンプ55の高さを自由に設定することができる。また、樹脂成分の硬化収縮度などによって制限されることはなく、適用範囲が広がる。
以上、各種実施形態について説明してきたが、実施形態3〜5のバンプ形成方法では、均一な形状であってバンプ間の絶縁性に優れたバンプを備えたバンプ実装体が作製できることが理解されよう。また、本発明は上述の実施形態に限定されず種々の変更ができることに留意されたい。
例えば、本発明のバンプ形成方法の各実施形態では、樹脂組成物を電子部品上にペースト状として印刷塗布する例について説明したが、樹脂組成物中の樹脂成分を予め半硬化させてプリプレグ状態のシートとして電子部品と離型性カバーとの間に樹脂組成物を挟み込んで使用してもよい。
なお、上述のような本発明は、次の態様を包含している:
第1の態様:第1電子部品と第2電子部品とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極aが設けられた第1電子部品、および、複数の電極bが設けられた第2電子部品を用意する工程、
(ii)前記電極aおよび前記電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を、前記第2電子部品上に供給する工程、
(iv)前記電極aと前記電極bとが対向するように、前記組成物上に前記第1電子部品を配置する工程、ならびに
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極aと前記電極bとを電気的に接続する接続体を形成する工程
を含んで成るフリップチップ実装方法。
第2の態様:上記第1の態様において、前記工程(v)では、前記樹脂成分を硬化させて前記第1電子部品と前記第2電子部品とを相互に接着する樹脂層を形成することを特徴とするフリップチップ実装方法。
第3の態様:上記第1または2の態様において、前記工程(i)で用意する前記第1電子部品が半導体チップであり、また、前記工程(i)で用意する前記第2電子部品が回路基板であることを特徴とするフリップチップ実装方法。
第4の態様:上記第1〜3の態様のいずれかにおいて、前記工程(ii)で設けられる前記導電性粒子が、金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることを特徴とするフリップチップ実装方法。
第5の態様:上記第1〜4の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とするフリップチップ実装方法。
第6の態様:上記第1〜5の態様のいずれかにおいて、前記工程(iii)で供給される前記組成物に含まれる前記対流添加剤が、前記樹脂成分の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴とするフリップチップ実装方法。
第7の態様:上記第1〜6の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物に含まれる前記対流添加剤が、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることを特徴とするフリップチップ実装方法。
第8の態様:上記第1〜7の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とするフリップチップ実装方法。
第9の態様:上記第1〜8の態様のいずれかのフリップチップ実装方法から得られるフリップチップ実装体であって、第1電子部品の複数の電極aと第2電子部品の複数の電極bとが相互に電気的に接続されたフリップチップ実装体。
第10の態様:上記第9の態様において、前記第1電子部品が半導体チップであり、前記第2電子部品が回路基板であることを特徴とするフリップチップ実装体。
第11の態様:電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)前記電極に導電性粒子を設ける工程、
(iii)前記電子部品の前記電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)前記組成物上に離型性カバーを配置する工程、
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極上にバンプを形成し、前記樹脂成分から前記電子部品と前記離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。
第12の態様:上記第11の態様において、前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層をも取り除くことを特徴とするバンプ形成方法。
第13の態様:上記第11または12の態様において、前記工程(i)で用意する前記離型性カバーが、
シリコン樹脂、フッ素樹脂およびポリプロピレン樹脂から成る群から選択される少なくとも1種以上の樹脂から形成されている板状物、または、
シリコンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることを特徴とするバンプ形成方法。
第14の態様:上記第11〜13の態様のいずれかにおいて、前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記電子部品の面Aに離型剤層を形成する工程を更に含んで成り、
前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層および前記離型剤層をも取り除くことを特徴とするバンプ形成方法。
第15の態様:上記第11〜13の態様のいずれかにおいて、前記工程(i)で用意する前記離型性カバーの面Bには、前記電子部品の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
前記工程(iv)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
前記工程(v)では、前記導電性粒子および前記はんだ粉から前記ランドと前記電極とを接続するバンプを形成し、また
前記工程(vi)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除く、
ことを特徴とするバンプ形成方法。
第16の態様:上記第15の態様において、前記工程(i)で用意される前記離型性カバーに形成される前記離型剤層の厚さが、前記ランドの厚さより大きいことを特徴とするバンプ形成方法。
第17の態様:上記第11〜16の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とするバンプ形成方法。
第18の態様:上記第11〜17の態様のいずれかにおいて、前記工程(iii)で用いる前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とするバンプ形成方法。
第19の態様:上記第11〜18の態様のいずれかにおいて、前記工程(i)で用意する前記電子部品が、半導体チップまたは回路基板であることを特徴とするバンプ形成方法。
第20の態様:上記第11〜19の態様のいずれかのバンプ形成方法から得られるバンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体。
本発明に係るフリップチップ実装方法は、電極上に固着した導電性粒子によって、電極間に自己集合する溶融はんだを効率よく捕捉し、成長させることができるため、回路基板や半導体チップなどの実装分野で特に有用となる。
関連出願の相互参照
本出願は、日本国特許出願第2005−074595号(出願日:2005年3月16日、発明の名称:「フリップチップ実装体とフリップチップ実装方法およびバンプ形成方法」)に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
本発明は、回路基板等の電子部品に半導体チップ等の別の電子部品を実装する方法、および、回路基板または半導体チップ等の電子部品の電極にバンプを形成する方法に関する。
近年、急速に普及が拡大している携帯電話やノートパソコン、PDAまたはデジタルビデオカメラ等に代表される電子機器では、小型化・薄型化・軽量化が進んでいる。また、高性能化または多機能化に対する要求も高まっているため、半導体デバイスおよび回路部品が超小型化になり、これら電子部品の実装技術が向上しており、電子回路の高密度化が飛躍的に進展している。
電子回路の高密度化に必要な技術は、半導体集積回路(LSI)の高密度実装技術である。LSIチップの接続電極(単に「電極」ともいう)の多ピン化および狭ピッチ化が急速に進展しているため、半導体パッケージ技術としては、ベアチップのフリップチップ実装によるCSP(チップサイズパッケージ)および外部端子へのPPGA、BGA実装が一般化している。そのため、搭載ICの高速化や小型化および入出力端子数の増加に対応できる新たな実装技術が求められている。
フリップチップ実装に際しては、まず、半導体チップに複数の電極パッドを形成し、その電極パッドに対してはんだやAu等の材料でバンプを形成する。次いで、その半導体チップのバンプを回路基板上に形成された複数の電極に対向させて配置することによって、バンプと電極とを電気的に接合する。その後、半導体チップと回路基板との間に樹脂材料を充填(アンダーフィル)して、半導体チップと回路基板との電気的接合および機械的接合を向上させている。
ここで、電極数が5,000個を超えるような次世代LSIを回路基板に実装するには、100μm以下の狭ピッチに対応したバンプを形成しなければならないが、現在のはんだバンプ形成技術では、かかる狭ピッチ化に対応するのが困難である。
また、電極数に応じて多数のバンプを形成しなければならず、低コスト化のためには、チップあたりの実装タクトを短縮して生産性を上げる必要がある。
従来のバンプ形成技術としては、めっき法やスクリーン印刷法などもあるが、めっき法は狭ピッチ化には適するものの、その工程が複雑であるので生産性の点で問題がある。また、スクリーン印刷法は、生産性の点では優れているものの、マスクを用いるので狭ピッチ化に適していない。
このような現況の中、近年、LSIチップや回路基板の電極上に、はんだバンプを選択的に形成する技術が幾つか提案されている。かかる技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるため、生産性に優れており、次世代LSIの実装に適した技術として注目されている。
その技術の一例が、例えば特許文献1に記載されている。簡単に説明すると、まず、はんだ粉末とフラックスとの混合物から成るソルダーペーストを、表面酸化が進んだ電極が形成されている回路基板の全面に塗布し、その後、回路基板の加熱を実施する。これによって、はんだ粉末を溶融させ、隣接する電極間で短絡を生じさせずに、電極上にはんだ層を選択的に形成している。
別の例は、特許文献2または非特許文献1等に記載されている。簡単に説明すると、まず、有機酸鉛塩と金属錫とを主成分とするペースト状組成物(化学反応析出型はんだ)を、電極が形成されている回路基板の全面に塗布し、その後、回路基板の加熱を実施する。これによって、PbとSnとの置換反応を起こさせ、Pb/Sn合金を回路基板の電極上に選択的に析出させている。
更に、例えば特許文献3に記載されている方法も存在する。かかる方法は、まず、表面に電極が形成された回路基板を薬剤に浸して電極の表面にのみ粘着性皮膜を形成する。次いで、その粘着性皮膜にはんだ粉末を接着させることによって、電極上にバンプを選択的に形成している。
しかしながら、上記の方法はいずれも半導体チップの電極パッド上または回路基板の電極上にバンプを形成しているため、通常のフリップチップ実装では、
(1)バンプを形成した後、半導体チップを回路基板上に搭載し、はんだリフローによりバンプを介して電極間の接合を行う工程、および
(2)回路基板と半導体チップとの間にアンダーフィル樹脂を注入して半導体チップを回路基板に固定化する工程
が必要となり、コストアップの原因となっている。
従って、最近では、例えば特許文献4に記載されているように、半導体チップの突起電極と回路基板上の電極との間に、導電性粒子を含有する異方性導電材料から成るフィルムを挟んで加熱・加圧し、それによって所定の導通部分のみを電気的に接合する方法が提案されている。
あるいは、例えば特許文献5に記載されているように、熱硬化樹脂および導電性粒子から成る導電性接着剤を、半導体チップと回路基板との間に供給し、半導体チップを加圧すると共にその導電性接着剤を加熱する方法が提案されている。この方法では、溶融した導電性粒子を半導体チップの電極と回路基板の電極との間に集合させて電極同士を電気的に接続できると同時に、半導体チップと回路基板とを相互に接合できるようになっている。
特開2000−94179号公報 特開平1−157796号公報 特開平7−74459号公報 特開2000−332055号公報 特開2004−260131号公報 エレクトロニクス実装技術、2000年9月号、38頁〜45頁
しかしながら、回路基板と半導体チップとの間に介在させた樹脂を加圧・加熱して、溶融したはんだ粉を半導体チップの電極と回路基板の電極との間に自動的に集合させる場合、基板上に塗布された導電性接着剤は、一般的に、その加熱段階にて高分子化が進行して徐々に粘度を増す。粘度が増すと、溶融した導電性粒子の流動化が阻害されてしまい、一部の導電性粒子が電極パッド間以外の領域に残存し得る。その結果、電極間の絶縁性が低下するという問題が懸念される。
本発明は、上記事情に鑑みて為されたものである。つまり、本発明の課題は、短絡が抑えられ接続信頼性の点で好ましいフリップチップ実装方法およびバンプ形成方法を提供することである。
上記課題を解決するため、本発明は、第1電子部品と第2電子部品とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極a(「接続端子」とも呼ぶ)が設けられた第1電子部品、および、複数の電極b(「電極端子」とも呼ぶ)が設けられた第2電子部品を用意する工程、
(ii)電極aおよび電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉(または「はんだ粒子」)と対流添加剤と樹脂成分とを含んで成る組成物を、第2電子部品上に供給する工程、
(iv)電極aと電極bとが対向するように、組成物上に第1電子部品を配置する工程、ならびに
(v)組成物を加熱し、導電性粒子およびはんだ粉から電極aと電極bとを電気的に接続する接続体(「はんだ層」とも呼ぶ)を形成する工程
を含んで成るフリップチップ実装方法を提供する。
工程(v)では、組成物をはんだ粉が溶融する温度にまで加熱し、対流添加剤の沸騰または分解により発生するガスを流動させることができるので、組成物の内部には対流が発生する。この対流により、はんだ粉が流動化し、組成物内で自由に動くことができるようになる。その結果、導電性粒子を核としてその周囲に、溶融したはんだ粉が自己集合および成長するので、電極同士を相互に接続する接続体が形成されることになる。なお、上述のように溶融したはんだ粉が自己集合するのは、はんだ粉に対して導電性粒子および/または電極が濡れ性を有していることに起因する。
本発明のフリップチップ実装方法では、第1電子部品が半導体チップであって、第2電子部品が回路基板であることが好ましい。
導電性粒子は、導電性を有する材料から形成されているものであれば、いずれの材料から形成されてもよい。例えば、導電性粒子は、単一組成の金属から成る金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることが好ましい。具体的に説明すると、「単一組成の金属から成る金属粒子」としては、Cu、Ag、Au、Ni、Pt、Sn、BiまたはZn等の金属から成る粒子が挙げられ、「はんだ粒子」としては、Sn−Pb、Sn−Ag、Sn−Ag−Cu、Sn−Bi−Ag−In、Sn−Bi−Zn、Sn−Bi−Ag−Cu、Sn−Zn、Sn−SbまたはSn−Pb−Ag等の合金から成る粒子が挙げられ、「メッキされた金属粒子」としては、Cu、Ag、Au、NiおよびSnから成る群から選択される少なくとも1種以上の金属材料でメッキされた金属粒子(かかる金属粒子自体は、Cu、Ag、Au、Ni、Pt、Sn、BiおよびZnから成る群から選択される少なくとも1種以上の金属材料から成る粒子である)が挙げられ、また、「メッキされた樹脂粒子」としては、Cu、Ag、Au、NiおよびSnから成る群から選択される少なくとも1種以上の金属材料でメッキされた樹脂粒子であって、樹脂粒子自体が、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、メラミン樹脂、不飽和ポリエステル樹脂、アルキド樹脂、シアネート樹脂、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体、トリアリルイソシアネート重合体、ベンゾグアナミン重合体、ポリエチレン、ポリプロピレン、ポリメチルペンテン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリスチレン、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリスルフォン、ポリフェニレンオキサイドおよびポリアセタールから成る群から選択される少なくとも1種以上の材料から形成されている。導電性粒子の好ましい粒径は、例えば、1μm〜50μmである。なお、かかる導電性粒子を電極上に設ける際、導電性粒子を電極に固定または固着させること好ましい。
ある好適な実施態様において、工程(v)では、樹脂成分を硬化させて第1電子部品と第2電子部品とを相互に接着する樹脂層を形成する。
工程(iii)で供給する組成物に含まれる樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂(または熱硬化樹脂の主剤)が含まれることが好ましい。また、樹脂成分には硬化剤または架橋剤が含まれ得る。かかる硬化剤または架橋剤としては、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物または多塩基酸などが挙げられる。なお、好ましくは、工程(iii)で供給する組成物がペースト状またはシート状の形態を有している。
工程(iii)で供給される組成物に含まれる対流添加剤は、望ましい温度にて沸点を有する又は分解してガスを生じることが好ましい。例えば、対流添加剤は、樹脂成分の硬化反応開始温度(T)と硬化反応ピーク温度(T)との間にて、沸点を有する又は分解してガスを生じるものが好ましい。硬化反応開始温度(T)とは、図9に示すように、樹脂成分を示差走査熱量測定して得られるDSC曲線において、発熱ピークへと立ち上がる曲線部分の変曲点Pでの接線とベースラインとが交わるポイントにおける温度である。また、硬化反応ピーク温度(T)とは、樹脂成分を示差走査熱量測定して得られるDSC曲線の発熱ピークにおける温度である。ここでいう「示差走査熱量測定」は、示差走査熱量計(セイコー・インスツル株式会社製、型式:DSC220)を用いた示差走査熱量測定であり、アルミニウム製のサンプルパンに前記樹脂成分を入れ、10℃/分の速度で室温より昇温させる条件下で行ったものである。
対流添加剤としては、分解型の対流添加剤または蒸発型の対流添加剤などがある。具体的には、分解型の対流添加剤としては、炭酸水素ナトリウム、メタホウ酸アンモニウム、水酸化アルミニウム、ドーソナイトまたはメタホウ酸バリウムなどが挙げられ、蒸発型の対流添加剤としては、ブチルカルビトール、イソブチルアルコール、キシレン、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトールもしくはエチレングリコールなど中沸点溶剤または高沸点溶剤が挙げられる。なお、対流添加剤は上記で例示した物質を組み合わせた混合物であってもよい。
ある好適な実施態様において、工程(iii)で供給する組成物に含まれるはんだ粉は、Pb−Sn合金など常套のはんだ材料から成るものでよいが、環境問題に鑑みて最近開発されたはんだ材料、例えば、Sn−Ag系合金、Sn−Ag−Cu系合金、Sn−Bi−Ag−In系合金、Sn−Bi−Zn系合金、Sn−Bi−Ag−Cu系合金、Sn−Zn系合金またはSn−Sb系合金などの鉛フリーはんだ材料から成るものであってもかまわない。
本発明では、上記フリップチップ実装方法によって得られるフリップチップ実装体も提供される。この場合、得られるフリップチップ実装体は、第1電子部品に設けられた複数の電極aと、電極aに対応して第2電子部品上に形成された複数の電極bとが接続体によって電気的に接続された構成を有している。第1電子部品が半導体チップであり、第2電子部品が回路基板であることが好ましい。
また、本発明は、フリップチップ実装方法だけでなく、バンプ形成方法をも提供する。本発明のバンプ形成方法は、電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極(または「電極端子」もしくは「接続端子」)が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)電極に導電性粒子を設ける工程、
(iii)電子部品の電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)組成物上に離型性カバー(または「蓋材」)を配置する工程、
(v)組成物を加熱し、導電性粒子およびはんだ粉から電極上にバンプを形成し、樹脂成分から電子部品と離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)離型性カバーを取り除く工程
を含んで成る。工程(vi)では、離型性カバーのみならず、樹脂層をも取り除いてもよい。
工程(v)では、組成物をはんだ粉が溶融する温度にまで加熱し、対流添加剤の沸騰または分解により発生するガスを流動させることができるので、組成物の内部には対流が発生する。この対流により、はんだ粉が流動化して組成物内で自由に動くことができるようになる。その結果、導電性粒子を核としてその周囲に、溶融したはんだ粉が自己集合および成長するので、電極上にバンプが形成されることになる。
かかるバンプ形成方法では、電子部品が半導体チップまたは回路基板であることが好ましい。また、導電性粒子は、単一組成の金属から成る金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることが好ましい。具体的に説明すると、上記のフリップチップ実装方法と同様に、「単一組成の金属から成る金属粒子」としては、Cu、Ag、Au、Ni、Pt、Sn、BiまたはZn等の金属から成る粒子が挙げられ、「はんだ粒子」としては、Sn−Pb、Sn−Ag、Sn−Ag−Cu、Sn−Bi−Ag−In、Sn−Bi−Zn、Sn−Bi−Ag−Cu、Sn−Zn、Sn−SbまたはSn−Pb−Ag等の合金から成る粒子が挙げられ、「メッキされた金属粒子」としては、Cu、Ag、Au、NiおよびSnから成る群から選択される少なくとも1種以上の金属材料でメッキされた金属粒子(かかる金属粒子自体は、Cu、Ag、Au、Ni、Pt、Sn、BiおよびZnから成る群から選択される少なくとも1種以上の金属材料から成る粒子である)が挙げられ、また、「メッキされた樹脂粒子」としては、Cu、Ag、Au、NiおよびSnから成る群から選択される少なくとも1種以上の金属材料でメッキされた樹脂粒子であって、樹脂粒子自体が、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、メラミン樹脂、不飽和ポリエステル樹脂、アルキド樹脂、シアネート樹脂、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−アクリル酸エステル共重合体、ジアリルフタレート重合体、トリアリルイソシアネート重合体、ベンゾグアナミン重合体、ポリエチレン、ポリプロピレン、ポリメチルペンテン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリスチレン、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリスルフォン、ポリフェニレンオキサイドおよびポリアセタールから成る群から選択される少なくとも1種以上の材料から形成されている。導電性粒子の好ましい粒径も、上記のフリップチップ実装方法と同様に、例えば1μm〜50μmである。かかる導電性粒子を電極上に設ける際、導電性粒子を電極に固定または固着させること好ましい。
ある好適な実施態様において、工程(iii)で供給する組成物に含まれる樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることが好ましい。また、樹脂成分には硬化剤または架橋剤が含まれ得る。かかる硬化剤または架橋剤としては、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物または多塩基酸などが挙げられる。組成物中に含有する樹脂成分が、加熱時に硬化せず冷却時に流動性を備えるものであってもよい。なお、好ましくは、工程(iii)で供給する組成物がペースト状またはシート状の形態を有している。
工程(i)で用意する離型性カバーは、シリコン樹脂、フッ素樹脂およびポリプロピレン樹脂から成る群から選択される少なくとも1種以上の樹脂から成る板状物であることが好ましい。あるいは、工程(i)で用意する離型性カバーは、シリコンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物であることが好ましい。
ある好適な実施態様において、工程(i)と工程(ii)との間では、電極が設けられた領域を除く電子部品の面Aに離型剤層を形成する工程を更に含んでおり、工程(vi)で、離型性カバーのみならず、樹脂層および離型剤層をも取り除くことを行う。
また、ある好適な実施態様において、工程(i)で用意する離型性カバーの面Bには、電子部品の電極に対応して複数のランドが形成されていると共に、ランドを除いた領域に離型剤層が形成されており、
工程(iv)では、ランドと電極とがそれぞれ対向するように、離型性カバーを組成物上に配置し、
工程(v)では、導電性粒子およびはんだ粉からランドと電極とを接続するバンプを形成し、また
工程(vi)では、バンプにランドを残した状態で離型性カバーおよび離型剤層を取り除くことを行う。なお、工程(i)で用意される離型性カバーに形成されている離型剤層の厚さをランドの厚さよりも大きくしてもよい。
なお、本発明では、上記バンプ形成方法によって得られるバンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体も提供されることを理解されよう。
本発明では、電極上に設けた導電性粒子によって、流動化したはんだ粉を効率よく捕捉して接続体(「はんだ層」)またはバンプを形成することができる。
そのため、本発明のフリップチップ実装方法では、電極以外の領域ではんだ粉の残存をなくすことができ、短絡などを防止することができる。その結果、得られるフリップチップ実装体では、生産性に優れ、接続信頼性の高いフリップチップ実装体が実現される。
本発明のバンプ形成方法では、電子部品の電極に設けられた導電性粒子に起因して、はんだ粉を効率よく捕捉できるので、多数のバンプを生産性よく形成することができる。得られるバンプ実装体では、均一な形状を有するバンプが実現され、バンプ間の絶縁性に優れた信頼性の高いバンプ実装体を得ることができる。
以下、本発明の実施形態について、図面を参照しながら説明する。なお、同様の構成要素については同じ符号を付し説明を省略する場合がある。
(実施形態1)
図1は、本発明の実施形態1に係るフリップチップ実装方法の工程を示した工程断面図である。
まず、図1(a)に示すように、回路基板1(即ち「第2電子部品」)の上面に設けられた電極2上に、はんだに対して濡れ性の高い導電性粒子3(例えばAg粉)を固着させる。固着方法としては、電極2上に選択的に導電性粒子3を圧接する方法、導電性粒子3を含むペーストを電極2上に選択的に印刷する方法がある。あるいは、電極2の表面に接着用フラックスを塗布し、導電性粒子3を散布して電極2上にのみ導電性粒子3を固着させた後、回路基板1上の導電性粒子3を払い落とす方法もある。なお、接着用フラックスとしては、導電性粒子3を電極2上に強く接着させるため、はんだの溶融時に高い粘度(粘性)を有するものが好ましい。
次いで、図1(b)に示すように、電極2(即ち「電極b」)が設けられた回路基板1の面に、ペースト状の樹脂組成物6(本明細書では単に「組成物」とも呼ばれる)を塗布する。かかるペースト状の樹脂組成物6は、樹脂成分5としてビスフェノールA型エポキシ樹脂とジシアンジアミドとを主成分とする熱硬化性樹脂、および、蒸発型の対流添加剤として酢酸ブチルを含んだ混合物に対してPb−Sn系合金から成るはんだ粉4が均一に分散した組成物である。
次いで、図1(c)に示すように、電極7(即ち「電極a」)が設けられた半導体チップ8(即ち「第1電子部品」)を樹脂組成物6の上面に当接させる。このとき、半導体チップ8の電極7が、図示するように、回路基板1上の電極2とそれぞれ対向するように半導体チップ8を配置する。
次いで、図1(d)に示すように、回路基板1を加熱して、樹脂組成物6の温度を上昇させる。これにより、樹脂組成物6の粘度が低下すると共に、対流添加剤のブチルカルビトールが沸騰してガス9が発生する。かかるガス9は、外部へ抜け出すべく、樹脂組成物6の内部に対流を発生させる(図1(d)の「矢印」参照)。かかる対流が生じると、はんだ粉4が、導電性粒子の高い濡れ性に起因して、電極2上へと自己集合するので、電極2と電極3との間を接続する接続体10(または「はんだ層」)が形成されることになる。
最終的には、図1(e)に示すように、回路基板1の電極2と半導体チップ8の電極7とが接続体10によって電気的に接続されたフリップチップ実装体が得られる。
以下、図2を参照して、対流過程における導電性粒子3の作用を詳細に説明する。図2は、本発明の実施形態1に係るフリップチップ実装方法の各工程を部分的に示した断面図である。
まず、図2(a)に示すように、はんだ粉4は、樹脂組成物6の温度上昇で生じたガス(図示せず)の対流によって樹脂組成物6内を流動する。温度が高いので、はんだ粉4の一部は溶融はんだ粉4aとなり、はんだ粉4と共に樹脂組成物6内を流動する。そして、はんだ粉4および/または溶融はんだ粉4aが電極2に到達すると、電極2の上面に固着された導電性粒子3によってその流動が抑制される。その際、はんだに対する濡れ性の高い導電性粒子3に溶融はんだ粉4aが捕捉されてその周囲に融着し、溶融はんだ4bが形成されることになる。
その後、図2(b)に示すように、電極2上の導電性粒子3に捕捉された溶融はんだ4bは、更にその周囲に自己集合するはんだ粉4および溶融はんだ粉4aを取り込みながら、導電性粒子3を核として成長し続ける。最終的には、図2(c)に示すように、溶融はんだ4bの上端が半導体チップ8の電極7に到達することによって、回路基板1の電極2と半導体チップ8の電極7とを電気的に接続する接続体10が得られることになる(図2(d)参照)。
なお、この過程に際して、樹脂組成物6中の樹脂成分5を硬化させると、回路基板1と半導体チップ8とを機械的に相互に接着させる樹脂層が回路基板1と半導体チップ8との間に形成されるので、従来必要とされたアンダーフィル樹脂の充填工程を省略できるという利点がある。
実施形態1では、樹脂組成物6の樹脂成分5として、ビスフェノールA型エポキシ樹脂を含んだ熱硬化性樹脂を用いた例について説明したが、本発明はこれに限定されない。例えば、ポリイミド樹脂、シアネート樹脂などを含んだ熱硬化性樹脂を用いてもよく、同様の効果を得ることができる。
また、導電性粒子としてAg粉を用いた例について説明したが、本発明はこれに限定されない。例えば、Au粉、Cu粉などのはんだに対して濡れ性の高い金属粉やこれらの合金粉またはCu又ははんだ等で金属メッキされた樹脂粉末などを用いることができる。なお、導電性粒子3としては、その融点がはんだ粉4よりも高いはんだ粉末を用いてよく、それによって、溶融はんだ粉4aなどを捕捉するための核を供することができる。かかる場合、導電性粒子3としてのはんだ粉末は、溶融はんだ粉4aなどを捕捉するための核としての機能を終えた後は、溶融はんだ4bと一体になって融合し、接続体10の形成に供される。
更に、実施形態1では、樹脂組成物6をペースト状樹脂として回路基板1上に塗布した例について説明したが、予め樹脂組成物6を半硬化させてプリプレグ状態のシート状樹脂として用いることもできる。
(実施形態2)
以下に、図3を参照して、本発明の実施形態2に係るフリップチップ実装体について説明する。
図3(a)は、本発明の実施形態2に係るフリップチップ実装体の断面図である。このフリップチップ実装体は、上記の実施形態1のフリップチップ実装方法によって得られたものである。つまり、導電性粒子3が回路基板1の電極2上に載置されており、かかる導電性粒子3によって溶融はんだ粉4aを捕捉して接続体10を形成したものである。接続体10は、溶融はんだ4bが導電性粒子3を核として半導体チップ8の電極7まで成長したものであり、回路基板1の電極2と半導体チップ8の電極7とを電気的に相互に接続している。
また、図3(b)は、本発明の実施形態2に係るフリップチップ実装体の変更例を示した断面図である。図3(b)では、導電性粒子3が半導体チップ8の電極7上に固着して配置されており、かかる導電性粒子3によって溶融はんだ粉4aを捕捉して接続体10を形成したものである。かかる場合も同様に、かかる接続体10は、溶融はんだ4bが半導体チップ8の電極7上の導電性粒子3を核として回路基板1の電極2まで成長したものであり、回路基板1の電極2と半導体チップ8の電極7とを電気的に相互に接続している。
また、図3(c)は、本発明の実施形態2に係るフリップチップ実装体の別の変更例を示した断面図である。図3(c)では、導電性粒子3は、回路基板1の電極2上に固着されているだけでなく、半導体チップ8の電極7上にも固着されている。従って、溶融はんだ粉4aは、かかる導電性粒子3a、3bを核として捕捉され、溶融はんだ4bが対向して成長することになる。その結果、極めて短時間で効率よく溶融はんだ粉4aを電極2と電極7との間に自己集合させて接続体10を形成することができ、接続信頼性の向上を一層図ることができる。
なお、図3では、回路基板1に1個の半導体チップを実装した例について示しているが、複数の半導体チップを同様に実装することも可能である。また、複数のチップ抵抗、チップコンデンサなどのチップ部品を回路基板1に対して実装してもよい。
本発明のフリップチップ実装体の構成では、接続体10中に存在する導電性粒子(3、3a,3b)に起因して自己集合したはんだ成分と、導電性粒子(3、3a,3b)が固着されている電極2,7との接続信頼性が向上する。例えば、接続体10に応力が加えられた際にクラックが発生して接続不良となる可能性が減少し得るなど、応力緩和作用が得られる。この場合、はんだメッキや金属メッキされた樹脂粒子を導電性粒子(3、3a、3b)として用いることによって、更なる応力緩和作用を得ることができる。
(実施形態3)
以下に、図4を参照して、本発明の実施形態3に係るバンプ形成方法ついて説明する。図4は、本発明の実施形態3に係るバンプ形成方法の工程を示した断面図である。
まず、図4(a)に示すように、例えば半導体チップや回路基板などの電子部品21の上面に設けられた電極22(または「電極端子」もしくは「接続端子」)上に、はんだに対して濡れ性の高い導電性粒子23(例えばAg粉)を固着させる。固着方法としては、電極22の表面に接着用フラックスを塗布し、導電性粒子23を散布して電極22上にのみ導電性粒子23を固着させた後、電子部品21上の導電性粒子23を払い落とす方法を用いることができる。あるいは、導電性粒子23を含むペーストを電極22上に選択的に印刷する方法を用いてもよい。なお、接着用フラックスとしては、導電性粒子23を電極22上に強く接着させるため、はんだの溶融時に高い粘度(粘性)を有するものが好ましい。
次いで、図4(b)に示すように、電極22が設けられた電子部品21の上面に、ペースト状の樹脂組成物26を塗布する。かかるペースト状の樹脂組成物26は、樹脂成分25としてビスフェノールF型エポキシ樹脂を主成分とする樹脂成分、および、対流添加剤としてブチルカルビトールとイソブチルアルコールとの混合液を含んでおり、それらに対して、Pb−Sn系合金から成るはんだ粉が均一に分散した組成物である。
次いで、図4(c)に示すように、例えばポリプロピレン樹脂などから成る板状物の離型性カバー27を樹脂組成物6の上面に当接させる。
次いで、図4(d)の矢印で示すように、電子部品21を下面から加熱し、樹脂組成物26の温度を上昇させる。これにより、樹脂組成物26の粘度が低下すると共に、対流添加剤のブチルカルビトールとイソブチルアルコールとの混合物が沸騰してガス28が発生する。かかるガス28は、外部へ抜け出すべく、樹脂組成物26の内部に対流を発生させる(図4(d)の「矢印」参照)。かかる対流が生じると、はんだ粉24が流動化し、対流しながら溶融を開始すると共に濡れ性に起因して電極22付近へと自己集合するようになる。なお、はんだ粉24は電極22上に固着された導電性粒子23によってその流動が抑制されると共に、はんだに対する濡れ性の高い導電性粒子23に捕捉されてその周囲に融着するので、溶融はんだ24bがバンプを形成すべく次第に成長していくことになる。
次いで、図4(e)に示すように、溶融はんだ24bの上端が、離型性カバー27にまで成長した状態において電子部品21を冷却すると、導電性粒子23を包含したバンプ30が得られると共に、樹脂成分25が硬化して樹脂層29が得られることになる。
最終的には、図4(f)に示すように、離型性カバー27を電子部品21から取り除く。具体的には、離型性カバー27を樹脂層29から剥離する。この場合、離型性カバー27は、得られた樹脂層29に対して接着性を持たないポリプロピレン樹脂などで形成されているため、樹脂層29から容易に剥離することができる。以上より、導電性粒子23を包含したバンプ30が電極22に設けられた電子部品21を得ることができる。
なお、図示していないが、得られた電子部品21に対して、別の工程で半導体チップをフリップチップ接続する際には、樹脂層29を付加的に除去してもよい。
実施形態3では、離型性カバー27としてポリプロピレン樹脂から成る板状物を用いた例について説明したが、これに限定されることはない。例えば、シリコン樹脂やフッ素樹脂などから成る板状物を用いてもよく、また、シリコンオイルなどの離型剤を表面に塗布した板状物を用いてもよい。
実施形態3のバンプ形成方法は、説明した形態に限定されず、種々の変更が可能である。その一例について以下で説明する。
上述したような離型性カバーの代わりに、はんだに対して濡れ性の低い、例えばガラスなどを離型性カバーとして用いてもよい。そして、はんだ成分が離型性カバーまで成長して固化したものの樹脂成分が依然硬化していない状態において、離型性カバーを樹脂組成物から剥離する。かかる場合、離型性カバーは、はんだとの濡れ性が低いため、樹脂組成物から容易に剥離するこができる。そして、電子部品の電極に形成されたバンプ間に残存する樹脂組成物は、例えばエッチングや溶剤などによって除去してもよい。このような手法でも、導電性粒子を包含したバンプのみが一方の面に設けられた電子部品を得ることができる。かかる場合に用いる樹脂組成物の樹脂成分としては、はんだ粉が対流する温度では硬化することがなく、かつ、バンプ形成後の冷却時にて流動性を有するものを用いることが好ましい。
(実施形態4)
以下にて、図5を参照して、本発明の実施形態4におけるバンプ形成方法について説明する。なお、図4と同じ構成要素には同じ符号を付して説明する。図5は、本発明の実施形態4に係るバンプ形成方法の工程を示した断面図である。
まず、図5(a)に示すように、電極22が設けられた領域を除く電子部品21(例えば半導体チップや回路基板)の面Aに、シリコン樹脂などの離型剤を塗布することによって離型剤層(または「離型性フィルム」)31を形成する。そして、電極22および離型剤層31の上に、はんだに対して濡れ性の高い導電性粒子23(例えばAg粉)を実施形態1で説明したのと同様の方法で固着させる。
次いで、図5(b)に示すように、ペースト状の樹脂組成物26を塗布する。かかるペースト状の樹脂組成物26は、樹脂成分25として無水フタル酸とグリセリンとを主成分とする熱硬化性樹脂、および、分解型の対流添加剤としてメタホウ酸アンモニウムを対流添加剤を含んだ混合物に対して、Pb−Sn系合金から成るはんだ粉24が均一に分散した組成物である。
次いで、図5(c)に示すように、例えばポリプロピレンシートやシリコン樹脂シート等から成る離型性カバー27を樹脂組成物26の上面に当接させる。
次いで、図5(d)に示すように、電子部品21を下面から加熱し、樹脂組成物26の温度を上昇させる。これにより、樹脂組成物26の粘度が低下すると共に、対流添加剤のメタホウ酸アンモニウムが分解してガス28を発生する。かかるガス28は、外部へ抜け出すべく、樹脂組成物26の内部に対流を発生させる(図5(d)の「矢印」参照)。かかる対流が生じると、はんだ粉24が流動化し、対流しながら溶融を開始すると共に濡れ性に起因して電極22付近へと自己集合するようになる。なお、はんだ粉24は電極22上に固着された導電性粒子23によってその流動が抑制されると共に、はんだに対する濡れ性の高い導電性粒子23に捕捉されてその周囲に融着するので、溶融はんだ24bがバンプを形成すべく次第に成長していくことになる。
つまり、本実施形態4においても、はんだ粉24および溶融はんだ粉(図示せず)が対流によって流動し、導電性粒子23に捕捉されるように電極22上へと自己集合する過程および溶融はんだ24bが成長する過程は、図2を参照して説明した過程と同様である。
次いで、図5(e)に示すように、溶融はんだ24bの上端が離型性カバー27にまで成長した状態において電子部品21を冷却すると、溶融はんだ24bおよび導電性粒子23からバンプ30が得られると共に、樹脂組成物26中の樹脂成分25が硬化して樹脂層29が得られることになる。
次いで、図5(f)に示すように、離型性カバー27を電子部品21から取り除く。具体的には、離型性カバー27を樹脂層29から剥離する。離型性カバー27は、樹脂層29に対して接着性を持たないポリプロピレン樹脂などから成るために、樹脂層29から容易に剥離することができる。
次いで、図5(g)に示すように、樹脂層29および離型剤層31を取り除くことによって、バンプ30のみが一方の面に設けられた電子部品21が最終的に得られる。
なお、本実施形態において、離型剤層31を形成する離型剤としてシリコン樹脂を用いた例について説明したが、これに限定されることはない。例えば、ポリプロピレン樹脂やフッ素樹脂などから成る離型剤層、または、シリコンオイルなどの離型剤を塗布した離型剤層などを形成してもよい。
(実施形態5)
以下に、図6〜図8を用いて、本発明の実施形態5に係るバンプ形成方法について説明する。なお、図4と同様の構成要素には同一の符号を付している。
図6(a)および(b)は、本発明の実施形態5に係るバンプ形成方法で用いる離型性カバーの平面図および断面図(線A−Aで切り取った断面図)である。
図6(a)において、離型性カバー41の面Bには、例えばCuやSn等から成る複数のランド42が形成されている。かかる複数のランド42は、電子部品(図示せず)の複数の電極とそれぞれ対応する位置に形成されている。本実施形態では、ランド42が形成された領域を除く離型性カバー41の面Bには、例えばエポキシ樹脂などの離型剤が塗布されることによって離型剤層43が形成されている。
図6(c)は、離型性カバーの変更例を示した断面図(線A−Aで切り取った断面図)である。かかる変更例では、ランド52を除く面Bに塗布されている離型剤層53の厚さが、ランド52よりも厚く形成されていることを特徴としている。
以下にて、図7を参照することによって、図6(a)および(b)に示す離型性カバー41を用いたバンプ形成方法について説明する。
まず、図7(a)に示すように、実施形態3の場合と同様に、例えば半導体チップや回路基板などの電子部品21の上面に設けられた電極22上に、はんだに対して濡れ性の高い導電性粒子23(例えばAg粉)を固着させる。
次いで、図7(b)に示すように、電子部品21の上面にペースト状の樹脂組成物26を塗布する。この樹脂組成物26は、樹脂成分25としてグリコールと無水マレイン酸と過酸化ベンゾイルとから成る樹脂、および、分解型の対流添加剤として炭酸水素ナトリウムを含んだ混合物に対して、Sn−Zn系合金から成るはんだ粉24が均一に分散した組成物である。
次いで、図7(c)に示すように、樹脂組成物26の上面に離型性カバー41を当接させる。この際、電子部品21上の電極22と離型性カバー41のランド42とがそれぞれ対向するように当接させる。
次いで、図7(d)に示すように、電子部品21を加熱して、樹脂組成物26の温度を上昇させる。これにより、樹脂組成物26の粘度が低下すると共に、対流添加剤の炭酸水素ナトリウムが分解してガス28を発生する。かかるガス28は、外部へ抜け出すべく、樹脂組成物26の内部に対流を発生させる(図7(d)の「矢印」参照)。かかる対流が生じると、はんだ粉24が流動化し、対流しながら溶融を開始すると共に濡れ性に起因して電極22付近へと自己集合するようになる。なお、はんだ粉24は電極22上に固着された導電性粒子23によってその流動が抑制されると共に、はんだに対する濡れ性の高い導電性粒子23に捕捉されてその周囲に融着するので、溶融はんだ24bがバンプを形成すべく次第に成長していくことになる。
最終的には、図7(e)に示すように、溶融はんだ24bの上端が離型性カバー41上のランド42と接続する状態にまで溶融はんだ24bがバンプ本体として成長する。そして、バンプにランドを残した状態で離型性カバー41および離型剤層43を取り除く。この場合、溶融はんだ24bが固化していない状態にある一方で樹脂成分25が硬化した状態にある間において、離型性カバー41および離型剤層43を剥離することが好ましい。
そして、溶融はんだ24bが固化すると、図7(f)に示すように、樹脂層29よりも厚く高さの均一な球面状の突出部44を備えたバンプ45を得ることができる。
得られたバンプ45では、例えば半導体チップのフリップチップ実装工程で樹脂層29を接合間隔規制材として用いることができ、接合などの信頼性に優れた実装が可能となる。
なお、バンプ45の厚さを樹脂層29より高くするには、硬化収縮度がはんだより大きい樹脂成分25を用いるとよい。
次に、図8を参照して、図6(c)に示す離型性カバー51を用いたバンプ形成方法について説明する。
図8は、図6(c)の離型性カバー51を用いたバンプ形成方法であるが、図8(a)、(b)は、それぞれ図7(e)、(f)に対応するものであり、他の工程は図7と同様である。
まず、図8(a)に示すように、図7(e)と同様に、溶融はんだ24bの上端が離型性カバー51上のランド52と接続する状態にまで成長させる。このとき、離型性カバー51に設けられた離型剤層53はランド52よりも厚さが大きいので、溶融はんだ24bが樹脂層29から突き出た状態となる。
最終的には、図8(b)に示すように、離型性カバー51および離型剤層53を剥離した後、溶融はんだ24bが固化すると、樹脂層29よりも厚く高さの均一な球面状の突出部54を備えたバンプ55を得ることができる。このように、離型剤層53の厚みを変えることによって、バンプ55の高さを自由に設定することができる。また、樹脂成分の硬化収縮度などによって制限されることはなく、適用範囲が広がる。
以上、各種実施形態について説明してきたが、実施形態3〜5のバンプ形成方法では、均一な形状であってバンプ間の絶縁性に優れたバンプを備えたバンプ実装体が作製できることが理解されよう。また、本発明は上述の実施形態に限定されず種々の変更ができることに留意されたい。
例えば、本発明のバンプ形成方法の各実施形態では、樹脂組成物を電子部品上にペースト状として印刷塗布する例について説明したが、樹脂組成物中の樹脂成分を予め半硬化させてプリプレグ状態のシートとして電子部品と離型性カバーとの間に樹脂組成物を挟み込んで使用してもよい。
なお、上述のような本発明は、次の態様を包含している:
第1の態様:第1電子部品と第2電子部品とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極aが設けられた第1電子部品、および、複数の電極bが設けられた第2電子部品を用意する工程、
(ii)前記電極aおよび前記電極bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を、前記第2電子部品上に供給する工程、
(iv)前記電極aと前記電極bとが対向するように、前記組成物上に前記第1電子部品を配置する工程、ならびに
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極aと前記電極bとを電気的に接続する接続体を形成する工程
を含んで成るフリップチップ実装方法。
第2の態様:上記第1の態様において、前記工程(v)では、前記樹脂成分を硬化させて前記第1電子部品と前記第2電子部品とを相互に接着する樹脂層を形成することを特徴とするフリップチップ実装方法。
第3の態様:上記第1または2の態様において、前記工程(i)で用意する前記第1電子部品が半導体チップであり、また、前記工程(i)で用意する前記第2電子部品が回路基板であることを特徴とするフリップチップ実装方法。
第4の態様:上記第1〜3の態様のいずれかにおいて、前記工程(ii)で設けられる前記導電性粒子が、金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることを特徴とするフリップチップ実装方法。
第5の態様:上記第1〜4の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とするフリップチップ実装方法。
第6の態様:上記第1〜5の態様のいずれかにおいて、前記工程(iii)で供給される前記組成物に含まれる前記対流添加剤が、前記樹脂成分の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴とするフリップチップ実装方法。
第7の態様:上記第1〜6の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物に含まれる前記対流添加剤が、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることを特徴とするフリップチップ実装方法。
第8の態様:上記第1〜7の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とするフリップチップ実装方法。
第9の態様:上記第1〜8の態様のいずれかのフリップチップ実装方法から得られるフリップチップ実装体であって、第1電子部品の複数の電極aと第2電子部品の複数の電極bとが相互に電気的に接続されたフリップチップ実装体。
第10の態様:上記第9の態様において、前記第1電子部品が半導体チップであり、前記第2電子部品が回路基板であることを特徴とするフリップチップ実装体。
第11の態様:電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)前記電極に導電性粒子を設ける工程、
(iii)前記電子部品の前記電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
(iv)前記組成物上に離型性カバーを配置する工程、
(v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極上にバンプを形成し、前記樹脂成分から前記電子部品と前記離型性カバーとの間に樹脂層を形成する工程、ならびに
(vi)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。
第12の態様:上記第11の態様において、前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層をも取り除くことを特徴とするバンプ形成方法。
第13の態様:上記第11または12の態様において、前記工程(i)で用意する前記離型性カバーが、
シリコン樹脂、フッ素樹脂およびポリプロピレン樹脂から成る群から選択される少なくとも1種以上の樹脂から形成されている板状物、または、
シリコンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることを特徴とするバンプ形成方法。
第14の態様:上記第11〜13の態様のいずれかにおいて、前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記電子部品の面Aに離型剤層を形成する工程を更に含んで成り、
前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層および前記離型剤層をも取り除くことを特徴とするバンプ形成方法。
第15の態様:上記第11〜13の態様のいずれかにおいて、前記工程(i)で用意する前記離型性カバーの面Bには、前記電子部品の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
前記工程(iv)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
前記工程(v)では、前記導電性粒子および前記はんだ粉から前記ランドと前記電極とを接続するバンプを形成し、また
前記工程(vi)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除く、
ことを特徴とするバンプ形成方法。
第16の態様:上記第15の態様において、前記工程(i)で用意される前記離型性カバーに形成される前記離型剤層の厚さが、前記ランドの厚さより大きいことを特徴とするバンプ形成方法。
第17の態様:上記第11〜16の態様のいずれかにおいて、前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とするバンプ形成方法。
第18の態様:上記第11〜17の態様のいずれかにおいて、前記工程(iii)で用いる前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とするバンプ形成方法。
第19の態様:上記第11〜18の態様のいずれかにおいて、前記工程(i)で用意する前記電子部品が、半導体チップまたは回路基板であることを特徴とするバンプ形成方法。
第20の態様:上記第11〜19の態様のいずれかのバンプ形成方法から得られるバンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体。
本発明に係るフリップチップ実装方法は、電極上に固着した導電性粒子によって、電極間に自己集合する溶融はんだを効率よく捕捉し、成長させることができるため、回路基板や半導体チップなどの実装分野で特に有用となる。
関連出願の相互参照
本出願は、日本国特許出願第2005−074595号(出願日:2005年3月16日、発明の名称:「フリップチップ実装体とフリップチップ実装方法およびバンプ形成方法」)に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
図1(a)〜(e)は、実施形態1に係る本発明のフリップチップ実装方法を示す工程断面図である。 図2(a)〜(d)は、実施形態1に係る本発明のフリップチップ実装方法の各工程を部分的に示した工程断面図である。 図3(a)〜(c)は、実施形態2に係る本発明のフリップチップ実装体の断面図である。 図4(a)〜(f)は、実施形態3に係る本発明のバンプ形成方法を示した工程断面図である。 図5(a)〜(g)は、実施形態4に係る本発明のバンプ形成方法を示した工程断面図である。 図6(a)および(b)は、実施形態5に係る本発明のバンプ形成方法で用いる離型性カバーの平面図および断面図(線A−Aで切り取った断面図)であり、図6(c)はその変更例を示した断面図である。 図7(a)〜(f)は、実施形態5に係る本発明のバンプ形成方法を示した工程断面図である。 図8(a)および(b)は、実施形態5に係る本発明のバンプ形成方法の変更例を示した工程断面図である。 図9は、樹脂成分を示差走査熱量測定して得られるDSC曲線の概念図である。
符号の説明
1 第2電子部品(例えば回路基板)
2 第2電子部品の電極b(例えば電極端子)
3,3a,3b,23 導電性粒子
4,24 はんだ粉
4a 溶融はんだ粉
4b,24b 溶融はんだ
5,25 樹脂成分
6,26 組成物(樹脂組成物)
7 第1電子部品の電極a(例えば接続端子)
8 第1電子部品(例えば半導体チップ)
9,28 対流添加剤に起因して生じたガス
10 接続体(はんだ層)
21 電子部品
22 電極
29 樹脂層
30,45,55 バンプ
31,43,53 離型剤層
27,41,51 離型性カバー
42,52 ランド
44,54 バンプの頂部を成す突出部

Claims (20)

  1. 第1電子部品と第2電子部品とを電気的に接続するフリップチップ実装方法であって、
    (i)複数の電極aが設けられた第1電子部品、および、複数の電極bが設けられた第2電子部品を用意する工程、
    (ii)前記電極aおよび前記電極bの少なくとも一方に導電性粒子を設ける工程、
    (iii)はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を、前記第2電子部品上に供給する工程、
    (iv)前記電極aと前記電極bとが対向するように、前記組成物上に前記第1電子部品を配置する工程、ならびに
    (v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極aと前記電極bとを電気的に接続する接続体を形成する工程
    を含んで成るフリップチップ実装方法。
  2. 前記工程(v)では、前記樹脂成分を硬化させて前記第1電子部品と前記第2電子部品とを相互に接着する樹脂層を形成することを特徴とする、請求項1に記載のフリップチップ実装方法。
  3. 前記工程(i)で用意する前記第1電子部品が半導体チップであり、また、前記工程(i)で用意する前記第2電子部品が回路基板であることを特徴とする、請求項1に記載のフリップチップ実装方法。
  4. 前記工程(ii)で設けられる前記導電性粒子が、金属粒子、はんだ粒子、メッキされた金属粒子、および、メッキされた樹脂粒子から成る群から選択される少なくとも1種以上の粒子であることを特徴とする、請求項1に記載のフリップチップ実装方法。
  5. 前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とする、請求項1に記載のフリップチップ実装方法。
  6. 前記工程(iii)で供給される前記組成物に含まれる前記対流添加剤が、前記樹脂成分の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴とする、請求項1に記載のフリップチップ実装方法。
  7. 前記工程(iii)で供給する前記組成物に含まれる前記対流添加剤が、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることを特徴とする、請求項1に記載のフリップチップ実装方法。
  8. 前記工程(iii)で供給する前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とする、請求項1に記載のフリップチップ実装方法。
  9. 請求項1に記載のフリップチップ実装方法から得られるフリップチップ実装体であって、第1電子部品の複数の電極aと第2電子部品の複数の電極bとが相互に電気的に接続されたフリップチップ実装体。
  10. 前記第1電子部品が半導体チップであり、前記第2電子部品が回路基板であることを特徴とする、請求項9に記載のフリップチップ実装体。
  11. 電子部品の複数の電極にバンプを形成する方法であって、
    (i)複数の電極が設けられた電子部品、および、離型性カバーを用意する工程、
    (ii)前記電極に導電性粒子を設ける工程、
    (iii)前記電子部品の前記電極が形成された面Aに、はんだ粉と対流添加剤と樹脂成分とを含んで成る組成物を供給する工程、
    (iv)前記組成物上に離型性カバーを配置する工程、
    (v)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極上にバンプを形成し、前記樹脂成分から前記電子部品と前記離型性カバーとの間に樹脂層を形成する工程、ならびに
    (vi)前記離型性カバーを取り除く工程
    を含んで成るバンプ形成方法。
  12. 前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層をも取り除くことを特徴とする、請求項11に記載のバンプ形成方法。
  13. 前記工程(i)で用意する前記離型性カバーが、
    シリコン樹脂、フッ素樹脂およびポリプロピレン樹脂から成る群から選択される少なくとも1種以上の樹脂から形成されている板状物、または、
    シリコンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
    であることを特徴とする、請求項11に記載のバンプ形成方法。
  14. 前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記電子部品の面Aに離型剤層を形成する工程を更に含んで成り、
    前記工程(vi)では、前記離型性カバーのみならず、前記樹脂層および前記離型剤層をも取り除くことを特徴とする、請求項11に記載のバンプ形成方法。
  15. 前記工程(i)で用意する前記離型性カバーの面Bには、前記電子部品の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
    前記工程(iv)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
    前記工程(v)では、前記導電性粒子および前記はんだ粉から前記ランドと前記電極とを接続するバンプを形成し、また
    前記工程(vi)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除く、
    ことを特徴とする、請求項11に記載のバンプ形成方法。
  16. 前記工程(i)で用意される前記離型性カバーに形成される前記離型剤層の厚さが、前記ランドの厚さより大きいことを特徴とする、請求項15に記載のバンプ形成方法。
  17. 前記工程(iii)で供給する前記組成物が、ペースト状またはシート状の形態を有することを特徴とする、請求項11に記載のバンプ形成方法。
  18. 前記工程(iii)で用いる前記組成物に含まれる前記樹脂成分には、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の樹脂が含まれることを特徴とする、請求項11に記載のバンプ形成方法。
  19. 前記工程(i)で用意する前記電子部品が、半導体チップまたは回路基板であることを特徴とする、請求項11に記載のバンプ形成方法。
  20. 請求項11に記載のバンプ形成方法から得られるバンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体。
JP2007508122A 2005-03-16 2006-03-13 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 Active JP4402717B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005074595 2005-03-16
JP2005074595 2005-03-16
PCT/JP2006/304891 WO2006098268A1 (ja) 2005-03-16 2006-03-13 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法

Publications (2)

Publication Number Publication Date
JPWO2006098268A1 true JPWO2006098268A1 (ja) 2008-08-21
JP4402717B2 JP4402717B2 (ja) 2010-01-20

Family

ID=36991610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007508122A Active JP4402717B2 (ja) 2005-03-16 2006-03-13 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法

Country Status (4)

Country Link
US (1) US7726545B2 (ja)
JP (1) JP4402717B2 (ja)
CN (1) CN100533701C (ja)
WO (1) WO2006098268A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160309A1 (en) * 2005-02-09 2008-07-03 Takashi Kubota Electrically Conductive Fine Particles, Anisotropic Electrically Conductive Material, and Electrically Conductive Connection Method
CN101156236B (zh) * 2005-04-06 2011-11-16 松下电器产业株式会社 倒装片安装方法及凸块形成方法
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
WO2007122868A1 (ja) * 2006-03-28 2007-11-01 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
JP4882718B2 (ja) * 2006-12-14 2012-02-22 富士通株式会社 接続構造体とその製造方法および半導体装置とその製造方法
US8887383B2 (en) 2006-12-18 2014-11-18 Panasonic Corporation Electrode structure and method for forming bump
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
WO2009044695A1 (ja) * 2007-10-05 2009-04-09 Nec Corporation 電子部品の実装方法等
JP4816750B2 (ja) * 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
JP5168221B2 (ja) * 2009-04-21 2013-03-21 日本電気株式会社 半導体装置製造方法
JP5069725B2 (ja) * 2009-07-10 2012-11-07 パナソニック株式会社 熱硬化性樹脂組成物及び回路基板
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US20110278351A1 (en) * 2010-05-11 2011-11-17 Aleksandar Aleksov Magnetic particle attachment material
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
TWI430426B (zh) * 2010-10-19 2014-03-11 Univ Nat Chiao Tung 使用共用傳導層傳送晶片間多重信號之系統
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101530528B1 (ko) 2010-11-08 2015-06-22 파나소닉 주식회사 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재
JP5587804B2 (ja) * 2011-01-21 2014-09-10 日本特殊陶業株式会社 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
EP2796834A1 (en) 2013-04-23 2014-10-29 Thomson Licensing Radio frequency identification system
JP6069143B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
KR20170035909A (ko) * 2014-06-19 2017-03-31 알파 어셈블리 솔루션스 인크. 가공되는 잔류 솔더 페이스트 기술
US20180038578A1 (en) * 2015-02-24 2018-02-08 Teddykorea Co., Ltd. Flexible lighting panel
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
US10980160B2 (en) * 2018-09-26 2021-04-13 Canon Kabushiki Kaisha Image pickup module, method for manufacturing image pickup module, and electronic device
CN113130457A (zh) * 2019-12-31 2021-07-16 Tcl集团股份有限公司 光源板及其制备方法和显示器
US10777483B1 (en) * 2020-02-28 2020-09-15 Arieca Inc. Method, apparatus, and assembly for thermally connecting layers

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
JPH0747233B2 (ja) * 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH02251145A (ja) 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
US6271110B1 (en) * 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
DE4432774C2 (de) * 1994-09-15 2000-04-06 Fraunhofer Ges Forschung Verfahren zur Herstellung meniskusförmiger Lotbumps
US5429293A (en) * 1994-12-19 1995-07-04 Motorola, Inc. Soldering process
JPH0927516A (ja) 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
US6523736B1 (en) * 1998-12-11 2003-02-25 Micron Technology, Inc. Methods and apparatus for forming solder balls
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6187450B1 (en) * 1999-10-21 2001-02-13 General Electric Company Tip cap hole brazing and oxidation resistant alloy therefor
US6402013B2 (en) * 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001329048A (ja) 2000-03-15 2001-11-27 Harima Chem Inc 封止充填剤用液状エポキシ樹脂組成物
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
US6348401B1 (en) * 2000-11-10 2002-02-19 Siliconware Precision Industries Co., Ltd. Method of fabricating solder bumps with high coplanarity for flip-chip application
JP4502496B2 (ja) * 2000-11-16 2010-07-14 富士通株式会社 Bga実装時におけるはんだ形状評価方法及びbga実装時におけるはんだ形状評価装置及びbga実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
US6933221B1 (en) * 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
US6846735B1 (en) * 2002-09-05 2005-01-25 Bridge Semiconductor Corporation Compliant test probe with jagged contact surface
TWI244129B (en) * 2002-10-25 2005-11-21 Via Tech Inc Bonding column process
JP3769688B2 (ja) * 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
WO2004070827A1 (ja) 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
JP2004274000A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法
US8042727B2 (en) * 2004-03-30 2011-10-25 Tamura Corporation Heater, reflow apparatus, and solder bump forming method and apparatus
US20060108402A1 (en) * 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
KR100958554B1 (ko) * 2004-12-20 2010-05-17 센주긴조쿠고교 가부시키가이샤 땜납 프리코트 방법 및 전자기기용 워크
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same

Also Published As

Publication number Publication date
US20080165518A1 (en) 2008-07-10
WO2006098268A1 (ja) 2006-09-21
CN101142667A (zh) 2008-03-12
US7726545B2 (en) 2010-06-01
JP4402717B2 (ja) 2010-01-20
CN100533701C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP4402716B2 (ja) 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
JP4402718B2 (ja) フリップチップ実装方法
US7611040B2 (en) Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
US7638883B2 (en) Flip chip mounting method and bump forming method
US7820021B2 (en) Flip chip mounting method and method for connecting substrates
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
WO2006064831A1 (ja) フリップチップ実装用樹脂組成物およびバンプ形成用樹脂組成物
JP4702271B2 (ja) 導電性バンプの形成方法
JP4129837B2 (ja) 実装構造体の製造方法
US20220319954A1 (en) Package heat dissipation
JP2007095763A (ja) フリップチップ実装方法および基板間接続方法
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090828

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091029

R150 Certificate of patent or registration of utility model

Ref document number: 4402717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4