WO2006098268A1 - 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 - Google Patents

導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 Download PDF

Info

Publication number
WO2006098268A1
WO2006098268A1 PCT/JP2006/304891 JP2006304891W WO2006098268A1 WO 2006098268 A1 WO2006098268 A1 WO 2006098268A1 JP 2006304891 W JP2006304891 W JP 2006304891W WO 2006098268 A1 WO2006098268 A1 WO 2006098268A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
electronic component
electrode
composition
chip mounting
Prior art date
Application number
PCT/JP2006/304891
Other languages
English (en)
French (fr)
Inventor
Takashi Ichiryu
Seiichi Nakatani
Seiji Karashima
Yoshihiro Tomita
Koichi Hirano
Toshio Fujii
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US11/886,311 priority Critical patent/US7726545B2/en
Priority to JP2007508122A priority patent/JP4402717B2/ja
Publication of WO2006098268A1 publication Critical patent/WO2006098268A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11524—Self-assembly, e.g. self-agglomeration of the bump material in a fluid with special adaptation of the surface or of an auxiliary substrate, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Definitions

  • the present invention relates to a method for mounting another electronic component such as a semiconductor chip on an electronic component such as a circuit board, and a method for forming a bump on an electrode of an electronic component such as a circuit board or a semiconductor chip.
  • a technology necessary for increasing the density of electronic circuits is a high-density mounting technology for semiconductor integrated circuits (LSIs). Because of the rapid advancement of multi-pinned and narrow pitch connection electrodes (simply called “electrodes”) of LSI chips, the semiconductor package technology is CSP (chip size package) that uses bare chip flip chip mounting. ) And PPGA and BGA mounting to external terminals are common. Therefore, there is a need for new packaging technology that can cope with the increase in the speed and size of mounted ICs and the increase in the number of input / output terminals.
  • a plurality of electrode pads are formed on a semiconductor chip, and bumps are formed on the electrode pads with a material such as solder or Au.
  • the bumps and the electrodes are electrically joined by disposing the bumps of the semiconductor chip so as to face the plurality of electrodes formed on the circuit board.
  • a resin material is filled (underfilled) between the semiconductor chip and the circuit board to improve electrical and mechanical bonding between the semiconductor chip and the circuit board.
  • force plating methods such as a plating method and a screen printing method are suitable for narrowing the pitch, but there are problems in terms of productivity because the process is complicated.
  • the screen printing method is excellent in terms of productivity, it is suitable for narrow pitch because it uses a mask.
  • Patent Document 1 An example of the technique is described in Patent Document 1, for example. Briefly, first, a solder paste, which is a mixture of solder powder and flux, is applied to the entire surface of the circuit board on which the surface-oxidized electrode is formed, and then the circuit board is heated. As a result, the solder powder is melted and a solder layer is selectively formed on the electrodes without causing a short circuit between adjacent electrodes.
  • a solder paste which is a mixture of solder powder and flux
  • Patent Document 2 Non-Patent Document 1
  • a paste-like composition (chemical reaction precipitation type solder) mainly composed of an organic acid lead salt and metallic tin is applied to the entire surface of the circuit board on which the electrodes are formed, and thereafter Then, heat the circuit board.
  • a substitution reaction between Pb and Sn occurs, and the PbZSn alloy is selectively deposited on the electrodes of the circuit board.
  • a conductive adhesive composed of a thermosetting resin and conductive particles is supplied between a semiconductor chip and a circuit board, and the semiconductor chip
  • a method has been proposed in which the conductive adhesive is heated while pressure is applied. In this method, molten conductive particles are gathered between the electrodes of the semiconductor chip and the electrodes of the circuit board so that the electrodes can be electrically connected to each other, and at the same time, the semiconductor chip and the circuit board can be joined to each other. It becomes.
  • Patent Document 1 JP 2000-94179 A
  • Patent Document 2 Japanese Patent Laid-Open No. 1-157796
  • Patent Document 3 Japanese Patent Laid-Open No. 7-74459
  • Patent Document 4 Japanese Unexamined Patent Publication No. 2000-332055
  • Patent Document 5 Japanese Unexamined Patent Application Publication No. 2004-260131
  • Non-Patent Document 1 Electronics Packaging Technology, September 2000, pp. 38-45
  • the resin interposed between the circuit board and the semiconductor chip is pressurized and heated, and the molten solder powder is automatically applied between the semiconductor chip electrode and the circuit board electrode.
  • the conductive adhesive applied on the substrate gradually increases in viscosity as the molecular weight increases in the heating stage. As the viscosity increases, fluidization of the molten conductive particles is hindered, but some of the conductive particles may remain in a region other than between the electrode pads. As a result, there is a concern that the insulating property between the electrodes is lowered.
  • the present invention has been made in view of the above circumstances. That is, the problem of the present invention is to short circuit This is to provide a flip chip mounting method and a bump forming method that are preferable in terms of connection reliability.
  • the present invention provides a flip chip mounting method for electrically connecting a first electronic component and a second electronic component
  • connection body also referred to as “solder layer”
  • solder layer A step of heating the composition to form a connection body (also referred to as “solder layer”) that electrically connects electrode a and electrode b from conductive particles and solder powder.
  • a flip chip mounting method is provided.
  • the composition is heated to a temperature at which the solder powder melts, and the gas generated by boiling or decomposition of the convective additive can be flowed. Occurs.
  • This convection allows the solder powder to fluidize and move freely within the composition.
  • the molten solder powder self-assembles and grows around the conductive particles as nuclei, so that a connection body for connecting the electrodes to each other is formed.
  • the reason why the molten solder powder self-assembles as described above is due to the wettability of the conductive particles and z or the electrode with respect to the solder powder.
  • the first electronic component is a semiconductor chip and the second electronic component is a circuit board.
  • the conductive particles are formed from a conductive material, they may be formed from a misaligned material cover.
  • the conductive particles are at least one kind of particles selected from the group consisting of metal particles composed of a single composition metal, solder particles, plated metal particles, and plated resin particle force. Is preferred.
  • metal particles made of a metal having a single composition include particles having a metal force such as Cu, Ag, Au, Ni, Pt, Sn, Bi, or Zn
  • solder particles include Sn— Alloys such as Pb, Sn-Ag, Sn-Ag-Cu, Sn-Bi-Ag-In, Sn—Bi—Zn, Sn—Bi—Ag—Cu, Sn—Zn, Sn—Sb or Sn—Pb—Ag
  • Melt metal particles include metal particles plated with at least one metal material selected from the group forces consisting of Cu, Ag, Au, Ni and Sn (such metal particles).
  • particles are resin particles plated with at least one metal material that also has a selected group force consisting of Cu, Ag, Au, Ni, and Sn.
  • the resin particles themselves are epoxy resin, phenol resin, polyimide resin, polyamide resin, melamine resin, unsaturated polyester resin, alkyd resin, cyanate resin, dibutene benzene polymer, Butylbenzene Styrene copolymer, dibulene-acrylic acid ester copolymer, diallyl phthalate polymer, triallyl isocyanate polymer, benzoguanamine polymer, polyethylene, polypropylene, polymethylpentene, polychlorinated butyl, poly Tetrafluoroethylene, polystyrene, polymethyl methacrylate, polyethylene terephthalate, polybutylene terephthalate, polysnolephone, polyphenylene oxide, and polyacetal force Group force selected At least one material force selected is also formed Yes.
  • a preferable particle diameter of the conductive particles is, for example, 1 / ⁇ ⁇ to 50 / ⁇ m.
  • the resin component is cured to form a resin layer that adheres the first electronic component and the second electronic component to each other.
  • the resin component contained in the composition supplied in step (iii) includes epoxy resin, unsaturated polyester resin, alkyd resin, polybutadiene resin, polyimide resin, polyamide resin and It is preferable that at least one kind of resin (or a main ingredient of heat-cured resin), which is selected from group power consisting of cyanate resin, is included. Further, the resin component can contain a curing agent or a crosslinking agent. Examples of strong curing agents or crosslinking agents include aliphatic amines, aromatic amines, aliphatic acid anhydrides, alicyclic acid anhydrides, organic peroxides, and polybasic acids. Na Preferably, the composition supplied in step (iii) has a paste-like or sheet-like form.
  • the convective additive contained in the composition supplied in step (iii) preferably has a boiling point at desired U, temperature, or decomposes to produce a gas.
  • the convective additive has a boiling point between the curing reaction start temperature (T) and the curing reaction peak temperature (T) of the resin component.
  • the curing reaction start temperature (T) is shown in Fig. 9.
  • the temperature at the point where the tangent at the inflection point P and the baseline of the curve that rises to the exothermic peak is the temperature at the exothermic peak of the DSC curve obtained by differential scanning calorimetry of the resin component.
  • “Differential scanning calorimetry” here refers to differential scanning calorimetry using a differential scanning calorimeter (Seiko Instruments Inc., model: DSC220). The test was carried out under conditions where the temperature was raised from room temperature at a rate of 10 ° CZ.
  • Examples of the convective additive include a decomposition type convective additive and an evaporation type convective additive.
  • decomposition-type convective additives include sodium bicarbonate, ammonium metaborate, sodium hydroxide, dawsonite or barium metaborate
  • evaporative convective additives include butyl.
  • examples thereof include medium-boiling solvents or high-boiling solvents such as carbitol, isobutyl alcohol, xylene, isopentyl alcohol, butyl acetate, tetrachloroethylene, methyl isobutyl ketone, ethyl carbitol or ethylene glycol.
  • the convective additive may be a mixture in which the substances exemplified above are combined.
  • the solder powder contained in the composition supplied in step (iii) may be a conventional solder material force such as a Pb-Sn alloy, but in view of environmental problems.
  • solder materials such as Sn-Ag alloys, Sn-Ag-Cu alloys, Sn-Bi-Ag-In alloys, Sn-Bi-Zn alloys, Sn-Bi-Ag-Cu
  • lead-free solder materials such as Sn-Zn alloy, Sn-Zn alloy or Sn-Sb alloy can be used.
  • a flip chip mounting body obtained by the above flip chip mounting method is also provided.
  • the obtained flip chip mounting body includes a plurality of electrodes a provided on the first electronic component and a plurality of electrodes b formed on the second electronic component corresponding to the electrode a by the connection body. It has an electrically connected configuration.
  • the first electronic component is preferably a semiconductor chip
  • the second electronic component is preferably a circuit board.
  • the present invention also provides a bump forming method that can be achieved only by a flip chip mounting method.
  • the bump forming method of the present invention is a method of forming bumps on a plurality of electrodes of an electronic component,
  • step (vi) not only the releasable cover but also the resin layer may be removed.
  • the composition is heated to a temperature at which the solder powder melts, and a gas generated by boiling or decomposition of the convective additive can be flowed. Occurs. This convection allows the solder powder to fluidize and move freely within the yarn and product. As a result, the molten solder powder self-assembles and grows around the conductive particles as nuclei, and bumps are formed on the electrodes.
  • the electronic component is a semiconductor chip or a circuit board.
  • the conductive particles may be at least one kind of particles selected from the group consisting of metal particles having a single compositional metal force, solder particles, plated metal particles, and plated resin particles. Preferably there is.
  • metal particles having a single composition of metal force include Cu, Ag, Au, Ni, Pt, Sn, B, etc., include particles with metallic forces such as Zn, and “solder particles” include Sn—Pb, Sn—Ag, Sn—Ag—Cu, Sn—Bi—Ag—In, Sn—Bi—Zn, Sn—Bi—Ag—Cu, Sn—Zn, Sn—Sb, Sn—Pb—Ag, and other particles of alloy strength are included.
  • Metallic metal particles include Cu, Ag Metal particles plated with at least one metal material that can also be selected from the group forces consisting of Au, Ni and Sn (The metal particles themselves consist of Cu, Ag, Au, Ni, Pt, Sn, Bi and Zn.
  • the particles are also composed of at least one kind of metal material force selected from the group), and the group force composed of Cu, Ag, Au, Ni, and Sn is also selected as the “greased resin particles”
  • the resin particles plated with at least one kind of metal material wherein the resin particles themselves are epoxy resin, phenol Resin, polyimide resin, polyamide resin, melamine resin, unsaturated polyester resin, alkyd resin, cyanate resin, dibule benzene polymer, dibulebenzene-styrene copolymer, dibulebenzene acrylic acid Ester copolymer, diallyl phthalate polymer, triallyl isocyanate polymer, benzoguanamine polymer, polyethylene, polypropylene, polymethylpentene, polyvinyl chloride, polytetrafluoroethylene, polystyrene, polymethylol methacrylate Group power consisting of rate, polyethylene terephthalate, polybutylene terephthalate, polysulfone, polypheny
  • the preferred particle diameter of the conductive particles is, for example, 1 ⁇ to 50 / ⁇ m, similarly to the flip chip mounting method described above.
  • the conductive particles are preferably fixed or fixed to the electrode.
  • the resin component contained in the composition supplied in step (iii) includes epoxy resin, unsaturated polyester resin, alkyd resin, polybutadiene resin, and polyimide resin.
  • the resin component may contain a curing agent or a crosslinking agent.
  • hard curing agents or crosslinking agents examples include aliphatic amines, aromatic amines, aliphatic acid anhydrides, alicyclic acid anhydrides, organic peroxides, and polybasic acids.
  • the resin component contained in the composition may be one that does not harden when heated and has fluidity when cooled.
  • the composition supplied in step (iii) has a paste-like or sheet-like form.
  • the releasable cover prepared in the step (i) is a plate-like material composed of at least one selected from the group of silicone resin, fluorine resin, and polypropylene resin. Is preferred.
  • the releasable cover prepared in step (i) is a plate coated with at least one material selected from a group force consisting of silicon oil, inorganic oxide, inorganic nitride, and inorganic nitride oxide strength. It is preferable that it is a shape.
  • step (i) between step (i) and step (ii), a step of forming a release agent layer on the surface A of the electronic component excluding the region where the electrode is provided.
  • step (vi) not only the releasable cover but also the resin layer and the release agent layer are removed.
  • the surface B of the releasable cover prepared in step (i) has a plurality of lands formed corresponding to the electrodes of the electronic component, and the lands are excluded.
  • a release agent layer is formed in the area,
  • step (iv) a releasable cover is disposed on the composition so that the land and the electrode face each other,
  • step (V) conductive particles and solder powder force also form bumps that connect lands and electrodes,
  • step (vi) the releasable cover and release agent layer are removed with the lands remaining on the bumps.
  • the thickness of the release agent layer formed on the releasable cover prepared in step (i) may be larger than the thickness of the land.
  • the present invention also provides a bump mounting body obtained by the above bump forming method, in which bumps are formed on a plurality of electrodes provided in an electronic component. .
  • the fluidized solder powder can be efficiently captured by the conductive particles provided on the electrode to form a connection body (“solder layer”) or bump.
  • the flip chip mounting method of the present invention it is possible to eliminate the remaining of the solder powder in a region other than the electrode, and to prevent a short circuit or the like. As a result, the obtained flip chip mounting body is realized with a flip chip mounting body with excellent productivity and high connection reliability.
  • the solder powder can be efficiently captured due to the conductive particles provided on the electrode of the electronic component, so that a large number of bumps can be formed with high productivity.
  • the obtained bump mounting body a bump having a uniform shape is realized, and a highly reliable bump mounting body with excellent insulation between the bumps can be obtained.
  • FIGS. 1 (a) to (e) are cross-sectional views illustrating a flip-chip mounting method according to the first embodiment of the present invention.
  • FIG. 1 1 (a) to 2 (d) are process cross-sectional views partially showing each process of the flip chip mounting method of the present invention according to Embodiment 1.
  • FIG. 1 is a process cross-sectional views partially showing each process of the flip chip mounting method of the present invention according to Embodiment 1.
  • FIG. 3 (a) to 3 (c) are cross-sectional views of the flip chip mounting body of the present invention according to Embodiment 2.
  • FIG. 3 (a) to 3 (c) are cross-sectional views of the flip chip mounting body of the present invention according to Embodiment 2.
  • FIG. 4 (a) to 4 (f) are process sectional views showing a bump forming method of the present invention according to Embodiment 3.
  • FIG. 4 (a) to 4 (f) are process sectional views showing a bump forming method of the present invention according to Embodiment 3.
  • FIG. 5 (a) to 5 (g) are process sectional views showing a bump forming method of the present invention according to Embodiment 4.
  • FIG. 5 (a) to 5 (g) are process sectional views showing a bump forming method of the present invention according to Embodiment 4.
  • FIGS. 6 (a) and 6 (b) are a plan view and a cross-sectional view (cross-sectional view taken along line A—A) of a releasable cover used in the bump forming method of the present invention according to Embodiment 5.
  • FIG. 6 (c) is a cross-sectional view showing a modified example.
  • FIG. 7 (a) to 7 (f) are process cross-sectional views illustrating the bump forming method of the present invention according to Embodiment 5.
  • FIG. 7 (a) to 7 (f) are process cross-sectional views illustrating the bump forming method of the present invention according to Embodiment 5.
  • FIGS. 8A and 8B are process cross-sectional views illustrating a modified example of the bump forming method of the present invention according to Embodiment 5.
  • FIGS. 8A and 8B are process cross-sectional views illustrating a modified example of the bump forming method of the present invention according to Embodiment 5.
  • FIG. 9 is a conceptual diagram of a DSC curve obtained by differential scanning calorimetry of a resin component.
  • Second electronic component for example, circuit board
  • Electrode b of second electronic component (for example, electrode terminal)
  • Electrode a of the first electronic component a (for example, connection terminal)
  • FIG. 1 is a process sectional view showing a process of the flip chip mounting method according to the first embodiment of the present invention.
  • a paste-like resin composition 6 (in the present specification, simply “" on the surface of the circuit board 1 provided with the electrode 2 (that is, “electrode b”)).
  • a powerful paste-like rosin composition 6 comprises a thermosetting resin mainly composed of bisphenol A type epoxy resin and dicyandiamide as the rosin component 5, and acetic acid as an evaporative convection additive. It is a composition in which solder powder 4 composed of a Pb—Sn alloy is uniformly dispersed in a mixture containing butyl.
  • the semiconductor chip 8 (ie, “first electronic component”) provided with the electrode 7 (ie, “electrode a”) is placed on the upper surface of the resin composition 6. Abut. At this time, the semiconductor chip 8 is arranged so that the electrodes 7 of the semiconductor chip 8 face the electrodes 2 on the circuit board 1 as shown in the figure.
  • the circuit board 1 is heated to raise the temperature of the resin composition 6.
  • the viscosity of the rosin composition 6 is lowered, and the convective additive ptylcarbitol is boiled to generate gas 9.
  • gas 9 generates convection inside the vaginal fat composition 6 that escapes to the outside (see “arrow” in FIG. 1 (d)).
  • the solder powder 4 self-assembles onto the electrode 2 due to the high wettability of the conductive particles, so that the connecting body 10 (or the connection between the electrode 2 and the electrode 3 (or “Solder layer”) will be formed.
  • FIG. 2 is a cross-sectional view partially showing each process of the flip chip mounting method according to the first embodiment of the present invention.
  • the solder powder 4 flows in the resin composition 6 by convection of a gas (not shown) generated by the temperature increase of the resin composition 6. Since the temperature is high, a part of the solder powder 4 becomes a molten solder powder 4a and flows in the resin composition 6 together with the solder powder 4. And When the solder powder 4 and Z or the molten solder powder 4 a reach the electrode 2, the flow is suppressed by the conductive particles 3 fixed on the upper surface of the electrode 2. At that time, the molten solder powder 4a is captured by the conductive particles 3 having high wettability with respect to the solder and fused around the conductive particles 3 to form the molten solder 4b.
  • thermosetting resin containing a bisphenol A type epoxy resin is used as the resin component 5 of the resin composition 6
  • the present invention is not limited thereto. Not.
  • the same effect can be obtained even if a thermosetting resin containing polyimide resin, cyanate resin or the like is used.
  • the present invention is not limited to this.
  • metal powders having high wettability with respect to solder such as Au powder and Cu powder, alloy powders thereof, and resin powder plated with metal such as Cu or solder can be used.
  • the conductive particles 3 can provide a nucleus for capturing the molten solder powder 4a and the like by using a solder powder whose melting point is higher than that of the solder powder 4.
  • the solder powder as the conductive particles 3 is fused integrally with the molten solder 4b after completing the function as a core for capturing the molten solder powder 4a and the like to form the connection body 10.
  • the resin composition 6 is applied as a pasty resin on the circuit board 1 .
  • the resin composition 6 is preliminarily cured by semi-curing in advance.
  • the sea It can also be used as a globular fat.
  • FIG. 3 (a) is a cross-sectional view of a flip chip mounting body according to Embodiment 2 of the present invention.
  • This flip chip mounting body is obtained by the flip chip mounting method of the first embodiment. That is, the conductive particles 3 are placed on the electrodes 2 of the circuit board 1, and the molten solder powder 4 a is captured by the conductive particles 3 to form the connection body 10.
  • the connection body 10 the molten solder 4 b grows up to the electrode 7 of the semiconductor chip 8 with the conductive particles 3 as the nucleus, and the electrode 2 of the circuit board 1 and the electrode 7 of the semiconductor chip 8 are electrically interconnected. Connected to.
  • FIG. 3 (b) is a cross-sectional view showing a modified example of the flip chip mounting body according to the second embodiment of the present invention.
  • the conductive particles 3 are fixedly disposed on the electrodes 7 of the semiconductor chip 8, and the molten solder powder 4a is captured by the conductive particles 3 to form the connection body 10. It is what.
  • the connection body 10 that is applied is obtained by growing the molten solder 4b up to the electrode 2 of the circuit board 1 with the conductive particles 3 on the electrodes 7 of the semiconductor chip 8 as the core.
  • the electrode 2 and the electrode 7 of the semiconductor chip 8 are electrically connected to each other.
  • FIG. 3 (c) is a cross-sectional view showing another modified example of the flip chip mounting body according to Embodiment 2 of the present invention.
  • the conductive particles 3 are not only fixed on the electrode 2 of the circuit board 1 but also fixed on the electrode 7 of the semiconductor chip 8. Therefore, the melted powder 4a is captured with the strong conductive particles 3a and 3b as nuclei, and the molten solder 4b grows oppositely.
  • the connection body 10 by self-assembling the molten solder powder 4a between the electrode 2 and the electrode 7 efficiently in an extremely short time, and the connection reliability can be further improved.
  • FIG. 3 shows an example in which one semiconductor chip is mounted on the circuit board 1, but a plurality of semiconductor chips can be similarly mounted. Further, a plurality of chip components such as chip resistors and chip capacitors may be mounted on the circuit board 1.
  • the solder component self-assembled due to the conductive particles (3, 3a, 3b) present in the connection body 10 and the conductive particles (3, 3a, Connection reliability with electrodes 2 and 7 to which 3b) is fixed is improved.
  • a stress relaxation action can be obtained, such as a possibility that a crack may occur and a connection failure may be reduced.
  • further stress relaxation action can be obtained by using the solder particles or metal-coated resin particles as the conductive particles (3, 3a, 3b).
  • FIG. 4 is a cross-sectional view showing the steps of the bump forming method according to Embodiment 3 of the present invention.
  • a solder is applied on an electrode 22 (or "electrode terminal” or “connection terminal") provided on the upper surface of an electronic component 21 such as a semiconductor chip or a circuit board.
  • the conductive particles 23 for example, Ag powder
  • an adhesive flux is applied to the surface of the electrode 22, the conductive particles 23 are sprayed to fix the conductive particles 23 only on the electrode 22, and then the conductive particles 23 on the electronic component 21 are attached. It is possible to use a method of paying off. Alternatively, a method of selectively printing a paste containing conductive particles 23 on the electrode 22 may be used.
  • the adhesive flux preferably has a high viscosity (viscosity) when the solder is melted in order to strongly adhere the conductive particles 23 onto the electrode 22.
  • a paste-like resin composition 26 is applied to the upper surface of the electronic component 21 provided with the electrodes 22.
  • Cured paste-like resin composition 26 is a mixture of bisphenol F-type epoxy resin as a resin component 25 and a mixture of butyl carbitol and isobutyl alcohol as a convective additive. This is a composition in which solder powder composed of a Pb—Sn alloy is uniformly dispersed.
  • a plate-like releasable cover 27 having a force such as polypropylene resin is brought into contact with the upper surface of the resin composition 6.
  • the electronic component 21 is heated from the lower surface, and the temperature of the resin composition 26 is increased. As a result, the viscosity of the rosin composition 26 decreases and convection occurs. A mixture of the additives butyl carbitol and isobutyl alcohol boil and gas 28 is generated. Such gas 28 generates convection inside the vaginal resin composition 26 that escapes to the outside (see “arrow” in FIG. 4 (d)).
  • the solder powder 24 flows and starts melting while convection, and self-assembles near the electrode 22 due to wettability.
  • the solder powder 24 is restrained from flowing by the conductive particles 23 fixed on the electrode 22, and is captured by the conductive particles 23 having high wettability with respect to the solder and fused around it.
  • the molten solder 24b will gradually grow to form bumps.
  • the releasable cover 27 is peeled from the resin layer 29.
  • the releasable cover 27 is formed of polypropylene resin having no adhesiveness to the obtained resin layer 29, it can be easily peeled off from the resin layer 29.
  • the electronic component 21 in which the bumps 30 including the conductive particles 23 are provided on the electrode 22 can be obtained.
  • the force described in the example in which a plate-like material made of polypropylene resin is used as the releasable cover 27 is not limited to this.
  • a plate having strength such as silicon resin or fluorine resin, or a plate having a release agent such as silicon oil coated on the surface.
  • the bump forming method of the third embodiment is not limited to the described form, and various modifications can be made. One example will be described below.
  • the releasable cover instead of the releasable cover as described above, low wettability with respect to solder, such as glass, may be used as the releasable cover. Then, although the solder component has grown and solidified to the releasable cover, the resin component is still cured! / In this state, the releasability force bar is peeled off from the resin composition. To do. In such cases, the releasable cover should be wettable with solder. Therefore, the composition of the resin composition can be easily peeled off. The resin composition remaining between the bumps formed on the electrodes of the electronic component may be removed by, for example, etching or a solvent.
  • the resin component of the resin composition used in the case of force it is preferable to use a resin component that does not harden at the temperature at which the solder powder convects and has fluidity when cooled after bump formation. .
  • FIG. 5 is a cross-sectional view showing the steps of the bump forming method according to the fourth embodiment of the present invention.
  • a release agent such as silicon resin is applied to the surface A of the electronic component 21 (for example, a semiconductor chip or a circuit board) excluding the region where the electrode 22 is provided.
  • a release agent layer (or “release film”) 31 is formed.
  • conductive particles 23 eg, Ag powder
  • conductive particles 23 having high wettability with respect to the solder are fixed on the electrode 22 and the release agent layer 31 by the same method as described in the first embodiment.
  • a paste-like rosin composition 26 is applied.
  • the paste-like rosin composition 26 is convection-added with thermosetting rosin mainly composed of phthalic anhydride and glycerin as the rosin component 25 and ammonium metaborate as a decomposable convective additive.
  • thermosetting rosin mainly composed of phthalic anhydride and glycerin
  • ammonium metaborate as a decomposable convective additive.
  • solder powder 24 composed of a Pb—Sn alloy is uniformly dispersed in a mixture containing an agent.
  • a releasable cover 27 having a force such as a polypropylene sheet or a silicone resin sheet is brought into contact with the upper surface of the resin composition 26.
  • the electronic component 21 is heated from the lower surface, and the temperature of the resin composition 26 is increased.
  • the viscosity of the resin composition 26 decreases, and the convective additive, ammonium metaborate, decomposes to generate gas 28.
  • the gas 28 generates convection inside the vaginal resin composition 26 that is extracted outside (see “arrow” in FIG. 5 (d)).
  • the solder powder 24 is fluidized and starts melting while convection, and self-assembles near the electrode 22 due to wettability.
  • Solder powder 24 is an electrode
  • the conductive particles 23 fixed on the surface 22 suppress the flow and are captured by the conductive particles 23 having high wettability with respect to the solder and fused around the conductive particles 23. It will grow gradually to form.
  • the solder powder 24 and the molten solder powder flow by convection and are self-assembled onto the electrode 22 so as to be captured by the conductive particles 23.
  • the process of growing and the process of growing the molten solder 24b are the same as described with reference to FIG.
  • the bump 30 is obtained from 3 and the resin component 25 in the resin composition 26 is cured to obtain the resin layer 29.
  • the releasable cover 27 is removed from the electronic component 21. Specifically, the releasable cover 27 is peeled from the resin layer 29.
  • the releasable cover 27 also has a force such as polypropylene resin that does not have adhesiveness to the resin layer 29, and therefore can be easily peeled off from the resin layer 29.
  • the electronic component 21 having only the bumps 30 on one surface is finally obtained.
  • a release agent layer made of polypropylene or a resin such as fluorine resin, or a release agent layer coated with a release agent such as silicone oil may be formed.
  • Embodiment 5 of the present invention will be described with reference to FIGS. Components similar to those in FIG. 4 are denoted by the same reference numerals.
  • 6 (a) and 6 (b) are a plan view and a cross-sectional view (cross-sectional view taken along line AA) of the releasable cover used in the bump forming method according to Embodiment 5 of the present invention. .
  • a plurality of lands 42 having, for example, Cu, Sn and the like are formed on the surface B of the releasable cover 41 .
  • the powerful lands 42 are a plurality of electronic components (not shown). Are formed at positions corresponding to the electrodes.
  • a release agent layer 43 is formed on the surface B of the release cover 41 excluding the area where the land 42 is formed by applying a release agent such as epoxy resin. Yes.
  • FIG. 6C is a cross-sectional view (a cross-sectional view taken along line AA) showing a modified example of the releasable cover.
  • the thickness force of the release agent layer 53 applied to the surface B excluding the lands 52 is formed to be thicker than the lands 52! /.
  • a paste-like grease thread and composition 26 is applied to the upper surface of the electronic component 21.
  • This rosin composition 26 is used for a mixture containing glycerin, maleic anhydride and benzoyl peroxide as a rosin component 25, and sodium bicarbonate as a decomposing convective additive.
  • the releasable cover 41 is brought into contact with the upper surface of the resin composition 26.
  • the electrodes 22 on the electronic component 21 and the lands 42 of the releasable cover 41 are brought into contact with each other so as to face each other.
  • the electronic component 21 is heated to raise the temperature of the resin composition 26.
  • the viscosity of the rosin composition 26 is lowered, and the convective additive sodium hydrogen carbonate is decomposed to generate gas 28.
  • the gas 28 generates convection inside the resin composition 26 in order to escape to the outside (see “arrow” in FIG. 7 (d)).
  • the solder powder 24 is fluidized, starts melting while being convected, and self-assembles near the electrode 22 due to wettability.
  • the solder powder 24 is prevented from flowing by the conductive particles 23 fixed on the electrode 22, and is captured by the conductive particles 23 having high wettability with respect to the solder and fused around the solder particles 24.
  • Solder 24b will gradually grow to form bumps. Finally, as shown in FIG. 7E, the molten solder 24b grows as a bump body until the upper end of the molten solder 24b is connected to the land 42 on the releasable cover 41. Then, the release cover 41 and the release agent layer 43 are removed with the lands remaining on the bumps. In this case, it is preferable to release the release cover 41 and the release agent layer 43 while the molten solder 24b is not solidified while the resin component 25 is cured. .
  • the resin layer 29 can be used as a bonding interval regulating material in a flip chip mounting process of a semiconductor chip, and mounting with excellent reliability such as bonding can be realized.
  • FIG. 8 shows a bump formation method using the release cover 51 of FIG. 6 (c).
  • FIGS. 8 (a) and 8 (b) are shown in FIGS. 7 (e) and (f), respectively.
  • the other steps are the same as in FIG.
  • the upper end of the molten solder 24b is grown to a state where it is connected to the land 52 on the release force bar 51.
  • the release agent layer 53 provided on the releasable cover 51 is thicker than the land 52, the molten solder 24b protrudes from the resin layer 29.
  • the molten solder 24b solidifies and becomes thicker than the resin layer 29.
  • a bump 55 having a uniform spherical protrusion 54 can be obtained.
  • the height of the bump 55 can be freely set by changing the thickness of the release agent layer 53. In addition, it is not limited by the degree of hardening shrinkage of the rosin component, but the applicable range is widened.
  • a flip chip mounting method for electrically connecting a first electronic component and a second electronic component comprising:
  • (V) A step of heating the composition to form a connection body that electrically connects the electrode a and the electrode b from the conductive particles and the solder powder.
  • a flip chip mounting method comprising:
  • the resin component in the step (V), is cured to form a resin layer that adheres the first electronic component and the second electronic component to each other.
  • a flip chip mounting method characterized by the above.
  • the first electronic component prepared in the step (i) is a semiconductor chip
  • the second electronic component prepared in the step (i) is A flip chip mounting method, characterized by being a circuit board.
  • the conductive particles provided in the step (ii) are metal particles, solder particles, plated metal particles, and Characterized in that it is at least one kind of particles selected from the group consisting of coated wax particles. Flip chip mounting method.
  • the flip chip mounting method characterized by having a paste-like or sheet-like form as described above.
  • the convection additive contained in the composition supplied in the step (iii) is used to initiate the curing reaction of the resin component.
  • a flip-chip mounting method characterized by generating a gas having a boiling point or being decomposed between a temperature and a curing reaction peak temperature.
  • the convective additive contained in the composition supplied in step (iii) is xylene, isobutyl alcohol, isopentyl. Alcohol, butyl acetate, tetrachloroethylene, methyl isobutyl ketone, ethyl carbitol, butyl carbitol, ethylene glycol, aluminum hydroxide, dawsonite, ammonium metaborate, barium metaborate and sodium bicarbonate
  • a flip chip mounting method characterized by comprising at least one kind of substance.
  • the resin component contained in the composition supplied in step (iii) includes epoxy resin, unsaturated resin.
  • a flip chip mounting method comprising at least one selected resin .
  • a flip chip mounting body capable of obtaining the flip chip mounting method of any of the first to eighth aspects, wherein the plurality of electrodes a of the first electronic component and the plurality of electrodes b of the second electronic component Flip chip mounting body that is electrically connected to each other.
  • Tenth aspect A flip-chip mounting body according to the ninth aspect, wherein the first electronic component is a semiconductor chip and the second electronic component is a circuit board.
  • a method of forming bumps on a plurality of electrodes of an electronic component comprising:
  • a bump forming method comprising:
  • Twelfth aspect The bump forming method according to the eleventh aspect, wherein not only the releasable cover but also the resin layer is removed in the step (vi).
  • the releasable cover prepared in the step (i) comprises:
  • the electronic component excluding a region where an electrode is provided between the step (i) and the step (ii). Further comprising the step of forming a release agent layer on surface A of
  • the bump forming method is characterized by removing not only the releasable cover but also the resin layer and the release agent layer.
  • a plurality of lands corresponding to the electrodes of the electronic component are formed on the surface B of the releasable cover prepared in the step (i). And a release agent layer is formed in a region excluding the land, and in the step (iv), the release cover is provided so that the land and the electrode face each other. Placing on the composition;
  • the land and the electric power are formed from the conductive particles and the solder powder. Form bumps that connect the poles, and
  • the releasable cover and the release agent layer are removed while leaving the land on the bump.
  • a thickness of the release agent layer formed on the release force bar prepared in the step (i) is larger than a thickness of the land. And bump formation method.
  • the yarn and composition force supplied in the step (iii) has a paste-like or sheet-like form. Bump formation method.
  • epoxy resin, unsaturated polyester resin, alkyd resin may be used as the resin component contained in the composition used in step (iii).
  • a bump forming method comprising at least one selected from the group consisting of polybutadiene resin, polyimide resin, polyamide resin and cyanate resin.
  • the flip chip mounting method according to the present invention can efficiently capture and grow the molten solder that self-assembles between the electrodes by the conductive particles fixed on the electrodes, so that circuit boards, semiconductor chips, etc. It is particularly useful in the field of implementation.

Description

明 細 書
導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 技術分野
[0001] 本発明は、回路基板等の電子部品に半導体チップ等の別の電子部品を実装する 方法、および、回路基板または半導体チップ等の電子部品の電極にバンプを形成す る方法に関する。
背景技術
[0002] 近年、急速に普及が拡大して!/ヽる携帯電話やノートパソコン、 PDAまたはデジタル ビデオカメラ等に代表される電子機器では、小型化 ·薄型化 ·軽量ィ匕が進んで 、る。 また、高性能化または多機能化に対する要求も高まっているため、半導体デバイス および回路部品が超小型化になり、これら電子部品の実装技術が向上しており、電 子回路の高密度化が飛躍的に進展している。
[0003] 電子回路の高密度化に必要な技術は、半導体集積回路 (LSI)の高密度実装技術 である。 LSIチップの接続電極（単に「電極」とも 、う）の多ピンィ匕および狭ピッチ化が 急速に進展しているため、半導体パッケージ技術としては、ベアチップのフリップチッ プ実装〖こよる CSP (チップサイズパッケージ)および外部端子への PPGA、 BGA実 装が一般ィ匕している。そのため、搭載 ICの高速化や小型化および入出力端子数の 増加に対応できる新たな実装技術が求められている。
[0004] フリップチップ実装に際しては、まず、半導体チップに複数の電極パッドを形成し、 その電極パッドに対してはんだや Au等の材料でバンプを形成する。次いで、その半 導体チップのバンプを回路基板上に形成された複数の電極に対向させて配置するこ とによって、バンプと電極とを電気的に接合する。その後、半導体チップと回路基板と の間に榭脂材料を充填 (アンダーフィル)して、半導体チップと回路基板との電気的 接合および機械的接合を向上させている。
[0005] ここで、電極数が 5, 000個を超えるような次世代 LSIを回路基板に実装するには、 100 μ m以下の狭ピッチに対応したバンプを形成しなければならないが、現在のは んだバンプ形成技術では、かかる狭ピッチ化に対応するのが困難である。 [0006] また、電極数に応じて多数のバンプを形成しなければならず、低コスト化のために は、チップあたりの実装タクトを短縮して生産性を上げる必要がある。
[0007] 従来のバンプ形成技術としては、めっき法やスクリーン印刷法などもある力 めっき 法は狭ピッチ化には適するものの、その工程が複雑であるので生産性の点で問題が ある。また、スクリーン印刷法は、生産性の点では優れているものの、マスクを用いる ので狭ピッチィヒに適して ヽな 、。
[0008] このような現況の中、近年、 LSIチップや回路基板の電極上に、はんだバンプを選 択的に形成する技術が幾つか提案されている。かかる技術は、微細バンプの形成に 適しているだけでなぐバンプの一括形成ができるため、生産性に優れており、次世 代 LSIの実装に適した技術として注目されている。
[0009] その技術の一例が、例えば特許文献 1に記載されている。簡単に説明すると、まず 、はんだ粉末とフラックスとの混合物力 成るソルダーペーストを、表面酸化が進んだ 電極が形成されている回路基板の全面に塗布し、その後、回路基板の加熱を実施 する。これによつて、はんだ粉末を溶融させ、隣接する電極間で短絡を生じさせずに 、電極上にはんだ層を選択的に形成している。
[0010] 別の例は、特許文献 2または非特許文献 1等に記載されている。簡単に説明すると 、まず、有機酸鉛塩と金属錫とを主成分とするペースト状組成物 (化学反応析出型は んだ)を、電極が形成されている回路基板の全面に塗布し、その後、回路基板の加 熱を実施する。これによつて、 Pbと Snとの置換反応を起こさせ、 PbZSn合金を回路 基板の電極上に選択的に析出させている。
[0011] 更に、例えば特許文献 3に記載されている方法も存在する。かかる方法は、まず、 表面に電極が形成された回路基板を薬剤に浸して電極の表面にのみ粘着性皮膜を 形成する。次いで、その粘着性皮膜にはんだ粉末を接着させることによって、電極上 にバンプを選択的に形成して 、る。
[0012] し力しながら、上記の方法はいずれも半導体チップの電極パッド上または回路基板 の電極上にバンプを形成しているため、通常のフリップチップ実装では、
(1)バンプを形成した後、半導体チップを回路基板上に搭載し、はんだリフローに よりバンプを介して電極間の接合を行う工程、および (2)回路基板と半導体チップとの間にアンダーフィル榭脂を注入して半導体チップ を回路基板に固定ィ匕する工程
が必要となり、コストアップの原因となっている。
[0013] 従って、最近では、例えば特許文献 4に記載されて 、るように、半導体チップの突 起電極と回路基板上の電極との間に、導電性粒子を含有する異方性導電材料から 成るフィルムを挟んで加熱 ·加圧し、それによつて所定の導通部分のみを電気的に接 合する方法が提案されて ヽる。
[0014] あるいは、例えば特許文献 5に記載されて 、るように、熱硬化榭脂および導電性粒 子から成る導電性接着剤を、半導体チップと回路基板との間に供給し、半導体チッ プを加圧すると共にその導電性接着剤を加熱する方法が提案されている。この方法 では、溶融した導電性粒子を半導体チップの電極と回路基板の電極との間に集合さ せて電極同士を電気的に接続できると同時に、半導体チップと回路基板とを相互に 接合できるようになって 、る。
特許文献 1 :特開 2000— 94179号公報
特許文献 2：特開平 1― 157796号公報
特許文献 3：特開平 7— 74459号公報
特許文献 4：特開 2000— 332055号公報
特許文献 5：特開 2004— 260131号公報
非特許文献 1 :エレクトロニクス実装技術、 2000年 9月号、 38頁〜 45頁
発明の開示
発明が解決しょうとする課題
[0015] し力しながら、回路基板と半導体チップとの間に介在させた榭脂を加圧'加熱して、 溶融したはんだ粉を半導体チップの電極と回路基板の電極との間に自動的に集合さ せる場合、基板上に塗布された導電性接着剤は、一般的に、その加熱段階にて高 分子化が進行して徐々に粘度を増す。粘度が増すと、溶融した導電性粒子の流動 化が阻害されてしま ヽ、一部の導電性粒子が電極パッド間以外の領域に残存し得る 。その結果、電極間の絶縁性が低下するという問題が懸念される。
[0016] 本発明は、上記事情に鑑みて為されたものである。つまり、本発明の課題は、短絡 が抑えられ接続信頼性の点で好ましいフリップチップ実装方法およびバンプ形成方 法を提供することである。
課題を解決するための手段
[0017] 上記課題を解決するため、本発明は、第 1電子部品と第 2電子部品とを電気的に接 続するフリップチップ実装方法であって、
(i)複数の電極 a (「接続端子」とも呼ぶ）が設けられた第 1電子部品、および、複数 の電極 b (「電極端子」とも呼ぶ）が設けられた第 2電子部品を用意する工程、
(ii)電極 aおよび電極 bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉 (または「はんだ粒子」）と対流添加剤と榭脂成分とを含んで成る組成 物を、第 2電子部品上に供給する工程、
(iv)電極 aと電極 bとが対向するように、組成物上に第 1電子部品を配置する工程、 ならびに
(V)組成物を加熱し、導電性粒子およびはんだ粉から電極 aと電極 bとを電気的に 接続する接続体（「はんだ層」とも呼ぶ)を形成する工程
を含んで成るフリップチップ実装方法を提供する。
[0018] 工程 (V)では、組成物をはんだ粉が溶融する温度にまで加熱し、対流添加剤の沸 騰または分解により発生するガスを流動させることができるので、組成物の内部には 対流が発生する。この対流により、はんだ粉が流動化し、組成物内で自由に動くこと ができるようになる。その結果、導電性粒子を核としてその周囲に、溶融したはんだ 粉が自己集合および成長するので、電極同士を相互に接続する接続体が形成され ることになる。なお、上述のように溶融したはんだ粉が自己集合するのは、はんだ粉 に対して導電性粒子および zまたは電極が濡れ性を有していることに起因する。
[0019] 本発明のフリップチップ実装方法では、第 1電子部品が半導体チップであって、第 2電子部品が回路基板であることが好ましい。
[0020] 導電性粒子は、導電性を有する材料から形成されて!ヽるものであれば、 、ずれの 材料カゝら形成されてもよい。例えば、導電性粒子は、単一組成の金属から成る金属 粒子、はんだ粒子、メツキされた金属粒子、および、メツキされた榭脂粒子力 成る群 力 選択される少なくとも 1種以上の粒子であることが好ましい。具体的に説明すると 、「単一組成の金属から成る金属粒子」としては、 Cu、 Ag、 Au、 Ni、 Pt、 Sn、 Biまた は Zn等の金属力も成る粒子が挙げられ、「はんだ粒子」としては、 Sn— Pb、 Sn-Ag 、 Sn-Ag-Cu, Sn-Bi-Ag-In, Sn— Bi— Zn、 Sn—Bi—Ag— Cu、 Sn— Zn、 Sn— Sbまたは Sn— Pb— Ag等の合金力 成る粒子が挙げられ、「メツキされた金属 粒子」としては、 Cu、 Ag、 Au、 Niおよび Snから成る群力も選択される少なくとも 1種 以上の金属材料でメツキされた金属粒子（かかる金属粒子自体は、 Cu、 Ag、 Au、 Ni 、 Pt、 Sn、 Biおよび Znから成る群力も選択される少なくとも 1種以上の金属材料から 成る粒子である）が挙げられ、また、「メツキされた榭脂粒子」としては、 Cu、 Ag、 Au、 Niおよび Snから成る群力も選択される少なくとも 1種以上の金属材料でメツキされた 榭脂粒子であって、榭脂粒子自体が、エポキシ榭脂、フエノール榭脂、ポリイミド榭脂 、ポリアミド榭脂、メラミン榭脂、不飽和ポリエステル榭脂、アルキド榭脂、シァネート榭 脂、ジビュルベンゼン重合体、ジビュルベンゼン スチレン共重合体、ジビュルベン ゼン—アクリル酸エステル共重合体、ジァリルフタレート重合体、トリアリルイソシァネ ート重合体、ベンゾグアナミン重合体、ポリエチレン、ポリプロピレン、ポリメチルペン テン、ポリ塩化ビュル、ポリテトラフルォロエチレン、ポリスチレン、ポリメチルメタクリレ ート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリスノレフォン、ポリフ ェ-レンオキサイドおよびポリアセタール力 成る群力 選択される少なくとも 1種以上 の材料力も形成されている。導電性粒子の好ましい粒径は、例えば、 1 /ζ πι〜50 /ζ mである。なお、カゝかる導電性粒子を電極上に設ける際、導電性粒子を電極に固定 または固着させること好ま 、。
[0021] ある好適な実施態様において、工程 (V)では、榭脂成分を硬化させて第 1電子部品 と第 2電子部品とを相互に接着する榭脂層を形成する。
[0022] 工程 (iii)で供給する組成物に含まれる榭脂成分には、エポキシ榭脂、不飽和ポリ エステル榭脂、アルキド榭脂、ポリブタジエン榭脂、ポリイミド榭脂、ポリアミド榭脂およ びシァネート榭脂から成る群力も選択される少なくとも 1種以上の榭脂 (または熱硬化 榭脂の主剤）が含まれることが好ましい。また、榭脂成分には硬化剤または架橋剤が 含まれ得る。力かる硬化剤または架橋剤としては、脂肪族ァミン、芳香族ァミン、脂肪 族酸無水物、脂環式酸無水物、有機過酸化物または多塩基酸などが挙げられる。な お、好ましくは、工程 (iii)で供給する組成物がペースト状またはシート状の形態を有 している。
[0023] 工程 (iii)で供給される組成物に含まれる対流添加剤は、望ま U、温度にて沸点を 有する又は分解してガスを生じることが好ましい。例えば、対流添加剤は、榭脂成分 の硬化反応開始温度 (T )と硬化反応ピーク温度 (T )との間にて、沸点を有する又
0 1
は分解してガスを生じるものが好ましい。硬化反応開始温度 (T )とは、図 9に示すよ
0
うに、榭脂成分を示差走査熱量測定して得られる DSC曲線において、発熱ピークへ と立ち上がる曲線部分の変曲点 Pでの接線とベースラインとが交わるポイントにおけ る温度である。また、硬化反応ピーク温度 (T )とは、榭脂成分を示差走査熱量測定 して得られる DSC曲線の発熱ピークにおける温度である。ここでいう「示差走査熱量 測定」は、示差走査熱量計 (セイコー ·インスツル株式会社製、型式: DSC220)を用 いた示差走査熱量測定であり、アルミニウム製のサンプルパンに前記榭脂成分を入 れ、 10°CZ分の速度で室温より昇温させる条件下で行ったものである。
[0024] 対流添加剤としては、分解型の対流添加剤または蒸発型の対流添加剤などがある 。具体的には、分解型の対流添加剤としては、炭酸水素ナトリウム、メタホウ酸アンモ ユウム、水酸ィ匕アルミニウム、ドーソナイトまたはメタホウ酸バリウムなどが挙げられ、蒸 発型の対流添加剤としては、ブチルカルビトール、イソブチルアルコール、キシレン、 イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン 、ェチルカルビトールもしくはエチレングリコールなど中沸点溶剤または高沸点溶剤 が挙げられる。なお、対流添加剤は上記で例示した物質を組み合わせた混合物であ つてもよい。
[0025] ある好適な実施態様にぉ 、て、工程 (iii)で供給する組成物に含まれるはんだ粉は 、 Pb— Sn合金など常套のはんだ材料力も成るものでよいが、環境問題に鑑みて最 近開発されたはんだ材料、例えば、 Sn—Ag系合金、 Sn— Ag— Cu系合金、 Sn—B i—Ag—In系合金、 Sn—Bi—Zn系合金、 Sn—Bi—Ag— Cu系合金、 Sn— Zn系合 金または Sn—Sb系合金などの鉛フリーはんだ材料力も成るものであっても力まわな い。
[0026] 本発明では、上記フリップチップ実装方法によって得られるフリップチップ実装体も 提供される。この場合、得られるフリップチップ実装体は、第 1電子部品に設けられた 複数の電極 aと、電極 aに対応して第 2電子部品上に形成された複数の電極 bとが接 続体によって電気的に接続された構成を有している。第 1電子部品が半導体チップ であり、第 2電子部品が回路基板であることが好ましい。
[0027] また、本発明は、フリップチップ実装方法だけでなぐバンプ形成方法をも提供する 。本発明のバンプ形成方法は、電子部品の複数の電極にバンプを形成する方法で あって、
(i)複数の電極 (または「電極端子」もしくは「接続端子」 )が設けられた電子部品、お よび、離型性カバーを用意する工程、
(ii)電極に導電性粒子を設ける工程、
(iii)電子部品の電極が形成された面 Aに、はんだ粉と対流添加剤と榭脂成分とを 含んで成る組成物を供給する工程、
(iv)組成物上に離型性カバー (または「蓋材」）を配置する工程、
(V)組成物を加熱し、導電性粒子およびはんだ粉カゝら電極上にバンプを形成し、榭 脂成分力も電子部品と離型性カバーとの間に榭脂層を形成する工程、ならびに
(vi)離型性カバーを取り除く工程
を含んで成る。工程 (vi)では、離型性カバーのみならず、榭脂層をも取り除いてもよ い。
[0028] 工程 (V)では、組成物をはんだ粉が溶融する温度にまで加熱し、対流添加剤の沸 騰または分解により発生するガスを流動させることができるので、組成物の内部には 対流が発生する。この対流により、はんだ粉が流動化して糸且成物内で自由に動くこと ができるようになる。その結果、導電性粒子を核としてその周囲に、溶融したはんだ 粉が自己集合および成長するので、電極上にバンプが形成されることになる。
[0029] 力かるバンプ形成方法では、電子部品が半導体チップまたは回路基板であること が好ましい。また、導電性粒子は、単一組成の金属力 成る金属粒子、はんだ粒子、 メツキされた金属粒子、および、メツキされた榭脂粒子から成る群から選択される少な くとも 1種以上の粒子であることが好ましい。具体的に説明すると、上記のフリップチッ プ実装方法と同様に、「単一組成の金属力 成る金属粒子」としては、 Cu、 Ag、 Au、 Ni、 Pt、 Sn、 Bほたは Zn等の金属力 成る粒子が挙げられ、「はんだ粒子」としては 、 Sn— Pb、 Sn— Ag、 Sn—Ag— Cu、 Sn— Bi— Ag— In、 Sn— Bi— Zn、 Sn—Bi— Ag— Cu、 Sn— Zn、 Sn— Sbまたは Sn— Pb— Ag等の合金力 成る粒子が挙げられ 、「メツキされた金属粒子」としては、 Cu、 Ag、 Au、 Niおよび Snから成る群力も選択さ れる少なくとも 1種以上の金属材料でメツキされた金属粒子 (かかる金属粒子自体は 、 Cu、 Ag、 Au、 Ni、 Pt、 Sn、 Biおよび Znから成る群から選択される少なくとも 1種以 上の金属材料力も成る粒子である）が挙げられ、また、「メツキされた榭脂粒子」として は、 Cu、 Ag、 Au、 Niおよび Snから成る群力も選択される少なくとも 1種以上の金属 材料でメツキされた榭脂粒子であって、榭脂粒子自体が、エポキシ榭脂、フエノール 榭脂、ポリイミド榭脂、ポリアミド榭脂、メラミン榭脂、不飽和ポリエステル榭脂、アルキ ド榭脂、シァネート榭脂、ジビュルベンゼン重合体、ジビュルベンゼン—スチレン共 重合体、ジビュルベンゼン アクリル酸エステル共重合体、ジァリルフタレート重合体 、トリアリルイソシァネート重合体、ベンゾグアナミン重合体、ポリエチレン、ポリプロピ レン、ポリメチルペンテン、ポリ塩化ビニル、ポリテトラフルォロエチレン、ポリスチレン 、ポリメチノレメタタリレート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポ リスルフォン、ポリフエ-レンオキサイドおよびポリアセタール力 成る群力 選択され る少なくとも 1種以上の材料カゝら形成されている。導電性粒子の好ましい粒径も、上 記のフリップチップ実装方法と同様に、例えば 1 μ πι〜50 /ζ mである。かかる導電性 粒子を電極上に設ける際、導電性粒子を電極に固定または固着させること好ましい。 ある好適な実施態様にぉ ヽて、工程 (iii)で供給する組成物に含まれる榭脂成分に は、エポキシ榭脂、不飽和ポリエステル榭脂、アルキド榭脂、ポリブタジエン榭脂、ポ リイミド榭脂、ポリアミド榭脂およびシァネート榭脂から成る群力も選択される少なくとも 1種以上の榭脂が含まれることが好ましい。また、榭脂成分には硬化剤または架橋剤 が含まれ得る。力かる硬化剤または架橋剤としては、脂肪族ァミン、芳香族ァミン、脂 肪族酸無水物、脂環式酸無水物、有機過酸化物または多塩基酸などが挙げられる。 組成物中に含有する榭脂成分が、加熱時に硬化せず冷却時に流動性を備えるもの であってもよい。なお、好ましくは、工程 (iii)で供給する組成物がペースト状またはシ ート状の形態を有している。 [0031] 工程 (i)で用意する離型性カバーは、シリコン榭脂、フッ素榭脂およびポリプロピレ ン榭脂から成る群力 選択される少なくとも 1種以上の榭脂から成る板状物であること が好ましい。あるいは、工程 (i)で用意する離型性カバーは、シリコンオイル、無機酸 化物、無機窒化物および無機窒化酸ィ匕物力 成る群力 選択される少なくとも 1種以 上の材料がコーティングされた板状物であることが好ましい。
[0032] ある好適な実施態様にお!ヽて、工程 (i)と工程 (ii)との間では、電極が設けられた 領域を除く電子部品の面 Aに離型剤層を形成する工程を更に含んでおり、工程 (vi) で、離型性カバーのみならず、榭脂層および離型剤層をも取り除くことを行う。
[0033] また、ある好適な実施態様において、工程 (i)で用意する離型性カバーの面 Bには 、電子部品の電極に対応して複数のランドが形成されていると共に、ランドを除いた 領域に離型剤層が形成されており、
工程 (iv)では、ランドと電極とがそれぞれ対向するように、離型性カバーを組成物 上に配置し、
工程 (V)では、導電性粒子およびはんだ粉力もランドと電極とを接続するバンプを 形成し、また
工程 (vi)では、バンプにランドを残した状態で離型性カバーおよび離型剤層を取り 除くことを行う。なお、工程 (i)で用意される離型性カバーに形成されている離型剤層 の厚さをランドの厚さよりも大きくしてもょ 、。
[0034] なお、本発明では、上記バンプ形成方法によって得られるバンプ実装体であって、 電子部品に設けられた複数の電極にバンプが形成されたバンプ実装体も提供される ことを理解されよう。
発明の効果
[0035] 本発明では、電極上に設けた導電性粒子によって、流動化したはんだ粉を効率よ く捕捉して接続体（「はんだ層」）またはバンプを形成することができる。
[0036] そのため、本発明のフリップチップ実装方法では、電極以外の領域ではんだ粉の 残存をなくすことができ、短絡などを防止することができる。その結果、得られるフリツ プチップ実装体では、生産性に優れ、接続信頼性の高いフリップチップ実装体が実 現される。 [0037] 本発明のバンプ形成方法では、電子部品の電極に設けられた導電性粒子に起因 して、はんだ粉を効率よく捕捉できるので、多数のバンプを生産性よく形成することが できる。得られるバンプ実装体では、均一な形状を有するバンプが実現され、バンプ 間の絶縁性に優れた信頼性の高いバンプ実装体を得ることができる。
図面の簡単な説明
[0038] [図 1]図 l (a)〜(e)は、実施形態 1に係る本発明のフリップチップ実装方法を示すェ 程断面図である。
[図 2]図 2 (a)〜(d)は、実施形態 1に係る本発明のフリップチップ実装方法の各工程 を部分的に示した工程断面図である。
[図 3]図 3 (a)〜 (c)は、実施形態 2に係る本発明のフリップチップ実装体の断面図で ある。
[図 4]図 4 (a)〜 (f)は、実施形態 3に係る本発明のバンプ形成方法を示した工程断 面図である。
[図 5]図 5 (a)〜 (g)は、実施形態 4に係る本発明のバンプ形成方法を示した工程断 面図である。
[図 6]図 6 (a)および (b)は、実施形態 5に係る本発明のバンプ形成方法で用いる離 型性カバーの平面図および断面図（線 A— Aで切り取った断面図）であり、図 6 (c)は その変更例を示した断面図である。
[図 7]図 7 (a)〜 (f)は、実施形態 5に係る本発明のバンプ形成方法を示した工程断 面図である。
[図 8]図 8 (a)および (b)は、実施形態 5に係る本発明のバンプ形成方法の変更例を 示した工程断面図である。
[図 9]図 9は、榭脂成分を示差走査熱量測定して得られる DSC曲線の概念図である 符号の説明
[0039] 1 第 2電子部品（例えば回路基板）
2 第 2電子部品の電極 b (例えば電極端子）
3, 3a, 3b, 23 導電性粒子 4, 24 はんだ粉
4a 溶融はんだ粉
4b, 24b 溶融はんだ
5, 25 榭脂成分
6, 26 組成物 (榭脂組成物）
7 第 1電子部品の電極 a (例えば接続端子)
8 第 1電子部品 (例えば半導体チップ）
9, 28 対流添加剤に起因して生じたガス
10 接続体 (はんだ層）
21 電子部品
22 電極
29 樹脂層
30, 45, 55 ノンプ
31, 43, 53 離型剤層
27, 41, 51 離型性カバー
42, 52 ランド
44, 54 バンプの頂部を成す突出部
発明を実施するための最良の形態
[0040] 以下、本発明の実施形態について、図面を参照しながら説明する。なお、同様の 構成要素については同じ符号を付し説明を省略する場合がある。
[0041] (実施形態 1)
図 1は、本発明の実施形態 1に係るフリップチップ実装方法の工程を示した工程断 面図である。
[0042] まず、図 1 (a)に示すように、回路基板 1 (即ち「第 2電子部品」）の上面に設けられた 電極 2上に、はんだに対して濡れ性の高 ヽ導電性粒子 3 (例えば Ag粉)を固着させる 。固着方法としては、電極 2上に選択的に導電性粒子 3を圧接する方法、導電性粒 子 3を含むペーストを電極 2上に選択的に印刷する方法がある。あるいは、電極 2の 表面に接着用フラックスを塗布し、導電性粒子 3を散布して電極 2上にのみ導電性粒 子 3を固着させた後、回路基板 1上の導電性粒子 3を払い落とす方法もある。なお、 接着用フラックスとしては、導電性粒子 3を電極 2上に強く接着させるため、はんだの 溶融時に高 、粘度 (粘性)を有するものが好まし 、。
[0043] 次いで、図 1 (b)に示すように、電極 2 (即ち「電極 b」）が設けられた回路基板 1の面 に、ペースト状の榭脂組成物 6 (本明細書では単に「組成物」とも呼ばれる）を塗布す る。力かるペースト状の榭脂組成物 6は、榭脂成分 5としてビスフエノール A型ェポキ シ榭脂とジシアンジアミドとを主成分とする熱硬化性榭脂、および、蒸発型の対流添 加剤として酢酸ブチルを含んだ混合物に対して Pb— Sn系合金から成るはんだ粉 4 が均一に分散した組成物である。
[0044] 次 、で、図 1 (c)に示すように、電極 7 (即ち「電極 a」 )が設けられた半導体チップ 8 ( 即ち「第 1電子部品」）を榭脂組成物 6の上面に当接させる。このとき、半導体チップ 8 の電極 7が、図示するように、回路基板 1上の電極 2とそれぞれ対向するように半導体 チップ 8を配置する。
[0045] 次いで、図 1 (d)に示すように、回路基板 1を加熱して、榭脂組成物 6の温度を上昇 させる。これにより、榭脂組成物 6の粘度が低下すると共に、対流添加剤のプチルカ ルビトールが沸騰してガス 9が発生する。かかるガス 9は、外部へ抜け出すベぐ榭脂 組成物 6の内部に対流を発生させる（図 1 (d)の「矢印」参照)。力かる対流が生じると 、はんだ粉 4が、導電性粒子の高い濡れ性に起因して、電極 2上へと自己集合する ので、電極 2と電極 3との間を接続する接続体 10 (または「はんだ層」）が形成されるこ とになる。
[0046] 最終的には、図 1 (e)に示すように、回路基板 1の電極 2と半導体チップ 8の電極 7と が接続体 10によって電気的に接続されたフリップチップ実装体が得られる。
[0047] 以下、図 2を参照して、対流過程における導電性粒子 3の作用を詳細に説明する。
図 2は、本発明の実施形態 1に係るフリップチップ実装方法の各工程を部分的に示し た断面図である。
[0048] まず、図 2 (a)に示すように、はんだ粉 4は、榭脂組成物 6の温度上昇で生じたガス ( 図示せず)の対流によって榭脂組成物 6内を流動する。温度が高いので、はんだ粉 4 の一部は溶融はんだ粉 4aとなり、はんだ粉 4と共に榭脂組成物 6内を流動する。そし て、はんだ粉 4および Zまたは溶融はんだ粉 4aが電極 2に到達すると、電極 2の上面 に固着された導電性粒子 3によってその流動が抑制される。その際、はんだに対する 濡れ性の高い導電性粒子 3に溶融はんだ粉 4aが捕捉されてその周囲に融着し、溶 融はんだ 4bが形成されることになる。
[0049] その後、図 2 (b)に示すように、電極 2上の導電性粒子 3に捕捉された溶融はんだ 4 bは、更にその周囲に自己集合するはんだ粉 4および溶融はんだ粉 4aを取り込みな がら、導電性粒子 3を核として成長し続ける。最終的には、図 2 (c)に示すように、溶 融はんだ 4bの上端が半導体チップ 8の電極 7に到達することによって、回路基板 1の 電極 2と半導体チップ 8の電極 7とを電気的に接続する接続体 10が得られることにな る（図 2 (d)参照)。
[0050] なお、この過程に際して、榭脂組成物 6中の榭脂成分 5を硬化させると、回路基板 1 と半導体チップ 8とを機械的に相互に接着させる榭脂層が回路基板 1と半導体チップ 8との間に形成されるので、従来必要とされたアンダーフィル榭脂の充填工程を省略 できるという利点がある。
[0051] 実施形態 1では、榭脂組成物 6の榭脂成分 5として、ビスフエノール A型エポキシ榭 脂を含んだ熱硬化性榭脂を用いた例について説明したが、本発明はこれに限定され ない。例えば、ポリイミド榭脂、シァネート榭脂などを含んだ熱硬化性榭脂を用いても よぐ同様の効果を得ることができる。
[0052] また、導電性粒子として Ag粉を用いた例について説明したが、本発明はこれに限 定されない。例えば、 Au粉、 Cu粉などのはんだに対して濡れ性の高い金属粉やこ れらの合金粉または Cu又ははんだ等で金属メツキされた榭脂粉末などを用いること ができる。なお、導電性粒子 3としては、その融点がはんだ粉 4よりも高いはんだ粉末 を用いてよぐそれによつて、溶融はんだ粉 4aなどを捕捉するための核を供すること ができる。かかる場合、導電性粒子 3としてのはんだ粉末は、溶融はんだ粉 4aなどを 捕捉するための核としての機能を終えた後は、溶融はんだ 4bと一体になつて融合し 、接続体 10の形成に供される。
[0053] 更に、実施形態 1では、榭脂組成物 6をペースト状榭脂として回路基板 1上に塗布 した例にっ 、て説明したが、予め榭脂組成物 6を半硬化させてプリプレダ状態のシー ト状榭脂として用いることもできる。
[0054] (実施形態 2)
以下に、図 3を参照して、本発明の実施形態 2に係るフリップチップ実装体につい て説明する。
[0055] 図 3 (a)は、本発明の実施形態 2に係るフリップチップ実装体の断面図である。この フリップチップ実装体は、上記の実施形態 1のフリップチップ実装方法によって得られ たものである。つまり、導電性粒子 3が回路基板 1の電極 2上に載置されており、かか る導電性粒子 3によって溶融はんだ粉 4aを捕捉して接続体 10を形成したものである 。接続体 10は、溶融はんだ 4bが導電性粒子 3を核として半導体チップ 8の電極 7ま で成長したものであり、回路基板 1の電極 2と半導体チップ 8の電極 7とを電気的に相 互に接続している。
[0056] また、図 3 (b)は、本発明の実施形態 2に係るフリップチップ実装体の変更例を示し た断面図である。図 3 (b)では、導電性粒子 3が半導体チップ 8の電極 7上に固着し て配置されており、カゝかる導電性粒子 3によって溶融はんだ粉 4aを捕捉して接続体 1 0を形成したものである。力かる場合も同様に、力かる接続体 10は、溶融はんだ 4bが 半導体チップ 8の電極 7上の導電性粒子 3を核として回路基板 1の電極 2まで成長し たものであり、回路基板 1の電極 2と半導体チップ 8の電極 7とを電気的に相互に接続 している。
[0057] また、図 3 (c)は、本発明の実施形態 2に係るフリップチップ実装体の別の変更例を 示した断面図である。図 3 (c)では、導電性粒子 3は、回路基板 1の電極 2上に固着さ れているだけでなぐ半導体チップ 8の電極 7上にも固着されている。従って、溶融は んだ粉 4aは、力かる導電性粒子 3a、 3bを核として捕捉され、溶融はんだ 4bが対向し て成長することになる。その結果、極めて短時間で効率よく溶融はんだ粉 4aを電極 2 と電極 7との間に自己集合させて接続体 10を形成することができ、接続信頼性の向 上を一層図ることができる。
[0058] なお、図 3では、回路基板 1に 1個の半導体チップを実装した例について示してい るが、複数の半導体チップを同様に実装することも可能である。また、複数のチップ 抵抗、チップコンデンサなどのチップ部品を回路基板 1に対して実装してもよい。 [0059] 本発明のフリップチップ実装体の構成では、接続体 10中に存在する導電性粒子（ 3、 3a, 3b)に起因して自己集合したはんだ成分と、導電性粒子（3、 3a, 3b)が固着 されている電極 2, 7との接続信頼性が向上する。例えば、接続体 10に応力が加えら れた際にクラックが発生して接続不良となる可能性が減少し得るなど、応力緩和作用 が得られる。この場合、はんだメツキや金属メツキされた榭脂粒子を導電性粒子（3、 3 a、 3b)として用いることによって、更なる応力緩和作用を得ることができる。
[0060] (実施形態 3)
以下に、図 4を参照して、本発明の実施形態 3に係るバンプ形成方法ついて説明 する。図 4は、本発明の実施形態 3に係るバンプ形成方法の工程を示した断面図で ある。
[0061] まず、図 4 (a)に示すように、例えば半導体チップや回路基板などの電子部品 21の 上面に設けられた電極 22 (または「電極端子」もしくは「接続端子」）上に、はんだに 対して濡れ性の高 、導電性粒子 23 (例えば Ag粉)を固着させる。固着方法としては 、電極 22の表面に接着用フラックスを塗布し、導電性粒子 23を散布して電極 22上 にのみ導電性粒子 23を固着させた後、電子部品 21上の導電性粒子 23を払い落と す方法を用いることができる。あるいは、導電性粒子 23を含むペーストを電極 22上 に選択的に印刷する方法を用いてもよい。なお、接着用フラックスとしては、導電性 粒子 23を電極 22上に強く接着させるため、はんだの溶融時に高い粘度 (粘性)を有 するものが好ましい。
[0062] 次いで、図 4 (b)に示すように、電極 22が設けられた電子部品 21の上面に、ペース ト状の樹脂組成物 26を塗布する。カゝかるペースト状の榭脂組成物 26は、榭脂成分 2 5としてビスフエノール F型エポキシ榭脂を主成分とする榭脂成分、および、対流添加 剤としてブチルカルビトールとイソブチルアルコールとの混合液を含んでおり、それら に対して、 Pb - Sn系合金から成るはんだ粉が均一に分散した組成物である。
[0063] 次 、で、図 4 (c)に示すように、例えばポリプロピレン榭脂など力も成る板状物の離 型性カバー 27を榭脂組成物 6の上面に当接させる。
[0064] 次 、で、図 4 (d)の矢印で示すように、電子部品 21を下面から加熱し、榭脂組成物 26の温度を上昇させる。これにより、榭脂組成物 26の粘度が低下すると共に、対流 添加剤のブチルカルビトールとイソブチルアルコールとの混合物が沸騰してガス 28 が発生する。かかるガス 28は、外部へ抜け出すベぐ榭脂組成物 26の内部に対流を 発生させる（図 4 (d)の「矢印」参照)。力かる対流が生じると、はんだ粉 24が流動化し 、対流しながら溶融を開始すると共に濡れ性に起因して電極 22付近へと自己集合す るようになる。なお、はんだ粉 24は電極 22上に固着された導電性粒子 23によってそ の流動が抑制されると共に、はんだに対する濡れ性の高い導電性粒子 23に捕捉さ れてその周囲に融着するので、溶融はんだ 24bがバンプを形成すべく次第に成長し ていくことになる。
[0065] 次 、で、図 4 (e)に示すように、溶融はんだ 24bの上端力 離型性カバー 27にまで 成長した状態にぉ 、て電子部品 21を冷却すると、導電性粒子 23を包含したバンプ 3 0が得られると共に、榭脂成分 25が硬化して榭脂層 29が得られることになる。
[0066] 最終的には、図 4 (f)に示すように、離型性カバー 27を電子部品 21から取り除く。
具体的には、離型性カバー 27を榭脂層 29から剥離する。この場合、離型性カバー 2 7は、得られた榭脂層 29に対して接着性を持たないポリプロピレン榭脂などで形成さ れているため、榭脂層 29から容易に剥離することができる。以上より、導電性粒子 23 を包含したバンプ 30が電極 22に設けられた電子部品 21を得ることができる。
[0067] なお、図示して ヽな 、が、得られた電子部品 21に対して、別の工程で半導体チッ プをフリップチップ接続する際には、榭脂層 29を付加的に除去してもよい。
[0068] 実施形態 3では、離型性カバー 27としてポリプロピレン榭脂から成る板状物を用い た例について説明した力 これに限定されることはない。例えば、シリコン榭脂ゃフッ 素榭脂など力も成る板状物を用いてもよぐまた、シリコンオイルなどの離型剤を表面 に塗布した板状物を用いてもょ ヽ。
[0069] 実施形態 3のバンプ形成方法は、説明した形態に限定されず、種々の変更が可能 である。その一例について以下で説明する。
[0070] 上述したような離型性カバーの代わりに、はんだに対して濡れ性の低 、、例えばガ ラスなどを離型性カバーとして用いてもよい。そして、はんだ成分が離型性カバーま で成長して固化したものの榭脂成分が依然硬化して!/、な 、状態にぉ 、て、離型性力 バーを榭脂組成物カゝら剥離する。かかる場合、離型性カバーは、はんだとの濡れ性 が低いため、榭脂組成物力も容易に剥離するこができる。そして、電子部品の電極に 形成されたバンプ間に残存する榭脂組成物は、例えばエッチングや溶剤などによつ て除去してもよい。このような手法でも、導電性粒子を包含したバンプのみが一方の 面に設けられた電子部品を得ることができる。力かる場合に用いる榭脂組成物の榭 脂成分としては、はんだ粉が対流する温度では硬化することがなぐかつ、バンプ形 成後の冷却時にて流動性を有するものを用いることが好まし 、。
[0071] (実施形態 4)
以下にて、図 5を参照して、本発明の実施形態 4におけるバンプ形成方法について 説明する。なお、図 4と同じ構成要素には同じ符号を付して説明する。図 5は、本発 明の実施形態 4に係るバンプ形成方法の工程を示した断面図である。
[0072] まず、図 5 (a)に示すように、電極 22が設けられた領域を除く電子部品 21 (例えば 半導体チップや回路基板)の面 Aに、シリコン榭脂などの離型剤を塗布することによ つて離型剤層（または「離型性フィルム」） 31を形成する。そして、電極 22および離型 剤層 31の上に、はんだに対して濡れ性の高 、導電性粒子 23 (例えば Ag粉)を実施 形態 1で説明したのと同様の方法で固着させる。
[0073] 次 、で、図 5 (b)に示すように、ペースト状の榭脂組成物 26を塗布する。かかるぺ 一スト状の榭脂組成物 26は、榭脂成分 25として無水フタル酸とグリセリンとを主成分 とする熱硬化性榭脂、および、分解型の対流添加剤としてメタホウ酸アンモニゥムを 対流添加剤を含んだ混合物に対して、 Pb - Sn系合金から成るはんだ粉 24が均一 に分散した組成物である。
[0074] 次 、で、図 5 (c)に示すように、例えばポリプロピレンシートやシリコン榭脂シート等 力も成る離型性カバー 27を榭脂組成物 26の上面に当接させる。
[0075] 次いで、図 5 (d)に示すように、電子部品 21を下面から加熱し、榭脂組成物 26の温 度を上昇させる。これにより、榭脂組成物 26の粘度が低下すると共に、対流添加剤 のメタホウ酸アンモ-ゥムが分解してガス 28を発生する。かかるガス 28は、外部へ抜 け出すベぐ榭脂組成物 26の内部に対流を発生させる（図 5 (d)の「矢印」参照)。か 力る対流が生じると、はんだ粉 24が流動化し、対流しながら溶融を開始すると共に濡 れ性に起因して電極 22付近へと自己集合するようになる。なお、はんだ粉 24は電極 22上に固着された導電性粒子 23によってその流動が抑制されると共に、はんだに 対する濡れ性の高い導電性粒子 23に捕捉されてその周囲に融着するので、溶融は んだ 24bがバンプを形成すべく次第に成長していくことになる。
[0076] つまり、本実施形態 4にお 、ても、はんだ粉 24および溶融はんだ粉（図示せず）が 対流によって流動し、導電性粒子 23に捕捉されるように電極 22上へと自己集合する 過程および溶融はんだ 24bが成長する過程は、図 2を参照して説明した過程と同様 である。
[0077] 次 、で、図 5 (e)に示すように、溶融はんだ 24bの上端が離型性カバー 27にまで成 長した状態にぉ 、て電子部品 21を冷却すると、溶融はんだ 24bおよび導電性粒子 2
3からバンプ 30が得られると共に、榭脂組成物 26中の榭脂成分 25が硬化して榭脂 層 29が得られること〖こなる。
[0078] 次いで、図 5 (f)に示すように、離型性カバー 27を電子部品 21から取り除く。具体 的には、離型性カバー 27を榭脂層 29から剥離する。離型性カバー 27は、榭脂層 29 に対して接着性を持たないポリプロピレン榭脂など力も成るために、榭脂層 29から容 易に剥離することができる。
[0079] 次いで、図 5 (g)に示すように、榭脂層 29および離型剤層 31を取り除くことによって
、バンプ 30のみが一方の面に設けられた電子部品 21が最終的に得られる。
[0080] なお、本実施形態において、離型剤層 31を形成する離型剤としてシリコン榭脂を 用いた例について説明したが、これに限定されることはない。例えば、ポリプロピレン 榭脂ゃフッ素榭脂などカゝら成る離型剤層、または、シリコンオイルなどの離型剤を塗 布した離型剤層などを形成してもよ ヽ。
[0081] (実施形態 5)
以下に、図 6〜図 8を用いて、本発明の実施形態 5に係るバンプ形成方法について 説明する。なお、図 4と同様の構成要素には同一の符号を付している。
[0082] 図 6 (a)および (b)は、本発明の実施形態 5に係るバンプ形成方法で用いる離型性 カバーの平面図および断面図（線 A— Aで切り取った断面図）である。
[0083] 図 6 (a)において、離型性カバー 41の面 Bには、例えば Cuや Sn等力も成る複数の ランド 42が形成されている。力かる複数のランド 42は、電子部品（図示せず)の複数 の電極とそれぞれ対応する位置に形成されている。本実施形態では、ランド 42が形 成された領域を除く離型性カバー 41の面 Bには、例えばエポキシ榭脂などの離型剤 が塗布されることによって離型剤層 43が形成されている。
[0084] 図 6 (c)は、離型性カバーの変更例を示した断面図（線 A— Aで切り取った断面図） である。かかる変更例では、ランド 52を除く面 Bに塗布されている離型剤層 53の厚さ 力 ランド 52よりも厚く形成されて 、ることを特徴として!/、る。
[0085] 以下にて、図 7を参照することによって、図 6 (a)および (b)に示す離型性カバー 41 を用いたバンプ形成方法にっ 、て説明する。
[0086] まず、図 7 (a)に示すように、実施形態 3の場合と同様に、例えば半導体チップや回 路基板などの電子部品 21の上面に設けられた電極 22上に、はんだに対して濡れ性 の高 、導電性粒子 23 (例えば Ag粉)を固着させる。
[0087] 次いで、図 7 (b)に示すように、電子部品 21の上面にペースト状の榭脂糸且成物 26 を塗布する。この榭脂組成物 26は、榭脂成分 25としてグリコールと無水マレイン酸と 過酸化ベンゾィルとから成る榭脂、および、分解型の対流添加剤として炭酸水素ナト リウムを含んだ混合物に対して、 Sn—Zn系合金力も成るはんだ粉 24が均一に分散 した組成物である。
[0088] 次いで、図 7 (c)に示すように、榭脂組成物 26の上面に離型性カバー 41を当接さ せる。この際、電子部品 21上の電極 22と離型性カバー 41のランド 42とがそれぞれ 対向するように当接させる。
[0089] 次いで、図 7 (d)に示すように、電子部品 21を加熱して、榭脂組成物 26の温度を上 昇させる。これにより、榭脂組成物 26の粘度が低下すると共に、対流添加剤の炭酸 水素ナトリウムが分解してガス 28を発生する。かかるガス 28は、外部へ抜け出すべく 、榭脂組成物 26の内部に対流を発生させる（図 7 (d)の「矢印」参照)。かかる対流が 生じると、はんだ粉 24が流動化し、対流しながら溶融を開始すると共に濡れ性に起 因して電極 22付近へと自己集合するようになる。なお、はんだ粉 24は電極 22上に固 着された導電性粒子 23によってその流動が抑制されると共に、はんだに対する濡れ 性の高い導電性粒子 23に捕捉されてその周囲に融着するので、溶融はんだ 24bが バンプを形成すべく次第に成長していくことになる。 [0090] 最終的には、図 7 (e)に示すように、溶融はんだ 24bの上端が離型性カバー 41上 のランド 42と接続する状態にまで溶融はんだ 24bがバンプ本体として成長する。そし て、バンプにランドを残した状態で離型性カバー 41および離型剤層 43を取り除く。こ の場合、溶融はんだ 24bが固化していない状態にある一方で榭脂成分 25が硬化し た状態にある間において、離型性カバー 41および離型剤層 43を剥離することが好 ましい。
[0091] そして、溶融はんだ 24bが固化すると、図 7 (f)に示すように、榭脂層 29よりも厚く高 さの均一な球面状の突出部 44を備えたバンプ 45を得ることができる。
[0092] 得られたバンプ 45では、例えば半導体チップのフリップチップ実装工程で榭脂層 2 9を接合間隔規制材として用いることができ、接合などの信頼性に優れた実装が可能 となる。
[0093] なお、バンプ 45の厚さを榭脂層 29より高くするには、硬化収縮度がはんだより大き
Vヽ榭脂成分 25を用いるとよ 、。
[0094] 次に、図 8を参照して、図 6 (c)に示す離型性カバー 51を用いたバンプ形成方法に ついて説明する。
[0095] 図 8は、図 6 (c)の離型性カバー 51を用いたバンプ形成方法であるが、図 8 (a)、 (b )は、それぞれ図 7 (e)、 (f)に対応するものであり、他の工程は図 7と同様である。
[0096] まず、図 8 (a)に示すように、図 7 (e)と同様に、溶融はんだ 24bの上端が離型性力 バー 51上のランド 52と接続する状態にまで成長させる。このとき、離型性カバー 51 に設けられた離型剤層 53はランド 52よりも厚さが大きいので、溶融はんだ 24bが榭 脂層 29から突き出た状態となる。
[0097] 最終的には、図 8 (b)に示すように、離型性カバー 51および離型剤層 53を剥離し た後、溶融はんだ 24bが固化すると、榭脂層 29よりも厚く高さの均一な球面状の突 出部 54を備えたバンプ 55を得ることができる。このように、離型剤層 53の厚みを変え ることによって、バンプ 55の高さを自由に設定することができる。また、榭脂成分の硬 化収縮度などによって制限されることはなぐ適用範囲が広がる。
[0098] 以上、各種実施形態について説明してきたが、実施形態 3〜5のバンプ形成方法 では、均一な形状であってバンプ間の絶縁性に優れたバンプを備えたバンプ実装体 が作製できることが理解されよう。また、本発明は上述の実施形態に限定されず種々 の変更ができることに留意されたい。
[0099] 例えば、本発明のバンプ形成方法の各実施形態では、榭脂組成物を電子部品上 にペースト状として印刷塗布する例について説明したが、榭脂組成物中の榭脂成分 を予め半硬化させてプリプレダ状態のシートとして電子部品と離型性カバーとの間に 榭脂組成物を挟み込んで使用してもょ 、。
[0100] なお、上述のような本発明は、次の態様を包含している：
第 1の態様:第 1電子部品と第 2電子部品とを電気的に接続するフリップチップ実装 方法であって、
(i)複数の電極 aが設けられた第 1電子部品、および、複数の電極 bが設けられた第 2電子部品を用意する工程、
(ii)前記電極 aおよび前記電極 bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉と対流添加剤と榭脂成分とを含んで成る組成物を、前記第 2電子部 品上に供給する工程、
(iv)前記電極 aと前記電極 bとが対向するように、前記組成物上に前記第 1電子部 品を配置する工程、ならびに
(V)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極 aと 前記電極 bとを電気的に接続する接続体を形成する工程
を含んで成るフリップチップ実装方法。
第 2の態様:上記第 1の態様において、前記工程 (V)では、前記榭脂成分を硬化さ せて前記第 1電子部品と前記第 2電子部品とを相互に接着する榭脂層を形成するこ とを特徴とするフリップチップ実装方法。
第 3の態様:上記第 1または 2の態様において、前記工程 (i)で用意する前記第 1電 子部品が半導体チップであり、また、前記工程 (i)で用意する前記第 2電子部品が回 路基板であることを特徴とするフリップチップ実装方法。
第 4の態様：上記第 1〜3の態様の 、ずれかにお 、て、前記工程 (ii)で設けられる 前記導電性粒子が、金属粒子、はんだ粒子、メツキされた金属粒子、および、メツキさ れた榭脂粒子から成る群から選択される少なくとも 1種以上の粒子であることを特徴と するフリップチップ実装方法。
Figure imgf000024_0001
、て、前記工程 (iii)で供給する前 記糸且成物力 ペースト状またはシート状の形態を有することを特徴とするフリップチッ プ実装方法。
第 6の態様：上記第 1〜5の態様の 、ずれかにお 、て、前記工程 (iii)で供給される 前記組成物に含まれる前記対流添加剤が、前記榭脂成分の硬化反応開始温度と硬 化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴と するフリップチップ実装方法。
第 7の態様：上記第 1〜6の態様の 、ずれかにお 1、て、前記工程 (iii)で供給する前 記組成物に含まれる前記対流添加剤が、キシレン、イソブチルアルコール、イソペン チルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、ェチル カルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソ ナイト、メタホウ酸アンモ-ゥム、メタホウ酸バリウムおよび炭酸水素ナトリウム力も成る 群力 選択される少なくとも 1種以上の物質であることを特徴とするフリップチップ実 装方法。
第 8の態様：上記第 1〜7の態様の 、ずれかにお 1、て、前記工程 (iii)で供給する前 記組成物に含まれる前記榭脂成分には、エポキシ榭脂、不飽和ポリエステル榭脂、 アルキド榭脂、ポリブタジエン榭脂、ポリイミド榭脂、ポリアミド榭脂およびシァネート榭 脂から成る群力 選択される少なくとも 1種以上の榭脂が含まれることを特徴とするフ リップチップ実装方法。
第 9の態様:上記第 1〜8の態様のいずれかのフリップチップ実装方法力も得られる フリップチップ実装体であって、第 1電子部品の複数の電極 aと第 2電子部品の複数 の電極 bとが相互に電気的に接続されたフリップチップ実装体。
第 10の態様:上記第 9の態様において、前記第 1電子部品が半導体チップであり、 前記第 2電子部品が回路基板であることを特徴とするフリップチップ実装体。
第 11の態様:電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)前記電極に導電性粒子を設ける工程、 (iii)前記電子部品の前記電極が形成された面 Aに、はんだ粉と対流添加剤と榭脂 成分とを含んで成る組成物を供給する工程、
(iv)前記組成物上に離型性カバーを配置する工程、
(V)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極上に バンプを形成し、前記榭脂成分から前記電子部品と前記離型性カバーとの間に榭脂 層を形成する工程、ならびに
(vi)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。
第 12の態様:上記第 11の態様において、前記工程 (vi)では、前記離型性カバー のみならず、前記榭脂層をも取り除くことを特徴とするバンプ形成方法。
第 13の態様:上記第 11または 12の態様において、前記工程 (i)で用意する前記 離型性カバーが、
シリコン榭脂、フッ素榭脂およびポリプロピレン榭脂から成る群力も選択される少なく とも 1種以上の榭脂から形成されている板状物、または、
シリコンオイル、無機酸化物、無機窒化物および無機窒化酸ィ匕物から成る群力ゝら選 択される少なくとも 1種以上の材料がコーティングされた板状物
であることを特徴とするバンプ形成方法。
第 14の態様：上記第 11〜 13の態様の 、ずれかにお 、て、前記工程 (i)と前記ェ 程 (ii)との間にて、電極が設けられた領域を除く前記電子部品の面 Aに離型剤層を 形成する工程を更に含んで成り、
前記工程 (vi)では、前記離型性カバーのみならず、前記榭脂層および前記離型 剤層をも取り除くことを特徴とするバンプ形成方法。
第 15の態様:上記第 11〜13の態様のいずれかにおいて、前記工程 (i)で用意す る前記離型性カバーの面 Bには、前記電子部品の電極に対応して複数のランドが形 成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、 前記工程 (iv)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型 性カバーを前記組成物上に配置し、
前記工程 (V)では、前記導電性粒子および前記はんだ粉から前記ランドと前記電 極とを接続するバンプを形成し、また
前記工程 (vi)では、前記バンプに前記ランドを残した状態で前記離型性カバーお よび前記離型剤層を取り除ぐ
ことを特徴とするバンプ形成方法。
第 16の態様:上記第 15の態様において、前記工程 (i)で用意される前記離型性力 バーに形成される前記離型剤層の厚さが、前記ランドの厚さより大きいことを特徴と するバンプ形成方法。
第 17の態様：上記第 11〜 16の態様の 、ずれかにお 1、て、前記工程 (iii)で供給す る前記糸且成物力 ペースト状またはシート状の形態を有することを特徴とするバンプ 形成方法。
第 18の態様:上記第 11〜17の態様のいずれかにおいて、前記工程 (iii)で用いる 前記組成物に含まれる前記榭脂成分には、エポキシ榭脂、不飽和ポリエステル榭脂 、アルキド榭脂、ポリブタジエン榭脂、ポリイミド榭脂、ポリアミド榭脂およびシァネート 榭脂から成る群力 選択される少なくとも 1種以上の榭脂が含まれることを特徴とする バンプ形成方法。
第 19の態様:上記第 11〜18の態様のいずれかにおいて、前記工程 (i)で用意す る前記電子部品が、半導体チップまたは回路基板であることを特徴とするバンプ形成 方法。
第 20の態様:上記第 11〜 19の態様のいずれかのバンプ形成方法力も得られるバ ンプ実装体であって、電子部品に設けられた複数の電極にバンプが形成されたバン プ実装体。
産業上の利用可能性
[0101] 本発明に係るフリップチップ実装方法は、電極上に固着した導電性粒子によって、 電極間に自己集合する溶融はんだを効率よく捕捉し、成長させることができるため、 回路基板や半導体チップなどの実装分野で特に有用となる。
関連出願の相互参照
[0102] 本出願は、日本国特許出願第 2005— 074595号（出願日： 2005年 3月 16日、発 明の名称：「フリップチップ実装体とフリップチップ実装方法およびバンプ形成方法」） に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この 引用により、本明細書に含まれるものとする。

Claims

請求の範囲
[1] 第 1電子部品と第 2電子部品とを電気的に接続するフリップチップ実装方法であつ て、
(i)複数の電極 aが設けられた第 1電子部品、および、複数の電極 bが設けられた第 2電子部品を用意する工程、
(ii)前記電極 aおよび前記電極 bの少なくとも一方に導電性粒子を設ける工程、
(iii)はんだ粉と対流添加剤と榭脂成分とを含んで成る組成物を、前記第 2電子部 品上に供給する工程、
(iv)前記電極 aと前記電極 bとが対向するように、前記組成物上に前記第 1電子部 品を配置する工程、ならびに
(V)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極 aと 前記電極 bとを電気的に接続する接続体を形成する工程
を含んで成るフリップチップ実装方法。
[2] 前記工程 (V)では、前記榭脂成分を硬化させて前記第 1電子部品と前記第 2電子 部品とを相互に接着する榭脂層を形成することを特徴とする、請求項 1に記載のフリ ップチップ実装方法。
[3] 前記工程 (i)で用意する前記第 1電子部品が半導体チップであり、また、前記工程 ( i)で用意する前記第 2電子部品が回路基板であることを特徴とする、請求項 1に記載 のフリップチップ実装方法。
[4] 前記工程 (ii)で設けられる前記導電性粒子が、金属粒子、はんだ粒子、メツキされ た金属粒子、および、メツキされた榭脂粒子力 成る群力 選択される少なくとも 1種 以上の粒子であることを特徴とする、請求項 1に記載のフリップチップ実装方法。
[5] 前記工程 (iii)で供給する前記組成物が、ペースト状またはシート状の形態を有す ることを特徴とする、請求項 1に記載のフリップチップ実装方法。
[6] 前記工程 (iii)で供給される前記組成物に含まれる前記対流添加剤が、前記榭脂 成分の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分 解してガスを生じることを特徴とする、請求項 1に記載のフリップチップ実装方法。
[7] 前記工程 (iii)で供給する前記組成物に含まれる前記対流添加剤が、キシレン、ィ ソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メ チルイソブチルケトン、ェチルカルビトール、ブチルカルビトール、エチレングリコール 、水酸ィ匕アルミニウム、ドーソナイト、メタホウ酸アンモ-ゥム、メタホウ酸バリウムおよ び炭酸水素ナトリウム力 成る群力 選択される少なくとも 1種以上の物質であること を特徴とする、請求項 1に記載のフリップチップ実装方法。
[8] 前記工程 (iii)で供給する前記組成物に含まれる前記榭脂成分には、エポキシ榭 脂、不飽和ポリエステル榭脂、アルキド榭脂、ポリブタジエン榭脂、ポリイミド榭脂、ポ リアミド榭脂およびシァネート榭脂から成る群力も選択される少なくとも 1種以上の榭 脂が含まれることを特徴とする、請求項 1に記載のフリップチップ実装方法。
[9] 請求項 1に記載のフリップチップ実装方法力 得られるフリップチップ実装体であつ て、第 1電子部品の複数の電極 aと第 2電子部品の複数の電極 bとが相互に電気的 に接続されたフリップチップ実装体。
[10] 前記第 1電子部品が半導体チップであり、前記第 2電子部品が回路基板であること を特徴とする、請求項 9に記載のフリップチップ実装体。
[11] 電子部品の複数の電極にバンプを形成する方法であって、
(i)複数の電極が設けられた電子部品、および、離型性カバーを用意する工程、
(ii)前記電極に導電性粒子を設ける工程、
(iii)前記電子部品の前記電極が形成された面 Aに、はんだ粉と対流添加剤と榭脂 成分とを含んで成る組成物を供給する工程、
(iv)前記組成物上に離型性カバーを配置する工程、
(V)前記組成物を加熱し、前記導電性粒子および前記はんだ粉から前記電極上に バンプを形成し、前記榭脂成分から前記電子部品と前記離型性カバーとの間に榭脂 層を形成する工程、ならびに
(vi)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。
[12] 前記工程 (vi)では、前記離型性カバーのみならず、前記榭脂層をも取り除くことを 特徴とする、請求項 11に記載のバンプ形成方法。
[13] 前記工程 (i)で用意する前記離型性カバーが、 シリコン榭脂、フッ素榭脂およびポリプロピレン榭脂から成る群力も選択される少なく とも 1種以上の榭脂から形成されている板状物、または、
シリコンオイル、無機酸化物、無機窒化物および無機窒化酸ィ匕物から成る群力ゝら選 択される少なくとも 1種以上の材料がコーティングされた板状物
であることを特徴とする、請求項 11に記載のバンプ形成方法。
[14] 前記工程 (i)と前記工程 (ii)との間にて、電極が設けられた領域を除く前記電子部 品の面 Aに離型剤層を形成する工程を更に含んで成り、
前記工程 (vi)では、前記離型性カバーのみならず、前記榭脂層および前記離型 剤層をも取り除くことを特徴とする、請求項 11に記載のバンプ形成方法。
[15] 前記工程 (i)で用意する前記離型性カバーの面 Bには、前記電子部品の電極に対 応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が 形成されており、
前記工程 (iv)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型 性カバーを前記組成物上に配置し、
前記工程 (V)では、前記導電性粒子および前記はんだ粉から前記ランドと前記電 極とを接続するバンプを形成し、また
前記工程 (vi)では、前記バンプに前記ランドを残した状態で前記離型性カバーお よび前記離型剤層を取り除ぐ
ことを特徴とする、請求項 11に記載のバンプ形成方法。
[16] 前記工程 (i)で用意される前記離型性カバーに形成される前記離型剤層の厚さが 、前記ランドの厚さより大きいことを特徴とする、請求項 15に記載のバンプ形成方法。
[17] 前記工程 (iii)で供給する前記組成物が、ペースト状またはシート状の形態を有す ることを特徴とする、請求項 11に記載のバンプ形成方法。
[18] 前記工程 (iii)で用いる前記組成物に含まれる前記榭脂成分には、エポキシ榭脂、 不飽和ポリエステル榭脂、アルキド榭脂、ポリブタジエン榭脂、ポリイミド榭脂、ポリアミ ド榭脂およびシァネート榭脂から成る群力も選択される少なくとも 1種以上の榭脂が 含まれることを特徴とする、請求項 11に記載のバンプ形成方法。
[19] 前記工程 (i)で用意する前記電子部品が、半導体チップまたは回路基板であること を特徴とする、請求項 11に記載のバンプ形成方法。
請求項 11に記載のバンプ形成方法力 得られるバンプ実装体であって、電子部 に設けられた複数の電極にバンプが形成されたバンプ実装体。
PCT/JP2006/304891 2005-03-16 2006-03-13 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 WO2006098268A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/886,311 US7726545B2 (en) 2005-03-16 2006-03-13 Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei
JP2007508122A JP4402717B2 (ja) 2005-03-16 2006-03-13 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-074595 2005-03-16
JP2005074595 2005-03-16

Publications (1)

Publication Number Publication Date
WO2006098268A1 true WO2006098268A1 (ja) 2006-09-21

Family

ID=36991610

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304891 WO2006098268A1 (ja) 2005-03-16 2006-03-13 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法

Country Status (4)

Country Link
US (1) US7726545B2 (ja)
JP (1) JP4402717B2 (ja)
CN (1) CN100533701C (ja)
WO (1) WO2006098268A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075537A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 電極構造体およびバンプ形成方法
JP2008153296A (ja) * 2006-12-14 2008-07-03 Fujitsu Ltd 接続構造体とその製造方法および半導体装置とその製造方法
JP2010258030A (ja) * 2009-04-21 2010-11-11 Nec Corp 半導体装置製造方法
JP2011016967A (ja) * 2009-07-10 2011-01-27 Panasonic Electric Works Co Ltd 熱硬化性樹脂組成物及び回路基板
CN102612273A (zh) * 2011-01-21 2012-07-25 日本特殊陶业株式会社 电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法
JP5560713B2 (ja) * 2007-10-05 2014-07-30 日本電気株式会社 電子部品の実装方法等

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160309A1 (en) * 2005-02-09 2008-07-03 Takashi Kubota Electrically Conductive Fine Particles, Anisotropic Electrically Conductive Material, and Electrically Conductive Connection Method
WO2006109407A1 (ja) * 2005-04-06 2006-10-19 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法及びバンプ形成方法
WO2006123554A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体およびフリップチップ実装方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
JP4816750B2 (ja) * 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US20110278351A1 (en) * 2010-05-11 2011-11-17 Aleksandar Aleksov Magnetic particle attachment material
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
TWI430426B (zh) * 2010-10-19 2014-03-11 Univ Nat Chiao Tung 使用共用傳導層傳送晶片間多重信號之系統
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101530528B1 (ko) * 2010-11-08 2015-06-22 파나소닉 주식회사 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재
EP2796834A1 (en) 2013-04-23 2014-10-29 Thomson Licensing Radio frequency identification system
JP6069143B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
WO2015193684A1 (en) * 2014-06-19 2015-12-23 Alpha Metals, Inc. Engineered residue solder paste technology
US20180038578A1 (en) * 2015-02-24 2018-02-08 Teddykorea Co., Ltd. Flexible lighting panel
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
US10980160B2 (en) * 2018-09-26 2021-04-13 Canon Kabushiki Kaisha Image pickup module, method for manufacturing image pickup module, and electronic device
CN113130457A (zh) * 2019-12-31 2021-07-16 Tcl集团股份有限公司 光源板及其制备方法和显示器
US10777483B1 (en) * 2020-02-28 2020-09-15 Arieca Inc. Method, apparatus, and assembly for thermally connecting layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法
JP2004274000A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
JPH0747233B2 (ja) * 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH02251145A (ja) 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
US6271110B1 (en) * 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
DE4432774C2 (de) * 1994-09-15 2000-04-06 Fraunhofer Ges Forschung Verfahren zur Herstellung meniskusförmiger Lotbumps
US5429293A (en) * 1994-12-19 1995-07-04 Motorola, Inc. Soldering process
JPH0927516A (ja) 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
US6523736B1 (en) * 1998-12-11 2003-02-25 Micron Technology, Inc. Methods and apparatus for forming solder balls
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6187450B1 (en) * 1999-10-21 2001-02-13 General Electric Company Tip cap hole brazing and oxidation resistant alloy therefor
US6402013B2 (en) * 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001329048A (ja) 2000-03-15 2001-11-27 Harima Chem Inc 封止充填剤用液状エポキシ樹脂組成物
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
US6348401B1 (en) * 2000-11-10 2002-02-19 Siliconware Precision Industries Co., Ltd. Method of fabricating solder bumps with high coplanarity for flip-chip application
JP4502496B2 (ja) * 2000-11-16 2010-07-14 富士通株式会社 Ｂｇａ実装時におけるはんだ形状評価方法及びｂｇａ実装時におけるはんだ形状評価装置及びｂｇａ実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体
US6933221B1 (en) * 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
US6846735B1 (en) * 2002-09-05 2005-01-25 Bridge Semiconductor Corporation Compliant test probe with jagged contact surface
TWI244129B (en) * 2002-10-25 2005-11-21 Via Tech Inc Bonding column process
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP4759509B2 (ja) * 2004-03-30 2011-08-31 株式会社タムラ製作所 はんだバンプ形成方法及び装置
US20060108402A1 (en) * 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
EP1829639A4 (en) * 2004-12-20 2008-12-03 Senju Metal Industry Co PRELIMINARY COATING METHOD FOR WELDING AND WORKING FOR ELECTRONIC COMPONENT
JP4084834B2 (ja) * 2005-03-29 2008-04-30 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329745A (ja) * 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法
JP2004274000A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153296A (ja) * 2006-12-14 2008-07-03 Fujitsu Ltd 接続構造体とその製造方法および半導体装置とその製造方法
JP5147723B2 (ja) * 2006-12-18 2013-02-20 パナソニック株式会社 電極構造体
JPWO2008075537A1 (ja) * 2006-12-18 2010-04-08 パナソニック株式会社 電極構造体およびバンプ形成方法
WO2008075537A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 電極構造体およびバンプ形成方法
US8887383B2 (en) 2006-12-18 2014-11-18 Panasonic Corporation Electrode structure and method for forming bump
JP5560713B2 (ja) * 2007-10-05 2014-07-30 日本電気株式会社 電子部品の実装方法等
JP2010258030A (ja) * 2009-04-21 2010-11-11 Nec Corp 半導体装置製造方法
JP2011016967A (ja) * 2009-07-10 2011-01-27 Panasonic Electric Works Co Ltd 熱硬化性樹脂組成物及び回路基板
JP2012156161A (ja) * 2011-01-21 2012-08-16 Ngk Spark Plug Co Ltd 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
KR20120085208A (ko) * 2011-01-21 2012-07-31 니혼도꾸슈도교 가부시키가이샤 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법
CN102612273A (zh) * 2011-01-21 2012-07-25 日本特殊陶业株式会社 电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法
US8937256B2 (en) 2011-01-21 2015-01-20 Ngk Spark Plug Co., Ltd. Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component
TWI489919B (zh) * 2011-01-21 2015-06-21 Ngk Spark Plug Co 製造安裝電子組件用配線板之方法、安裝電子組件用配線板及製造具有電子組件之配線板的方法
KR101596074B1 (ko) * 2011-01-21 2016-02-19 니혼도꾸슈도교 가부시키가이샤 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법

Also Published As

Publication number Publication date
US20080165518A1 (en) 2008-07-10
CN100533701C (zh) 2009-08-26
CN101142667A (zh) 2008-03-12
JP4402717B2 (ja) 2010-01-20
JPWO2006098268A1 (ja) 2008-08-21
US7726545B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP4402716B2 (ja) 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
US7611040B2 (en) Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition
JP4402718B2 (ja) フリップチップ実装方法
US7638883B2 (en) Flip chip mounting method and bump forming method
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JP2006114865A (ja) フリップチップ実装方法及びフリップチップ実装体
EP1865550A1 (en) Flip chip mounting method and method for connecting substrates
US20100090334A1 (en) Electronic Part Manufacturing Method
WO2006064831A1 (ja) フリップチップ実装用樹脂組成物およびバンプ形成用樹脂組成物
WO2002087297A1 (fr) Appareil electronique
JP2000204228A (ja) 導電性組成物
WO2006123478A1 (ja) フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体
JP5173214B2 (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JP2009152253A (ja) 半導体装置およびその製造方法
JP4702271B2 (ja) 導電性バンプの形成方法
JP4129837B2 (ja) 実装構造体の製造方法
JP2009009994A (ja) 半導体装置およびその製造方法
KR101988890B1 (ko) 솔더 온 패드의 제조방법 및 그를 이용한 플립 칩 본딩 방법
US20070207605A1 (en) Method for forming reinforced interconnects on a substrate
Lu et al. Electrically conductive adhesives–a lead-free alternative

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680008454.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007508122

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11886311

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06715614

Country of ref document: EP

Kind code of ref document: A1