JP2008153296A - 接続構造体とその製造方法および半導体装置とその製造方法 - Google Patents

接続構造体とその製造方法および半導体装置とその製造方法 Download PDF

Info

Publication number
JP2008153296A
JP2008153296A JP2006337357A JP2006337357A JP2008153296A JP 2008153296 A JP2008153296 A JP 2008153296A JP 2006337357 A JP2006337357 A JP 2006337357A JP 2006337357 A JP2006337357 A JP 2006337357A JP 2008153296 A JP2008153296 A JP 2008153296A
Authority
JP
Japan
Prior art keywords
solder
resin
substrate
electrode pad
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006337357A
Other languages
English (en)
Other versions
JP4882718B2 (ja
Inventor
Seiki Sakuyama
誠樹 作山
Toshiya Akamatsu
俊也 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006337357A priority Critical patent/JP4882718B2/ja
Publication of JP2008153296A publication Critical patent/JP2008153296A/ja
Application granted granted Critical
Publication of JP4882718B2 publication Critical patent/JP4882718B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract


【課題】 2枚の基板の接続、特に半導体素子の実装に際して、はんだの剛性と接着性樹脂の粘弾性の両者の特性を活かして、安定した確実なフリップチップ接合を実現する。
【解決手段】 第一の基板1と第二の基板2とが有する第1の電極パッド3と第2の電極パッド5とが、はんだ81と接着性樹脂82とによって接続された接続構造体100において、該電極パッド3、5は、中央部位91が樹脂接着層4、6からなる環状部位92になっており、該はんだ81は、接着性樹脂82に混練されたはんだペースト8から分離して該電極パッド3、5の環状部位92に筒状にろう接したものであり、該接着性樹脂82は、該はんだペースト8からはんだ81が分離して残り、該電極パッド3、5の中央部位91の樹脂接着層4、6に柱状に融着したものであるように構成する。
【選択図】 図1

Description

本発明は、対向する二つの基板同士の接続構造体に係わり、特に該基板の一方が半導体素子で、他方が該半導体素子を実装する回路基板のときに、半導体素子の電極パッドと回路基板の電極パッドとをはんだと接着性樹脂とによって接続する接続構造体とその製造方法に関する。
近年、例えば、半導体素子を回路基板の上に実装するに際しては、環境問題への対応から用いるはんだ材料のPbフリー化が進んでおり、従来のSnPb系はんだに代替するはんだとしてSnAg系はんだ材料が主流になっている。
ところで、Sn−Ag系はんだ材料は、従来のSnPb系はんだと比較すると、弾性率が約2倍もあり、引っ張り強さも約1.5倍と大きい。ところが、Pbを含んでいないのでクリープが少ないために、大きな変形や落下衝撃などの動的歪みの吸収力に劣る。
そのため、二つの基板同士の接続体を形成した際には、例えば、半導体素子と回路基板との熱膨張の差によって生じる応力が、高剛性なはんだ接続部に加わる。その結果、はんだクラックが生じてしまい、断線するなど信頼性が低下する不具合が生じる。
このようなはんだ接続部に加わる負荷に起因して信頼性が低下する不具合を軽減するために、いろいろな提案がある。
図7は従来の接続構造の補強策の一例を模式的に示したもので、ダミーの接続部を形成する対策がある。これは、必要以上の余分なはんだ接続部を形成することによって仮想的に接続の強化を図ったものである(例えば、特許文献1、2参照)。
図7(A)は、一つの接続構造体104を模式的に示したもので、回路基板20の上にチップ状またはCSPなどの半導体素子10がフェースダウンの状態で配置されている。半導体素子10の電極上のバンプ31と、対向する回路基板20上の実装パッド41との間は、はんだ81によってフリップチップ接合された接続構造体104になっている。
半導体素子10と回路基板20との間隙にはアンダーフィル用の絶縁性樹脂73が注入され、半導体素子10と回路基板20との間隙が封着された構成になっている。
図7(B)において、実際の半導体素子10と回路基板20の間には対向して複数の接続構造体104が存在する。しかし、さらに接合の強度を向上させるために、実際の接続構造104の空いている部位に、電気的な接続はないが、機械的には接続構造体104と全く同一の構造を適宜ダミー接続部105として設けた構成になっている。
つまり、電気的、機械的な接続をしている実際の接続構造体104に加えてダミー接続部105を設け、総体として機械的な接続数を増やして接続強度を補強している。
また、はんだ接続部の周囲、つまり半導体素子と回路基板との間隙に樹脂を充てんして補強したり、端子電極とそれを被覆するバリアメタルとの間に樹脂層を設けて熱ストレスを軽減する対策が提案され、一部で実現している(例えば、特許文献3参照)。
さらに、図8は従来の接続構造の補強策の他の例を模式的に示したもので、樹脂ボールを芯にしたはんだボールによる接続構造である。
図8(A)は、一つの接続構造体106を模式的に示したもので、球形の樹脂コア83とその外周をはんだ被覆したはんだボール84を用いる。回路基板20の上にチップ状またはCSPなどの半導体素子10がフェースダウンの状態で配置されている。
半導体素子10の電極上のバンプ31と、対向する回路基板20上の実装パッド41との間は、はんだ81によってフリップチップ接合された接続構造体106になっている。
しかし、接続パッド41とバンプ31との間を電気的に接続しているボール状のはんだ81の中は、核として樹脂コア83が詰まった構成になっている(例えば、特許文献4、5参照)。
図8(B)において、実際の半導体素子10と回路基板20の間には対向して複数の接続構造体106が存在する。そして、接続構造体106のそれぞれの構成が、バンプ31とパッド41の間のはんだ81による接合は、見かけ上は通常のはんだによるフェースダウン接合と変わらない。
しかし、この接続構造体106では、はんだ81の中の樹脂コア83の粘弾性によってはんだ接合の見かけの弾性率が低下させられるので、接続構造体106で発生する応力を緩和させる効果が期待できる。
特開平07−273243号公報 特開2005−311253号公報 特開平06−177134号公報 特開平8−288291号公報 特開平10−173006号公報
ところが、半導体素子に設ける接合に係わる端子数の増加やピッチの微細化などに伴って、半導体素子の上にダミー電極を配置できるほどの面積を確保することが困難である不具合を生じる。
また、はんだの接続構造に樹脂コアを設ける提案では、外皮のはんだが薄くなった分だけ応力緩和の効果はある。しかし、樹脂コアが何ら接続に関与しないために、接続強度が低いという不具合が生じる。
そこで本発明は、接続に用いる電極パッドの中央部位を樹脂に、周囲の環状部位をはんだにそれぞれ馴染み易くし、はんだペーストの中のはんだによる環状部位の筒状のろう接と接着性樹脂による中央部位の柱状の融着とによって、安定した強固な接続が可能な基板の接続構造と接続方法を提供する。
上記課題は、請求項1において、複数の電極パッドを有する第一の基板と第二の基板とがはんだと接着性樹脂とによって接続された接続構造体において、該電極パッドは、中央部位が樹脂接着層からなる環状部位になっており、該はんだは、接着性樹脂に混練されたはんだペーストから遊離して該電極パッドの環状部位にろう接したものであり、該接着性樹脂は、該はんだペーストからはんだが遊離して残り、該電極パッドの中央部位の樹脂接着層に融着したものであるように構成された接続構造体によって解決される。
また、請求項2において、はんだペーストは、はんだ粉末がSn、Ag、Al、Bi、Sb、Pb、In、GeまたはNiの少なくとも一つを含み、接着性樹脂がエポキシ系樹脂またはシアネート系樹脂の少なくとも一つを含むように構成された請求項1記載の接続構造体によって解決される。
また、請求項3において、第一の基板または第二の基板の少なくとも一方が、電極パッドの外周を囲んで筒状の導電性壁を有するように構成された請求項1記載の接続構造体によって解決される。
また、請求項4において、導電性壁が、CuまたはNi/Auのめっき層からなるように構成された請求項3記載の接続構造体によって解決される。
また、請求項5において、第一の基板と第二の基板との複数の電極パッドのそれぞれの中央部位に樹脂接着層を設けて環状部位を露出させ、該第一の基板と第二の基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、対向した該基板を少なくとも該はんだ粉末の溶融温度で加熱し、該はんだペーストの中のはんだ粉末を溶融して遊離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させるように構成された接続構造体の製造方法によって解決される。
また、請求項6において、該第一の基板と対向する該第二の基板が、該第二の基板の上に絶縁樹脂層を設け、該絶縁樹脂層に筒状穴を穿設して該電極パッドを露出させ、該筒状穴の周壁にめっきをして導電性壁を設けたものであるように構成された請求項5記載の接続構造体の製造方法によって解決される。
また、請求項7において、複数の電極パッドを有する半導体素子と回路基板とがはんだと接着性樹脂とによって接続された半導体装置において、該電極パッドは、中央部位が樹脂接着層からなる環状部位になっており、該はんだは、接着性樹脂に混練されたはんだペーストから分離して該電極パッドの環状部位にろう接したものであり、該接着性樹脂は、該はんだペーストからはんだが遊離して残リ、該電極パッドの中央部位の樹脂接着層に融着したものであるように構成された半導体装置によって解決される。
また、請求項8において、半導体素子と回路基板との複数の電極パッドのそれぞれの中央部位に樹脂接着層を設けて環状部位を露出させ、該半導体素子と回路基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、対向した該半導体素子と回路基板とを少なくとも該はんだ粉末の溶融温度で加熱し、該はんだペーストの中のはんだ粉末を溶融して分離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させるように構成された半導体装置の製造方法によって解決される。
本発明によれば、第1の基板を第2の基板の上にフェースダウンしてフリップチップ接合するに際して、電極パッド同士の接続を、筒状のはんだによるろう接と筒の中の芯(コア)となる柱状の接着性樹脂による融着とによって行っている。
その結果、はんだの剛性と接着性樹脂の粘弾性とが相乗して安定した強固な接合を行うことができる。従って、特に、半導体素子をフリップチップ接合する半導体装置の製造工程において、本発明は組立工程の効率化に対して多いに貢献できる。
図1は第1の実施例の要部の一部切欠断面斜視図、図2は第2の実施例の要部の一部切欠断面斜視図、図3は第3の実施例の要部の一部切欠断面斜視図、図4は第4の実施例の要部の一部切欠断面斜視図、図5は本発明の電極構造の製造方法と接続方法の模式的な工程図(その1)、図6は本発明の電極構造の製造方法と接続方法の模式的な工程図(その2)である。
〔第1の実施例〕
図1は本発明の第1の実施例の要部の一部を切り欠いて斜視したもので、図1(A)は第1の基板の電極構造、図1(B)は第2の基板の電極構造、図1(C)は両基板を接続した接続構造体の断面斜視図である。
図1(A)に示した第1の基板1は、例えば、半導体素子のような複数の接続用の第1の電極パッド3の一つを模式的に断面斜視図で示したものである。半導体装置の場合の第1の電極パッド3の諸元は、例えば、23×23mm□の半導体素子に、電極ピッチ:250μm、電極サイズ:110μmφ、電極数:6400個で、CuとかNiなどの下地にAuめっきを施したものである。
第1の電極パッド3の中央部位91には、例えば、80μmφで厚さが2μmのポリイミド製の第1の樹脂接着層4が設けられている。
つまり、第1の電極パッド3の中央部位91は第1の樹脂接着層4で覆われており、周囲の環状部位92が本来の電極となる金属製の第1の電極パッド3が露出した構成になっている。
図1(B)は、図1(A)に示した半導体素子のような第1の基板1がフェースダウンで実装される第2の基板2を示しており、複数の第2の電極パッド5の一つを模式的に断面斜視図で示したものである。第1の基板1が半導体素子のようなデバイスの場合には、回路基板に相当する。
第2の電極パッド5の諸元は、実装される第1の電極パッド3の諸元に対応しており、例えば、金属製の電極サイズ:110μmφでCuとかNiなどにAuめっきを施した構成になっている。第2の電極パッド5の中央部位91には、例えば、80μmφで厚さが2μmのポリイミド製の第2の樹脂接着層6が設けられている。
つまり、図1(A)に示した第1の電極パッド3と図1(B)に示した第2の電極パッド5とは同じ構成になっている。
図1(C)は、第1の基板1を第2の基板2の上にフェースダウンして対向させ、はんだペースト8によって接続した接続構造体100の構成を模式的に断面斜視図で示したものである。
第1の基板1と第2の基板2との間隔は、例えば、80μm程度で、第1の電極パッド3と第2の電極パッド5とは、基板間に介在するはんだペースト8によって接続されている。
はんだペースト8は、はんだ81の粉末とバインダとしての接着性樹脂82とを混練したものである。はんだ81は、Sn、Ag、Al、Bi、Sb、Pb、In、GeまたはNiの少なくとも一つの粉末を含む。また、バインダとなる接着性樹脂82は 樹脂分が接着性に優れたエポキシ系樹脂やシアネート系(ウレタン系)樹脂の少なくとも一つを含む。
はんだ81の粉末と接着性樹脂82との配合比は、接続終了後の構造に影響を与えるため、式1の計算式から求める方法が望ましい。
接着性樹脂82の配合率(体積%)=(r/R)2×100 ─────式1
(ただし、r:接着性樹脂82の体積、R:はんだ81の体積)
つまり、対向する電極パッド3、5の接合構造は、接続後の接合構造の容積をはんだペースト8の中のはんだ81と接着性樹脂82の樹脂分とをどのような割合で埋めるかを決めるには、はんだ81と接着性樹脂82との体積比で求める。
実施例1では、第1の電極パッド3と第2の電極パッド5との間に介在するはんだペースト8は、例えば、Sn−Ag系の粉末状のはんだ81に対するエポキシ系の接着性樹脂82の配合率が50体積%のものを用いている。
電極パッド同士を接続する際には、はんだの溶融温度以上に加熱すると、溶融した粉末状のはんだ81はラプラス力(界面自由エネルギー)によってはんだ同士が凝集して馴染まない接着性樹脂82と分離が起こる。
分離したはんだ81は、はんだ付け可能な濡れ易い金属に寄り集まる性質によって、露出している第1の電極パッド3と第2の電極パッド5との環状部位92に移動してろう接が行われる。パッド3、5の間隔を適当に選べば、溶融したはんだ81の強い凝集力によって、はんだ81が環状部位92から流れ出ることはない。こうして、電極パッド3、5との環状部位92の間が筒状のはんだ81によって架橋され電気的に接続される。
他方、はんだ81が分離して取り残された接着性樹脂82は、第1の電極パッド3と第2の電極パッド5との中央部位91に露出している第1の樹脂接着層4と第2の樹脂接着層6とに融着する。その結果、両樹脂層4、6の間が柱状の接着性樹脂82によって架橋され機械的に接続される。
こうして、第1の基板1と第2の基板2とは、第1の電極パッド3と第2の電極パッド5との中央部位91がはんだペースト8を構成する接着性樹脂82によって第1の樹脂接着層と第2の樹脂接着層6とが接続されるとともに、接着性樹脂82を包み込むように環状部位92がはんだ81によって接続された接続構造体100が完成する。
従って、第1の基板1が半導体素子で、第2の基板2が回路基板の場合には、フェースダウンによる強固なフリップチップ接合が実現できる。
このような中央部位91の柱状の接着性樹脂82と環状部位92のはんだ81との筒状の2層構造によって、第1の電極パッド3と第2の電極パッド5との接続部の弾性率は、はんだのみの接続構造の1/5に抑えることができる。それとともに、中央部位91の接着性樹脂82の融着による両電極パッド3、5間の強固を接着によって、接続の信頼性の向上が可能となる。
〔第2の実施例〕
図2は本発明の第2の実施例の要部の一部を切り欠いて斜視したもので、図2(A)は第1の基板の電極構造、図2(B)は第2の基板の電極構造、図2(C)は両基板を接続した接続構造体101の断面斜視図である。
図2(A)に示した第1の基板1は、例えば、半導体素子のような複数の接続用の第1の電極パッド3の一つを模式的に断面斜視図で示したものである。半導体素子の場合の第1の電極パッド3の諸元の例は、外観上は第1の実施例と同一である。
つまり、第1の電極パッド3は、外周が110μmφ、中央部位91が80μmφの環状の金属電極である。そして、中央部位91は、例えば、ポリイミド製の第1の樹脂接着層4で面一に埋まった構成になっている。
つまり、第1の電極パッド3は、中央部位91に第1の樹脂接着層4が露出しており、本来の電極となる金属製の第1の電極パッド3の環状部位92が露出した構成になっている。
図2(B)は、図2(A)に示した第1の基板1がフェースダウンで実装される第2の基板2を示しており、第2の電極パッド5の一つを模式的に断面斜視図で示したものである。第1の基板1が半導体素子のようなデバイスの場合には、回路基板に相当する。
第2の電極パッド5の諸元は、その上にフェースダウンで実装される第1の電極パッド3の諸元に対応しており、外側の環状部位92は、例えば、銅とかニッケルなどに金めっきを施した構成になっており、電極サイズは、外径が110μmφ、内径が80μmφの金属環となっている。
第2の電極パッド5の中央部位91は、80μmφの窪みになっており、ポリイミドが埋め込まれて、表面が第2の樹脂接着層6となっている。
つまり、図2(A)に示した第1の電極パッド3と図2(B)に示した第2の電極パッド5とは同じ構成になっており、外観的には実施例1の場合と同じ構成になっている。
図2(C)は、第1の基板1を第2の基板2の上にフェースダウンして対向させ、はんだペースト8によって接続した接続構造体101の構成を模式的に断面斜視図で示したものである。
第1の基板1と第2の基板2との間隔は、例えば、100μm程度で、第1の電極パッド3と第2の電極パッド5とは、介在するはんだペースト8によって接合されている。
はんだペースト8は、はんだ81の粉末とバインダとしての接着性樹脂82とを混練したもので、はんだペースト8の諸元は実施例1と同様である。つまり、はんだ81の粉末に対する接着性樹脂82の配合率は50体積%である。
また、バインダとなる接着性樹脂82は 樹脂分が接着性に優れたエポキシ系樹脂やシアネート系(ウレタン系)樹脂の少なくとも一つを含み、実施例1と同様である。
第1の基板1と第2の基板2との間に介在するはんだペースト8は、はんだ81が分離して第1の電極パッド3と第2の電極パッド5との周囲に偏在して架橋しており、環状部位92にろう接している。
他方、はんだ81が分離して取り残された接着性樹脂82は、第1の電極パッド3と第2の電極パッド5との中央部位91の第1の樹脂接着層4と第2の樹脂接着層6とに融着した構成になっている。
こうして、第1の基板1と第2の基板2とは、第1の電極パッド3と第2の電極パッド5との中央部位91がはんだペースト8を構成する接着性樹脂82によって第1の樹脂接着層と第2の樹脂接着層6とが接続されるとともに、接着性樹脂82を筒状に包み込むように環状部位92がはんだ81によって接続された接続構造体101が完成する。
従って、本発明によれば、第1の基板1が半導体素子で、第2の基板2が回路基板の場合には、フェースダウンによる強固なフリップチップ接合が実現できる。
このような中央部位91の接着性樹脂82と環状部位92のはんだ81との筒状の2層構造によって、第1の電極パッド3と第2の電極パッド5との接合部の弾性率は、はんだのみの接続構造の1/5に抑えることができる。それとともに、中央部位91の接着性樹脂82の融着による両電極パッド3、5間の強固な接着によって、接続の信頼性の向上が可能となる。
〔第3の実施例〕
図3は本発明の第3の実施例の要部の一部を切り欠いて斜視したもので、図3(A)は第1の基板の電極構造、図3(B)は第2の基板の電極構造、図3(C)は両基板を接続した接続構造体102の断面斜視図である。
図3(A)に示した第1の基板1は、例えば、半導体素子のような複数の接続用の第1の電極パッド3の一つを模式的に断面斜視図で示したもので、図3に示した第1の実施例の図3(A)と同じ構成になっている。
図3(B)は、図3(A)に示した第1の基板1がフェースダウンで実装される第2の基板2を示しており、第2の電極パッド5の一つを模式的に断面斜視図で示したものである。第2の基板2は、第1の基板1が半導体素子のようなデバイスの場合には、回路基板に相当する。
第2の電極パッド5は、対向してフェースダウンで実装される第1の電極パッド3の諸元に対応しているが、第2の電極パッド5の周囲に筒状に導電性壁7が形成された構成になっている。
この導電性壁7は、第2の電極パッド5の周囲には膜厚が80μmの絶縁性樹脂層71を穿設して設けた穴の壁面で、導電性を付与するために、例えば、CuやNiの下地めっきの上にAuのめっき層を被着してはんだに濡れ易くしたものである。
図3(C)は、第1の基板1を第2の基板2の上にフェースダウンして対向させ、はんだペースト8によって接続した接続構造体102の構成を模式的に断面斜視図で示したものである。
第1の基板1と第2の基板2との間隔は、絶縁性樹脂層71に設けた穴の内壁の導電性壁7の高さの80μm程度で、第1の電極パッド3と対向する第2の電極パッド5との間は筒状の閉鎖空間になっており、その中に封入されたはんだペースト8によって接合されている。
はんだペースト8は、第1の実施例と同様の組成で、はんだ81と接着性樹脂82とが分離した状態になっている。つまり、はんだ81は、はんだに濡れ易い金属からなる導電性壁7と、第1の電極パッド3と第2の電極パッド5との環状部位92とに速やかに筒状に凝集してろう接しており、両電極パッド3、5間を電気的に接続している。
他方、接着性樹脂82も、第1の実施例と同様にはんだ81が分離して取り残された柱状になっている。そして、第1の電極パッド3と第2の電極パッド5との中央部位91に露出している第1の樹脂接着層4と第2の樹脂接着層6とに融着して、両樹脂層4、6の間を機械的に架橋している。
導電性壁7を設けた本実施例の構成の場合には、第1の基板1と第2の基板2とがフェースダウンで対向すると、両電極パッド3、5と導電性壁7とで筒状の閉鎖空間が形成される。従って、その空間の中に封入されたはんだペースト8が流れ出すことを防ぐことができる。
その結果、はんだペースト8に対する選択の範囲が拡がるとともに、はんだ81が導電性壁7や両電極パッド3、5の環状部位92にろう接して架橋するので、非常に強固なはんだ接続が可能である。また、極く近傍に隣接する電極パッド間の短絡も完全に防ぐことができる。
〔第4の実施例〕
図4は本発明の第4の実施例の要部の一部を切り欠いて斜視したもので、図4(A)は第1の基板の電極構造、図4(B)は第2の基板の電極構造、図4(C)は両基板を接続したときの接続構造体103の断面斜視図である。
図4(A)に示した第1の基板1は、例えば、半導体装置のような複数の接続用の第1の電極パッド3の一つを模式的に断面斜視図で示したもので、第1の実施例と同じ構成になっている。
図4(B)は、図4(A)に示した第1の基板1がフェースダウンで実装される第2の基板2を示しており、第2の電極パッド5の一つを模式的に断面斜視図で示したものである。第2の基板2は、第1の基板1が半導体素子のようなデバイスの場合には、回路基板に相当する。
第2の電極パッド5は、対向してフェースダウンで実装される第1の電極パッド3の諸元に対応しているが、第2の電極パッド5の周囲に筒状に導電性壁7が形成された構成になっている。
この導電性壁7は、第2の電極パッド5の周囲には膜厚が80μmの絶縁性樹脂層71を穿設して設けた穴の壁面で、導電性を付与するために、例えば、Cuや、Niの下地にAuのめっき層を被着してはんだに濡れ易くしたものである。
図4(C)は、第1の基板1を第2の基板2の上にフェースダウンして対向させ、はんだペースト8によって接合した状態の構成を模式的に断面斜視図で示したもので、第3の実施例と同様に、第1の電極パッド3と対向する第2の電極パッド5との間は筒状の閉鎖空間になっており、その中に封入されたはんだペースト8によって接合されている。
はんだペースト8は、接合に寄与するはんだペースト8の振舞いは、第1の実施例と同様で、はんだ81と接着性樹脂82とが分離した状態になっている。そして、はんだ81は、導電性壁7と、両電極パッド3、5との環状部位92とに凝集してろう接しており、両電極パッド3、5間を電気的に接続している。
他方、接着性樹脂82も、第3の実施例と同様にはんだ81が分離して取り残された状態になっており、両電極パッド3、5との中央部位91に露出している第1の樹脂接着層4と第2の樹脂接着層6とに融着して、両樹脂層4、6の間を機械的に架橋している。
導電性壁7を設けた本実施例の接続構造体103の構成の場合には、第1の基板1が第2の基板2にフェースダウンで対向すると、両電極パッド3、5と導電性壁7とで速やかに筒状の閉鎖空間が形成される。その結果、その空間の中に封入されたはんだペースト8が流れ出すことを防ぐことができる。
従って、はんだペースト8に対する選択の範囲が拡がるとともに、はんだ81が導電性壁7や両電極パッド3、5の環状部位92にろう接して架橋するので、非常に強固なはんだ接続が可能である。また、細かいピッチで隣接する電極パッド間の短絡も完全に防ぐことができる。
〔第5の実施例〕
図5には、本発明の電極構造体のうちで、第1の実施例の図1に示した電極パッドに第3の実施例の図3に示した導電性壁7を設けた接続構造体102の製造方法の模式的な工程図を示す。
図5(A)において、第1の基板1は、例えば、大きさが23×23mm□の半導体素子で、第1の電極パッド3は、Cuや、NiにAuめっきを施したはんだに濡れ易い材料からなり、電極ピッチ:200μm、電極サイズ:110μmφ、電極数:6400個である。
第2の基板2は、第1の基板1が半導体素子の場合にはフェースダウンで実装される回路基板で、第2の電極パッド5は、第1の電極パッド3に対応した位置に設ける。第2の電極パッド5の諸元は第1の電極パッド3と同じである。
図5(B)において、第1の基板1の第1の電極パッド3と第2の基板2の第2の電極パッド5との中央部位91のそれぞれに、大きさが80μmφ、厚さが2μmのポリイミド製の第1の樹脂接着層4と第2の樹脂接着層6とを形成する。
この両電極パッド3、5との構成は、図1に示したもので、周辺部は環状部位92となって金属部分が露出している。図2や図4に示した電極パッド構成の場合には、予め両電極パッド3、5の中央部位91を除去して環状部位92のみからなる金属製の電極パッドに対して、中央部位91にポリイミドなどの絶縁性樹脂を形成あるいは埋め込み、第1の樹脂接着層4や第2の樹脂接着層6を形成してもよい。
次いで、図5(C)において、第2の基板2の上に、例えば、厚さが60μmの絶縁性樹脂層71を被着する。この絶縁性樹脂層71は、例えば、エポキシ樹脂系のホトレジストやポリイミドなどで、ホトリソグラフィによってエッチングできる材料を使う。
次いで、図5(D)において、絶縁性樹脂層71にホトリソグラフィなどによって、110μmφの開口72を設け、第2の電極パッド5を露出させる。
次いで、図6(E)において、開口72の内壁面に、無電解めっきによって、例えば、厚さ2μmのNiをめっきし、そのNiのメッキ膜を厚さ0.01μmのAuめっきで被着した導電性壁7を形成する。
次いで、図6(F)において、開口72の中にはんだペースト8を充てんする。このはんだペースト8は、例えば、Sn−3.5%Agのはんだ81の粉末と、エポキシ系樹脂からなる接着性樹脂82とを1:1の体積比で混練したものである。
次いで、図6(G)において、第2の基板2の上に第1の基板1をフェースダウンして開口72に第1の電極パッド3が嵌まるように被せる。はんだペースト8の充てん量を適当に選べば、第1の電極パッド3が開口72に被さったとき、開口72の中をはんだペースト8で満ち足りるようにすることができる。
次いで、図6(H)において、はんだ81の溶融温度を越える245℃で20秒間加熱処理を施す。その結果、溶融したはんだ81は接着性樹脂82から分離し、はんだに濡れ易い両電極パッド3、5の環状部位92の金属の露出部分と導電性壁7との方向に凝集して筒状にろう接する。
他方、開口72の中の芯(コア)の部分に取り残された溶融状態の接着性樹脂82は、両電極パッドの中央部位91の第1の樹脂接着層4と第2の樹脂接着層6とに融着して柱状に固着する。
このように、本発明の接続構造体の製造方法によれば、はんだペースト8がはんだ81と接着性樹脂82とに分離する。そして、はんだ81ははんだが濡れ易い電極パッド3、5の金属面が露出した環状部位92と導電性壁7とに凝集して筒状にろう接する。
それと同時に、はんだ81が分離して芯として取り残された接着性樹脂82は、樹脂に馴染み易い電極パッド3、5の樹脂接着層4、6が露出した中央部位91に接着して芯となる柱状に固着している。こうして、本発明の接続構造体102が完成する。
つまり、図3(C)と図4(C)に模式的に示したような、対向する電極パッド間の中央部位が柱状の接着性樹脂で接続され、その柱状の接着性樹脂の周囲を取り囲むように筒状のはんだで接続された接合構造体になっている。第1の電極パッド3と第2の電極パッド5との間隔が狭い場合には、溶融したはんだの表面自由エネルギーによって導電性壁7がなくても流出することはなく、はんだ81を両電極パッド3、5の間を筒状にはんだ81で接続する。はんだ81が分離して残った接着性樹脂82は、芯となって中央部位91を柱状に接続することができる。この接続構造体は、図1(C)と図2(C)模式的に示したものである。
なお、本発明の接続構造体を半導体素子のフリップチップ接合に適用した場合には、図6(H)に接続構造体102として模式的に示したように、絶縁性樹脂層71を半導体素子である第1の基板1と回路基板である第2の基板2との間隙を埋めるアンダーフィル用樹脂として用いることができる。
しかし、一般的に行われているように、第1の基板1と第2の基板2との間隙にアンダーフィル用樹脂を注入して、半導体装置などの組立実装の信頼性を図ることができることはいうまでもない。
これらの接続構造体は、半導体素子からなる第1の基板1を回路基板である第2の基板2にフェースダウンで対向させてフリップチップ接合した試料を切断して断面構造を観察すれば確認することができる。
また、同様のフリップチップ接合構造の試料に対して、−25℃〜+125℃の温度サイクル試験を1000サイクル行った結果、対向する電極パッド間の電気抵抗の上昇は10%以下と良好であった。
さらに、121℃/85%RHの環境下で環境試験を行ったところ、1000時間の放置後においても、温度サイクル試験と同様に電気抵抗の上昇は10%以下と良好であることが確認できた。
なお、比較のために、上記と同様に、半導体素子からなる第1の基板1を回路基板である第2の基板2にフェースダウンで対向させ、Sn−3.5%Agはんだでフリップチップ接合した試料を作って評価を行った。その結果、−25℃〜+125℃の温度サイクル試験を1000サイクル行ったあとの電気抵抗の上昇は20%であった。この電気抵抗の上昇は、特に無鉛はんだにおいては、剛性は大きいが脆いために温度サイクルに抗し切れず、亀裂が生じたためと考えられる。
この比較試験の結果から、はんだが対向する電極パッドの周囲の環状部位を筒状にろう接し、中央部位は接着性樹脂が柱状に埋まって対向する電極パッド間を固着している本発明の接続構造体においては、はんだのろう接に加えて接着性樹脂の粘弾性が寄与するために、特に剛性が大きいために割れて亀裂が入り易い無鉛はんだの不具合を補っていることが分かる。
本発明の電極パッドは、ここで例示した構成に限定されるものでなく、電極パッド自身が環状になって中央部位の樹脂接着層よりも突出している構成でもよく、中央部位に樹脂接着層を設け、環状部位が露出した電極パッドの形状や寸法、素材などは、製造工程における諸条件なども含めて種々の変形が可能である。
また、はんだペースト中のはんだの種類によって決まる表面自由エネルギーによって、対向するパッド間の間隙が小さければ溶融したはんだが電極パッドの外に流出することを防ぐことができるので、導電性壁の存否や高さは用いるはんだと接着性樹脂との組み合わせによって種々の変形が可能である。
また、接着性樹脂を固着させる樹脂接着層を設けたパッドの中央部位の電極パッドに対する面積比は、環状部位にろう接する筒状のはんだの膜厚などの諸元によって、5%〜95%までの広い範囲を採ることができる。
さらに、はんだペーストの中の接着性樹脂の溶融温度がはんだ粉末の溶融温度よりも低ければよく、樹脂の選択に対しては種々の変形が可能である。
さらに、はんだペーストの組成であるはんだ粉末と接着性樹脂との割合は、式1による体積比によって算出するが、例示した1:1に限るものではなく、ろう接する筒状のはんだと固着する柱状の芯となる接着性樹脂とをどのような諸元で形成するかによって種々の変形が可能である。
(付記1) 複数の電極パッドを有する第一の基板と第二の基板とがはんだと接着性樹脂とによって接続された接続構造体において、
該電極パッドは、中央部位が樹脂接着層からなる環状部位になっており、
該はんだは、接着性樹脂に混練されたはんだペーストから遊離して該電極パッドの環状部位にろう接したものであり、
該接着性樹脂は、該はんだペーストからはんだが遊離して残り、該電極パッドの中央部位の樹脂接着層に融着したものである
ことを特徴とする接続構造体。
(付記2) 該はんだペーストは、はんだ粉末がSn、Ag、Al、Bi、Sb、Pb、In、GeまたはNiの少なくとも一つを含み、接着性樹脂がエポキシ系樹脂またはシアネート系樹脂の少なくとも一つを含む
ことを特徴とする付記1記載の接続構造体。
(付記3) 該第一の基板または第二の基板の少なくとも一方が、電極パッドの外周を囲んで筒状の導電性壁を有する
ことを特徴とする付記1記載の接続構造体。
(付記4) 該導電性壁が、銅またはニッケル/金のめっき層からなる
ことを特徴とする付記3記載の接続構造体。
(付記5) 第一の基板と第二の基板との複数の電極パッドのそれぞれの中央部位に樹脂接着層を設けて環状部位を露出させ、
該第一の基板と第二の基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、
対向した該基板を少なくとも該はんだ粉末の溶融温度で加熱し、
該はんだペーストの中のはんだ粉末を溶融して遊離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させる
ことを特徴とする接続構造体の製造方法。
(付記6) 該第一の基板と対向する該第二の基板が、
該第二の基板の上に絶縁樹脂層を設け、
該絶縁樹脂層に筒状穴を穿設して該電極パッドを露出させ、
該筒状穴の周壁にめっきをして導電性壁を設けたものである
ことを特徴とする付記5記載の接続構造体の製造方法。
(付記7) 複数の電極パッドを有する半導体素子と回路基板とがはんだと接着性樹脂とによって接続された半導体装置において、
該電極パッドは、中央部位が樹脂接着層からなる環状部位になっており、
該はんだは、接着性樹脂に混練されたはんだペーストから分離して該電極パッドの環状部位にろう接したものであり、
該接着性樹脂は、該はんだペーストからはんだが遊離して残リ、該電極パッドの中央部位の樹脂接着層に融着したものである
ことを特徴とする半導体装置。
(付記8) 半導体素子と回路基板との複数の電極パッドのそれぞれの中央部位に樹脂接着層を設けて環状部位を露出させ、
該半導体素子と回路基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、
対向した該半導体素子と回路基板とを少なくとも該はんだ粉末の溶融温度で加熱し、
該はんだペーストの中のはんだ粉末を溶融して分離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させる
ことを特徴とする半導体装置の製造方法。
(付記9) 付記8記載の電極パッド同士の接続のあと、該半導体素子と回路基板との間にアンダーフィル用樹脂を注入して封着する工程を含む
ことを特徴とする半導体装置の製造方法。
第1の実施例の要部の一部切欠断面斜視図である。 第2の実施例の要部の一部切欠断面斜視図である。 第3の実施例の要部の一部切欠断面斜視図である。 第4の実施例の要部の一部切欠断面斜視図である。 本発明の電極構造の製造方法と接続方法の模式的な工程図(その1)である。 本発明の電極構造の製造方法と接続方法の模式的な工程図(その2)である。 従来の接続構造の補強策の一例を模式的に示した図である。 従来の接続構造の補強策の他の例を模式的に示した図である。
符号の説明
1 第1の基板
2 第2の基板
3 第1の電極パッド
4 第1の樹脂接着層
5 第2の電極パッド
6 第2の樹脂接着層
7 導電性壁
71 絶縁性樹脂層 72 開口
8 はんだペースト
81 はんだ 82 接着性樹脂
91 中央部位 92 環状部位
100、101、102、103 接続構造体

Claims (8)

  1. 複数の電極パッドを有する第一の基板と第二の基板とがはんだと接着性樹脂とによって接続された接続構造体において、
    該電極パッドは、中央部位が樹脂接着層からなる環状部位になっており、
    該はんだは、接着性樹脂に混練されたはんだペーストから遊離して該電極パッドの環状部位にろう接したものであり、
    該接着性樹脂は、該はんだペーストからはんだが分離して残り、該電極パッドの中央部位の樹脂接着層に融着したものである
    ことを特徴とする接続構造体。
  2. 該はんだペーストは、はんだ粉末がSn、Ag、Al、Bi、Sb、Pb、In、GeまたはNiの少なくとも一つを含み、接着性樹脂がエポキシ系樹脂またはシアネート系樹脂の少なくとも一つを含む
    ことを特徴とする請求項1記載の接続構造体。
  3. 該第一の基板または第二の基板の少なくとも一方が、電極パッドの外周を囲んで筒状の導電性壁を有する
    ことを特徴とする請求項1記載の接続構造体。
  4. 該導電性壁が、CuまたはNi/Auめっき層からなる
    ことを特徴とする請求項3記載の接続構造体。
  5. 第一の基板と第二の基板との複数の電極パッドのそれぞれの中央部位に樹脂接着層を設けて環状部位を露出させ、
    該第一の基板と第二の基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、
    対向した該基板を少なくとも該はんだ粉末の溶融温度で加熱し、
    該はんだペーストの中のはんだ粉末を溶融して遊離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させる
    ことを特徴とする接続構造体の製造方法。
  6. 該第一の基板と対向する該第二の基板が、
    該第二の基板の上に絶縁樹脂層を設け、
    該絶縁樹脂層に筒状穴を穿設して該電極パッドを露出させ、
    該筒状穴の周壁にめっきをして導電性壁を設けたものである
    ことを特徴とする請求項5記載の接続構造体の製造方法。
  7. 複数の電極パッドを有する半導体素子と回路基板とがはんだと接着性樹脂とによって接続された半導体装置において、
    該電極パッドは、中央部位が樹脂接着層からなる環状部位になっており、
    該はんだは、接着性樹脂に混練されたはんだペーストから分離して該電極パッドの環状部位にろう接したものであり、
    該接着性樹脂は、該はんだペーストからはんだが分離して残リ、該電極パッドの中央部位の樹脂接着層に融着したものである
    ことを特徴とする半導体装置。
  8. 半導体素子と回路基板との複数の電極パッドのそれぞれの中央部位に樹脂接着層を設けて環状部位を露出させ、
    該半導体素子と回路基板とを対向させ、該電極パッド同士の間隙に、はんだ粉末と接着性樹脂とを混練したはんだペーストを挟持し、
    対向した該半導体素子と回路基板とを少なくとも該はんだ粉末の溶融温度で加熱し、
    該はんだペーストの中のはんだ粉末を溶融して分離させ、該電極パッドの環状部位をろう接するとともに、接着性樹脂を該中央部位の樹脂接着層に融着させる
    ことを特徴とする半導体装置の製造方法。
JP2006337357A 2006-12-14 2006-12-14 接続構造体とその製造方法および半導体装置とその製造方法 Expired - Fee Related JP4882718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006337357A JP4882718B2 (ja) 2006-12-14 2006-12-14 接続構造体とその製造方法および半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006337357A JP4882718B2 (ja) 2006-12-14 2006-12-14 接続構造体とその製造方法および半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2008153296A true JP2008153296A (ja) 2008-07-03
JP4882718B2 JP4882718B2 (ja) 2012-02-22

Family

ID=39655196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337357A Expired - Fee Related JP4882718B2 (ja) 2006-12-14 2006-12-14 接続構造体とその製造方法および半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP4882718B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012118493A (ja) * 2010-11-08 2012-06-21 Ricoh Co Ltd 粉体処理装置及び画像形成装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766207A (ja) * 1993-08-24 1995-03-10 Sony Corp 表面実装型電子部品及びその製造方法並びに半田付け方法
JP2001015556A (ja) * 1999-07-02 2001-01-19 Casio Comput Co Ltd 半導体装置及びその製造方法並びにその実装構造
JP2004111753A (ja) * 2002-09-19 2004-04-08 Nec Corp プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法
WO2004070826A1 (ja) * 2003-02-06 2004-08-19 Fujitsu Limited 電極間接続構造体の形成方法および電極間接続構造体
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766207A (ja) * 1993-08-24 1995-03-10 Sony Corp 表面実装型電子部品及びその製造方法並びに半田付け方法
JP2001015556A (ja) * 1999-07-02 2001-01-19 Casio Comput Co Ltd 半導体装置及びその製造方法並びにその実装構造
JP2004111753A (ja) * 2002-09-19 2004-04-08 Nec Corp プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法
WO2004070826A1 (ja) * 2003-02-06 2004-08-19 Fujitsu Limited 電極間接続構造体の形成方法および電極間接続構造体
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012118493A (ja) * 2010-11-08 2012-06-21 Ricoh Co Ltd 粉体処理装置及び画像形成装置

Also Published As

Publication number Publication date
JP4882718B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
US8101514B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
WO2002007219A1 (fr) Dispositif semi-conducteur et son procede de fabrication
KR101594220B1 (ko) 전자 부품, 전자 장치의 제조 방법 및 전자 장치
KR20020035774A (ko) 전자 부품, 반도체 장치의 실장 방법 및 반도체 장치의실장 구조
WO2006035548A1 (ja) 配線基板および半導体装置
JP5967489B2 (ja) 実装構造体
JP2001217341A (ja) リードピン付き配線基板
US9147661B1 (en) Solder bump structure with enhanced high temperature aging reliability and method for manufacturing same
TW201403726A (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
US7078629B2 (en) Multilayer wiring board
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2008218629A (ja) 半導体パッケージおよび電子部品
WO2005093827A1 (ja) 貫通配線基板及びその製造方法
JP2004266074A (ja) 配線基板
JP4051570B2 (ja) 半導体装置の製造方法
JP4882718B2 (ja) 接続構造体とその製造方法および半導体装置とその製造方法
JP5437553B2 (ja) 半導体素子及び半導体装置
JP2016165739A (ja) 電子装置及びその製造方法
JP5420361B2 (ja) 半導体装置の実装方法および半導体装置の製造方法
JP2005019431A (ja) 半導体装置及びその製造方法
JP2013031864A (ja) はんだボールおよびはんだボールを用いた半導体装置
JP2880825B2 (ja) 半導体素子の実装方法
JP2008130992A (ja) 実装構造体とその製造方法および半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4882718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees