WO2008075537A1 - 電極構造体およびバンプ形成方法 - Google Patents

電極構造体およびバンプ形成方法 Download PDF

Info

Publication number
WO2008075537A1
WO2008075537A1 PCT/JP2007/072795 JP2007072795W WO2008075537A1 WO 2008075537 A1 WO2008075537 A1 WO 2008075537A1 JP 2007072795 W JP2007072795 W JP 2007072795W WO 2008075537 A1 WO2008075537 A1 WO 2008075537A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode
fluid
electrode pattern
conductive particles
Prior art date
Application number
PCT/JP2007/072795
Other languages
English (en)
French (fr)
Inventor
Yasushi Taniguchi
Seiichi Nakatani
Takashi Kitae
Seiji Karashima
Kenichi Hotehama
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to US12/518,358 priority Critical patent/US8887383B2/en
Priority to CN2007800462189A priority patent/CN101573784B/zh
Priority to JP2008550076A priority patent/JP5147723B2/ja
Publication of WO2008075537A1 publication Critical patent/WO2008075537A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499—Material of the matrix
    • H01L2224/835—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83538—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83555—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Definitions

  • the present invention relates to an electrode structure on which solder bumps are placed and a method for forming bumps on the electrode structure.
  • solder paste method made of a mixture of solder powder and flux is applied onto a substrate with electrodes formed on the surface, and the substrate is heated to melt the solder powder and onto the highly wettable electrode. Selectively forming solder bumps
  • a technique called a super solder method is a paste-like composition (chemical reaction precipitation) containing organic acid lead salt and metallic tin as main components.
  • the mold solder is solid-coated on the substrate on which the electrode is formed, and the substrate is heated to cause a substitution reaction between Pb and Sn, and the Pb / Sn alloy is selectively deposited on the substrate electrode. Is.
  • a technique called a super just method immerses a substrate having an electrode formed on the surface thereof in a drug, and forms an adhesive film only on the electrode surface. After that, solder powder is brought into contact with the adhesive film to adhere the solder powder onto the electrode, and then the substrate is heated to selectively form molten solder on the electrode.
  • solder paste method described above was originally developed as a technique for selectively pre-coating solder on the electrodes formed on the substrate. In order to apply to the bump formation necessary for flip chip mounting, There are the following problems.
  • the chemical reaction deposition type solder material used in the Super Solder method uses a specific chemical reaction, so the degree of freedom in selecting the solder composition is low. There are still challenges.
  • the solder powder is uniformly deposited on the electrode, so that uniform solder bumps can be obtained and the degree of freedom in selecting the solder composition is large. It is excellent in that it is easy to cope with conversion.
  • a process that selectively forms an adhesive film on the electrode surface is indispensable. In this process, a special chemical treatment using a chemical reaction must be performed. The process becomes more complex and leads to higher costs, leaving issues for application to mass production processes.
  • the bump formation technique has a problem with a newly developed technique that is not limited to a popular technique such as a plating method or a screen printing method. The present inventor considered that development of a new bump formation method would ultimately lead to a high-potential technology without being constrained by existing bump formation technology, and repeated research and development.
  • the present invention has been made in view of power and advantages, and a main object thereof is to provide a bump forming method excellent in productivity. Another object of the present invention is to provide an electrode structure suitable for such a bump forming method.
  • the electrode structure of the present invention is an electrode structure on which solder bumps are placed, and includes Cu, Al,
  • An electrode pattern made of an electrode constituent material selected from the group consisting of Cr and Ti, a Ni layer formed on a part of the electrode pattern, and at least a part of a region other than the part on the electrode pattern And a Ni layer and an Au layer formed on the Pd layer.
  • the Ni layer is formed in a central portion on the electrode pattern, while the Pd layer is formed on the electrode pattern so as to cover the periphery of the Ni layer. Has been.
  • the electrode structure of the present invention is an electrode structure on which solder bumps are placed, and an electrode pattern made of an electrode constituent material selected from the group consisting of Cu, Al, Cr, and Ti; A Ni layer formed on at least a part of the electrode pattern; a Pd layer covering the Ni layer; and an Au layer covering the Pd layer.
  • the Ni layer is disposed at a central portion on the electrode pattern.
  • the electrode structure of the present invention is an electrode structure on which solder bumps are placed, and an electrode pattern made of an electrode constituent material selected from the group consisting of Cu, Al, Cr, and Ti; A Pd layer formed on the electrode pattern and an Au layer formed on the Pd layer are provided.
  • the electrode pattern is arranged on a glass substrate or a resin substrate.
  • the bump forming method of the present invention includes a step (a) of supplying a fluid containing conductive particles and a bubble generating agent on an electrode pattern when forming the bump on the electrode pattern of the substrate.
  • a metal that is absorbed by the self-assembled conductive particles at the time of remelting is applied on the electrode pattern.
  • the bump forming method of the present invention includes a step of supplying a fluid containing conductive particles and a bubble generating agent on the electrode structure when forming the bump on the electrode structure (a And a step (b) of disposing a plate member on the electrode structure via the fluid, and heating the fluid to generate bubbles from the bubble generating agent to generate the conductive particles.
  • (d) curing step is supplying a fluid containing conductive particles and a bubble generating agent on the electrode structure when forming the bump on the electrode structure.
  • the method further includes a step of removing the plate-like member.
  • the bubble generating agent contained in the fluid in the step (a) is a material that boils when the fluid in the step (c) is heated, Or it consists of the material which generate
  • the fluid supplied onto the substrate performs heating in a state where the plate-like member is brought into contact therewith.
  • a gap is provided between the electrode pattern formed on the substrate and the plate member.
  • the gap is wider than the particle diameter of the conductive particles!
  • the fluid in the step (c), is heated while pressing the fluid while maintaining a certain gap by applying a certain pressure to the plate-like member.
  • the bubbles generated from the bubble generating agent are discharged to the outside from a peripheral portion of a gap provided between the plate-like member and the substrate. .
  • the bump forming method of the present invention includes an electrode pattern made of an electrode constituent material selected from the group consisting of Cu, Al, Cr and Ti, a Pd layer formed on the electrode pattern, and 6.
  • the electrode structure contains conductive particles and a bubble generating agent.
  • (d) curing step is supplying a fluid (a), a step of arranging a plate-like member on the electrode structure via the fluid (b), and heating the fluid to form bubbles from the bubble generating agent.
  • the size of the gap between the plate member and the substrate is varied during the heating step.
  • a fluid containing conductive particles and a bubble generating agent is supplied onto a region including an electrode in the wiring substrate, and then the wiring substrate is formed via the fluid.
  • a plate-like member is arranged on the top, and then the fluid is heated to generate bubbles from the bubble generating agent contained in the fluid, and the conductive particles are self-assembled on the electrode by the bubbles. Thereafter, the self-assembled conductive particles are remelted.
  • the self-assembled conductive particles can absorb and alloy the metal, and as a result, the bump height can be increased.
  • the conductive particles can be self-assembled on the electrode, so that bumps can be formed with high productivity.
  • the Ni layer is formed on at least a part of the electrode pattern made of the electrode constituent material, the Pd layer covering the Ni layer, the Au layer covering the Pd layer, Formed Therefore, self-assembled conductive particles can absorb and alloy Pd and AU, and as a result, the bump height of the solder bump made of self-assembled conductive particles can be increased.
  • FIG. 1 Cross-sectional process diagram of bump formation method using self-assembly of resin
  • FIG. 4 is a schematic cross-sectional view of the electrode structure 100 of the present embodiment.
  • FIG. 5 is a view showing a state after bumps are formed using the electrode structure 100 of the present embodiment.
  • FIG. 6 is a process sectional view showing a bump forming method according to an embodiment of the present invention.
  • FIG. 8 is a process cross-sectional view of a manufacturing method of an electrode structure 100 according to an embodiment of the present invention.
  • FIG. 9 is a process cross-sectional view of a method for manufacturing an electrode structure 100 according to an embodiment of the present invention.
  • FIG. 10 is a process cross-sectional view of a method for manufacturing an electrode structure 100 according to another embodiment of the present invention.
  • FIG. 11 is a configuration diagram of an electrode structure 200 according to another embodiment of the present invention and a configuration diagram after bump formation.
  • FIG. 12 is a configuration diagram of an electrode structure 400 according to another embodiment of the present invention and a configuration diagram after bump formation.
  • FIG. 13 is a configuration diagram of an electrode structure 500 according to another embodiment of the present invention, a configuration diagram in the middle of bump formation, and a configuration diagram after bump formation
  • FIG. 14 is a process sectional view showing a bump forming method according to another embodiment of the present invention.
  • FIG. 17 is a cross-sectional view showing a configuration of a bump forming apparatus according to an embodiment of the present invention.
  • the applicant of the present invention is a method of forming bumps by self-assembling conductive particles (for example, solder powder) on an electrode such as a wiring board or a semiconductor chip, or conducting between a wiring board and an electrode of a semiconductor chip.
  • Self-assembled conductive particles to form a connection between the electrodes Various methods have been studied, and new bump formation and flip chip mounting methods have been proposed (Japanese Patent Application No. 2004-257206 (Japanese Patent Laid-Open No. 2006-100775), Japanese Patent Application No. 2004-365684). (Japanese Patent Application No. 2006-548871), Japanese Patent Application No. 2005-094232 (Japanese Patent Application No. 2007-510386)). These patent applications are incorporated herein by reference.
  • FIGS. L (a) to (d) and FIGS. 2 (a) to (d) are diagrams showing basic steps of the bump forming method disclosed by the present applicant in the specification of the above patent application. .
  • a fluid 14 containing conductive particles 16 and a bubble generating agent (not shown) is supplied onto a substrate 31 having a plurality of electrodes 32.
  • the conductive particles are rice flour.
  • the fluid 14 is a resin.
  • a flat plate-like member 40 is disposed on the surface of the fluid 14.
  • the extruded fluid 14 self-assembles in a columnar shape at the interface between the substrate 31 and the electrode 32 and the interface with the plate member 40.
  • the fluid 14 is further heated, as shown in FIG. 2 (b), the solder powder 16 contained in the fluid 14 is melted, and the solder contained in the resin 14 self-assembled on the electrode 32 is melted. Powder 16 is melt-bonded together.
  • the electrode 32 Since the electrode 32 has high wettability to the melt-bonded solder powder 16, a solder bump 19 made of melted solder powder is formed on the electrode 32 as shown in FIG. 2 (c). Finally, as shown in FIG. 2 (d), by removing the fluid 14 and the plate-like member 40, the substrate 31 having the solder bump 19 formed on the electrode 32 is obtained.
  • a feature of this method is that the fluid 14 supplied to the gap between the substrate 31 and the plate-like member 40 is heated to generate bubbles 30 from the bubble generating agent, and the bubbles 30 grow and flow.
  • the fluid 14 is self-assembled between the electrode 32 of the substrate 31 and the plate member 40 by pushing the body 14 out of the bubbles.
  • FIG. 3 (a) is a diagram showing a state in which the fluid 14 is pushed onto the electrode 32 of the substrate 31 by the grown bubbles (not shown).
  • the fluid 14 in contact with the electrode 32 has an interfacial tension at the interface (a force caused by the so-called spreading of the resin) Fs because the viscosity 14] of the fluid 14 and the stress F 7] generated by the fluid 14 are larger. Then, it spreads over the entire surface of the electrode 32 and is finally formed between the columnar fluid 14 force electrode 32 and the plate member 40 with the end of the electrode 32 as a boundary.
  • the self-assembled fluid 14 can maintain a certain shape depends on the area S of the electrode 32 and the distance between the electrode 32 and the plate-like member 40 in addition to the interfacial tension Fs. L and the viscosity of fluid 14 7]. Assuming that T is a standard for maintaining the fluid 14 in a certain shape, it is qualitatively considered that the following relationship holds.
  • T K. (S / L). N -Fs (K is a constant)
  • this method utilizes self-assembly due to the interfacial tension of the fluid 14 to form the fluid 14 on the electrode 32 in a self-aligned manner. Since the electrode 32 formed on the surface of the substrate 31 is formed in a convex shape, the assembly is performed on the electrode 32 narrowing in the gap formed between the substrate 31 and the plate-like member 40. It can be said that it uses the phenomenon that occurs.
  • the solder powder dispersed in the resin can be efficiently self-assembled on the electrode, and it has excellent uniformity and high productivity. Formation is possible.
  • the solder powder dispersed in the fluid 14 can be self-assembled on the plurality of electrodes on the substrate supplied with the fluid 14 without being separated, the fluid 14 This is particularly useful when bumps are collectively formed on all the electrodes on the supplied wiring board.
  • the present inventors consider that if the height of the solder bump can be easily increased in the above method, the technical value of the method can be further increased, and the method is earnestly devised.
  • the present invention has been studied.
  • a configuration of the electrode structure 100 used in the bump forming method of the present embodiment will be described with reference to FIG.
  • FIG. 4 is a schematic cross-sectional view schematically showing a cross-sectional configuration of the electrode structure 100 of the present embodiment.
  • the electrode structure 100 is an electrode structure on which solder bumps are placed, and the electrode structure 100 is arranged on the substrate 31.
  • the electrode structure 100 of the present embodiment includes an electrode pattern 50, a Ni layer 52 and a Pd layer 54 formed on the electrode pattern 50, and an Au layer 56 formed on the Ni layer and the Pd layer. It is composed of
  • the electrode pattern 50 is formed on the substrate 31 and is made of an electrode constituent material (for example, Cu, Al, Cr, or Ti).
  • an electrode constituent material for example, Cu, Al, Cr, or Ti.
  • a suitable material can be appropriately selected according to the material of the substrate 31.
  • the substrate 31 is a glass substrate, and an electrode constituent material that can be selected at this time is, for example, Cr or Ti.
  • the substrate 31 is a resin substrate, it is possible to select, for example, Cu or A1 as the electrode constituent material.
  • the thickness of the electrode pattern 50 of the present embodiment is 10 to 1000 ⁇ m ⁇ ).
  • a Ni layer 52 is formed on at least a part of the electrode pattern 50.
  • the Ni layer 52 of the present embodiment is disposed in the central portion on the electrode pattern 50.
  • the Ni layer 52 is a metal layer that is unlikely to be dissolved (re, soaked or eaten) into conductive particles (for example, solder powder) melted during the heat of calories.
  • the Pd layer 54 is formed in at least a part other than a part of the region on the electrode pattern 50 on which the Ni layer is formed.
  • the Pd layer 54 of the present embodiment is disposed so as to cover the periphery of the Ni layer 52 disposed at the center of the electrode pattern 50.
  • the Pd layer 54 is a metal layer that is easily eroded by molten solder.
  • the upper surface of the Ni layer 52 and the upper surface of the Pd layer 54 are flush with each other.
  • the thicknesses of the Ni layer 52 and the Pd layer 54 are 10 to 3000 ⁇ .
  • an Au layer 56 is formed on the Ni layer 52 and the Pd layer 54.
  • This Au layer 56 has a role of preventing oxidation of the Ni layer 52 and the Pd layer 54 located in the lower layer when forming solder bumps. Note that the thickness of the Au layer in the present embodiment is 10 to 200111.
  • FIG. 5 is a view showing a state after the solder bumps 20 are placed by the self-assembly method using the electrode structure 100 shown in FIG.
  • the solder bump 20 is formed on the electrode pattern 50 through the Ni layer 52 having better wettability than the surroundings with respect to the molten solder.
  • Pd and Au are metals that are easily eroded by the molten solder, so the Pd layer 54 and the Au layer 56 are absorbed by the molten solder.
  • the bump height of the solder bump 20 on the electrode pattern 50 is higher than that of the solder bump 19 shown in FIG. 2 (d).
  • the Ni layer 52 is formed on at least a part of the electrode pattern 50 made of the electrode constituent material, and the Pd layer 54 covering the Ni layer 52, and the Pd layer And Au layer 56 covering 54, so that self-assembled conductive particles (for example, solder powder) can absorb and alloy Pd and Au.
  • self-assembled conductive particles for example, solder powder
  • self-assembled conductive particles It is possible to increase the bump height of a solder bump made of a child (for example, solder powder).
  • FIGS. 6 (a) to 6 (e) are diagrams showing a basic process for forming the solder bump 20 by the self-assembly method using the electrode structure 100 of the present embodiment.
  • Supply. Use solder powder as the conductive particles 16 in this embodiment!
  • An epoxy resin is used as the fluid 14 in the present embodiment.
  • the epoxy resin as the fluid 14 in addition to the solder powder (in this example, SnAgCu solder powder) as the conductive particles 16, there is a solder activator (not shown) that prevents the solder powder from being oxidized. included.
  • the solder activator of this embodiment is a flux, and in this example, a rosin synthetic resin blended with an activator is used.
  • the proportion of each component contained in the fluid 14 of this embodiment is 30 parts by weight of solder powder and 60 parts by weight of flux with respect to 10 parts by weight of epoxy resin.
  • these ratios can be appropriately adjusted in accordance with various conditions for forming solder bumps.
  • 40 parts by weight of solder powder and 50 parts by weight of flux may be used for 10 parts by weight of epoxy resin, or 60 parts by weight of solder powder with respect to 10 parts by weight of epoxy resin.
  • the flux may be 30 parts by weight.
  • the plate-like member 40 is disposed on the substrate 31 with the fluid 14 interposed therebetween.
  • the plate-like member 40 is, for example, a glass substrate.
  • a ceramic substrate or a semiconductor substrate such as a silicon substrate
  • Using a translucent substrate as the plate-like member 40 has an advantage that the progress of the process and the confirmation of bump formation can be easily confirmed.
  • the surface of the plate-like member 40 may be a flat surface or a surface having an uneven shape (for example, a projecting surface).
  • a protruding surface is formed on the surface of the plate-like member 40 at a position facing the region to which the fluid 14 is supplied! /
  • the fluid 14 is heated during heating due to the surface tension between the protruding surface. Can be kept from splashing.
  • the substrate 31 and the plate-like member 40 may be arranged with a certain gap, and then the fluid 14 may be supplied into this gap.
  • the gap between the substrate 31 and the plate-like member 40 is set wider than the particle size of the conductive particles 16.
  • the Au layer 56 of the electrode structure 100 is eroded by the molten conductive particles 16 and is absorbed and diffused by the molten conductive particles 16 as indicated by an arrow 92.
  • a solder bump 19 made of the child 16 is formed.
  • the substrate 31 having the solder bumps 19 formed on the electrode pattern 50 through the Ni layer 52 and the Pd layer 54 is obtained.
  • the conductive particles 16 are self-assembled, the Au layer 56 is eroded by the molten conductive particles 16, but the Pd layer 54 covered by the Au layer 56 is almost undisturbed by the molten conductive particles 16. There is no corrosion. This is because the solder activator (for example, flux) having the function as an antioxidant of the conductive particles 16 is deactivated. That is, since the solder activator is deactivated within the self-assembling time of the conductive particles 16, the molten conductive particles 16 are oxidized when the Au layer 56 is eroded, so that the dissimilar metals are not dissolved. Therefore, the Pd layer 54 formed below the Au layer is not eroded by the molten conductive particles 16. Note that the diffusion coefficient of Pd is smaller than that of Au, which is one of the reasons why the Pd layer 54 is not eroded.
  • the solder activator added at the time of reheating may be the same as the solder activator added first, or may be a solder activator having different components.
  • a solder activator of a different type from the solder activator added first is added, a solder activator having a configuration that makes Pd susceptible to corrosion can be appropriately selected and added.
  • the molten conductive particles 16 that have absorbed and alloyed Pd are wettable with respect to the molten conductive particles 16 that pass over the electrode pattern 50 made of Cr. Collect on the Ni layer 52 better than Cr, and as a result, the second self-assembly of the conductive particles 16 is completed. That is, the solder bumps 20 made of the conductive particles 16 absorbing and alloying Au and Pd are formed on the electrode pattern 50 via the Ni layer 52. Since this solder bump 20 contains Pd, the solder bump 1 formed during the first heating shown in FIG. Bump height is higher than 9. Note that this reheating may be performed at the same temperature as the first heating! /, Higher than the first heating! /, Or at a temperature! /.
  • the self-assembled conductive particles 16 can absorb and alloy metals (here, Au and Pd, particularly Pd), and as a result, the solder buns made of the conductive particles 16 can be formed.
  • the height of the 20 can be increased.
  • the solder bumps 20 since remelting is performed in an open state with the plate-like member 40 removed, the solder bumps 20 have a hemispherical shape, and hence the height of the solder bumps 20 can be further increased.
  • the conductive particles 16 can be self-assembled on the electrode, so that the bumps can be formed with high productivity.
  • by remelting the self-assembled solder bumps 19 it is possible to average (leveling) the height of the solder bumps 20 during re-formation.
  • the metal that can be absorbed and alloyed by the molten conductive particles 16 is not limited to Pd or Au, but may be other metals.
  • Ag may be used as the metal that is absorbed and alloyed by the molten conductive particles 16, that is, the electrode structure can be configured using an Ag layer in addition to the Pd layer.
  • a region other than the electrode pattern 50 may be covered with an organic film containing Ag and the like, and the organic film force and the like can be configured to be absorbed by the conductive particles 16 in which Ag is melted.
  • the metal absorbed by the molten conductive particles 16 is appropriately appropriate depending on the solubility of the metal in the molten conductive particles 16 and the diffusion coefficient of the metal in the molten conductive particles 16. Can be selected.
  • the bump leveling effect due to remelting is a typical electrode structure other than the electrode structure 100 described above (for example, a single layer structure made of Cu shown by the electrode 32 in FIG. 1). You can also get the power S. In this case, the bump height can be averaged even if the effect of increasing the bump height is not obtained by remelting the bump.
  • the bump whose height can be increased by using the electrode structure 100 is not limited to the bump formed by self-assembly as described above, but the bump formed by using other methods. It may be. For example, even a bump formed by a transfer method can be remelted by using the electrode structure 100 to absorb and alloy Pd in the molten conductive particles 16, and therefore can be reused. The bump height after formation can be increased. [0075] Note that the sizes and relative positional relationships of the components shown in FIGS. 6A to 6E (for example, the size of the conductive particles 16 and the distance of the gap between the substrate 31 and the plate-like member 40). Etc.) are shown for convenience of explanation and do not indicate the actual size.
  • FIG. 7A shows an example of the electrode structure 300 in the case where the Pd layer is not included.
  • the Ni layer 352 is disposed on the electrode pattern 350 formed on the substrate 331, and the Au layer 356 is directly formed on the Ni layer 352 without passing through the Pd layer. Yes. Even if the solder bump is formed using the electrode structure 300 that does not include the Pd layer in this way, as shown in FIG. 7 (b), the force that the thin Au layer 356 is selectively absorbed by the solder It is difficult to obtain the effect of increasing the height of 320.
  • an electrode constituent material 51 (Cr in this example) constituting the electrode pattern 50 is laminated on a substrate 31 (glass substrate in this example), and a predetermined pattern is formed.
  • the photoresist 60 is formed on the electrode constituent material 51.
  • the photoresist 60 in the illustrated example is formed at the same position as the electrode pattern 50 to be formed next.
  • the electrode constituent material 51 exposed by the etching process is removed, and then the photoresist 60 is removed, whereby an electrode pattern 50 shown in FIG. 8B is obtained.
  • Ni plating treatment is applied to the entire substrate 31 using an electroless plating method.
  • the reduced Ni is deposited on the thermodynamically unstable metal surface (here, since it is deposited on the electrode pattern 50, the Ni layer 53 is selectively laminated on the electrode pattern 50). Can do.
  • FIG. 8 (d) shows. A Ni layer 52 is obtained.
  • the top of the electrode pattern 50 is obtained as shown in FIG. 9 (a).
  • the Pd layer 54 can be formed.
  • the photoresist 62 functions as a mask covering the surface of the Ni layer 52,
  • the Pd layer 54 is laminated on the electrode pattern 50 so as to surround the central Ni layer 52. Thereafter, the photoresist 62 is removed.
  • the step of forming the Ni layer 52 on the electrode pattern 50 shown in FIGS. 8B to 8D does not use an etching process, and FIG. 10A and FIG. 10B. It can also be executed like this. That is, as shown in FIG. 10 (a), a photoresist 66 having a predetermined pattern is formed on the electrode pattern 50, and an electroless plating method is used on the entire surface of the substrate 31 using the photoresist 66 as a mask. When Ni is laminated, a Ni layer 52 can be formed as shown in FIG. 10 (b).
  • the force S that forms the Ni layer 52 on the electrode pattern 50 and then forms the Pd layer 54, the Ni layer 52, and the Pd layer 54 are applied.
  • the order of formation may be reversed. That is, the Pd layer 54 can be first laminated, and then the Ni layer 52 can be laminated.
  • each metal layer (Ni layer 52, Pd layer 54, Au layer 56) is selectively formed using an electroless plating method, but this is the only method for forming each metal layer.
  • the present invention can be formed using other methods.
  • the Au layer 56 can be formed by sputtering.
  • the Pd layer 54 that is absorbed and alloyed by the molten conductive particle solder and the Ni layer 52 on which the solder bump 20 is placed are adjacent to each other.
  • the Pd layer 54 and the Ni layer 52 may be arranged via other members.
  • the member interposed between the Pd layer 54 and the Ni layer 52 may be a metal layer (for example, Ag layer) that can be absorbed and alloyed by molten solder other than the Pd layer, or the molten solder It may be a member that is not absorbed or alloyed.
  • FIG. 11 (a) shows an example of an electrode structure 200 in which a Pd layer is formed on a Ni layer!
  • the electrode structure 200 includes an electrode pattern 250, a Ni layer 252 formed on at least a part of the electrode pattern 250, a Pd layer 254 covering the Ni layer 252 and an Au layer 256 covering the Pd layer 254. And force.
  • the Ni layer 252 is formed in the entire region on the electrode pattern 250 of the substrate 231.
  • the Pd layer 254 is laminated from above the Ni layer 252 so as to cover the Ni layer 252. That is, the Pd layer 254 is also formed on the upper surface of the Ni layer 252. Further, an Au layer 256 is disposed on the Pd layer 254 so as to cover the Pd layer 254.
  • the Pd layer 254 is disposed on the Ni layer 252 as described above, the Pd layer 254 on the Ni layer 252 is absorbed and alloyed by the molten solder.
  • a solder bump 220 having a high bump height can be formed thereon.
  • the Ni layer 252 is formed in the entire region on the electrode pattern 250, bumps can be formed high in the entire region of the electrode pattern 250 via the Ni layer 252.
  • the solder melted by reheating collects on the Ni layer having better wettability to the melted solder than the electrode pattern.
  • the Ni layer plays a role in defining the region where a bump after remelting can be formed. Therefore, by appropriately changing the formation region of the Ni layer on the electrode pattern, the region where the bump can be formed can be set at a suitable position.
  • FIG. 12 (a) shows an example of the electrode structure 400 obtained by removing the Ni layer from the electrode structure 200 shown in FIG. 11 (a).
  • Au and Pd are absorbed on the electrode pattern 450 of the substrate 431.
  • the remelted solder gathers on the electrode pattern because it is better than the surrounding area (in this example, the surface of the substrate 31) of the electrode pattern 450 on the molten solder.
  • the bump S is formed via the Ni layer, and the bump can be strongly held on the electrode pattern by the interfacial tension when the bump is remelted.
  • the electrode constituent material constituting the electrode pattern 450 is Cu.
  • FIG. 13 (a) shows an example in which the electrode structure 400 is substantially the same as the electrode structure 400 described above, and the electrode constituent material of the electrode pattern 550 of the substrate 531 is replaced from Cu to Ti (or Cr). It is shown.
  • the electrode constituent material force STi (or Cr) as shown in FIG.
  • Ti (or Cr) constituting the electrode pattern 550 has poor wettability with respect to the molten solder alloyed with Au / Pd, the surface area of the molten solder 516 gathered on the electrode pattern 550 contracts, As a result, as shown in FIG. 13C, the formed solder bump 520 can be further grown in the height direction.
  • the fluid 14 is self-assembled between the electrode of the plate-like member 40 and the substrate 31, and then the plate-like member.
  • the method of forming a force bump is not limited to this, in which the solder bump 19 having a high bump height is obtained by remelting the solder bump 19 with the 40 removed.
  • the solder bumps 20 having a high bump height can be formed by a single heating process without re-melting the bumps.
  • FIG. 14 (a) when the plate-like member 40 is disposed on the substrate 31 via the fluid 14, and then the fluid 14 is heated in this state, FIG. 14 (b ), The fluid 14 gathers between the plate-like member 40 and the electrode structure 100.
  • the conductive particles 16 contained in the fluid 14 are melted by heating S, and the molten conductive particles 16 are not only the Au layer 56 but also the Pd layer 54 positioned below the Au layer 56. Dissolve (see arrows 91 and 93 in the figure).
  • the self-assembled conductive particles 16 can absorb and compound metals (Au and Pd), and as a result, as shown in FIG. Can increase the height.
  • the heating of the fluid 14 shown in FIG. 14 (b) causes the plate member 40 to rise (slide in the direction of arrow 96), and the distance (gap) between the plate member 40 and the substrate 31. It is executed while increasing.
  • the plate-like member 40 can be raised by, for example, pulling up the plate-like member 40 using a member that can adsorb the plate-like member 40.
  • the raising of the plate-like member 40 can be performed by a suitable method as appropriate.
  • the force shown in the example in which the plate-like member 40 is raised to change the gap between the plate-like member 40 and the substrate 31 is lowered, and the gap between the plate-like member 40 and the substrate 31 is reduced. It may vary.
  • the fluid 14 can be efficiently gathered between the plate-like member 40 and the electrode, and in addition, absorption is achieved. -Allow the alloyed conductive particles 16 to grow in the height direction. Furthermore, as the plate-like member 40 is raised, the bump can be pulled in the height direction by the interfacial tension, so that the bump can also be grown in the height direction.
  • the addition amount and / or additive component of the solder activator contained in the fluid 14 is set so that the solder activator is not deactivated within the fluid self-assembly processing time (ie, In order to ensure that the Pd layer is eroded within the self-assembling time of the fluid), it can be adjusted appropriately.
  • the present inventors arranged the electrode structure in a 6 ⁇ 6 matrix arrangement. Using the (area array) substrate, the bump height after the initial self-assembly shown in Fig. 6 (d) and the bump height after the further remelting step shown in Fig. 6 (e) An experiment was conducted to measure.
  • the optimum content of the conductive particles (for example, solder powder) 16 in the process of the present embodiment can be set as follows, for example.
  • SA is the total area of the electrode pattern 50 of the substrate 31 (when the solder bump 20 is formed via the Ni layer 52, the total area of the Ni layer 52), and SB is a predetermined region of the substrate 31 (specifically Represents the area of the fluid 14 supplied area).
  • the content of the conductive particles 16 contained in the fluid 14 is expressed by the following formula (2).
  • the optimum content of the conductive particles 16 contained in the fluid 14 can be set generally based on the following formula (3).
  • the content of the conductive particles 16 (SA / SB), 100 soil alpha [volume 0/0] ⁇ ⁇ ⁇ (3)
  • the parameter (soil ⁇ ) is for adjusting the excess and deficiency when the conductive particles 16 self-assemble on the electrode pattern 50 of the substrate 31, and can be determined according to various conditions.
  • the arrangement of the electrode patterns 50 on the substrate 31 can take various forms, but is more optimal for the arrangement of the electrode patterns 50 as shown in FIGS. 15 and 16 by Equation (3).
  • the content of the conductive particles 16 is obtained, the following values are obtained.
  • the conductive particles 16 dispersed in the fluid 14 have a ratio of 0.5 to 30% by volume. If it is contained in, it will be sufficient.
  • the weight ratio of the conductive particles 16 to the fluid 14 is about 7, so the above 0.5.
  • the proportion of ⁇ 30% by volume corresponds to the proportion of 4 to 75% by weight.
  • FIG. 17 shows a preferred bump forming apparatus for executing the bump forming method of the present embodiment.
  • the bump forming apparatus 70 includes a stage 71 on which the substrate 31 is placed, and a plate-like member 40 that is arranged to face the stage 71.
  • a fluid containing conductive particles 16 and a bubble generating agent is disposed between a substrate 31 placed on a stage 71 and a plate-like member 40 arranged to face the stage 71. 14 is supplied.
  • the plate-like member 40 is detachable.
  • a feeder capable of supplying the fluid 14 may be provided in the forming apparatus 70.
  • the fluid 14 is heated to generate bubbles from the bubble generating agent in the fluid 14.
  • the heating of the fluid 14 may be carried out by installing a heater 73 on the stage 71 as shown in FIG. 17, or by applying a heater to the plate-like member 40 and heating it. You can go.
  • the fluid 14, the conductive particles 16, the solder activator, and the foaming agent used in the present embodiment are not particularly limited, but the following materials may be used respectively. it can.
  • the fluid 14 is not particularly limited as long as it has a viscosity that allows fluid flow within the range of room temperature to the melting temperature of the conductive particles 16, and decreases to a fluid fluid viscosity by heating. Including things. Typical examples include, in addition to the above epoxy resins, thermosetting resins such as phenol resins, silicone resins, diallyl phthalate resins, furan resins, melamine resins, polyester elastomers, fluororesins, polyimide resins, A thermoplastic resin such as polyamide resin or aramid resin, a light (ultraviolet) curable resin, or a combination thereof can be used. In addition to resin, the use of high-boiling solvents, oils, etc. is the power.
  • thermosetting resins such as phenol resins, silicone resins, diallyl phthalate resins, furan resins, melamine resins, polyester elastomers, fluororesins, polyimide resins
  • a thermoplastic resin such as polyamide resin
  • the conductive particles 16 and the bubble generating agent can be used by appropriately combining materials shown in the following (Table 1) and (Table 2). If a material having a melting point of the conductive particles 16 higher than the boiling point of the bubble generating agent is used, the fluid 14 is heated to generate bubbles from the bubble generating agent and self-assemble the fluid. Furthermore, the fluid 14 can be heated to melt the conductive particles 16 in the self-assembled fluid, and the conductive particles 16 can be metal-bonded.
  • Bubble generator Boiling point (° c) Bubble generator Boiling point (° c) Hexane 69 V Methylaluminum hydrochloride 1 71 Si 'methylsulfoxide'
  • the bubble generating agent may be made of two or more materials having different boiling points. If the boiling points are different, there will be a difference in the timing of bubble generation and growth, and as a result, the extrusion force of fluid 14 due to bubble growth is performed stepwise, making the self-assembly process of fluid 14 uniform This makes it possible to form a conductive pattern with good uniformity.
  • the bubble generating agent in addition to the materials listed in (Table 2) above, a material that generates bubbles by thermal decomposition of the bubble generating agent when the fluid 14 is heated is also used. can do.
  • the material listed in the following (Table 3) can be used as such a bubble generating agent.
  • a compound containing crystallization water aluminum hydroxide
  • the solder activator has a function as an antioxidant for the conductive particles 16. Therefore, various reducing agents that can be used only by the rosin flux mentioned as an example can be included in the fluid 14. As typical examples, abietic acid, assipinic acid, ascorbic acid, acrylic acid, citrate, malic acid, polyacrylic acid, or a material combining them can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

　半田バンプが載置される電極構造体１００は、Ｃｕ、Ａｌ、Ｃｒ及びＴｉからなる群から選択された電極構成材料からなる電極パターン５０と、電極パターン５０の上の一部に形成されたＮｉ層５２と、電極パターン５０の上の前記一部以外の領域の少なくとも一部に形成されたＰｄ層５４と、Ｎｉ層５２およびＰｄ層５４の上に形成されたＡｕ層５６とを備えている。

Description

明 細 書
電極構造体およびバンプ形成方法
技術分野
[0001] 本発明は、半田バンプが載置される電極構造体とこの電極構造体の上にバンプを 形成する方法に関する。
背景技術
[0002] 近年、電子機器に使用される半導体集積回路 (LSI)の高密度、高集積化に伴い、 LSIチップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これら LSIチップ の配線基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く 用いられている。そして、このフリップチップ実装においては、 LSIチップの電極端子 の上に半田バンプを形成し、この半田バンプを介して、配線基板上に形成された電 極に一括して接合されるのが一般である。
[0003] 従来、バンプの形成技術としては、メツキ法やスクリーン印刷法などが開発されてい る。メツキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があ り、また、スクリーン印刷法は、生産性には優れている力 S、マスクを用いる点で、狭ピッ チ化には適していない。
[0004] こうした中、最近では、 LSIチップや配線基板の電極上に、半田バンプを選択的に 形成する技術力 ^、くつか開発されている。これらの技術は、微細バンプの形成に適し ているだけでなぐ半田バンプを一括して形成ができるので、生産性にも優れており、 次世代 LSIの配線基板への実装に適応可能な技術として注目されて!/、る。
[0005] その一つに、ソルダーペースト法と呼ばれる技術（例えば、特開 2000— 94179号 公報参照）がある。この技術は、半田粉とフラックスの混合物によるソルダーペースト を、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、半 田粉を溶融させ、濡れ性の高い電極上に選択的に半田バンプを形成させるものであ
[0006] また、スーパーソルダ一法と呼ばれる技術 (例えば、特開平 1 157796号公報 参照）は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物 (化学反応析出 型半田）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、 Pb と Snの置換反応を起こさせ、 Pb/Snの合金を基板の電極上に選択的に析出させる ものである。
[0007] また、スーパージャフィット法と呼ばれる技術 (例えば、特開平 7— 74459号公報 参照）は、表面に電極が形成された基板を薬剤に浸して、電極の表面のみに粘着性 皮膜を形成した後、この粘着性皮膜に半田粉を接触させて電極上に半田粉を付着さ せ、その後、基板を加熱することにより、溶融した半田を電極上に選択的に形成させ るものである。
発明の開示
発明が解決しょうとする課題
[0008] 上述したソルダーペースト法は、もともと、基板に形成された電極上に半田を選択 的にプリコートする技術として開発されたもので、フリップチップ実装に必要なバンプ 形成に適用するためには、以下のような課題がある。
[0009] ソルダーペースト法は、ともに、ペースト状組成物を基板上に塗布により供給するの で、局所的な厚みや濃度のバラツキが生じ、そのため、電極ごとの半田析出量が異 なり、均一なバンプを得ることが困難である。また、これらの方法は、表面に電極の形 成された凹凸のある配線基板上に、ペースト状組成物を塗布により供給するので、凸 部となる電極上には、十分な半田量を安定して供給することが難しいという問題もあ
[0010] また、スーパーソルダ一法で使用される化学反応析出型半田の材料は、特定な化 学反応を利用しているので、半田組成の選択の自由度が低ぐ Pbフリー化への対応 にも課題を残している。
[0011] 一方、スーパージャフィット法は、半田粉が均一に電極上に付着されるので、均一 な半田バンプを得ることができ、また、半田組成の選択の自由度が大きいので、 Pbフ リー化への対応も容易である点で優れている。し力もながら、スーパージャフィット法 では、電極表面に粘着性皮膜を選択的に形成する工程が必須である力 この工程に おいては化学反応を利用した特殊な薬剤処理を行う必要があるので、工程が複雑に なると共に、コストアップにもつながり、量産工程への適用には課題を残している。 [0012] したがって、バンプの形成技術は、メツキ法やスクリーン印刷法のような普及した技 術だけでなぐ新たに開発された技術も課題を抱えている。本発明者は、既存のバン プの形成技術にとらわれずに、新規なバンプ形成方法を開発することが、最終的に は、ポテンシャルの高い技術に繋がると考え、研究開発を重ねていた。
[0013] 本発明は力、かる点に鑑みてなされたものであり、その主な目的は、生産性に優れた バンプ形成方法を提供することにある。本発明の他の目的は、そのようなバンプ形成 方法に適した電極構造体を提供することにある。
課題を解決するための手段
[0014] 本発明の電極構造体は、半田バンプが載置される電極構造体であって、 Cu、 Al、
Cr及び Tiからなる群から選択された電極構成材料からなる電極パターンと、前記電 極パターン上の一部に形成された Ni層と、前記電極パターン上の前記一部以外の 領域の少なくとも一部に形成された Pd層と、前記 Ni層および前記 Pd層の上に形成 された Au層とを備えたことを特徴とする。
[0015] ある好適な実施形態において、前記 Ni層は、前記電極パターン上の中央部に形 成され、一方、前記 Pd層は、前記 Ni層の周囲を覆うように前記電極パターン上に形 成されている。
[0016] また、本発明の電極構造体は、半田バンプが載置される電極構造体であって、 Cu 、 Al、 Cr及び Tiからなる群から選択された電極構成材料からなる電極パターンと、前 記電極パターン上の少なくとも一部に形成された Ni層と、前記 Ni層を覆う Pd層と、前 記 Pd層を覆う Au層とを備えている。
[0017] ある好適な実施形態において、前記 Ni層は、前記電極パターン上の中央部に配 置されている。
[0018] また、本発明の電極構造体は、半田バンプが載置される電極構造体であって、 Cu 、 Al、 Cr及び Tiからなる群から選択された電極構成材料からなる電極パターンと、前 記電極パターン上に形成された Pd層と、前記 Pd層の上に形成された Au層とを備え たことを特徴とする。
[0019] ある好適な実施形態において、前記電極パターンがガラス基板または樹脂基板の 上に配列されている。 [0020] 本発明のバンプ形成方法は、基板の電極パターンの上にバンプを形成するに際し 、電極パターンの上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程 (a)と、前記流動体を介して前記基板の上に板状部材を配置する工程 (b)と、前記流 動体を加熱して前記気泡発生剤から気泡を発生させるとともに、この気泡によって前 記導電性粒子を前記電極パターンの上に自己集合させる工程 (c)と、前記自己集合 した前記導電性粒子を再溶融して、前記電極パターンの上の少なくとも一部に形成 された Ni層の上で硬化させる工程 (d)とを含むことを特徴とする。
[0021] ある好適な実施形態において、前記電極パターンの上には、前記再溶融時に、前 記自己集合した導電性粒子に吸収される金属が付与されている。
[0022] また、本発明のバンプ形成方法は、電極構造体の上にバンプを形成するに際し、 電極構造体の上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程 (a )と、前記流動体を介して前記電極構造体の上に板状部材を配置する工程 (b)と、前 記流動体を加熱して前記気泡発生剤から気泡を発生させて前記導電性粒子を前記 電極構造体の上に自己集合させる工程 (c)と、前記自己集合した前記導電性粒子を 再溶融して、前記電極構造体の電極パターン上の少なくとも一部に形成された Ni層 の上で硬化させる工程 (d)とを含むことを特徴とする。
[0023] ある好適な実施形態において、前記工程 (c)の後、前記板状部材を除去する工程 をさらに包含する。
[0024] ある好適な実施形態において、前記工程 (a)における前記流動体に含有されてい る前記気泡発生剤は、前記工程 (c)における前記流動体が加熱されたときに沸騰す る材料、または、熱分解することにより気体を発生する材料からなる。
[0025] ある好適な実施形態において、前記工程 (c)において、前記基板上に供給された 前記流動体は、前記板状部材を当接させた状態で加熱を実行する。
[0026] ある好適な実施形態において、前記工程 (c)において、前記基板上に形成された 前記電極パターンと前記板状部材との間には、隙間が設けられている。
[0027] ある好適な実施形態にお!/、て、前記隙間は、前記導電性粒子の粒径よりも広!/、。
[0028] ある好適な実施形態において、前記工程 (c)において、前記板状部材に一定の圧 力を加えることによって一定の隙間を維持して前記流動体を押圧しながら加熱する。 [0029] ある好適な実施形態において、前記工程 (c)において、前記気泡発生剤から発生 した気泡は、前記板状部材と前記基板との間に設けられた隙間の周辺部から外部に 排出する。
[0030] また本発明のバンプ形成方法は、 Cu、 Al、 Cr及び Tiからなる群から選択された電 極構成材料からなる電極パターンと、前記電極パターン上に形成された Pd層と、前 記 Pd層の上に形成された Au層とを備えた請求項 5に記載の電極構造体の上にバン プを形成するに際し、電極構造体の上に、導電性粒子と気泡発生剤を含有した流動 体を供給する工程 (a)と、前記流動体を介して前記電極構造体の上に板状部材を配 置する工程 (b)と、前記流動体を加熱して前記気泡発生剤から気泡を発生させるとと もに、この気泡によって前記導電性粒子を前記電極構造体の上に自己集合させるェ 程 (c)と、前記自己集合した前記導電性粒子を再溶融して前記電極パターンの上で 硬化させる工程 (d)とを含むことを特徴とする。
[0031] ある好適な実施形態において、前記工程 (c)において、加熱の工程中に前記板状 部材と前記基板との間の隙間の大きさを変動させる。
発明の効果
[0032] 本発明のバンプ形成方法によれば、配線基板のうち電極を含む領域の上に、導電 性粒子と気泡発生剤を含有した流動体を供給した後、流動体を介して配線基板の上 に板状部材を配置し、次いで、流動体を加熱して、この流動体中に含有する気泡発 生剤から気泡を発生させるとともに、この気泡によって導電性粒子を電極上に自己集 合させ、その後、自己集合した導電性粒子を再溶融する。この再溶融により、 自己集 合した導電性粒子に、金属を吸収 ·合金化させることができ、その結果、バンプの高 さを高くすること力できる。また、流動体を加熱して気泡発生剤から気泡を発生させる ことにより、導電性粒子を電極上に自己集合させることができるので、バンプを生産 性良く形成することができる。加えて、
自己集合したバンプを再溶融することにより、再形成時のバンプの高さを平均化（レ ベリング)することも可能となる。
[0033] 本発明の電極構造体によれば、電極構成材料からなる電極パターン上の少なくと も一部に Ni層が形成され、その Ni層を覆う Pd層と、 Pd層を覆う Au層とが形成されて いるので、自己集合した導電性粒子に、 Pd及び AUを吸収 ·合金化させることができ 、その結果、自己集合した導電性粒子からなる半田バンプのバンプ高さを高くできる 図面の簡単な説明
[0034] [図 1]樹脂の自己集合を利用したバンプ形成方法の工程断面図
[図 2]樹脂の自己集合を利用したバンプ形成方法の工程断面図
[図 3]樹脂が自己集合するメカニズムの説明図
[図 4]本実施形態の電極構造体 100の断面模式図
[図 5]本実施形態の電極構造体 100を用いてバンプを形成した後の状態を示す図
[図 6]本発明の実施形態に係るバンプ形成方法を示す工程断面図
[図 7]Pd層を含まない電極構造体 300の構成図とバンプ形成後の構成図
[図 8]本発明の実施形態に係る電極構造体 100の製造方法の工程断面図
[図 9]本発明の実施形態に係る電極構造体 100の製造方法の工程断面図
[図 10]本発明の別の実施形態に係る電極構造体 100の製造方法の工程断面図
[図 11]本発明の別の実施形態に係る電極構造体 200の構成図とバンプ形成後の構 成図
[図 12]本発明の別の実施形態に係る電極構造体 400の構成図とバンプ形成後の構 成図
[図 13]本発明の別の実施形態に係る電極構造体 500の構成図とバンプが形成され る途中経過の構成図およびバンプ形成後の構成図
[図 14]本発明の別の実施形態に係るバンプ形成方法を示す工程断面図
[図 15]電極のペリフエラルな配置を示す平面図
[図 16]電極のエリアアレイの配置を示す平面図
[図 17]本発明の実施形態に係るバンプ形成装置の構成を示す断面図
発明を実施するための最良の形態
[0035] 本出願人は、配線基板や半導体チップ等の電極上に、導電性粒子（例えば、半田 粉)を自己集合させてバンプを形成する方法、あるいは配線基板と半導体チップの 電極間に導電性粒子を自己集合させて電極間に接続体を形成し、フリップチップ実 装する方法について、種々検討を行い、従来にない新規なバンプ形成方法とフリツ プチップ実装方法を提案している（特願 2004— 257206号（特開 2006— 100775 号）、特願 2004— 365684号（特願 2006— 548871号）、特願 2005— 094232号（ 特願 2007— 510386号)）。これらの特許出願を本明細書に参考のため援用する。
[0036] 図 l (a)〜（d)、及び図 2 (a)〜（d)は、本出願人が上記特許出願の明細書で開示 したバンプ形成方法の基本工程を示した図である。
[0037] まず、図 1 (a)に示すように、複数の電極 32を有する基板 31の上に、導電性粒子 1 6と気泡発生剤（図示せず)を含有した流動体 14を供給する。ここで導電性粒子は半 田粉である。流動体 14は樹脂である。
[0038] 次に、図 1 (b)に示すように、流動体 14の表面に、平板の板状部材 40を配設する。
[0039] この状態で、流動体 14を加熱すると、図 1 (c)に示すように、流動体 14の中に含有 する気泡発生剤から気泡 30が発生する。そして、図 1 (d)に示すように、流動体 14は 、発生した気泡 30が成長することで、この一部の気泡 30は基板 31の外周部から外 に押し出される。
[0040] 押し出された流動体 14は、図 2 (a)に示すように、基板 31の電極 32との界面、及び 板状部材 40との界面に柱状に自己集合する。次に、流動体 14をさらに加熱すると、 図 2 (b)に示すように、流動体 14中に含有する半田粉 16が溶融し、電極 32上に自 己集合した樹脂 14中に含有する半田粉 16同士が溶融結合する。
[0041] 電極 32は、溶融結合した半田粉 16に対して濡れ性が高いので、図 2 (c)に示すよ うに、電極 32上に溶融した半田粉よりなる半田バンプ 19を形成する。最後に、図 2 (d )に示すように、流動体 14と板状部材 40を除去することにより、電極 32の上に半田バ ンプ 19が形成された基板 31が得られる。
[0042] この方法の特徴は、基板 31と板状部材 40の隙間に供給された流動体 14を加熱す ることによって、気泡発生剤から気泡 30を発生させ、気泡 30が成長することで流動 体 14を気泡外に押し出すことにより、流動体 14を基板 31の電極 32と板状部材 40と の間に自己集合させる点にある。
[0043] 流動体 14が電極 32上に自己集合する現象は、図 3 (a) (b)に示すようなメカニズム で起きてレ、るものと考えられる。 [0044] 図 3 (a)は、流動体 14が、成長した気泡（図示せず）によって、基板 31の電極 32の 上に押し出された状態を示した図である。電極 32に接した流動体 14は、その界面に おける界面張力（いわゆる樹脂の濡れ広がりに起因する力） Fsが、流動体 14の粘度 7]力、ら発生する応力 F 7]よりも大きいので、電極 32の全面に亙って広がり、最終的に 、電極 32の端部を境とした柱状の流動体 14力 電極 32と板状部材 40の間に形成さ れる。
[0045] なお、電極 32の上に自己集合して形成された柱状の流動体 14には、図 3 (b)に示 すように、気泡 30の成長ほたは移動）による応力 Fbが加わる力 流動体 14の粘度 による応力 F 7]の作用により、その形状を維持することができ、一旦自己集合した 流動体 14が消滅することはな!/、。
[0046] ここで、自己集合した流動体 14が一定の形状を維持できるかどうかは、上記界面張 力 Fsの他に、電極 32の面積 S及び電極 32と板状部材 40との隙間の距離 Lや、流動 体 14の粘度 7]にも依存する。流動体 14を一定形状に維持させる目安を Tとすると、 定性的には、以下のような関係が成り立つものと考えられる。
[0047] T=K. (S/L) . n -Fs (Kは定数）
上記の説明のように、この方法は、流動体 14の界面張力による自己集合を利用し て、電極 32の上に流動体 14を自己整合的に形成するものである力 かかる界面張 力による自己集合は、基板 31の表面に形成された電極 32が凸状に形成されている が故に、基板 31と板状部材 40間に形成されたギャップの中で狭くなつている電極 32 の上にて起きる現象を利用したものと言える。
[0048] 本出願人が提案した上記の方法を用いると、樹脂中に分散した半田粉を効率良く 電極上に自己集合させることができ、また、均一性に優れ、かつ、生産性の高いバン プ形成が実現できる。また、流動体 14の中に分散した半田粉を、流動体 14が供給さ れた基板上の複数の電極上に分け隔てなく自己集合させることができるので、上記 の方法は、流動体 14が供給された配線基板上の全ての電極上に一括してバンプを 形成する際に特に有用である。
[0049] 本発明者らは、上記方法において、半田バンプの高さを簡便に高くすることができ れば、さらに本方法の技術的価値を増大させることができると考え、その手法を鋭意 検討し、本発明に至った。
[0050] 以下に、本発明の実施の形態について、図面を参照しながら説明する。
[0051] 以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構 成要素を同一の参照符号で示す。本発明は以下の実施形態に限定されない。
[0052] 図 4を参照しながら、本実施形態のバンプ形成方法に用いられる電極構造体 100 の構成について説明する。
[0053] 図 4は、本実施形態の電極構造体 100の断面構成を模式的に示した断面模式図 である。
[0054] 電極構造体 100は、半田バンプが載置される電極構造体であり、この電極構造体 1 00は、基板 31の上に配列されている。本実施形態の電極構造体 100は、電極パタ ーン 50と、電極パターン 50の上に形成された Ni層 52および Pd層 54と、 Ni層および Pd層の上に形成された Au層 56とから構成されている。
[0055] 電極パターン 50は、基板 31の上に形成されており、電極構成材料（例えば、 Cu、 Al、 Cr又は Ti)から構成されている。電極パターン 50の構成材料は、基板 31の材質 にあわせて適宜好適なものを選択することができる。図示した例では、基板 31はガラ ス基板であり、このとき選択され得る電極構成材料は、例えば Cr又は Tiである。また 、基板 31が樹脂基板の場合には、電極構成材料として、例えば Cu又は A1を選択す ること力 Sできる。なお、本実施形態の電極パターン 50の厚さを例示すると 10〜； 1000 μ mであ^)。
[0056] 電極パターン 50の上の少なくとも一部には Ni層 52が形成されている。本実施形態 の Ni層 52は、電極パターン 50の上の中央部に配置されている。この Ni層 52は、カロ 熱時に溶融した導電性粒子（例えば、半田粉)への溶解（レ、わゆる溶食又は食われ） が起こり難い金属層である。
[0057] さらに、 Ni層 52だけでなく Pd層 54も、電極パターン 50の上に形成されている。 Pd 層 54は、 Ni層が形成された電極パターン 50上の一部の領域以外の少なくとも一部 に形成されている。本実施形態の Pd層 54は、電極パターン 50の中央部に配置され た Ni層 52の周囲を覆うように配置されている。この Pd層 54は、溶融した半田に溶食 され易い金属層である。図示した例では、 Ni層 52の上面と Pd層 54の上面とが面一 となるように配置されており、 Ni層 52及び Pd層 54の厚さを例示すると、いずれも 10 〜3000〃πιである。
[0058] さらに、 Ni層 52および Pd層 54の上には、 Au層 56が形成されている。この Au層 5 6は、半田バンプを形成する際に、下層に位置する Ni層 52及び Pd層 54の酸化を防 止する役割を持つ。なお、本実施形態の Au層の厚さは、 10〜200 111である。
[0059] 図 5は、図 4に示した電極構造体 100を用いて、自己集合法により半田バンプ 20を 載置した後の状態を示した図である。半田バンプ 20は、溶融した半田に対して周囲 よりも良好な濡れ性を有する Ni層 52を介して、電極パターン 50の上に形成される。 この例で示すように、電極構造体 100を構成する各金属のうち、 Pd及び Auは、溶融 した半田に溶食され易い金属であるため、 Pd層 54及び Au層 56は溶融した半田に 吸収'合金化され、これにより、電極パターン 50上の半田バンプ 20は、図 2 (d)に示 した半田バンプ 19よりもバンプ高さが高くなる。
[0060] 本実施形態の電極構造体 100によれば、電極構成材料からなる電極パターン 50 の上の少なくとも一部に Ni層 52が形成され、その Ni層 52を覆う Pd層 54と、 Pd層 54 を覆う Au層 56とが形成されているので、自己集合した導電性粒子（例えば、半田粉 )に、 Pd及び Auを吸収'合金化させることができ、その結果、自己集合した導電性粒 子（例えば、半田粉)からなる半田バンプのバンプ高さを高くすることが可能となる。
[0061] 以下、半田バンプ 20のバンプ高さを高くできる点について、図 6 (a)〜（e)を参照し ながら、さらに詳細に説明する。
[0062] 図 6 (a)〜（e)は、本実施形態の電極構造体 100を用いて、自己集合法により半田 バンプ 20を形成する基本的な工程を示した図である。
[0063] まず、図 6 (a)に示すように、基板 31のうち電極構造体 100を含む領域の上に、導 電性粒子 16と気泡発生剤（図示せず)を含有した流動体 14を供給する。本実施形 態における導電性粒子 16として半田粉を使用して!/、る。本実施形態における流動体 14としてエポキシ樹脂を使用している。流動体 14としてのエポキシ樹脂中には、導 電性粒子 16として半田粉（この例では SnAgCu系の半田粉）に加えて、半田粉の酸 化を防止する半田活性剤（図示せず）が含まれる。本実施形態の半田活性剤はフラ ックスであり、この例では、ロジン系合成樹脂に活性剤を配合したものを用いている。 [0064] なお、本実施形態の流動体 14が含有する各成分の割合を例示すると、エポキシ樹 脂が 10重量部に対して、半田粉が 30重量部、フラックスが 60重量部の割合となるが 、これらの割合は、半田バンプを形成する種々の条件にあわせて適宜調整すること ができる。例えば、エポキシ樹脂が 10重量部に対して、半田粉が 40重量部、フラック スが 50重量部の割合であってもよいし、エポキシ樹脂が 10重量部に対して、半田粉 が 60重量部、フラックスが 30重量部の割合とすることもできる。
[0065] 次に、図 6 (b)に示すように、流動体 14を介して基板 31の上に板状部材 40を配置 する。板状部材 40は、例えば、ガラス基板である。また、ガラス基板に限らず、セラミ ック基板、半導体基板 (シリコン基板など）を用いることも可能である。板状部材 40とし て、透光性基板を用いると、プロセスの進渉状況およびバンプ形成の確認が容易と なるメリットがある。
[0066] なお、板状部材 40の表面は、フラットな面であってもよぐあるいは、凹凸形状（例 えば、突起面）を有する面であってもよい。板状部材 40の表面のうち、流動体 14が 供給された領域に対向する位置に突起面が形成されて!/、る場合には、突起面との間 の表面張力によって加熱時に流動体 14が飛散しないように留めることができる。また 、先に、基板 31と板状部材 40とを一定の隙間を設けて配置し、その後、この隙間に 流動体 14を供給するようにしてもよい。基板 31と板状部材 40との隙間は、導電性粒 子 16の粒径よりも広く設定される。
[0067] 図 6 (b)に示した状態で流動体 14を加熱すると、流動体 14の中に含有する気泡発 生剤から気泡 30が発生する。本実施形態では、板状部材 40を流動体 14に当接して 固定した状態で加熱を実行する。発生した気泡 30が成長する過程で、流動体 14は 、この気泡 30外に押し出される。そして、押し出された流動体 14は、図 6 (c)に示す ように、板状部材 40と電極構造体 100と間に界面張力で集合し、それとともに、流動 体 14中の導電性粒子 16は、電極構造体 100上に集合する。さらに、加熱により流動 体 14の中に含有する導電性粒子 16が溶融し、その結果、導電性粒子 16の最初の 自己集合が完了する。このとき、電極構造体 100の Au層 56は、矢印 92で示すように 溶融した導電性粒子 16に溶食され、溶融した導電性粒子 16に吸収、拡散される。 つまり、この例では、 Ni層 52及び Pd層 54の上に、 Auを吸収.合金化した導電性粒 子 16よりなる半田バンプ 19が形成される。その後、板状部材 40を除去すると、図 6 ( d)に示したように、 Ni層 52及び Pd層 54を介して電極パターン 50の上に半田バンプ 19が形成された基板 31が得られる。
[0068] なお、導電性粒子 16の自己集合時には、 Au層 56は、溶融した導電性粒子 16に 食われるが、 Au層 56に覆われた Pd層 54は、溶融した導電性粒子 16にほとんど溶 食されない。これは、導電性粒子 16の酸化防止剤としての機能を持つ半田活性剤（ 例えばフラックス）が失活することによる。即ち、導電性粒子 16の自己集合処理時間 内に半田活性剤が失活するため、 Au層 56が食われた時点で溶融した導電性粒子 1 6が酸化されて異種金属を溶解しない状態となり、それゆえ、 Au層よりも下層に形成 された Pd層 54は、溶融した導電性粒子 16に溶食されない。なお、 Pdは Auよりも拡 散係数が小さいことも、 Pd層 54が溶食されない理由の 1つである。
[0069] 次に、図 6 (d)に示した状態（即ち板状部材 40を除去した開放状態）でさらに加熱 を実行すると、 Ni層 52及び Pd層 54の上に自己集合した導電性粒子 16による半田 バンプ 19は再溶融する。この導電性粒子 16の再溶融は、新たに半田活性剤（例え ばフラックス）を供給した状態で実行される。この半田活性剤の添加により、導電性粒 子 16の中の酸化物は除去されるので、導電性粒子 16は再び異種金属を溶解可能 な状態となる。これにより、導電性粒子 16の再溶融時には、 Pd層 54は、再溶融した 導電性粒子 16に溶食され、矢印 94で示すように溶融した導電性粒子 16に吸収 ·合 金化される。なお、再加熱時に添加される半田活性剤は、最初に添加した半田活性 剤と同じものであってもよぐあるいは含有成分の異なる半田活性剤であってもよい。 最初に添加した半田活性剤とは種類が異なる半田活性剤を添加する場合には、 Pd が溶食され易くなるような構成のものを適宜選択して添加することができる。
[0070] そして、図 6 (e)に示すように、 Pdを吸収 ·合金化した溶融した導電性粒子 16は、 C rからなる電極パターン 50の上ではなぐ溶融した導電性粒子 16に対する濡れ性が Crよりも良好な Ni層 52の上に集合し、その結果、導電性粒子 16の 2度目の自己集 合が完了する。つまり、 Ni層 52を介して、電極パターン 50の上に Au及び Pdを吸収' 合金化した導電性粒子 16よりなる半田バンプ 20が形成される。この半田バンプ 20は 、 Pdを含有しているため、図 6 (d)に示した最初の加熱時に形成された半田バンプ 1 9よりもさらにバンプ高さが高くなる。なお、この再加熱は、最初の加熱時と同じ温度 で実行してもよぐある!/、は最初の加熱時よりも高!/、温度で実行してもよ!/、。
[0071] この再溶融により、 自己集合した導電性粒子 16に、金属（ここでは Au及び Pd、特 に Pd)を吸収 ·合金化させることができ、その結果、導電性粒子 16よりなる半田バン プ 20の高さを高くすることができる。加えて、再溶融は、板状部材 40を除去した開放 状態で実行されるため、半田バンプ 20は半球体状となり、それゆえ半田バンプ 20の 高さを一層高くできる。また、流動体 14を加熱して気泡発生剤から気泡を発生させる ことにより、導電性粒子 16を電極上に自己集合させることができるので、バンプを生 産性良く形成することができる。加えて、自己集合した半田バンプ 19を再溶融するこ とにより、再形成時の半田バンプ 20の高さを平均化（レべリング)することも可能となる
[0072] 溶融した導電性粒子 16に吸収 ·合金化され得る金属は Pdや Auだけに限らず、そ の他の金属であってもよい。例えば、溶融した導電性粒子 16に吸収'合金化される 金属として Agを用いてもよぐすなわち、 Pd層以外にも Ag層を用いて電極構造体を 構成することもできる。あるいは、電極パターン 50以外の領域を、 Agを含有する有機 膜等で覆い、この有機膜力、ら Agを溶融した導電性粒子 16に吸収可能なように構成 することもできる。なお、溶融した導電性粒子 16に吸収される金属は、溶融した導電 性粒子 16に対する金属の溶解度や、溶融した導電性粒子 16の中での金属の拡散 係数などに応じて、適宜適切なものを選択することができる。
[0073] なお、再溶融によるバンプのレべリング効果は、上述した電極構造体 100以外の典 型的な電極構造 (例えば、図 1の電極 32が示す Cuからなる単層構造）であっても得 ること力 Sできる。この場合には、バンプを再溶融することによって、バンプの高さを高く する効果は得られなくても、バンプの高さを平均化することは可能となる。
[0074] また、電極構造体 100を用いてバンプ高さを高くすることができるバンプは、上述し た自己集合して形成されたバンプだけに限らず、その他の手法を用いて形成された バンプであってもよい。例えば、転写法により形成されたバンプであっても、電極構造 体 100を用いて再溶融することにより、溶融した導電性粒子 16に Pdを吸収 ·合金化 すること力 Sでき、それゆえ、再形成後のバンプの高さをアップすることができる。 [0075] なお、図 6 (a)〜（e)に示した各構成の大きさや相対的な位置関係（例えば、導電 性粒子 16の大きさや、基板 31と板状部材 40とのギャップの距離等）は、説明を容易 にするために便宜的に現されたもので、実際の大きさ等を示したものではない。
[0076] 図 7 (a)は、 Pd層を含まない場合の電極構造体 300の一例を示している。
[0077] つまり、基板 331の上に形成された電極パターン 350の上に、 Ni層 352が配置され 、 Ni層 352の上には、 Pd層を介さずに Au層 356が直接に形成されている。このよう に Pd層を含まない電極構造体 300を用いて半田バンプを形成したとしても、図 7 (b) に示すように、薄膜の Au層 356が半田に選択的に吸収される力 半田バンプ 320の 高さをより高くする効果を得ることが難しい。
[0078] 以下に、本実施形態の電極構造体 100の構成及び製造方法についてさらに詳述 する。
[0079] まず、図 8 (a)から図 9 (b)を参照しながら、本実施形態の電極構造体 100の製造方 法について説明する。
[0080] まず、図 8 (a)に示すように、基板 31 (この例ではガラス基板）の上に電極パターン 5 0を構成する電極構成材料 51 (この例では Cr)を積層し、所定パターンのフォトレジス ト 60を電極構成材料 51の上に形成する。図示した例のフォトレジスト 60は、次に形 成される電極パターン 50と同様の位置に形成されている。次いで、エッチング処理に て露出している電極構成材料 51を除去し、その後、フォトレジスト 60を除去すると、 図 8 (b)に示す電極パターン 50が得られる。
[0081] 次いで、図 8 (b)の状態から、無電解メツキ法を用いて、基板 31の全体に Niメツキ 処理を施す。無電解メツキ法では、還元された Niは、熱力学的に不安定な金属表面 (ここでは電極パターン 50の上に析出するので、電極パターン 50の上に Ni層 53を 選択的に積層することができる。
[0082] 次に、図 8 (c)に示すように、所定パターンのフォトレジスト 62を Ni層 53の上に形成 し、エッチング処理にて不要な Niを除去すると、図 8 (d)に示す Ni層 52が得られる。
[0083] 続いて、図 8 (d)の状態から、無電解メツキ法を用いて基板 31の全体に Pdメツキ処 理を施すと、図 9 (a)に示すように、電極パターン 50の上に Pd層 54を形成することが できる。このとき、フォトレジスト 62は Ni層 52の表面を覆うマスクとして機能するため、 Pd層 54は、中央部の Ni層 52の周りを囲むように電極パターン 50の上に積層される 。その後、フォトレジスト 62は除去される。
[0084] 最後に、図 9 (b)に示すように、 Ni層 52及び Pd層 54の上に Au層 56を、無電解メッ キ法を用いて選択的に積層すると、本実施形態の電極構造体 100が得られる。
[0085] なお、図 8 (b)〜（d)に示した電極パターン 50の上に Ni層 52を形成する工程は、 エッチング処理を用いずに、図 10 (a)及び図 10 (b)のようにして実行することもできる 。つまり、図 10 (a)に示すように、電極パターン 50の上に、所定パターンのフォトレジ スト 66を形成し、このフォトレジスト 66をマスクとして、基板 31の全面に無電解メツキ 法を用いて Niを積層すると、図 10 (b)に示すように Ni層 52を形成できる。
[0086] また、図 8及び図 9に示した例では、電極パターン 50の上に Ni層 52を形成し、その 後 Pd層 54を形成している力 S、 Ni層 52及び Pd層 54を形成する順番は逆でもよい。 即ち、最初に Pd層 54を積層し、その後、 Ni層 52を積層することもできる。
[0087] なお、上述した例では、各金属層（Ni層 52、 Pd層 54、 Au層 56)を、無電解メツキ 法を用いて選択的に形成したが、各金属層の形成方法はこれだけに限らず、その他 の方法を用いて形成することもできる。例えば、 Au層 56をスパッタを用いて形成する ことも可能である。
[0088] 上述した実施形態では、溶融した導電性粒子の半田に吸収 ·合金化される Pd層 5 4と、半田バンプ 20が載置される Ni層 52とが隣接している場合を一例として示したが 、 Pd層 54および Ni層 52が隣接する場合に限らず、例えば、 Pd層 54と Ni層 52とを、 他の部材を介して配置してもよい。 Pd層 54と Ni層 52との間に介在させる部材は、 Pd 層以外の溶融した半田に吸収 ·合金化可能な金属層（例えば Ag層）であってもよい し、あるいは、溶融した半田に吸収 ·合金化されない部材であってもよい。
[0089] さらに、溶融した半田に吸収 ·合金化される Pd層は、 Ni層に隣接させるだけでなく 、 Ni層の上に形成することもできる。例えば、図 11 (a)は、 Ni層の上に Pd層が形成さ れた電極構造体 200の例を示して!/、る。
[0090] 電極構造体 200は、電極パターン 250と、電極パターン 250の上の少なくとも一部 に形成された Ni層 252と、 Ni層 252を覆う Pd層 254と、 Pd層 254を覆う Au層 256と 力、ら構成されている。 [0091] 図 11 (a)の例では、 Ni層 252は、基板 231の電極パターン 250の上の全領域に形 成されている。 Pd層 254は、 Ni層 252を覆うように、 Ni層 252の上から積層されてい る。つまり、 Pd層 254は、 Ni層 252の上面にも形成されている。さらに Pd層 254の上 には、 Pd層 254を覆うように Au層 256が配置されている。
[0092] この電極構造体 200を用いてバンプを形成すると、図 11 (b)に示すようになる。
[0093] このように Ni層 252の上に Pd層 254を配置した場合であっても、 Ni層 252上の Pd 層 254は、溶融した半田に吸収 ·合金化されるので、電極パターン 250の上にバンプ 高さの高い半田バンプ 220を形成することができる。加えて、この例では、 Ni層 252 は電極パターン 250の上の全領域に形成されているので、 Ni層 252を介して電極パ ターン 250の全領域にバンプを高く形成できる。
[0094] このように、再加熱により溶融した半田は、電極パターンよりも溶融した半田に対す る濡れ性が良好な Ni層の上に集合する。言い換えれば、 Ni層は、再溶融後のバン プが形成され得る領域を規定する役割を持つ。したがって、電極パターン上における Ni層の形成領域を適宜変更することにより、バンプを形成可能な領域を好適な位置 に設定することも可能となる。
[0095] なお、 Ni層を介さずに、電極パターンの上にバンプ高さの高いバンプを直接に形 成することもできる。例えば、図 12 (a)は、図 11 (a)に示した電極構造体 200から Ni 層を取り除いた電極構造体 400の例を示している。このように、 Ni層を形成しなくても 、図 12 (b)に示すように、基板 431の電極パターン 450の上に Au及び Pdを吸収.合 金化したバンプ高さの高い半田バンプ 420を直接に形成することができる。再溶融後 の半田が電極パターン上に集合するのは、電極パターン 450の溶融した半田に対す る濡れ性力 周囲の領域 (この例では基板 31の表面）よりも良好であることに起因す る。ただし、 Ni層を介してバンプを形成した方力 S、バンプの再溶融時に、界面張力に よってバンプを電極パターン上に強く押し留めることができるので、好適である。なお 、この例では、電極パターン 450を構成する電極構成材料は Cuである。
[0096] また、図 13 (a)は、上述した電極構造体 400とほとんど同じ構成であって、基板 53 1の電極パターン 550の電極構成材料が Cuから Ti (又は Cr)に置き換わった例を示 している。このように電極構成材料力 STi (又は Cr)の場合であっても、図 13 (b)に示す ように、電極パターン 550の上に溶融した半田を集合させることは可能である。ただし 、電極パターン 550を構成する Ti (又は Cr)は、 Au/Pdと合金化した溶融した半田 に対する濡れ性が悪いため、電極パターン 550の上に集合した溶融した半田 516の 表面積は収縮し、その結果、図 13 (c)に示すように、形成される半田バンプ 520を高 さ方向にさらに成長させることができる。
[0097] 上述したバンプの形成方法では、図 6 (a)〜（e)に示したように、流動体 14を板状 部材 40と基板 31の電極間に自己集合させ、その後、板状部材 40を取り除いた状態 で半田バンプ 19を再溶融することによってバンプ高さの高い半田バンプ 20が得られ た力 バンプの形成方法は、これだけに限定されない。
[0098] 例えば、図 14 (a)〜（c)に示すように、バンプを再溶融させることなぐ一回の加熱 工程にてバンプ高さの高い半田バンプ 20を形成することもできる。
[0099] まず、図 14 (a)に示すように、流動体 14を介して基板 31の上に板状部材 40を配置 し、次いで、この状態で流動体 14を加熱すると、図 14 (b)に示すように、流動体 14は 板状部材 40と電極構造体 100との間に集合する。このとき、流動体 14が含有する導 電性粒子 16は加熱により溶融する力 S、この溶融した導電性粒子 16は、 Au層 56だけ でなぐ Au層 56よりも下層に位置する Pd層 54も溶解する（図中の矢印 91及び矢印 93参照）。これにより、自己集合した導電性粒子 16に、金属 (Au及び Pd)を吸収 '合 金化させることができ、その結果、図 14 (c)に示すように、形成される半田バンプ 20 の高さを高くすること力できる。上記構成では、自己集合したバンプを再溶融しなくて もよぐ一回の加熱工程を実行するだけでよいので、バンプ高さの高いバンプを簡便 に形成することが可能となる。
[0100] なお、図 14 (b)に示した流動体 14の加熱は、板状部材 40を上昇（矢印 96の方向 へ摺動）させ、板状部材 40と基板 31との距離 (ギャップ）を大きくしながら実行される 。板状部材 40の上昇は、例えば、板状部材 40を吸着可能な部材を用いて板状部材 40を引き上げることによって実行することができる。その他にも、板状部材 40の上昇 は適宜好適な手法で実行可能である。あるいは、ここでは、板状部材 40を上昇させ て板状部材 40と基板 31とのギャップを変動させる例を示した力 基板 31の側を下降 させて板状部材 40と基板 31とのギャップを変動してもよい。 [0101] このように板状部材 40と基板 31とのギャップを大きくしながら加熱することによって 、板状部材 40と電極間に流動体 14を効率的に集合させることができ、加えて、吸収- 合金化した導電性粒子 16が高さ方向へ成長することを許容することができる。さらに 、板状部材 40の上昇にあわせて、界面張力によりバンプを高さ方向に引っ張ること ができるので、これによつてもバンプを高さ方向に成長させることができる。
[0102] また、上述した例では、流動体 14中に含まれる半田活性剤の添加量及び/又は 添加成分は、流動体の自己集合処理時間内に半田活性剤が失活しないように（即ち 流動体の自己集合処理時間内に Pd層が確実に溶食されるように）、適宜好適なもの に調整され得る。
[0103] なお、本発明者らは、本実施形態に係る電極構造体 (例えば、図 13に示した電極 構造体 300)の効果を確認するために、電極構造体を 6 X 6の行列配置 (エリアアレイ 配置）した基板を用いて、図 6 (d)に示した最初の自己集合後のバンプの高さと、図 6 (e)に示したさらに再溶融工程を経た後のバンプの高さとを測定する実験を行った。
[0104] その結果、再溶融後のバンプの高さの平均は 45 H mであるのに対し、再溶融前の バンプの高さの平均は 95 H mとなり、再溶融によっておよそ 2倍の高さをもつバンプ 形成を実現することができた。加えて、再溶融の前後でバンプ高さの標準偏差も小さ くなり、レべリングの効果も確認することができた。
[0105] これに対し、典型的な電極構造体 (例えば、図 7に示した Pd層を含まない電極構造 体 200)を用いて、同じ条件下で実験を行ったところ、再溶融の前後でバンプの高さ はあまり変わらず、 Pd層を含まない電極構造体では、薄膜な Au層が選択的に吸収- 合金化されるものの、再溶融によるバンプ高さをアップする効果があまり得られないこ とが確認できた。
[0106] なお、本実施形態のプロセスにおける導電性粒子（例えば、半田粉） 16の最適な 含有量は、例えば、以下のように設定することができる。
[0107] 基板 31の上に供給される流動体 14の体積 (VB)中に含有される導電性粒子 16の 全てが、基板 31の電極パターン 50の上の半田バンプ 20の形成に寄与したとすると、 半田バンプ 20の総体積 (VA)と、流動体 14の体積 (VB)とは以下のような関係式（1
)が成り立つ。 [0108] VA : VB = SA : SB · · · (1)
ここで、 SAは基板 31の電極パターン 50の総面積（Ni層 52を介して半田バンプ 20 が形成される場合には、 Ni層 52の総面積）、 SBは基板 31の所定領域 (具体的には 、流動体 14が供給される領域）の面積をそれぞれ表す。これにより、流動体 14の中 に含まれる導電性粒子 16の含有量は、以下のような式（2)で表される。
[0109] 導電性粒子 16の含有量 = (SA/SB ) · 100 [体積％] · · · (2)
よって、流動体 14の中に含まれる導電性粒子 16の最適な含有量は、概ね、以下の ような式（3)に基づいて設定することができる。
[0110] 導電性粒子 16の含有量 = (SA/SB) · 100 土 α [体積0 /0] · · · (3)
なお、上記パラメータ（土 α )は、導電性粒子 16が基板 31の電極パターン 50上に 自己集合する際の過不足分を調整するためのもので、種々の条件により決めること ができる。
[0111] 基板 31の電極パターン 50の配置は、様々な形態を取り得るが、図 15、図 16に示 したような典型的な電極パターン 50の配置に対して、式（3)により最適な導電性粒子 16の含有量を求めると、概ね以下のような値になる。
[0112] 図 15に示した配置（ペリフエラル配置） · · ·〇. 5〜5体積％
図 16に示した配置（エリアアレイ配置） · · · 15〜30体積％
このこと力、ら、電極パターン 50上に必要とする半田バンプ 20を形成するには、流動 体 14の中に分散する導電性粒子 16は、 0. 5〜30体積％の割合で流動体 14の中 に含有していれば足りることになる。
[0113] なお、一般に、導電性粒子 16と流動体 14との重量比は約 7程度なので、上記 0. 5
〜30体積％の割合は、概ね 4〜75重量％の割合に相当する。
[0114] 図 17は、本実施形態のバンプ形成方法を実行するための好適なバンプ形成装置
70を表している。
[0115] バンプ形成装置 70は、基板 31を載置するためのステージ 71と、ステージ 71に対 向して配置される板状部材 40とから構成されている。この形成装置 70において、ス テージ 71の上に載置された基板 31とステージ 71に対向して配置された板状部材 40 との間に、導電性粒子 16と気泡発生剤を含有した流動体 14が供給される。本実施 形態の構成において板状部材 40は脱着可能である。
[0116] なお、流動体 14を供給可能な供給機を、形成装置 70に設けることも可能である。
流動体 14の供給後、その流動体 14を加熱することにより、流動体 14の中の気泡発 生剤から気泡が発生する。流動体 14の加熱は、図 17に示したようにステージ 71にヒ ータ 73を設置して、それによつて実行してもよいし、板状部材 40にヒータをあててそ れによって加熱を行っても良い。
[0117] ここで、本実施形態に使用する流動体 14、導電性粒子 16、半田活性剤、及び、気 泡発生剤は、特に限定されないが、それぞれ、以下のような材料を使用することがで きる。
[0118] 流動体 14としては、室温から導電性粒子 16の溶融温度の範囲内において、流動 可能な程度の粘度を有するものであればよぐまた、加熱することによって流動可能 な粘度に低下するものも含む。代表的な例としては、前記のエポキシ樹脂の他に、フ ェノール樹脂、シリコーン樹脂、ジァリルフタレート樹脂、フラン樹脂、メラミン樹脂等 の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂 、ァラミド樹脂等の熱可塑性樹脂、又は光 (紫外線)硬化樹脂等、あるいはそれらを 組み合わせた材料を使用することができる。樹脂以外にも、高沸点溶剤、オイル等も 使用すること力でさる。
[0119] また、導電性粒子 16及び気泡発生剤としては、下記の（表 1)および (表 2)に示す ような材料から適宜組み合わせて使用することができる。なお、導電性粒子 16の融 点を、気泡発生剤の沸点よりも高い材料を用いれば、流動体 14を加熱して気泡発生 剤から気泡を発生させて、流動体を自己集合させた後、さらに、流動体 14を加熱し て、自己集合した流動体中の導電性粒子 16を溶融させ、導電性粒子 16の同士を金 属結合させることができる。
[0120] [表 1] 導電性粒子 融点（固相線）
(°C)
Sn-58Bi 1 39
Sn-37Pb 1 83
Sn-9Zn 1 99
Sn-3.0Ag-0.5Cu 21 7
Sn-3.5Ag 221
Sn-0.7Cu 228
Sn-2.0Ag-10Sb-Pb 240
気泡発生剤 沸点 （°c) 気泡発生剤 沸点 (°c) へキサン 69 Vメチアルミン塩酸塩 1 71 シ'メチルスルフォキシト'
酢酸ビニル 72 189
(DMSO) イソプロピルアルコール 83 エチレンク"リコール 198
N—メチル -2-ピロリドン
水 100 204
(NMP)
1 ,4一シ^ "キサン 101 α—テルビネオール 218 酢酸ブチル 126 プチルカルビトール 231 プロピ才ン酸 141 チルカルビトールアセテート 246 [0122] また、気泡発生剤は、沸点の異なる 2種類以上の材料からなるものであってもよレ、。 沸点が異なれば、気泡の発生、及び成長するタイミングに差が生じ、その結果、気泡 の成長による流動体 14の押し出し力、段階的に行われるので、流動体 14の自己集 合過程が均一化され、これにより、均一性のよい導電パターンを形成することができ
[0123] なお、気泡発生剤としては、上記の（表 2)に挙げた材料以外に、流動体 14が加熱 されたときに、気泡発生剤が熱分解することにより気泡を発生する材料も使用するこ とができる。そのような気泡発生剤としては、下記の（表 3)に挙げた材料を使用するこ とができる。例えば、結晶水を含む化合物（水酸化アルミニウム）を使用した場合、流 動体 14が加熱されたときに熱分解し、水蒸気が気泡となって発生する。
[0124] [表 3]
Figure imgf000023_0001
[0125] また、半田活性剤としては、導電性粒子 16の酸化防止剤としての機能を有するもの であればよぐ一例として挙げたロジン系フラックスだけでなぐ種々の還元剤を流動 体 14の中に含めることもできる。代表的な例としては、ァビエチン酸、ァシピン酸、ァ スコルピン酸、アクリル酸、クェン酸、リンゴ酸、ポリアクリル酸、あるいは、それらを組 み合わせた材料等を使用することができる。
[0126] 以上、本発明を好適な実施形態により説明してきた力、こうした記述は限定事項で はなぐ勿論、種々の改変が可能である。
産業上の利用可能性
[0127] 本発明によれば、生産性に優れたバンプ形成方法を提供することができ、また、そ のようなバンプ形成方法に適した電極構造体を提供することができる。

Claims

請求の範囲
[1] 半田バンプが載置される電極構造体であって、
Cu、 Al、 Cr及び Tiからなる群から選択された電極構成材料からなる電極パターン と、
前記電極パターン上の一部に形成された Ni層と、
前記電極パターン上の前記一部以外の領域の少なくとも一部に形成された Pd層と 前記 Ni層および前記 Pd層の上に形成された Au層と
を備えた電極構造体。
[2] 前記 Ni層は、前記電極パターン上の中央部に形成され、一方、前記 Pd層は、前記 Ni層の周囲を覆うように前記電極パターン上に形成されて!/、る
請求項 1に記載の電極構造体。
[3] 半田バンプが載置される電極構造体であって、
Cu、 Al、 Cr及び Tiからなる群から選択された電極構成材料からなる電極パターン と、
前記電極パターン上の少なくとも一部に形成された Ni層と、
前記 Ni層を覆う Pd層と、
前記 Pd層を覆う Au層と
を備えた電極構造体。
[4] 前記 Ni層は、前記電極パターン上の中央部に配置されている
請求項 3に記載の電極構造体。
[5] 半田バンプが載置される電極構造体であって、
Cu、 Al、 Cr及び Tiからなる群から選択された電極構成材料からなる電極パターン と、
前記電極パターン上に形成された Pd層と、
前記 Pd層の上に形成された Au層と
を備えた電極構造体。
[6] 前記電極パターンがガラス基板または樹脂基板の上に配列されて!/、る 請求項 1または請求項 3または請求項 5に記載の電極構造体。
[7] 基板の電極パターンの上にバンプを形成するに際し、
電極パターンの上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程 ωと、
前記流動体を介して前記基板の上に板状部材を配置する工程 (b)と、 前記流動体を加熱して前記気泡発生剤から気泡を発生させるとともに、この気泡に よって前記導電性粒子を前記電極パターンの上に自己集合させる工程 (C)と、 前記自己集合した前記導電性粒子を再溶融して、前記電極パターンの上の少なく とも一部に形成された Ni層の上で硬化させる工程 (d)と
を含むバンプ形成方法。
[8] 前記電極パターンの上には、前記再溶融時に、前記自己集合した導電性粒子に 吸収される金属が付与されてレ、る
請求項 7に記載のバンプ形成方法。
[9] Cu、 Al、 Cr及び Tiからなる群から選択された電極構成材料からなる電極パターン と、前記電極パターン上の少なくとも一部に形成された Ni層とから構成されている請 求項 1または請求項 3に記載の電極構造体の上にバンプを形成するに際し、 電極構造体の上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程（ a)と、
前記流動体を介して前記電極構造体の上に板状部材を配置する工程 (b)と、 前記流動体を加熱して前記気泡発生剤から気泡を発生させて前記導電性粒子を 前記電極構造体の上に自己集合させる工程 (c)と、
前記自己集合した前記導電性粒子を再溶融して、前記電極構造体の電極パター ン上の少なくとも一部に形成された Ni層の上で硬化させる工程 (d)と
を含むバンプ形成方法。
[10] 前記工程 (c)の後、前記板状部材を除去する工程をさらに包含する
請求項 7に記載のバンプ形成方法。
[11] 前記工程 (a)における前記流動体に含有されている前記気泡発生剤は、前記工程
(c)における前記流動体が加熱されたときに沸騰する材料、または、熱分解すること により気体を発生する材料からなる
請求項 7に記載のバンプ形成方法。
[12] 前記工程 (c)において、前記基板上に供給された前記流動体は、前記板状部材を 当接させた状態で加熱を実行する
請求項 7に記載のバンプ形成方法。
[13] 前記工程 (c)において、前記基板上に形成された前記電極パターンと前記板状部 材との間には、隙間が設けられている
請求項 7に記載のバンプ形成方法。
[14] 前記隙間は、前記導電性粒子の粒径よりも広い
請求項 13に記載のバンプ形成方法。
[15] 前記工程 (c)において、前記板状部材に一定の圧力を加えることによって一定の 隙間を維持して前記流動体を押圧しながら加熱する
請求項 7に記載のバンプ形成方法。
[16] 前記工程 (c)において、前記気泡発生剤から発生した気泡は、前記板状部材と前 記基板との間に設けられた隙間の周辺部から外部に排出する
請求項 7に記載のバンプ形成方法。
[17] Cu、 Al、 Cr及び Tiからなる群から選択された電極構成材料からなる電極パターン と、前記電極パターン上に形成された Pd層と、前記 Pd層の上に形成された Au層と を備えた請求項 5に記載の電極構造体の上にバンプを形成するに際し、
電極構造体の上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程（ a)と、
前記流動体を介して前記電極構造体の上に板状部材を配置する工程 (b)と、 前記流動体を加熱して前記気泡発生剤から気泡を発生させるとともに、この気泡に よって前記導電性粒子を前記電極構造体の上に自己集合させる工程 (c)と、 前記自己集合した前記導電性粒子を再溶融して前記電極パターンの上で硬化さ せる工程（d)と
を含むバンプ形成方法。
[18] 前記工程 (c)において、加熱の工程中に前記板状部材と前記基板との間の隙間の 大きさを変動させる
請求項 9または請求項 17記載のバンプ形成方
PCT/JP2007/072795 2006-12-18 2007-11-27 電極構造体およびバンプ形成方法 WO2008075537A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/518,358 US8887383B2 (en) 2006-12-18 2007-11-27 Electrode structure and method for forming bump
CN2007800462189A CN101573784B (zh) 2006-12-18 2007-11-27 电极结构体及凸点形成方法
JP2008550076A JP5147723B2 (ja) 2006-12-18 2007-11-27 電極構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-339654 2006-12-18
JP2006339654 2006-12-18

Publications (1)

Publication Number Publication Date
WO2008075537A1 true WO2008075537A1 (ja) 2008-06-26

Family

ID=39536171

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/072795 WO2008075537A1 (ja) 2006-12-18 2007-11-27 電極構造体およびバンプ形成方法

Country Status (4)

Country Link
US (1) US8887383B2 (ja)
JP (1) JP5147723B2 (ja)
CN (1) CN101573784B (ja)
WO (1) WO2008075537A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044695A1 (ja) * 2007-10-05 2009-04-09 Nec Corporation 電子部品の実装方法等

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008054415A1 (de) * 2008-12-09 2010-06-10 Robert Bosch Gmbh Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
US20140106179A1 (en) * 2012-10-17 2014-04-17 Raytheon Company Plating design and process for improved hermeticity and thermal conductivity of gold-germanium solder joints
WO2016015189A1 (en) * 2014-07-28 2016-02-04 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102733A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 電子部品の実装方法
WO2006095677A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
WO2006109407A1 (ja) * 2005-04-06 2006-10-19 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法及びバンプ形成方法
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184941A (en) * 1978-07-24 1980-01-22 Ppg Industries, Inc. Catalytic electrode
US5136363A (en) 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
US5878943A (en) * 1990-02-19 1999-03-09 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
WO1997012718A1 (en) * 1995-10-06 1997-04-10 Brown University Research Foundation Soldering methods and compositions
JP3321351B2 (ja) 1996-01-18 2002-09-03 東芝マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US5766979A (en) * 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP2005011838A (ja) 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
JP3851320B2 (ja) 2004-03-25 2006-11-29 Ｔｄｋ株式会社 回路装置及びその製造方法
US7531387B1 (en) 2005-03-29 2009-05-12 Panasonic Corporation Flip chip mounting method and bump forming method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102733A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 電子部品の実装方法
WO2006095677A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
WO2006109407A1 (ja) * 2005-04-06 2006-10-19 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法及びバンプ形成方法
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044695A1 (ja) * 2007-10-05 2009-04-09 Nec Corporation 電子部品の実装方法等

Also Published As

Publication number Publication date
CN101573784B (zh) 2013-01-09
US8887383B2 (en) 2014-11-18
JPWO2008075537A1 (ja) 2010-04-08
US20100044091A1 (en) 2010-02-25
JP5147723B2 (ja) 2013-02-20
CN101573784A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
JP3964911B2 (ja) バンプ付き基板の製造方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4287475B2 (ja) 樹脂組成物
WO2006109407A1 (ja) フリップチップ実装方法及びバンプ形成方法
WO2006103948A1 (ja) フリップチップ実装方法およびバンプ形成方法
WO2006103949A1 (ja) フリップチップ実装方法および基板間接続方法
JP5173214B2 (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
WO2004102622A2 (en) Screen print under-bump metalization (ubm) to produce low cost flip chip substrate
US8297488B2 (en) Bump forming method using self-assembling resin and a wall surface
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
EP1996002B1 (en) Bump forming method and bump forming apparatus
WO2008075537A1 (ja) 電極構造体およびバンプ形成方法
TWI505382B (zh) 焊球之製造方法
JP4408905B2 (ja) バンプ付き基板の製造方法
CN100468673C (zh) 凸块形成方法及焊接凸块
JP4276550B2 (ja) はんだ供給方法並びにこれを用いたはんだバンプの形成方法及び装置
JP4364074B2 (ja) 半導体素子の製造方法
TWI307640B (ja)
JP2009200285A (ja) バンプ及びバンプ接続構造体
JP2003249518A (ja) フリップチップ型ｉｃの製造方法
JP2008258398A (ja) ペーストおよびバンプ形成方法、ならびに基板構造体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780046218.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07832520

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008550076

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12518358

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07832520

Country of ref document: EP

Kind code of ref document: A1