JP5147723B2 - 電極構造体 - Google Patents

電極構造体 Download PDF

Info

Publication number
JP5147723B2
JP5147723B2 JP2008550076A JP2008550076A JP5147723B2 JP 5147723 B2 JP5147723 B2 JP 5147723B2 JP 2008550076 A JP2008550076 A JP 2008550076A JP 2008550076 A JP2008550076 A JP 2008550076A JP 5147723 B2 JP5147723 B2 JP 5147723B2
Authority
JP
Japan
Prior art keywords
layer
solder
electrode
fluid
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008550076A
Other languages
English (en)
Other versions
JPWO2008075537A1 (ja
Inventor
泰士 谷口
誠一 中谷
孝史 北江
靖治 辛島
健一 保手浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008550076A priority Critical patent/JP5147723B2/ja
Publication of JPWO2008075537A1 publication Critical patent/JPWO2008075537A1/ja
Application granted granted Critical
Publication of JP5147723B2 publication Critical patent/JP5147723B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499—Material of the matrix
    • H01L2224/835—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83538—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83555—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半田バンプが載置される電極構造体に関する。
近年、電子機器に使用される半導体集積回路（ＬＳＩ）の高密度、高集積化に伴い、ＬＳＩチップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これらＬＳＩチップの配線基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、ＬＳＩチップの電極端子の上に半田バンプを形成し、この半田バンプを介して、配線基板上に形成された電極に一括して接合されるのが一般である。
従来、バンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。メッキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
こうした中、最近では、ＬＳＩチップや配線基板の電極上に、半田バンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなく、半田バンプを一括して形成ができるので、生産性にも優れており、次世代ＬＳＩの配線基板への実装に適応可能な技術として注目されている。
その一つに、ソルダーペースト法と呼ばれる技術（例えば、特許文献１）がある。この技術は、半田粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、半田粉を溶融させ、濡れ性の高い電極上に選択的に半田バンプを形成させるものである。
また、スーパーソルダー法と呼ばれる技術（例えば、特許文献２）は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（化学反応析出型半田）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、Ｐｂ／Ｓｎの合金を基板の電極上に選択的に析出させるものである。
また、スーパージャフィット法と呼ばれる技術（例えば、特許文献３）は、表面に電極が形成された基板を薬剤に浸して、電極の表面のみに粘着性皮膜を形成した後、この粘着性皮膜に半田粉を接触させて電極上に半田粉を付着させ、その後、基板を加熱することにより、溶融した半田を電極上に選択的に形成させるものである。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開平７−７４４５９号公報
上述したソルダーペースト法は、もともと、基板に形成された電極上に半田を選択的にプリコートする技術として開発されたもので、フリップチップ実装に必要なバンプ形成に適用するためには、以下のような課題がある。
ソルダーペースト法は、ともに、ペースト状組成物を基板上に塗布により供給するので、局所的な厚みや濃度のバラツキが生じ、そのため、電極ごとの半田析出量が異なり、均一なバンプを得ることが困難である。また、これらの方法は、表面に電極の形成された凹凸のある配線基板上に、ペースト状組成物を塗布により供給するので、凸部となる電極上には、十分な半田量を安定して供給することが難しいという問題もある。
また、スーパーソルダー法で使用される化学反応析出型半田の材料は、特定な化学反応を利用しているので、半田組成の選択の自由度が低く、Ｐｂフリー化への対応にも課題を残している。
一方、スーパージャフィット法は、半田粉が均一に電極上に付着されるので、均一な半田バンプを得ることができ、また、半田組成の選択の自由度が大きいので、Ｐｂフリー化への対応も容易である点で優れている。しかしながら、スーパージャフィット法では、電極表面に粘着性皮膜を選択的に形成する工程が必須であるが、この工程においては化学反応を利用した特殊な薬剤処理を行う必要があるので、工程が複雑になると共に、コストアップにもつながり、量産工程への適用には課題を残している。
したがって、バンプの形成技術は、メッキ法やスクリ−ン印刷法のような普及した技術だけでなく、新たに開発された技術も課題を抱えている。本発明者は、既存のバンプの形成技術にとらわれずに、新規なバンプ形成方法を開発することが、最終的には、ポテンシャルの高い技術に繋がると考え、研究開発を重ねていた。
本発明はかかる点に鑑みてなされたものであり、その主な目的は、生産性に優れたバン
プ形成方法を提供することにある。
本発明の電極構造体は、半田バンプが載置される電極構造体であって、Ｃｕ、Ａｌ、Ｃｒ及びＴｉからなる群から選択された電極構成材料からなる電極パターンと、前記電極パターン上の一部に形成されたＮｉ層と、前記電極パターン上の前記一部以外の領域の少なくとも一部に形成されたＰｄ層と、前記Ｎｉ層および前記Ｐｄ層の上に形成されたＡｕ層とを備えたことを特徴とする。
ある好適な実施形態において、前記Ｎｉ層は、前記電極パターン上の中央部に形成され、一方、前記Ｐｄ層は、前記Ｎｉ層の周囲を覆うように前記電極パターン上に形成されている。
ある好適な実施形態において、前記電極パターンがガラス基板または樹脂基板の上に配列されている。
本発明のバンプ形成方法によれば、配線基板のうち電極を含む領域の上に、導電性粒子と気泡発生剤を含有した流動体を供給した後、流動体を介して配線基板の上に板状部材を配置し、次いで、流動体を加熱して、この流動体中に含有する気泡発生剤から気泡を発生させるとともに、この気泡によって導電性粒子を電極上に自己集合させ、その後、自己集合した導電性粒子を再溶融する。この再溶融により、自己集合した導電性粒子に、金属を吸収・合金化させることができ、その結果、バンプの高さを高くすることができる。また、流動体を加熱して気泡発生剤から気泡を発生させることにより、導電性粒子を電極上に自己集合させることができるので、バンプを生産性良く形成することができる。加えて、
自己集合したバンプを再溶融することにより、再形成時のバンプの高さを平均化（レべリング）することも可能となる。
本発明の電極構造体によれば、電極構成材料からなる電極パターン上の少なくとも一部にＮｉ層が形成され、そのＮｉ層を覆うＰｄ層と、Ｐｄ層を覆うＡｕ層とが形成されているので、自己集合した導電性粒子に、Ｐｄ及びＡｕを吸収・合金化させることができ、その結果、自己集合した導電性粒子からなる半田バンプのバンプ高さを高くできる。
本出願人は、配線基板や半導体チップ等の電極上に、導電性粒子（例えば、半田粉）を自己集合させてバンプを形成する方法、あるいは配線基板と半導体チップの電極間に導電性粒子を自己集合させて電極間に接続体を形成し、フリップチップ実装する方法について、種々検討を行い、従来にない新規なバンプ形成方法とフリップチップ実装方法を提案している（特願２００４−２５７２０６号（特開２００６−１００７７５号）、特願２００４−３６５６８４号（特願２００６−５４８８７１号）、特願２００５−０９４２３２号（特願２００７−５１０３８６号））。これらの特許出願を本明細書に参考のため援用する。
図１（ａ）〜（ｄ）、及び図２（ａ）〜（ｄ）は、本出願人が上記特許出願の明細書で開示したバンプ形成方法の基本工程を示した図である。
まず、図１（ａ）に示すように、複数の電極３２を有する基板３１の上に、導電性粒子１６と気泡発生剤（図示せず）を含有した流動体１４を供給する。ここで導電性粒子は半田粉である。流動体１４は樹脂である。
次に、図１（ｂ）に示すように、流動体１４の表面に、平板の板状部材４０を配設する。
この状態で、流動体１４を加熱すると、図１（ｃ）に示すように、流動体１４の中に含有する気泡発生剤から気泡３０が発生する。そして、図１（ｄ）に示すように、流動体１４は、発生した気泡３０が成長することで、この一部の気泡３０は基板３１の外周部から外に押し出される。
押し出された流動体１４は、図２（ａ）に示すように、基板３１の電極３２との界面、及び板状部材４０との界面に柱状に自己集合する。次に、流動体１４をさらに加熱すると、図２（ｂ）に示すように、流動体１４中に含有する半田粉１６が溶融し、電極３２上に自己集合した樹脂１４中に含有する半田粉１６同士が溶融結合する。
電極３２は、溶融結合した半田粉１６に対して濡れ性が高いので、図２（ｃ）に示すように、電極３２上に溶融した半田粉よりなる半田バンプ１９を形成する。最後に、図２（ｄ）に示すように、流動体１４と板状部材４０を除去することにより、電極３２の上に半田バンプ１９が形成された基板３１が得られる。
この方法の特徴は、基板３１と板状部材４０の隙間に供給された流動体１４を加熱することによって、気泡発生剤から気泡３０を発生させ、気泡３０が成長することで流動体１４を気泡外に押し出すことにより、流動体１４を基板３１の電極３２と板状部材４０との間に自己集合させる点にある。
流動体１４が電極３２上に自己集合する現象は、図３（ａ）（ｂ）に示すようなメカニズムで起きているものと考えられる。
図３（ａ）は、流動体１４が、成長した気泡（図示せず）によって、基板３１の電極３２の上に押し出された状態を示した図である。電極３２に接した流動体１４は、その界面における界面張力（いわゆる樹脂の濡れ広がりに起因する力）Ｆｓが、流動体１４の粘度ηから発生する応力Ｆηよりも大きいので、電極３２の全面に亙って広がり、最終的に、電極３２の端部を境とした柱状の流動体１４が、電極３２と板状部材４０の間に形成される。
なお、電極３２の上に自己集合して形成された柱状の流動体１４には、図３（ｂ）に示すように、気泡３０の成長（または移動）による応力Ｆｂが加わるが、流動体１４の粘度ηによる応力Ｆηの作用により、その形状を維持することができ、一旦自己集合した流動体１４が消滅することはない。
ここで、自己集合した流動体１４が一定の形状を維持できるかどうかは、上記界面張力Ｆｓの他に、電極３２の面積Ｓ及び電極３２と板状部材４０との隙間の距離Ｌや、流動体１４の粘度ηにも依存する。流動体１４を一定形状に維持させる目安をＴとすると、定性的には、以下のような関係が成り立つものと考えられる。
Ｔ ＝ Ｋ・（Ｓ／Ｌ）・η・Ｆｓ （Ｋは定数）
上記の説明のように、この方法は、流動体１４の界面張力による自己集合を利用して、電極３２の上に流動体１４を自己整合的に形成するものであるが、かかる界面張力による自己集合は、基板３１の表面に形成された電極３２が凸状に形成されているが故に、基板３１と板状部材４０間に形成されたギャップの中で狭くなっている電極３２の上にて起きる現象を利用したものと言える。
本出願人が提案した上記の方法を用いると、樹脂中に分散した半田粉を効率良く電極上に自己集合させることができ、また、均一性に優れ、かつ、生産性の高いバンプ形成が実現できる。また、流動体１４の中に分散した半田粉を、流動体１４が供給された基板上の複数の電極上に分け隔てなく自己集合させることができるので、上記の方法は、流動体１４が供給された配線基板上の全ての電極上に一括してバンプを形成する際に特に有用である。
本発明者らは、上記方法において、半田バンプの高さを簡便に高くすることができれば、さらに本方法の技術的価値を増大させることができると考え、その手法を鋭意検討し、本発明に至った。
以下に、本発明の実施の形態について、図面を参照しながら説明する。
以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。本発明は以下の実施形態に限定されない。
図４を参照しながら、本実施形態のバンプ形成方法に用いられる電極構造体１００の構成について説明する。
図４は、本実施形態の電極構造体１００の断面構成を模式的に示した断面模式図である。
電極構造体１００は、半田バンプが載置される電極構造体であり、この電極構造体１００は、基板３１の上に配列されている。本実施形態の電極構造体１００は、電極パターン５０と、電極パターン５０の上に形成されたＮｉ層５２およびＰｄ層５４と、Ｎｉ層およびＰｄ層の上に形成されたＡｕ層５６とから構成されている。
電極パターン５０は、基板３１の上に形成されており、電極構成材料（例えば、Ｃｕ、Ａｌ、Ｃｒ又はＴｉ）から構成されている。電極パターン５０の構成材料は、基板３１の材質にあわせて適宜好適なものを選択することができる。図示した例では、基板３１はガラス基板であり、このとき選択され得る電極構成材料は、例えばＣｒ又はＴｉである。また、基板３１が樹脂基板の場合には、電極構成材料として、例えばＣｕ又はＡｌを選択することができる。なお、本実施形態の電極パターン５０の厚さを例示すると１０〜１０００μｍである。
電極パターン５０の上の少なくとも一部にはＮｉ層５２が形成されている。本実施形態のＮｉ層５２は、電極パターン５０の上の中央部に配置されている。このＮｉ層５２は、加熱時に溶融した導電性粒子（例えば、半田粉）への溶解（いわゆる溶食又は食われ）が起こり難い金属層である。
さらに、Ｎｉ層５２だけでなくＰｄ層５４も、電極パターン５０の上に形成されている。Ｐｄ層５４は、Ｎｉ層が形成された電極パターン５０上の一部の領域以外の少なくとも一部に形成されている。本実施形態のＰｄ層５４は、電極パターン５０の中央部に配置されたＮｉ層５２の周囲を覆うように配置されている。このＰｄ層５４は、溶融した半田に溶食され易い金属層である。図示した例では、Ｎｉ層５２の上面とＰｄ層５４の上面とが面一となるように配置されており、Ｎｉ層５２及びＰｄ層５４の厚さを例示すると、いずれも１０〜３０００μｍである。
さらに、Ｎｉ層５２およびＰｄ層５４の上には、Ａｕ層５６が形成されている。このＡｕ層５６は、半田バンプを形成する際に、下層に位置するＮｉ層５２及びＰｄ層５４の酸化を防止する役割を持つ。なお、本実施形態のＡｕ層の厚さは、１０〜２００μｍである。
図５は、図４に示した電極構造体１００を用いて、自己集合法により半田バンプ２０を載置した後の状態を示した図である。半田バンプ２０は、溶融した半田に対して周囲よりも良好な濡れ性を有するＮｉ層５２を介して、電極パターン５０の上に形成される。この例で示すように、電極構造体１００を構成する各金属のうち、Ｐｄ及びＡｕは、溶融した半田に溶食され易い金属であるため、Ｐｄ層５４及びＡｕ層５６は溶融した半田に吸収・合金化され、これにより、電極パターン５０上の半田バンプ２０は、図２（ｄ）に示した半田バンプ１９よりもバンプ高さが高くなる。
本実施形態の電極構造体１００によれば、電極構成材料からなる電極パターン５０の上の少なくとも一部にＮｉ層５２が形成され、そのＮｉ層５２を覆うＰｄ層５４と、Ｐｄ層５４を覆うＡｕ層５６とが形成されているので、自己集合した導電性粒子（例えば、半田粉）に、Ｐｄ及びＡｕを吸収・合金化させることができ、その結果、自己集合した導電性粒子（例えば、半田粉）からなる半田バンプのバンプ高さを高くすることが可能となる。
以下、半田バンプ２０のバンプ高さを高くできる点について、図６（ａ）〜（ｅ）を参照しながら、さらに詳細に説明する。
図６（ａ）〜（ｅ）は、本実施形態の電極構造体１００を用いて、自己集合法により半田バンプ２０を形成する基本的な工程を示した図である。
まず、図６（ａ）に示すように、基板３１のうち電極構造体１００を含む領域の上に、導電性粒子１６と気泡発生剤（図示せず）を含有した流動体１４を供給する。本実施形態における導電性粒子１６として半田粉を使用している。本実施形態における流動体１４としてエポキシ樹脂を使用している。流動体１４としてのエポキシ樹脂中には、導電性粒子１６として半田粉（この例ではＳｎＡｇＣｕ系の半田粉）に加えて、半田粉の酸化を防止する半田活性剤（図示せず）が含まれる。本実施形態の半田活性剤はフラックスであり、この例では、ロジン系合成樹脂に活性剤を配合したものを用いている。
なお、本実施形態の流動体１４が含有する各成分の割合を例示すると、エポキシ樹脂が１０重量部に対して、半田粉が３０重量部、フラックスが６０重量部の割合となるが、これらの割合は、半田バンプを形成する種々の条件にあわせて適宜調整することができる。例えば、エポキシ樹脂が１０重量部に対して、半田粉が４０重量部、フラックスが５０重量部の割合であってもよいし、エポキシ樹脂が１０重量部に対して、半田粉が６０重量部、フラックスが３０重量部の割合とすることもできる。
次に、図６（ｂ）に示すように、流動体１４を介して基板３１の上に板状部材４０を配置する。板状部材４０は、例えば、ガラス基板である。また、ガラス基板に限らず、セラミック基板、半導体基板（シリコン基板など）を用いることも可能である。板状部材４０として、透光性基板を用いると、プロセスの進捗状況およびバンプ形成の確認が容易となるメリットがある。
なお、板状部材４０の表面は、フラットな面であってもよく、あるいは、凹凸形状（例えば、突起面）を有する面であってもよい。板状部材４０の表面のうち、流動体１４が供給された領域に対向する位置に突起面が形成されている場合には、突起面との間の表面張力によって加熱時に流動体１４が飛散しないように留めることができる。また、先に、基板３１と板状部材４０とを一定の隙間を設けて配置し、その後、この隙間に流動体１４を供給するようにしてもよい。基板３１と板状部材４０との隙間は、導電性粒子１６の粒径よりも広く設定される。
図６（ｂ）に示した状態で流動体１４を加熱すると、流動体１４の中に含有する気泡発生剤から気泡３０が発生する。本実施形態では、板状部材４０を流動体１４に当接して固定した状態で加熱を実行する。発生した気泡３０が成長する過程で、流動体１４は、この気泡３０外に押し出される。そして、押し出された流動体１４は、図６（ｃ）に示すように、板状部材４０と電極構造体１００と間に界面張力で集合し、それとともに、流動体１４中の導電性粒子１６は、電極構造体１００上に集合する。さらに、加熱により流動体１４の中に含有する導電性粒子１６が溶融し、その結果、導電性粒子１６の最初の自己集合が完了する。このとき、電極構造体１００のＡｕ層５６は、矢印９２で示すように溶融した導電性粒子１６に溶食され、溶融した導電性粒子１６に吸収、拡散される。つまり、この例では、Ｎｉ層５２及びＰｄ層５４の上に、Ａｕを吸収・合金化した導電性粒子１６よりなる半田バンプ１９が形成される。その後、板状部材４０を除去すると、図６（ｄ）に示したように、Ｎｉ層５２及びＰｄ層５４を介して電極パターン５０の上に半田バンプ１９が形成された基板３１が得られる。
なお、導電性粒子１６の自己集合時には、Ａｕ層５６は、溶融した導電性粒子１６に食われるが、Ａｕ層５６に覆われたＰｄ層５４は、溶融した導電性粒子１６にほとんど溶食されない。これは、導電性粒子１６の酸化防止剤としての機能を持つ半田活性剤（例えばフラックス）が失活することによる。即ち、導電性粒子１６の自己集合処理時間内に半田活性剤が失活するため、Ａｕ層５６が食われた時点で溶融した導電性粒子１６が酸化されて異種金属を溶解しない状態となり、それゆえ、Ａｕ層よりも下層に形成されたＰｄ層５４は、溶融した導電性粒子１６に溶食されない。なお、ＰｄはＡｕよりも拡散係数が小さいことも、Ｐｄ層５４が溶食されない理由の１つである。
次に、図６（ｄ）に示した状態（即ち板状部材４０を除去した開放状態）でさらに加熱を実行すると、Ｎｉ層５２及びＰｄ層５４の上に自己集合した導電性粒子１６による半田バンプ１９は再溶融する。この導電性粒子１６の再溶融は、新たに半田活性剤（例えばフラックス）を供給した状態で実行される。この半田活性剤の添加により、導電性粒子１６の中の酸化物は除去されるので、導電性粒子１６は再び異種金属を溶解可能な状態となる。これにより、導電性粒子１６の再溶融時には、Ｐｄ層５４は、再溶融した導電性粒子１６に溶食され、矢印９４で示すように溶融した導電性粒子１６に吸収・合金化される。なお、再加熱時に添加される半田活性剤は、最初に添加した半田活性剤と同じものであってもよく、あるいは含有成分の異なる半田活性剤であってもよい。最初に添加した半田活性剤とは種類が異なる半田活性剤を添加する場合には、Ｐｄが溶食され易くなるような構成のものを適宜選択して添加することができる。
そして、図６（ｅ）に示すように、Ｐｄを吸収・合金化した溶融した導電性粒子１６は、Ｃｒからなる電極パターン５０の上ではなく、溶融した導電性粒子１６に対する濡れ性がＣｒよりも良好なＮｉ層５２の上に集合し、その結果、導電性粒子１６の２度目の自己集合が完了する。つまり、Ｎｉ層５２を介して、電極パターン５０の上にＡｕ及びＰｄを吸収・合金化した導電性粒子１６よりなる半田バンプ２０が形成される。この半田バンプ２０は、Ｐｄを含有しているため、図６（ｄ）に示した最初の加熱時に形成された半田バンプ１９よりもさらにバンプ高さが高くなる。なお、この再加熱は、最初の加熱時と同じ温度で実行してもよく、あるいは最初の加熱時よりも高い温度で実行してもよい。
この再溶融により、自己集合した導電性粒子１６に、金属（ここではＡｕ及びＰｄ、特にＰｄ）を吸収・合金化させることができ、その結果、導電性粒子１６よりなる半田バンプ２０の高さを高くすることができる。加えて、再溶融は、板状部材４０を除去した開放状態で実行されるため、半田バンプ２０は半球体状となり、それゆえ半田バンプ２０の高さを一層高くできる。また、流動体１４を加熱して気泡発生剤から気泡を発生させることにより、導電性粒子１６を電極上に自己集合させることができるので、バンプを生産性良く形成することができる。加えて、自己集合した半田バンプ１９を再溶融することにより、再形成時の半田バンプ２０の高さを平均化（レべリング）することも可能となる。
溶融した導電性粒子１６に吸収・合金化され得る金属はＰｄやＡｕだけに限らず、その他の金属であってもよい。例えば、溶融した導電性粒子１６に吸収・合金化される金属としてＡｇを用いてもよく、すなわち、Ｐｄ層以外にもＡｇ層を用いて電極構造体を構成することもできる。あるいは、電極パターン５０以外の領域を、Ａｇを含有する有機膜等で覆い、この有機膜からＡｇを溶融した導電性粒子１６に吸収可能なように構成することもできる。なお、溶融した導電性粒子１６に吸収される金属は、溶融した導電性粒子１６に対する金属の溶解度や、溶融した導電性粒子１６の中での金属の拡散係数などに応じて、適宜適切なものを選択することができる。
なお、再溶融によるバンプのレベリング効果は、上述した電極構造体１００以外の典型的な電極構造（例えば、図１の電極３２が示すＣｕからなる単層構造）であっても得ることができる。この場合には、バンプを再溶融することによって、バンプの高さを高くする効果は得られなくても、バンプの高さを平均化することは可能となる。
また、電極構造体１００を用いてバンプ高さを高くすることができるバンプは、上述した自己集合して形成されたバンプだけに限らず、その他の手法を用いて形成されたバンプであってもよい。例えば、転写法により形成されたバンプであっても、電極構造体１００を用いて再溶融することにより、溶融した導電性粒子１６にＰｄを吸収・合金化することができ、それゆえ、再形成後のバンプの高さをアップすることができる。
なお、図６（ａ）〜（ｅ）に示した各構成の大きさや相対的な位置関係（例えば、導電性粒子１６の大きさや、基板３１と板状部材４０とのギャップの距離等）は、説明を容易にするために便宜的に現されたもので、実際の大きさ等を示したものではない。
図７（ａ）は、Ｐｄ層を含まない場合の電極構造体３００の一例を示している。
つまり、基板３３１の上に形成された電極パターン３５０の上に、Ｎｉ層３５２が配置され、Ｎｉ層３５２の上には、Ｐｄ層を介さずにＡｕ層３５６が直接に形成されている。このようにＰｄ層を含まない電極構造体３００を用いて半田バンプを形成したとしても、図７（ｂ）に示すように、薄膜のＡｕ層３５６が半田に選択的に吸収されるが、半田バンプ３２０の高さをより高くする効果を得ることが難しい。
以下に、本実施形態の電極構造体１００の構成及び製造方法についてさらに詳述する。
まず、図８（ａ）から図９（ｂ）を参照しながら、本実施形態の電極構造体１００の製造方法について説明する。
まず、図８（ａ）に示すように、基板３１（この例ではガラス基板）の上に電極パターン５０を構成する電極構成材料５１（この例ではＣｒ）を積層し、所定パターンのフォトレジスト６０を電極構成材料５１の上に形成する。図示した例のフォトレジスト６０は、次に形成される電極パターン５０と同様の位置に形成されている。次いで、エッチング処理にて露出している電極構成材料５１を除去し、その後、フォトレジスト６０を除去すると、図８（ｂ）に示す電極パターン５０が得られる。
次いで、図８（ｂ）の状態から、無電解メッキ法を用いて、基板３１の全体にＮｉメッキ処理を施す。無電解メッキ法では、還元されたＮｉは、熱力学的に不安定な金属表面（ここでは電極パターン５０の上に析出するので、電極パターン５０の上にＮｉ層５３を選択的に積層することができる。
次に、図８（ｃ）に示すように、所定パターンのフォトレジスト６２をＮｉ層５３の上に形成し、エッチング処理にて不要なＮｉを除去すると、図８（ｄ）に示すＮｉ層５２が得られる。
続いて、図８（ｄ）の状態から、無電解メッキ法を用いて基板３１の全体にＰｄメッキ処理を施すと、図９（ａ）に示すように、電極パターン５０の上にＰｄ層５４を形成することができる。このとき、フォトレジスト６２はＮｉ層５２の表面を覆うマスクとして機能するため、Ｐｄ層５４は、中央部のＮｉ層５２の周りを囲むように電極パターン５０の上に積層される。その後、フォトレジスト６２は除去される。
最後に、図９（ｂ）に示すように、Ｎｉ層５２及びＰｄ層５４の上にＡｕ層５６を、無電解メッキ法を用いて選択的に積層すると、本実施形態の電極構造体１００が得られる。
なお、図８（ｂ）〜（ｄ）に示した電極パターン５０の上にＮｉ層５２を形成する工程は、エッチング処理を用いずに、図１０（ａ）及び図１０（ｂ）のようにして実行することもできる。つまり、図１０（ａ）に示すように、電極パターン５０の上に、所定パターンのフォトレジスト６６を形成し、このフォトレジスト６６をマスクとして、基板３１の全面に無電解メッキ法を用いてＮｉを積層すると、図１０（ｂ）に示すようにＮｉ層５２を形成できる。
また、図８及び図９に示した例では、電極パターン５０の上にＮｉ層５２を形成し、その後Ｐｄ層５４を形成しているが、Ｎｉ層５２及びＰｄ層５４を形成する順番は逆でもよい。即ち、最初にＰｄ層５４を積層し、その後、Ｎｉ層５２を積層することもできる。
なお、上述した例では、各金属層（Ｎｉ層５２、Ｐｄ層５４、Ａｕ層５６）を、無電解メッキ法を用いて選択的に形成したが、各金属層の形成方法はこれだけに限らず、その他の方法を用いて形成することもできる。例えば、Ａｕ層５６をスパッタを用いて形成することも可能である。
上述した実施形態では、溶融した導電性粒子の半田に吸収・合金化されるＰｄ層５４と、半田バンプ２０が載置されるＮｉ層５２とが隣接している場合を一例として示したが、Ｐｄ層５４およびＮｉ層５２が隣接する場合に限らず、例えば、Ｐｄ層５４とＮｉ層５２とを、他の部材を介して配置してもよい。Ｐｄ層５４とＮｉ層５２との間に介在させる部材は、Ｐｄ層以外の溶融した半田に吸収・合金化可能な金属層（例えばＡｇ層）であってもよいし、あるいは、溶融した半田に吸収・合金化されない部材であってもよい。
さらに、溶融した半田に吸収・合金化されるＰｄ層は、Ｎｉ層に隣接させるだけでなく、Ｎｉ層の上に形成することもできる。例えば、図１１（ａ）は、Ｎｉ層の上にＰｄ層が形成された電極構造体２００の例を示している。
電極構造体２００は、電極パターン２５０と、電極パターン２５０の上の少なくとも一部に形成されたＮｉ層２５２と、Ｎｉ層２５２を覆うＰｄ層２５４と、Ｐｄ層２５４を覆うＡｕ層２５６とから構成されている。
図１１（ａ）の例では、Ｎｉ層２５２は、基板２３１の電極パターン２５０の上の全領域に形成されている。Ｐｄ層２５４は、Ｎｉ層２５２を覆うように、Ｎｉ層２５２の上から積層されている。つまり、Ｐｄ層２５４は、Ｎｉ層２５２の上面にも形成されている。さらにＰｄ層２５４の上には、Ｐｄ層２５４を覆うようにＡｕ層２５６が配置されている。
この電極構造体２００を用いてバンプを形成すると、図１１（ｂ）に示すようになる。
このようにＮｉ層２５２の上にＰｄ層２５４を配置した場合であっても、Ｎｉ層２５２上のＰｄ層２５４は、溶融した半田に吸収・合金化されるので、電極パターン２５０の上にバンプ高さの高い半田バンプ２２０を形成することができる。加えて、この例では、Ｎｉ層２５２は電極パターン２５０の上の全領域に形成されているので、Ｎｉ層２５２を介して電極パターン２５０の全領域にバンプを高く形成できる。
このように、再加熱により溶融した半田は、電極パターンよりも溶融した半田に対する濡れ性が良好なＮｉ層の上に集合する。言い換えれば、Ｎｉ層は、再溶融後のバンプが形成され得る領域を規定する役割を持つ。したがって、電極パターン上におけるＮｉ層の形成領域を適宜変更することにより、バンプを形成可能な領域を好適な位置に設定することも可能となる。
なお、Ｎｉ層を介さずに、電極パターンの上にバンプ高さの高いバンプを直接に形成することもできる。例えば、図１２（ａ）は、図１１（ａ）に示した電極構造体２００からＮｉ層を取り除いた電極構造体４００の例を示している。このように、Ｎｉ層を形成しなくても、図１２（ｂ）に示すように、基板４３１の電極パターン４５０の上にＡｕ及びＰｄを吸収・合金化したバンプ高さの高い半田バンプ４２０を直接に形成することができる。再溶融後の半田が電極パターン上に集合するのは、電極パターン４５０の溶融した半田に対する濡れ性が、周囲の領域（この例では基板３１の表面）よりも良好であることに起因する。ただし、Ｎｉ層を介してバンプを形成した方が、バンプの再溶融時に、界面張力によってバンプを電極パターン上に強く押し留めることができるので、好適である。なお、この例では、電極パターン４５０を構成する電極構成材料はＣｕである。
また、図１３（ａ）は、上述した電極構造体４００とほとんど同じ構成であって、基板５３１の電極パターン５５０の電極構成材料がＣｕからＴｉ（又はＣｒ）に置き換わった例を示している。このように電極構成材料がＴｉ（又はＣｒ）の場合であっても、図１３（ｂ）に示すように、電極パターン５５０の上に溶融した半田を集合させることは可能である。ただし、電極パターン５５０を構成するＴｉ（又はＣｒ）は、Ａｕ／Ｐｄと合金化した溶融した半田に対する濡れ性が悪いため、電極パターン５５０の上に集合した溶融した半田５１６の表面積は収縮し、その結果、図１３（ｃ）に示すように、形成される半田バンプ５２０を高さ方向にさらに成長させることができる。
上述したバンプの形成方法では、図６（ａ）〜（ｅ）に示したように、流動体１４を板状部材４０と基板３１の電極間に自己集合させ、その後、板状部材４０を取り除いた状態で半田バンプ１９を再溶融することによってバンプ高さの高い半田バンプ２０が得られたが、バンプの形成方法は、これだけに限定されない。
例えば、図１４（ａ）〜（ｃ）に示すように、バンプを再溶融させることなく、一回の加熱工程にてバンプ高さの高い半田バンプ２０を形成することもできる。
まず、図１４（ａ）に示すように、流動体１４を介して基板３１の上に板状部材４０を配置し、次いで、この状態で流動体１４を加熱すると、図１４（ｂ）に示すように、流動体１４は板状部材４０と電極構造体１００との間に集合する。このとき、流動体１４が含有する導電性粒子１６は加熱により溶融するが、この溶融した導電性粒子１６は、Ａｕ層５６だけでなく、Ａｕ層５６よりも下層に位置するＰｄ層５４も溶解する（図中の矢印９１及び矢印９３参照）。これにより、自己集合した導電性粒子１６に、金属（Ａｕ及びＰｄ）を吸収・合金化させることができ、その結果、図１４（ｃ）に示すように、形成される半田バンプ２０の高さを高くすることができる。上記構成では、自己集合したバンプを再溶融しなくてもよく、一回の加熱工程を実行するだけでよいので、バンプ高さの高いバンプを簡便に形成することが可能となる。
なお、図１４（ｂ）に示した流動体１４の加熱は、板状部材４０を上昇（矢印９６の方向へ摺動）させ、板状部材４０と基板３１との距離（ギャップ）を大きくしながら実行される。板状部材４０の上昇は、例えば、板状部材４０を吸着可能な部材を用いて板状部材４０を引き上げることによって実行することができる。その他にも、板状部材４０の上昇は適宜好適な手法で実行可能である。あるいは、ここでは、板状部材４０を上昇させて板状部材４０と基板３１とのギャップを変動させる例を示したが、基板３１の側を下降させて板状部材４０と基板３１とのギャップを変動してもよい。
このように板状部材４０と基板３１とのギャップを大きくしながら加熱することによって、板状部材４０と電極間に流動体１４を効率的に集合させることができ、加えて、吸収・合金化した導電性粒子１６が高さ方向へ成長することを許容することができる。さらに、板状部材４０の上昇にあわせて、界面張力によりバンプを高さ方向に引っ張ることができるので、これによってもバンプを高さ方向に成長させることができる。
また、上述した例では、流動体１４中に含まれる半田活性剤の添加量及び／又は添加成分は、流動体の自己集合処理時間内に半田活性剤が失活しないように（即ち流動体の自己集合処理時間内にＰｄ層が確実に溶食されるように）、適宜好適なものに調整され得る。
なお、本発明者らは、本実施形態に係る電極構造体（例えば、図１３に示した電極構造体３００）の効果を確認するために、電極構造体を６×６の行列配置（エリアアレイ配置）した基板を用いて、図６（ｄ）に示した最初の自己集合後のバンプの高さと、図６（ｅ）に示したさらに再溶融工程を経た後のバンプの高さとを測定する実験を行った。
その結果、再溶融後のバンプの高さの平均は４５μｍであるのに対し、再溶融前のバンプの高さの平均は９５μｍとなり、再溶融によっておよそ２倍の高さをもつバンプ形成を実現することができた。加えて、再溶融の前後でバンプ高さの標準偏差も小さくなり、レベリングの効果も確認することができた。
これに対し、典型的な電極構造体（例えば、図７に示したＰｄ層を含まない電極構造体２００）を用いて、同じ条件下で実験を行ったところ、再溶融の前後でバンプの高さはあまり変わらず、Ｐｄ層を含まない電極構造体では、薄膜なＡｕ層が選択的に吸収・合金化されるものの、再溶融によるバンプ高さをアップする効果があまり得られないことが確認できた。
なお、本実施形態のプロセスにおける導電性粒子（例えば、半田粉）１６の最適な含有量は、例えば、以下のように設定することができる。
基板３１の上に供給される流動体１４の体積（ＶＢ）中に含有される導電性粒子１６の全てが、基板３１の電極パターン５０の上の半田バンプ２０の形成に寄与したとすると、半田バンプ２０の総体積（ＶＡ）と、流動体１４の体積（ＶＢ）とは以下のような関係式（１）が成り立つ。
ＶＡ ： ＶＢ ≒ ＳＡ ： ＳＢ ・・・（１）
ここで、ＳＡは基板３１の電極パターン５０の総面積（Ｎｉ層５２を介して半田バンプ２０が形成される場合には、Ｎｉ層５２の総面積）、ＳＢは基板３１の所定領域（具体的には、流動体１４が供給される領域）の面積をそれぞれ表す。これにより、流動体１４の中に含まれる導電性粒子１６の含有量は、以下のような式（２）で表される。
導電性粒子１６の含有量＝ （ＳＡ／ＳＢ ）・ １００［体積％］ ・・・（２）
よって、流動体１４の中に含まれる導電性粒子１６の最適な含有量は、概ね、以下のような式（３）に基づいて設定することができる。
導電性粒子１６の含有量＝（ＳＡ／ＳＢ）・１００ ± α［体積％］ ・・・（３）
なお、上記パラメータ（±α）は、導電性粒子１６が基板３１の電極パターン５０上に自己集合する際の過不足分を調整するためのもので、種々の条件により決めることができる。
基板３１の電極パターン５０の配置は、様々な形態を取り得るが、図１５、図１６に示したような典型的な電極パターン５０の配置に対して、式（３）により最適な導電性粒子１６の含有量を求めると、概ね以下のような値になる。
図１５に示した配置（ペリフェラル配置）・・・０．５〜５体積％
図１６に示した配置（エリアアレイ配置）・・・１５〜３０体積％
このことから、電極パターン５０上に必要とする半田バンプ２０を形成するには、流動体１４の中に分散する導電性粒子１６は、０．５〜３０体積％の割合で流動体１４の中に含有していれば足りることになる。
なお、一般に、導電性粒子１６と流動体１４との重量比は約７程度なので、上記０．５〜３０体積％の割合は、概ね４〜７５重量％の割合に相当する。
図１７は、本実施形態のバンプ形成方法を実行するための好適なバンプ形成装置７０を表している。
バンプ形成装置７０は、基板３１を載置するためのステージ７１と、ステージ７１に対向して配置される板状部材４０とから構成されている。この形成装置７０において、ステージ７１の上に載置された基板３１とステージ７１に対向して配置された板状部材４０との間に、導電性粒子１６と気泡発生剤を含有した流動体１４が供給される。本実施形態の構成において板状部材４０は脱着可能である。
なお、流動体１４を供給可能な供給機を、形成装置７０に設けることも可能である。流動体１４の供給後、その流動体１４を加熱することにより、流動体１４の中の気泡発生剤から気泡が発生する。流動体１４の加熱は、図１７に示したようにステージ７１にヒータ７３を設置して、それによって実行してもよいし、板状部材４０にヒータをあててそれによって加熱を行っても良い。
ここで、本実施形態に使用する流動体１４、導電性粒子１６、半田活性剤、及び、気泡発生剤は、特に限定されないが、それぞれ、以下のような材料を使用することができる。
流動体１４としては、室温から導電性粒子１６の溶融温度の範囲内において、流動可能な程度の粘度を有するものであればよく、また、加熱することによって流動可能な粘度に低下するものも含む。代表的な例としては、前記のエポキシ樹脂の他に、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑性樹脂、又は光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。樹脂以外にも、高沸点溶剤、オイル等も使用することができる。
また、導電性粒子１６及び気泡発生剤としては、下記の（表１）および（表２）に示すような材料から適宜組み合わせて使用することができる。なお、導電性粒子１６の融点を、気泡発生剤の沸点よりも高い材料を用いれば、流動体１４を加熱して気泡発生剤から気泡を発生させて、流動体を自己集合させた後、さらに、流動体１４を加熱して、自己集合した流動体中の導電性粒子１６を溶融させ、導電性粒子１６の同士を金属結合させることができる。
Figure 0005147723
Figure 0005147723
また、気泡発生剤は、沸点の異なる２種類以上の材料からなるものであってもよい。沸点が異なれば、気泡の発生、及び成長するタイミングに差が生じ、その結果、気泡の成長による流動体１４の押し出しが、段階的に行われるので、流動体１４の自己集合過程が均一化され、これにより、均一性のよい導電パターンを形成することができる。
なお、気泡発生剤としては、上記の（表２）に挙げた材料以外に、流動体１４が加熱されたときに、気泡発生剤が熱分解することにより気泡を発生する材料も使用することができる。そのような気泡発生剤としては、下記の（表３）に挙げた材料を使用することができる。例えば、結晶水を含む化合物（水酸化アルミニウム）を使用した場合、流動体１４が加熱されたときに熱分解し、水蒸気が気泡となって発生する。
Figure 0005147723
また、半田活性剤としては、導電性粒子１６の酸化防止剤としての機能を有するものであればよく、一例として挙げたロジン系フラックスだけでなく、種々の還元剤を流動体１４の中に含めることもできる。代表的な例としては、アビエチン酸、アシピン酸、アスコルピン酸、アクリル酸、クエン酸、リンゴ酸、ポリアクリル酸、あるいは、それらを組み合わせた材料等を使用することができる。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
本発明によれば、生産性に優れたバンプ形成方法を提供することができ、また、そのようなバンプ形成方法に適した電極構造体を提供することができる。
樹脂の自己集合を利用したバンプ形成方法の工程断面図 樹脂の自己集合を利用したバンプ形成方法の工程断面図 樹脂が自己集合するメカニズムの説明図 本実施形態の電極構造体１００の断面模式図 本実施形態の電極構造体１００を用いてバンプを形成した後の状態を示す図 本発明の実施形態に係るバンプ形成方法を示す工程断面図 Ｐｄ層を含まない電極構造体３００の構成図とバンプ形成後の構成図 本発明の実施形態に係る電極構造体１００の製造方法の工程断面図 本発明の実施形態に係る電極構造体１００の製造方法の工程断面図 本発明の別の実施形態に係る電極構造体１００の製造方法の工程断面図 本発明の別の実施形態に係る電極構造体２００の構成図とバンプ形成後の構成図 本発明の別の実施形態に係る電極構造体４００の構成図とバンプ形成後の構成図 本発明の別の実施形態に係る電極構造体５００の構成図とバンプが形成される途中経過の構成図およびバンプ形成後の構成図 本発明の別の実施形態に係るバンプ形成方法を示す工程断面図 電極のペリフェラルな配置を示す平面図 電極のエリアアレイの配置を示す平面図 本発明の実施形態に係るバンプ形成装置の構成を示す断面図

Claims (3)

  1. 半田バンプが載置される電極構造体であって、
    Ｃｕ、Ａｌ、Ｃｒ及びＴｉからなる群から選択された電極構成材料からなる電極パターンと、
    前記電極パターン上の一部に形成されたＮｉ層と、
    前記電極パターン上の前記一部以外の領域の少なくとも一部に形成されたＰｄ層と、
    前記Ｎｉ層および前記Ｐｄ層の上に形成されたＡｕ層と
    を備えた電極構造体。
  2. 前記Ｎｉ層は、前記電極パターン上の中央部に形成され、一方、前記Ｐｄ層は、前記Ｎｉ層の周囲を覆うように前記電極パターン上に形成されている
    請求項１に記載の電極構造体。
  3. 前記電極パターンがガラス基板または樹脂基板の上に配列されている
    請求項１または請求項２記載の電極構造体。
JP2008550076A 2006-12-18 2007-11-27 電極構造体 Expired - Fee Related JP5147723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008550076A JP5147723B2 (ja) 2006-12-18 2007-11-27 電極構造体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006339654 2006-12-18
JP2006339654 2006-12-18
PCT/JP2007/072795 WO2008075537A1 (ja) 2006-12-18 2007-11-27 電極構造体およびバンプ形成方法
JP2008550076A JP5147723B2 (ja) 2006-12-18 2007-11-27 電極構造体

Publications (2)

Publication Number Publication Date
JPWO2008075537A1 JPWO2008075537A1 (ja) 2010-04-08
JP5147723B2 true JP5147723B2 (ja) 2013-02-20

Family

ID=39536171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008550076A Expired - Fee Related JP5147723B2 (ja) 2006-12-18 2007-11-27 電極構造体

Country Status (4)

Country Link
US (1) US8887383B2 (ja)
JP (1) JP5147723B2 (ja)
CN (1) CN101573784B (ja)
WO (1) WO2008075537A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5560713B2 (ja) * 2007-10-05 2014-07-30 日本電気株式会社 電子部品の実装方法等
DE102008054415A1 (de) * 2008-12-09 2010-06-10 Robert Bosch Gmbh Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
US20140106179A1 (en) * 2012-10-17 2014-04-17 Raytheon Company Plating design and process for improved hermeticity and thermal conductivity of gold-germanium solder joints
DE112014006846T5 (de) * 2014-07-28 2017-04-13 GM Global Technology Operations LLC Systeme und Verfahren zum verstärkten Kleben

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199505A (ja) * 1996-01-18 1997-07-31 Toshiba Microelectron Corp 半導体装置およびその製造方法
JP2001102733A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 電子部品の実装方法
JP2005277106A (ja) * 2004-03-25 2005-10-06 Tdk Corp 回路装置及びその製造方法
WO2006095677A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
WO2006109407A1 (ja) * 2005-04-06 2006-10-19 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法及びバンプ形成方法
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184941A (en) * 1978-07-24 1980-01-22 Ppg Industries, Inc. Catalytic electrode
US5136363A (en) * 1987-10-21 1992-08-04 Kabushiki Kaisha Toshiba Semiconductor device with bump electrode
US5878943A (en) * 1990-02-19 1999-03-09 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
EP0854768A1 (en) * 1995-10-06 1998-07-29 Brown University Research Foundation Soldering methods and compositions
US5766979A (en) * 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
US6326555B1 (en) * 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
JP2005011838A (ja) 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199505A (ja) * 1996-01-18 1997-07-31 Toshiba Microelectron Corp 半導体装置およびその製造方法
JP2001102733A (ja) * 1999-09-28 2001-04-13 Kyocera Corp 電子部品の実装方法
JP2005277106A (ja) * 2004-03-25 2005-10-06 Tdk Corp 回路装置及びその製造方法
WO2006095677A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
WO2006109407A1 (ja) * 2005-04-06 2006-10-19 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法及びバンプ形成方法
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法

Also Published As

Publication number Publication date
WO2008075537A1 (ja) 2008-06-26
US20100044091A1 (en) 2010-02-25
CN101573784B (zh) 2013-01-09
CN101573784A (zh) 2009-11-04
US8887383B2 (en) 2014-11-18
JPWO2008075537A1 (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
JP3615206B2 (ja) 半導体装置の製造方法
TWI518813B (zh) 在基板上形成焊接合金沈積物之方法
US20050133572A1 (en) Methods of forming solder areas on electronic components and electronic components having solder areas
US20090057378A1 (en) In-situ chip attachment using self-organizing solder
TWI302722B (en) Ubm pad, solder contact and methods for creating a solder joint
WO2006030674A1 (ja) フリップチップ実装方法及びフリップチップ実装体
JP2001308129A (ja) 鉛フリーバンプの形成方法
JP5173214B2 (ja) 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JP5002587B2 (ja) バンプ形成方法およびバンプ形成装置
JPWO2005091354A1 (ja) はんだ組成物及びこれを用いたバンプ形成方法
JP3434829B2 (ja) 端子面のハンダ付け方法及びハンダ合金の製造方法
EP1996002B1 (en) Bump forming method and bump forming apparatus
JP5147723B2 (ja) 電極構造体
TWI536472B (zh) Method for manufacturing tin alloy bumps
JP4408905B2 (ja) バンプ付き基板の製造方法
JP2015126158A (ja) 有芯構造はんだバンプ及びその製造方法
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP4364074B2 (ja) 半導体素子の製造方法
JP2005209683A (ja) はんだ供給方法並びにこれを用いたはんだバンプの形成方法及び装置
JP2009200285A (ja) バンプ及びバンプ接続構造体
JP2004320064A (ja) 半導体装置の製造方法
JP2003249518A (ja) フリップチップ型ｉｃの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees