JP4402716B2 - 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法 - Google Patents
金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法 Download PDFInfo
- Publication number
- JP4402716B2 JP4402716B2 JP2007507095A JP2007507095A JP4402716B2 JP 4402716 B2 JP4402716 B2 JP 4402716B2 JP 2007507095 A JP2007507095 A JP 2007507095A JP 2007507095 A JP2007507095 A JP 2007507095A JP 4402716 B2 JP4402716 B2 JP 4402716B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- circuit board
- composition
- metal particles
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
- H01L2224/11524—Self-assembly, e.g. self-agglomeration of the bump material in a fluid with special adaptation of the surface or of an auxiliary substrate, e.g. surface shape specially adapted for the self-assembly process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/087—Using a reactive gas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1178—Means for venting or for letting gases escape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Conductive Materials (AREA)
Description
(1)バンプを形成した後、半導体チップを回路基板上に搭載し、はんだリフローによりバンプを介して電極間の接合を行う工程、および
(2)回路基板と半導体チップとの間にアンダーフィル樹脂を注入して半導体チップを回路基板に固定化する工程
が必要となり、コストアップの原因となっている。
第1成分、第2成分、金属粒子および対流添加剤を含んで成るフリップチップ実装用またはバンプ形成用の組成物であって、
第2成分中には、金属粒子が分散すると共に対流添加剤が含まれており、
金属粒子の少なくとも一部が第1成分を内蔵しており、加熱に起因して金属粒子が溶融すると、第1成分と第2成分とが接触して熱硬化樹脂を形成し、また
対流添加剤は、加熱されて気体を発生することを特徴とする組成物が提供される。
(i)複数の電極a(または「接続端子」)が形成された半導体チップ、および、複数の電極b(または「電極端子」)が形成された回路基板を用意する工程(電極aと電極bとが相互に対応するように設けられた半導体チップおよび回路基板が用意される)、
(ii)前記回路基板の電極bが形成された面に、フリップチップ実装用組成物を供給する工程、
(iii)前記電極aと前記電極bとがそれぞれ対向するように、前記半導体チップを前記組成物上に配置する工程、ならびに
(iv)前記回路基板を加熱して、金属粒子を構成する金属成分から前記電極aと前記電極bとを電気的に接続する接続体を形成すると共に、前記半導体チップと前記回路基板との間に熱硬化樹脂層を形成する工程
を含んで成る。
かかるフリップチップ実装方法においては、対流で流動化した金属粒子または溶融金属成分(金属粒子の溶融で生じた溶融金属)が、電極aおよび/または電極bへと自己集合し、電極aと電極bとを電気的に接続する接続体が形成されると共に、金属粒子の溶融に起因した第1成分と第2成分との接触によって、半導体チップと回路基板との間に熱硬化樹脂層が形成される。従って、本発明のフリップチップ実装方法では、金属粒子を構成する金属成分による「はんだ接続」と、熱硬化樹脂による「アンダーフィル樹脂の形成」とを併せて行うことができる。
回路基板の複数の電極(または「電極端子」)にバンプを形成する方法であり、
(i)複数の電極が形成された回路基板、および、離型性カバーを用意する工程、
(ii)前記回路基板の電極が形成された面Aに、バンプ形成用組成物を供給する工程、
(iii)前記組成物上に離型性カバーを配置する工程、
(iv)前記回路基板を加熱して、金属粒子を構成する金属成分からバンプを前記電極上に形成し、前記回路基板と前記離型性カバーとの間に熱硬化樹脂層を形成する工程、ならびに
(v)前記離型性カバーを熱硬化樹脂層から取り除く(または剥離する)工程
を含んで成る。
かかるバンプ実装方法では、対流で流動化した金属粒子または溶融金属成分(金属粒子の溶融で生じる溶融金属)が、電極へと自己集合してバンプが形成されると共に、金属粒子の溶融に起因した第1成分と第2成分との接触によって、回路基板と離型性カバーとの間に熱硬化樹脂層が形成される。工程(i)で用意される回路基板は、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであってもよい。
工程(v)で、離型性カバーを熱硬化樹脂層から取り除くだけでなく、熱硬化樹脂層および離型剤層をも回路基板から取り除く。
工程(iii)では、ランドと電極とがそれぞれ対向するように、離型性カバーが組成物上に配置され、
工程(iv)では、金属粒子または溶融金属成分(金属粒子の溶融で生じた溶融金属)が、ランドおよび/または電極へと自己集合し、電極とランドとを接続するバンプが形成され、また
工程(v)では、バンプにランドを残した状態で離型性カバーおよび離型剤層を取り除くことを行う。この場合、熱硬化樹脂層によってバンプを除く領域が保護されるので接続信頼性が向上する一方、熱硬化樹脂層から上方へと突出したバンプを実装に用いることができる。なお、突出した領域を除くバンプの外周部は熱硬化樹脂に包まれているのでファインピッチのバンプを形成することもできる。
ガラスから成る板状物、
セラミックから成る板状物、または
熱硬化樹脂に対して離型性を有する材料がコーティングされた板状物、例えば、シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることが好ましい。
まず、フリップチップ実装用またはバンプ形成用の金属粒子分散組成物について説明する。金属粒子分散組成物は、第1成分、第2成分、金属粒子および対流添加剤を含んで成る。第2成分は、連続相として機能し得、金属粒子が第2成分中に分散して含まれる。対流添加剤は、第2成分と混ぜられた形態で存在するが、対流添加剤が液状である場合には第2成分と共に連続相を形成し得るが、固形状または粉末状等の場合には第2成分に分散した形態で存在し得る。第1成分は、少なくとも一部の金属粒子に内蔵されて存在する。
少なくとも一部の金属粒子は、そのコア領域に第1成分を含んで成ることが好ましい。つまり、金属粒子は、図1Aおよび図1Bに示すように、金属層2に覆われた領域に第1成分3aが含まれた金属粒子1、および、全てが金属成分から成る金属粒子1’から成る。第1成分と第2成分とから熱硬化樹脂を形成するので、形成すべき熱硬化樹脂の量に応じて第1成分の量が決められる一方、金属粒子を構成する金属成分の量は、形成すべきバンプまたは接続体の量によって決められる。従って、場合によっては、全ての金属粒子が上記金属粒子1となった態様も考えられる。
第1成分3aとしては、一般的な熱硬化樹脂の形成に用いられる硬化剤または硬化促進剤が好ましい。例えば、第1成分3aは、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物および多塩基酸から成る群から選択される少なくとも1種以上の硬化剤であることが好ましい。
次に、金属粒子1の製造法について説明する。本発明に係る金属粒子1の製造方法については特に制限はなく、粒子状の金属に第1成分を内蔵できるものであれば、いずれの製造方法でも用いることができる。なお、例えば以下の2つの製造方法を用いて金属粒子1を製造してもよい。
(イ)線引加工による方法
図1Dに、線引加工による金属粒子1の製造方法の模式図を示す。まず、図1D(a)に示すように、第1成分3aを堆積させた円筒状の金属部材20を作製する。そして、図1D(b)に示すように、円筒状の金属部材20を線引加工する。線引加工は、ダイスにはんだを通して引っ張って細く絞り出す加工方法である。次いで、細くなった線状の金属部材20を所望の長さで更に細く絞り(図1D(c)参照)、その絞り部で切断する(図1D(d)参照)。その後、必要に応じて、切断して得られた部材を球状に加工することによって、金属粒子1を得ることができる(図1D(e)参照)。
(ロ)エンボス加工による方法
この方法は、第1金属板上に第1成分を塗布して固定させた後、その上に第2金属板を配置し、次いで、エンボス加工したプレス機で金属板同士を圧接させ、同時に切断する方法である。かかる方法でも金属粒子1を得ることができる。
第2成分は、第1成分と接触して熱硬化樹脂を形成するものであれば、いずれの種類の成分であってよい。好ましくは、第2成分は、一般的な熱硬化樹脂の形成に用いられる主剤である。例えば、第2成分は、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の熱硬化樹脂の主剤であることが好ましい。なお、組成物がペースト状またはシート状の形態を有することが望ましい場合には、粘度の高い第2成分を選択することが好ましい。
対流添加剤は、加熱されることによって、組成物の内部に対流を発生させるものであれば、いずれの種類の対流添加剤であってよい。好ましくは、対流添加剤は、加熱で沸騰してガス化するもの又は加熱で分解してガスを放出するものであり、例えば、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることが好ましい。
以下、図2A(a)〜(d)を参照して、上述の組成物を用いた第1実施形態に係るフリップチップ実装方法について詳細に説明する。図2Aは、第1実施形態に係る本発明のフリップチップ実装方法の工程断面図を示している。図面では、金属層2に覆われたコア領域に第1成分3aが内蔵された金属粒子1を二重丸(◎)で表し、第1成分が内蔵されておらず全てが金属成分から成る金属粒子1’を一重丸(○)で表している。対流添加剤は図示していない。
次に、図3A(a)〜(f)を参照して、上述の組成物を用いた第2実施形態に係る本発明のバンプ形成方法について説明する。図3A(a)〜(f)は、かかるバンプ形成方法の工程断面図を示している。
図4(a)〜(g)を参照して、上述の組成物を用いた第3実施形態に係る本発明のバンプ形成方法について説明する。図4(a)〜(g)は、かかるバンプ形成方法の工程断面図を示している。
図5(a)および(b)に、第4実施形態に係るバンプ形成方法で用いる離型性カバー41の平面図および断面図をそれぞれ示す。図5(b)は図5(a)のA−A線における断面図である。また、図5(c)には、その離型性カバー41に対応して用意される回路基板26の断面図を示す。図6は、第4実施形態に係るバンプ形成方法の主要な工程を示した断面図である。
本実施形態のバンプ形成方法は、半導体ウエハの回路素子に設けられた電極上にバンプを形成すると共に、バンプ形成面を除く領域を樹脂層で保護する方法である。かかるバンプ形成法により、チップサイズパッケージを実現することが可能となる。以下、図8および図9を用いて、より詳細に説明する。
本実施例は、第5実施形態の変更例である。図10に、第6実施形態に係るバンプ形成方法の主要な工程の断面図を示す。図11に、図10(d)に示す半導体ウエハから得られる半導体パッケージの断面図を示す。
第1の態様: 第1成分、第2成分、金属粒子および対流添加剤を含んで成る組成物であって、
前記第2成分中には、前記金属粒子が分散すると共に前記対流添加剤が含まれており、
前記金属粒子の少なくとも一部が前記第1成分を内蔵しており、加熱に起因して前記金属粒子が溶融すると、前記第1成分と前記第2成分とが接触して熱硬化樹脂を形成し、また
前記対流添加剤は、加熱されて気体を発生することを特徴とする組成物。
第2の態様:上記第1の態様において、前記第1成分が、熱硬化樹脂の形成に用いられる硬化剤または硬化促進剤であり、前記第2成分が熱硬化樹脂の形成に用いられる主剤であることを特徴とする組成物。
第3の態様:上記第2の態様において、前記硬化剤が、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物および多塩基酸から成る群から選択される少なくとも1種以上の物質であり、
前記主剤が、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の物質であることを特徴とする組成物。
第4の態様:上記第1〜3の態様のいずれかにおいて、前記金属粒子を構成する金属成分が、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Cu系合金、Sn−Bi−Ag−In系合金、Sn−Bi−Zn系合金、Sn−Bi−Ag−Cu系合金、Sn−Zn系合金およびSn−Sb系合金から成る群から選択される少なくとも1種以上の合金であることを特徴とする組成物。
第5の態様:上記第1〜4の態様のいずれかにおいて、前記対流添加剤が、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることを特徴とする組成物。
第6の態様:上記第1〜5の態様のいずれかにおいて、前記気体によって、前記組成物の内部に対流が発生することを特徴とする組成物。
第7の態様:上記第1〜6の態様のいずれかにおいて、ペースト状またはシート状の形態を有することを特徴とする組成物。
第8の態様:上記第1〜7の態様のいずれかにおいて、前記金属粒子を構成する金属成分が、前記組成物中に0.5〜30体積%含まれることを特徴とする組成物。
第9の態様:上記第1〜8の態様のいずれかにおいて、前記金属粒子を構成する金属成分が、前記第1成分と前記第2成分との混合物の硬化反応開始温度と硬化反応ピーク温度との間にて融点を有することを特徴とする組成物。
第10の態様:上記第1〜9の態様のいずれかにおいて、前記対流添加剤が、前記第1成分と前記第2成分との混合物の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴とする組成物。
第11の態様: 半導体チップと回路基板とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極aが形成された半導体チップ、および、複数の電極bが形成された回路基板を用意する工程、
(ii)前記回路基板の電極bが形成された面に、上記第1〜10の態様のいずれかの組成物を供給する工程、
(iii)前記電極aと前記電極bとがそれぞれ対向するように、前記半導体チップを前記組成物上に配置する工程、ならびに
(iv)前記回路基板を加熱して、金属粒子を構成する金属成分から前記電極aと前記電極bとを電気的に接続する接続体を形成すると共に、前記半導体チップと前記回路基板との間で熱硬化樹脂層を形成する工程
を含んで成るフリップチップ実装方法。
第12の態様:上記第11の態様において、前記工程(iii)では、複数の前記半導体チップを前記組成物上に配置することを特徴とするフリップチップ実装方法。
第13の態様:上記第11または12の態様において、前記工程(i)で用意される回路基板が、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであることを特徴とするフリップチップ実装方法。
第14の態様: 回路基板の複数の電極にバンプを形成する方法であって、
(i)複数の電極が形成された回路基板、および、離型性カバーを用意する工程、
(ii)前記回路基板の前記電極が形成された面Aに、上記第1〜10の態様のいずれかの組成物を供給する工程、
(iii)前記組成物上に離型性カバーを配置する工程、
(iv)前記回路基板を加熱して、金属粒子を構成する金属成分からバンプを前記電極上に形成し、前記回路基板と前記離型性カバーとの間で熱硬化樹脂層を形成する工程、ならびに
(v)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。
第15の態様:上記第14の態様において、前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記回路基板の面Aに離型剤層を形成する工程を更に含んで成り、
前記工程(v)では、前記離型性カバーのみならず、前記熱硬化樹脂層および前記離型剤層をも取り除くことを特徴とするバンプ形成方法。
第16の態様:上記第14の態様において、前記工程(i)で用意する前記離型性カバーの面Bには、前記回路基板の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
前記工程(iii)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
前記工程(iv)では、金属粒子を構成する金属成分から前記ランドと前記電極とを接続するバンプを形成し、
前記工程(v)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除くことを特徴とするバンプ形成方法。
第17の態様:上記第14〜16の態様のいずれかにおいて、前記工程(i)で用意される前記回路基板が、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであることを特徴とするバンプ形成方法。
第18の態様:上記第14〜17の態様のいずれかにおいて、前記離型性カバーが、
ガラスから成る板状物、
セラミックから成る板状物、または
シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることを特徴とするバンプ形成方法。
第19の態様:上記第15の態様において、前記離型剤層は、シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から選択される少なくとも1種以上の材料から構成されることを特徴とするバンプ形成方法。
第20の態様:前記回路基板としての半導体ウエハに対して上記第14〜19の態様の方法でバンプを形成した後、その半導体ウエハを複数の個片に分割することによって得られる半導体パッケージ。
第21の態様:硬化剤、主剤、硬化促進材、金属粒子および対流添加剤を含んで成る組成物であって、
前記硬化剤と前記主剤とから成る混合物には、前記金属粒子が分散すると共に前記対流添加剤が含まれており、
前記金属粒子の少なくとも一部が前記硬化促進剤を内蔵しており、加熱に起因して前記金属粒子が溶融すると、前記混合物と硬化促進剤とが接触して、前記硬化剤と前記主剤との硬化反応がより促進され、また
前記対流添加剤は、加熱されて気体を発生することを特徴とする組成物。
1’,21’,31’,51’ 全てが金属材料(又ははんだ材料)から成る金属粒子
1” 溶融金属成分(金属粒子1または金属層2が溶融したもの)
21” 溶融金属成分(金属粒子21または金属層22が溶融したもの)
2,22,32,52 金属層(はんだ材料層)
20 円筒状の金属部材
3a,23a,33a,53a 第1成分
3b,23b,33b,53b 第2成分
3c,23c,33c,53c 熱硬化樹脂または熱硬化樹脂層
4,24,34,54 フリップチップ実装用またはバンプ形成用の組成物(金属粒子分散組成物)
5,25 回路基板の電極(電極b)
6,26 回路基板
7 半導体チップの電極(電極a)
8 半導体チップ
9,28,36,55 対流添加剤に起因して生じたガス
10 接続体(はんだ)
27,41,63 離型性カバー(離型性蓋材)
29,58 バンプ(はんだバンプ)
35,43 離型剤層
42 ランド
56 バンプ本体
57 バンプ頂部を成す突出部
61 半導体ウエハの電極
62 半導体ウエハ
64 ダイシングライン
65,66 半導体パッケージ
Claims (10)
- 半導体チップと回路基板とを電気的に接続するフリップチップ実装方法であって、
第1成分、第2成分、金属粒子および対流添加剤を含んで成る組成物であって、前記第2成分中には、前記金属粒子が分散すると共に前記対流添加剤が含まれており、前記金属粒子の少なくとも一部が前記第1成分を内蔵しており、加熱に起因して前記金属粒子が溶融すると、前記第1成分と前記第2成分とが接触して熱硬化樹脂を形成し、また、前記対流添加剤は、加熱されて気体を発生することを特徴とする組成物を用いており、
(i)複数の電極aが形成された半導体チップ、および、複数の電極bが形成された回路基板を用意する工程、
(ii)前記回路基板の電極bが形成された面に、前記組成物を供給する工程、
(iii)前記電極aと前記電極bとがそれぞれ対向するように、前記半導体チップを前記組成物上に配置する工程、ならびに
(iv)前記回路基板を加熱して、前記金属粒子を構成する金属成分から前記電極aと前記電極bとを電気的に接続する接続体を形成すると共に、前記半導体チップと前記回路基板との間で熱硬化樹脂層を形成する工程
を含んで成るフリップチップ実装方法。 - 前記工程(iv)では、前記対流添加剤を沸騰又は分解させて前記組成物中にガスを発生させ、それによって、前記ガスが前記組成物中を対流することによって前記金属粒子および/または溶融金属成分を前記電極aおよび/または前記電極bの周辺に集合させることを特徴とする、請求項1に記載のフリップチップ実装方法。
- 前記工程(iii)において、複数の前記半導体チップを前記組成物上に配置することを特徴とする、請求項1に記載のフリップチップ実装方法。
- 前記工程(i)で用意される回路基板が、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであることを特徴とする、請求項1に記載のフリップチップ実装方法。
- 回路基板の複数の電極にバンプを形成する方法であって、
第1成分、第2成分、金属粒子および対流添加剤を含んで成る組成物であって、前記第2成分中には、前記金属粒子が分散すると共に前記対流添加剤が含まれており、前記金属粒子の少なくとも一部が前記第1成分を内蔵しており、加熱に起因して前記金属粒子が溶融すると、前記第1成分と前記第2成分とが接触して熱硬化樹脂を形成し、また、前記対流添加剤は、加熱されて気体を発生することを特徴とする組成物を用いており、
(i)複数の電極が形成された回路基板、および、離型性カバーを用意する工程、
(ii)前記回路基板の前記電極が形成された面Aに、前記組成物を供給する工程、
(iii)前記組成物上に離型性カバーを配置する工程、
(iv)前記回路基板を加熱して、前記金属粒子を構成する金属成分からバンプを前記電極上に形成し、前記回路基板と前記離型性カバーとの間で熱硬化樹脂層を形成する工程、ならびに
(v)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。 - 前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記回路基板の面Aに離型剤層を形成する工程を更に含んで成り、
前記工程(v)では、前記離型性カバーのみならず、前記熱硬化樹脂層および前記離型剤層をも取り除くことを特徴とする、請求項5に記載のバンプ形成方法。 - 前記工程(i)で用意する前記離型性カバーの面Bには、前記回路基板の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
前記工程(iii)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
前記工程(iv)では、前記金属粒子を構成する金属成分から前記ランドと前記電極とを接続するバンプを形成し、
前記工程(v)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除くことを特徴とする、請求項5に記載のバンプ形成方法。 - 前記工程(i)で用意される前記回路基板が、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであることを特徴とする、請求項5に記載のバンプ形成方法。
- 前記工程(i)で用意される前記離型性カバーが、
ガラスから成る板状物、
セラミックから成る板状物、または
シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることを特徴とする、請求項5に記載のバンプ形成方法。 - 前記離型剤層は、シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から選択される少なくとも1種以上の材料から構成されることを特徴とする、請求項6に記載のバンプ形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005065243 | 2005-03-09 | ||
JP2005065243 | 2005-03-09 | ||
PCT/JP2006/304256 WO2006095677A1 (ja) | 2005-03-09 | 2006-03-06 | 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006095677A1 JPWO2006095677A1 (ja) | 2008-08-14 |
JP4402716B2 true JP4402716B2 (ja) | 2010-01-20 |
Family
ID=36953271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007507095A Active JP4402716B2 (ja) | 2005-03-09 | 2006-03-06 | 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7910403B2 (ja) |
JP (1) | JP4402716B2 (ja) |
CN (1) | CN100511618C (ja) |
WO (1) | WO2006095677A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4402718B2 (ja) * | 2005-05-17 | 2010-01-20 | パナソニック株式会社 | フリップチップ実装方法 |
US7537961B2 (en) * | 2006-03-17 | 2009-05-26 | Panasonic Corporation | Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same |
CN101411251B (zh) * | 2006-03-28 | 2011-03-30 | 松下电器产业株式会社 | 凸块形成方法及凸块形成装置 |
WO2007125789A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 接続構造体及びその製造方法 |
US8581108B1 (en) | 2006-08-23 | 2013-11-12 | Rockwell Collins, Inc. | Method for providing near-hermetically coated integrated circuit assemblies |
US8174830B2 (en) * | 2008-05-06 | 2012-05-08 | Rockwell Collins, Inc. | System and method for a substrate with internal pumped liquid metal for thermal spreading and cooling |
US8617913B2 (en) * | 2006-08-23 | 2013-12-31 | Rockwell Collins, Inc. | Alkali silicate glass based coating and method for applying |
US7915527B1 (en) | 2006-08-23 | 2011-03-29 | Rockwell Collins, Inc. | Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings |
US8637980B1 (en) | 2007-12-18 | 2014-01-28 | Rockwell Collins, Inc. | Adhesive applications using alkali silicate glass for electronics |
US8076185B1 (en) | 2006-08-23 | 2011-12-13 | Rockwell Collins, Inc. | Integrated circuit protection and ruggedization coatings and methods |
US8084855B2 (en) * | 2006-08-23 | 2011-12-27 | Rockwell Collins, Inc. | Integrated circuit tampering protection and reverse engineering prevention coatings and methods |
US8166645B2 (en) * | 2006-08-23 | 2012-05-01 | Rockwell Collins, Inc. | Method for providing near-hermetically coated, thermally protected integrated circuit assemblies |
JPWO2008023452A1 (ja) * | 2006-08-25 | 2010-01-07 | 住友ベークライト株式会社 | 接着テープ、接合体および半導体パッケージ |
CN101573784B (zh) * | 2006-12-18 | 2013-01-09 | 松下电器产业株式会社 | 电极结构体及凸点形成方法 |
KR100842921B1 (ko) * | 2007-06-18 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
US20090057378A1 (en) * | 2007-08-27 | 2009-03-05 | Chi-Won Hwang | In-situ chip attachment using self-organizing solder |
US8363189B2 (en) * | 2007-12-18 | 2013-01-29 | Rockwell Collins, Inc. | Alkali silicate glass for displays |
US8205337B2 (en) | 2008-09-12 | 2012-06-26 | Rockwell Collins, Inc. | Fabrication process for a flexible, thin thermal spreader |
US8650886B2 (en) | 2008-09-12 | 2014-02-18 | Rockwell Collins, Inc. | Thermal spreader assembly with flexible liquid cooling loop having rigid tubing sections and flexible tubing sections |
US8616266B2 (en) | 2008-09-12 | 2013-12-31 | Rockwell Collins, Inc. | Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid |
US8119040B2 (en) | 2008-09-29 | 2012-02-21 | Rockwell Collins, Inc. | Glass thick film embedded passive material |
JP4900396B2 (ja) * | 2009-01-27 | 2012-03-21 | パナソニック電工株式会社 | 導電性シート材料及び電気的接続構造 |
US20110132537A1 (en) * | 2009-12-03 | 2011-06-09 | 3M Innovative Properties Company | Composition, tape, and use thereof |
JP5381774B2 (ja) * | 2010-02-10 | 2014-01-08 | 住友ベークライト株式会社 | 半田層の形成方法、端子間の接続方法、半導体装置および電子機器 |
JP5375708B2 (ja) * | 2010-03-29 | 2013-12-25 | パナソニック株式会社 | 半導体装置の製造方法 |
US20110309481A1 (en) * | 2010-06-18 | 2011-12-22 | Rui Huang | Integrated circuit packaging system with flip chip mounting and method of manufacture thereof |
US9056438B2 (en) | 2012-05-02 | 2015-06-16 | 3M Innovative Properties Company | Curable composition, articles comprising the curable composition, and method of making the same |
KR101940237B1 (ko) * | 2012-06-14 | 2019-01-18 | 한국전자통신연구원 | 미세 피치 pcb 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법 |
US9435915B1 (en) | 2012-09-28 | 2016-09-06 | Rockwell Collins, Inc. | Antiglare treatment for glass |
JP6151724B2 (ja) * | 2013-01-30 | 2017-06-21 | 京セラ株式会社 | 実装構造体の製造方法 |
DE102013107693B4 (de) * | 2013-07-18 | 2021-05-06 | Pictiva Displays International Limited | Verfahren zum Ausbilden einer Leiterbahnstruktur auf einer Elektrodenfläche eines elektronischen Bauelementes |
KR102420126B1 (ko) * | 2016-02-01 | 2022-07-12 | 삼성전자주식회사 | 반도체 소자 |
TWI696300B (zh) * | 2016-03-15 | 2020-06-11 | 晶元光電股份有限公司 | 半導體裝置及其製造方法 |
US20190373716A1 (en) * | 2017-02-13 | 2019-12-05 | Tatsuta Electric Wire & Cable Co., Ltd. | Printed Wiring Board |
EP4075485A4 (en) * | 2019-12-13 | 2024-04-10 | Connectec America Inc | METHOD FOR MANUFACTURING ELECTRONIC COMPONENTS |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0747233B2 (ja) | 1987-09-14 | 1995-05-24 | 古河電気工業株式会社 | 半田析出用組成物および半田析出方法 |
JPH0236289A (ja) | 1988-07-27 | 1990-02-06 | Hitachi Chem Co Ltd | 一液型接着剤 |
JPH02251145A (ja) | 1989-03-24 | 1990-10-08 | Citizen Watch Co Ltd | 突起電極形成方法 |
JPH06125169A (ja) | 1992-10-13 | 1994-05-06 | Fujitsu Ltd | 予備はんだ法 |
JP3537871B2 (ja) | 1993-07-05 | 2004-06-14 | 昭和電工株式会社 | はんだコートおよびその形成方法 |
JPH0927516A (ja) | 1995-07-12 | 1997-01-28 | Nippondenso Co Ltd | 電子部品の接続構造 |
US5994152A (en) * | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
JPH11186334A (ja) | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体実装装置及びその製造方法及び異方性導電材料 |
JP3996276B2 (ja) | 1998-09-22 | 2007-10-24 | ハリマ化成株式会社 | ソルダペースト及びその製造方法並びにはんだプリコート方法 |
JP2000332055A (ja) | 1999-05-17 | 2000-11-30 | Sony Corp | フリップチップ実装構造及び実装方法 |
US6402013B2 (en) | 1999-12-03 | 2002-06-11 | Senju Metal Industry Co., Ltd | Thermosetting soldering flux and soldering process |
JP3423930B2 (ja) | 1999-12-27 | 2003-07-07 | 富士通株式会社 | バンプ形成方法、電子部品、および半田ペースト |
JP2001329048A (ja) | 2000-03-15 | 2001-11-27 | Harima Chem Inc | 封止充填剤用液状エポキシ樹脂組成物 |
JP2002026070A (ja) | 2000-07-04 | 2002-01-25 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3769688B2 (ja) * | 2003-02-05 | 2006-04-26 | 独立行政法人科学技術振興機構 | 端子間の接続方法及び半導体装置の実装方法 |
US7524748B2 (en) * | 2003-02-05 | 2009-04-28 | Senju Metal Industry Co., Ltd. | Method of interconnecting terminals and method of mounting semiconductor devices |
-
2006
- 2006-03-06 US US11/885,562 patent/US7910403B2/en active Active
- 2006-03-06 JP JP2007507095A patent/JP4402716B2/ja active Active
- 2006-03-06 CN CNB2006800074329A patent/CN100511618C/zh not_active Expired - Fee Related
- 2006-03-06 WO PCT/JP2006/304256 patent/WO2006095677A1/ja active Application Filing
-
2011
- 2011-02-15 US US13/027,498 patent/US20110133137A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN101138078A (zh) | 2008-03-05 |
WO2006095677A1 (ja) | 2006-09-14 |
CN100511618C (zh) | 2009-07-08 |
US20080142966A1 (en) | 2008-06-19 |
JPWO2006095677A1 (ja) | 2008-08-14 |
US7910403B2 (en) | 2011-03-22 |
US20110133137A1 (en) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4402716B2 (ja) | 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法 | |
JP4402717B2 (ja) | 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法 | |
JP3955302B2 (ja) | フリップチップ実装体の製造方法 | |
JP4227659B2 (ja) | フリップチップ実装方法及びバンプ形成方法 | |
JP4402718B2 (ja) | フリップチップ実装方法 | |
KR101139050B1 (ko) | 범프 형성 방법 및 땜납 범프 | |
US7323360B2 (en) | Electronic assemblies with filled no-flow underfill | |
US7638883B2 (en) | Flip chip mounting method and bump forming method | |
TWI243082B (en) | Electronic device | |
JP5753544B2 (ja) | 基板上にはんだバンプを形成するためのマスクを用いない直接ims(射出成形はんだ) | |
JP4401411B2 (ja) | 半導体チップを備えた実装体およびその製造方法 | |
US20090115071A1 (en) | Flip chip mounting method and method for connecting substrates | |
JP4720438B2 (ja) | フリップチップ接続方法 | |
WO2007096946A1 (ja) | 実装体及びその製造方法 | |
JP2009152253A (ja) | 半導体装置およびその製造方法 | |
JP6586952B2 (ja) | 半導体装置およびその製造方法 | |
US7750484B2 (en) | Semiconductor device with flip-chip connection that uses gallium or indium as bonding material | |
TWI406342B (zh) | 具有非阻焊限定型防焊層之半導體封裝及其製造方法 | |
JP4702271B2 (ja) | 導電性バンプの形成方法 | |
KR100834804B1 (ko) | 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판 | |
JP2007150355A (ja) | バンプ付き基板の製造方法 | |
TW557555B (en) | Flip chip package having underfill materials with different Young's module | |
TW457655B (en) | Method of packaging an integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090828 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4402716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |