JP4402716B2 - 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法 - Google Patents

金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法 Download PDF

Info

Publication number
JP4402716B2
JP4402716B2 JP2007507095A JP2007507095A JP4402716B2 JP 4402716 B2 JP4402716 B2 JP 4402716B2 JP 2007507095 A JP2007507095 A JP 2007507095A JP 2007507095 A JP2007507095 A JP 2007507095A JP 4402716 B2 JP4402716 B2 JP 4402716B2
Authority
JP
Japan
Prior art keywords
component
circuit board
composition
metal particles
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007507095A
Other languages
English (en)
Other versions
JPWO2006095677A1 (ja
Inventor
浩一 平野
靖治 辛島
貴志 一柳
佳宏 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006095677A1 publication Critical patent/JPWO2006095677A1/ja
Application granted granted Critical
Publication of JP4402716B2 publication Critical patent/JP4402716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/115Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11524Self-assembly, e.g. self-agglomeration of the bump material in a fluid with special adaptation of the surface or of an auxiliary substrate, e.g. surface shape specially adapted for the self-assembly process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • H01L2224/294Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83886Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/087Using a reactive gas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Conductive Materials (AREA)

Description

本発明は、金属粒子が分散した状態で含まれる組成物(以下にて「金属粒子分散組成物」とも呼ぶ)を用いたフリップチップ実装方法およびバンプ形成方法にも関する。
近年、急速に普及が拡大している携帯電話やノートパソコン、PDAまたはデジタルビデオカメラ等に代表される移動体電子機器では、小型化・薄型化・軽量化が進んでいる。また、高性能化または多機能化に対する要求も高まっているため、半導体デバイスおよび回路部品が超小型化になり、これら電子部品の実装技術が向上しており、電子回路の高密度化が飛躍的に進展している。
電子回路の高密度化に必要な技術は、半導体集積回路(LSI)の高密度実装技術である。LSIチップの接続電極(単に「電極」ともいう)の多ピン化および狭ピッチ化が急速に進展しているため、半導体パッケージ技術としては、ベアチップのフリップチップ実装によるCSP(チップサイズパッケージ)および外部端子へのPPGA、BGA実装が一般化しつつあり、搭載ICの高速化や小型化および入出力端子数の増加に対応できる新たな実装技術が求められている。
フリップチップ実装に際しては、まず、半導体チップに複数の電極パッドを形成し、その電極パッドに対してはんだやAu等の材料でバンプを形成する。次いで、その半導体チップのバンプを回路基板上に形成された複数の電極に対向させて配置することによって、バンプと電極とを電気的に接合する。その後、半導体チップと回路基板との間に樹脂材料を充填(アンダーフィル)して、半導体チップと回路基板との電気的接合および機械的接合を向上させている。
ここで、電極数が5,000個を超えるような次世代LSIを回路基板に実装するには、100μm以下の狭ピッチに対応したバンプを形成しなければならないが、現在のはんだバンプ形成技術では、かかる狭ピッチ化に対応するのが困難である。
また、電極数に応じて多数のバンプを形成しなければならず、低コスト化のためには、チップあたりの実装タクトを短縮して生産性を上げる必要がある。
従来のバンプ形成技術としては、めっき法やスクリーン印刷法などもあるが、めっき法は狭ピッチ化には適するものの、その工程が複雑であるので生産性の点で問題がある。また、スクリーン印刷法は、生産性の点では優れているものの、マスクを用いるので狭ピッチ化に適していない。
このような現況の中、近年、LSIチップや回路基板の電極上に、はんだバンプを選択的に形成する技術が幾つか提案されている。かかる技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるため、生産性に優れており、次世代LSIの実装に適した技術として注目されている。
その技術の一例が、例えば特許文献1に記載されている。簡単に説明すると、まず、はんだ粉末とフラックスとの混合物から成るソルダーペーストを、表面酸化が進んだ電極が形成されている回路基板の全面に塗布し、その後、回路基板の加熱を実施する。これによって、はんだ粉末を溶融させ、隣接する電極間で短絡を生じさせずに、電極上にはんだ層を選択的に形成している。
別の例は、特許文献2または非特許文献1等に記載されている。簡単に説明すると、まず、有機酸鉛塩と金属錫とを主成分とするペースト状組成物(化学反応析出型はんだ)を、電極が形成されている回路基板の全面に塗布し、その後、回路基板の加熱を実施する。これによって、PbとSnとの置換反応を起こさせ、Pb/Sn合金を回路基板の電極上に選択的に析出させている。
更に、例えば特許文献3に記載されている方法も存在する。かかる方法は、まず、表面に電極が形成された回路基板を薬剤に浸して電極の表面にのみ粘着性皮膜を形成する。次いで、その粘着性皮膜にはんだ粉末を接着させることによって、電極上にバンプを選択的に形成している。
しかしながら、上記の方法はいずれも半導体チップの電極パッド上または回路基板の電極上にバンプを形成しているため、通常のフリップチップ実装では、
(1)バンプを形成した後、半導体チップを回路基板上に搭載し、はんだリフローによりバンプを介して電極間の接合を行う工程、および
(2)回路基板と半導体チップとの間にアンダーフィル樹脂を注入して半導体チップを回路基板に固定化する工程
が必要となり、コストアップの原因となっている。
従って、最近では、例えば特許文献4に記載されているように、半導体チップの突起電極と回路基板上の電極との間に、導電性粒子を含有する異方性導電材料から成るフィルムを挟んで加熱・加圧し、それによって所定の導通部分のみを電気的に接合する方法が提案されている。
あるいは、例えば特許文献5に記載されているように、熱硬化樹脂および導電性粒子から成る導電性接着剤を、半導体チップと回路基板との間に供給し、半導体チップを加圧すると共にその導電性接着剤を加熱する方法が提案されている。この方法では、溶融した導電性粒子を半導体チップの電極と回路基板の電極との間に集合させて電極同士を電気的に接続できると同時に、半導体チップと回路基板とを相互に接合できるようになっている。
特開2000−94179号公報 特開平1−157796号公報 特開平7−74459号公報 特開2000−332055号公報 特開2004−260131号公報 エレクトロニクス実装技術、2000年9月号、38頁〜45頁
上記の特許文献5の技術では、熱硬化樹脂の硬化温度が導電性粒子の融点よりも高く設定されているものの、基板上に塗布された導電性接着剤は、一般的に、その加熱段階で高分子化が進行して徐々に粘度が上昇する。従って、上記の特許文献5の技術では、粘度上昇に起因して、溶融した導電性粒子の流動化が阻害されてしまい、一部の導電性粒子が電極パッド間以外の領域に残存し得る。その結果、電極間の絶縁性が低下するという問題が懸念される。
本発明は、上記事情に鑑みて為されたものである。つまり、本発明の課題は、粘度上昇に起因した問題を解決できる組成物を提供することを通じて、短絡が抑えられ接続信頼性の点で好ましいフリップチップ実装方法およびバンプ形成方法を提供することでもある。
上記課題を解決するため、本発明では
第1成分、第2成分、金属粒子および対流添加剤を含んで成るフリップチップ実装用またはバンプ形成用の組成物であって、
第2成分中には、金属粒子が分散すると共に対流添加剤が含まれており、
金属粒子の少なくとも一部が第1成分を内蔵しており、加熱に起因して金属粒子が溶融すると、第1成分と第2成分とが接触して熱硬化樹脂を形成し、また
対流添加剤は、加熱されて気体を発生することを特徴とする組成物が提供される
第1成分は、熱硬化樹脂の形成に用いられる硬化剤または硬化促進剤であることが好ましく、第2成分が熱硬化樹脂の形成に用いられる主剤であることが好ましい。
フリップチップ実装用またはバンプ形成用の組成物は、第2成分中に分散する金属粒子の少なくとも一部が第1成分を内蔵していることを特徴の1つとしている。かかる特徴のため、成物は、金属粒子が溶融して始めて、第1成分と第2成分との硬化反応が開始される。つまり、フリップチップ実装用またはバンプ形成用の組成物では、金属粒子が溶融する温度になって始めて硬化反応が開始され組成物の粘度が上昇するため、加熱の初期段階では、組成物の粘度が抑えられている(即ち、フリップチップ実装用またはバンプ形成用の組成物は「ポットライフ」が長い)。
また、フリップチップ実装用またはバンプ形成用の組成物は、対流添加剤を含んでいることも特徴とする。対流添加剤は、加熱されると、沸騰してガス化したり、分解してガスを発生するので、かかるガスが組成物中を流動することによって、組成物の内部に対流が発生し、組成物中で金属粒子が流動化することができる。従って、例えばフリップチップ実装にて半導体チップと回路基板との間に組成物を供して加熱した場合では、半導体チップの電極および回路基板の電極の濡れ性(即ち、かかる電極が金属粒子に対して高い濡れ性を有していること)に起因して、金属粒子が電極間に容易に自己集合し、結果的に、電極間を電気的に接続する接続体が得られることになる。対流添加剤としては、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質が好ましい。
ある好適な実施形態において、硬化剤は、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物および多塩基酸から成る群から選択される少なくとも1種以上の物質であり、主剤が、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の物質である。
ある好適な実施形態において、金属粒子を構成する金属成分は、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Cu系合金、Sn−Bi−Ag−In系合金、Sn−Bi−Zn系合金、Sn−Bi−Ag−Cu系合金、Sn−Zn系合金およびSn−Sb系合金から成る群から選択される少なくとも1種以上の合金である。
フリップチップ実装用またはバンプ形成用の組成物はペースト状またはシート状の形態を有することが好ましい。また、金属粒子を構成する金属成分が組成物中に0.5〜30体積%含まれることが好ましい。
ある好適な実施形態において、金属粒子を構成する金属成分は、第1成分と第2成分との混合物の硬化反応開始温度と硬化反応ピーク温度との間にて融点を有していることが好ましい。同様に、対流添加剤は、第1成分と第2成分との混合物の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることが好ましい。
本発明では、上記組成物を用いたフリップチップ実装方法提供される。かかるフリップチップ実装方法は、
(i)複数の電極a(または「接続端子」)が形成された半導体チップ、および、複数の電極b(または「電極端子」)が形成された回路基板を用意する工程(電極aと電極bとが相互に対応するように設けられた半導体チップおよび回路基板が用意される)、
(ii)前記回路基板の電極bが形成された面に、フリップチップ実装用組成物を供給する工程、
(iii)前記電極aと前記電極bとがそれぞれ対向するように、前記半導体チップを前記組成物上に配置する工程、ならびに
(iv)前記回路基板を加熱して、金属粒子を構成する金属成分から前記電極aと前記電極bとを電気的に接続する接続体を形成すると共に、前記半導体チップと前記回路基板との間に熱硬化樹脂層を形成する工程
を含んで成る。
かかるフリップチップ実装方法においては、対流で流動化した金属粒子または溶融金属成分(金属粒子の溶融で生じた溶融金属)が、電極aおよび/または電極bへと自己集合し、電極aと電極bとを電気的に接続する接続体が形成されると共に、金属粒子の溶融に起因した第1成分と第2成分との接触によって、半導体チップと回路基板との間に熱硬化樹脂層が形成される。従って、本発明のフリップチップ実装方法では、金属粒子を構成する金属成分による「はんだ接続」と、熱硬化樹脂による「アンダーフィル樹脂の形成」とを併せて行うことができる。
本発明のフリップチップ実装方法で用いられる組成物は、上述のように比較的長い「ポットライフ」を有するものであるために、常温等での保存安定性が改善され、フリップチップ実装時の作業性が大きく改善される。
好ましくは、工程(iii)において、複数の半導体チップを組成物に配置することが好ましい。また、工程(i)で用意される回路基板は、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであってもよい。
また、本発明では、上記組成物を用いたバンプ実装方法も提供される。かかるバンプ実装方法は、
回路基板の複数の電極(または「電極端子」)にバンプを形成する方法であり、
(i)複数の電極が形成された回路基板、および、離型性カバーを用意する工程、
(ii)前記回路基板の電極が形成された面Aに、バンプ形成用組成物を供給する工程、
(iii)前記組成物上に離型性カバーを配置する工程、
(iv)前記回路基板を加熱して、金属粒子を構成する金属成分からバンプを前記電極上に形成し、前記回路基板と前記離型性カバーとの間に熱硬化樹脂層を形成する工程、ならびに
(v)前記離型性カバーを熱硬化樹脂層から取り除く(または剥離する)工程
を含んで成る。
かかるバンプ実装方法では、対流で流動化した金属粒子または溶融金属成分(金属粒子の溶融で生じる溶融金属)が、電極へと自己集合してバンプが形成されると共に、金属粒子の溶融に起因した第1成分と第2成分との接触によって、回路基板と離型性カバーとの間に熱硬化樹脂層が形成される。工程(i)で用意される回路基板は、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであってもよい。
本発明のバンプ実装方法では、回路基板の表面にアスペクト比の大きなはんだバンプを形成し易く、ファインピッチのはんだバンプを形成し易い。また、バンプの形成工程自体を大幅に簡略化することができる。更に、熱硬化樹脂層によって、バンプを除く領域が保護されるので、信頼性の向上も図れる。
本発明のバンプ形成方法のある好適な実施形態では、工程(i)と工程(ii)との間にて、電極が設けられた領域を除く回路基板の面Aに離型剤を供給して離型剤層を形成する工程を更に含んでおり、
工程(v)で、離型性カバーを熱硬化樹脂層から取り除くだけでなく、熱硬化樹脂層および離型剤層をも回路基板から取り除く。
また、本発明のバンプ形成方法のある好適な実施形態では、工程(i)で用意する離型性カバーの面Bには、回路基板の電極に対応して複数のランドが形成されていると共に、そのランドを除いた領域に離型剤層が形成されており、
工程(iii)では、ランドと電極とがそれぞれ対向するように、離型性カバーが組成物上に配置され、
工程(iv)では、金属粒子または溶融金属成分(金属粒子の溶融で生じた溶融金属)が、ランドおよび/または電極へと自己集合し、電極とランドとを接続するバンプが形成され、また
工程(v)では、バンプにランドを残した状態で離型性カバーおよび離型剤層を取り除くことを行う。この場合、熱硬化樹脂層によってバンプを除く領域が保護されるので接続信頼性が向上する一方、熱硬化樹脂層から上方へと突出したバンプを実装に用いることができる。なお、突出した領域を除くバンプの外周部は熱硬化樹脂に包まれているのでファインピッチのバンプを形成することもできる。
バンプ形成方法の工程(i)で用意する離型性カバーは、後で熱硬化樹脂層から確実に剥離されるように、
ガラスから成る板状物、
セラミックから成る板状物、または
熱硬化樹脂に対して離型性を有する材料がコーティングされた板状物、例えば、シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることが好ましい。
同様にして、バンプ形成方法の工程(i)と工程(ii)との間で形成され得る離型剤層は、後の剥離が確実に行われるように、熱硬化樹脂に対して離型性を有する材料から形成されていることが好ましく、例えば、シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から選択される少なくとも1種以上の材料から成る離型剤を塗布して得られる離型剤層であることが好ましい。
尚、本発明の製造方法を用いると、上記方法でバンプが形成された半導体ウエハを複数の個片に分割することによって半導体パッケージが得られる。つまり、本発明のバンプ形成方法を用いると、チップサイズパッケージ(CSP)を容易に得ることができる。
フリップチップ実装用またはバンプ形成用の組成物では、第2成分中に分散する少なくとも一部の金属粒子が第1成分を内蔵していることに起因した有利な効果が奏される。具体的には、組成物をフリップチップ実装またはバンプ実装に用いた場合、金属粒子が溶融して始めて第1成分と第2成分との硬化反応が開始されるため、加熱の初期段階では、組成物の粘度が抑えられている。従って、加熱の初期段階では、対流添加剤または熱による浮力等に起因した対流が抑制されることなく、組成物中で金属粒子が円滑に流動することができる。
つまり、熱硬化樹脂(例えばエポキシ樹脂)の主剤と硬化剤とが予め混ぜられた混合物を使用した従来技術の場合では、かかる混合物のポットライフが短く、回路基板への塗布段階または回路基板の加熱の初期段階で硬化反応が既に開始されており粘度が上昇しているので、対流の発生が阻害され、金属粒子の自己集合等が阻害される可能性があったが、本発明では、金属粒子が溶融して始めて硬化反応が開始されるため、加熱の開始から硬化反応の完了までに至る時間を長く維持することができ、その結果、金属粒子を電極または電極間へ自己集合させるのに充分な対流を発生させることができる。
このように金属粒子が効率よく電極または電極間へ自己集合するので、本発明のフリップチップ実装法またはバンプ形成法では、電極以外または電極間以外の領域に残存する金属粒子を減らすことができる。従って、半導体チップの電極と回路基板の電極との短絡が防止され、電極間を信頼性良く接続することができる。
以下、本発明の実施形態について、図面を参照して説明する。同様の要素については、同様の符号を付し、説明を省略する場合がある。
(金属粒子分散組成物)
まず、フリップチップ実装用またはバンプ形成用の金属粒子分散組成物について説明する。金属粒子分散組成物は、第1成分、第2成分、金属粒子および対流添加剤を含んで成る。第2成分は、連続相として機能し得、金属粒子が第2成分中に分散して含まれる。対流添加剤は、第2成分と混ぜられた形態で存在するが、対流添加剤が液状である場合には第2成分と共に連続相を形成し得るが、固形状または粉末状等の場合には第2成分に分散した形態で存在し得る。第1成分は、少なくとも一部の金属粒子に内蔵されて存在する。
(金属粒子)
少なくとも一部の金属粒子は、そのコア領域に第1成分を含んで成ることが好ましい。つまり、金属粒子は、図1Aおよび図1Bに示すように、金属層2に覆われた領域に第1成分3aが含まれた金属粒子1、および、全てが金属成分から成る金属粒子1’から成る。第1成分と第2成分とから熱硬化樹脂を形成するので、形成すべき熱硬化樹脂の量に応じて第1成分の量が決められる一方、金属粒子を構成する金属成分の量は、形成すべきバンプまたは接続体の量によって決められる。従って、場合によっては、全ての金属粒子が上記金属粒子1となった態様も考えられる。
金属粒子1,1’を構成する金属成分の量が組成物に対して0.5体積%よりも少ないと、フリップチップ実装方法に際して電極間で充分な接続体が得られず、接続不良の原因となり得る。その一方で、金属粒子1および1’を構成する金属成分の量が組成物に対して30体積%よりも多くなると、接続体形成に使われずに残存する金属成分が増加し、隣接する接続体間でショート不良が発生し易くなる。従って、金属粒子1および1’を構成する金属成分の量は、組成物中に0.5〜30体積%含まれることが好ましい。
金属粒子1,1’を構成する金属成分(即ち、金属粒子1’および金属層2を構成する成分)としては、Pb−Sn合金など常套のはんだ材料を用いることができるが、環境問題に鑑みて最近開発されたはんだ材料、例えば、Sn−Ag系合金、Sn−Ag−Cu系合金、Sn−Bi−Ag−In系合金、Sn−Bi−Zn系合金、Sn−Bi−Ag−Cu系合金、Sn−Zn系合金またはSn−Sb系合金などを用いてもかまわない。なお、金属粒子1,1’を構成する金属成分が、はんだ材料である場合には、かかる金属粒子1,1’を「はんだ粒子」と呼ぶこともできる。
なお、金属粒子1,1’を構成する金属成分は、フリップチップ実装法またはバンプ形成法に適した融点を有していることが好ましい。例えば、金属粒子1,1’を構成する金属成分は、第1成分と第2成分との混合物の硬化反応開始温度(T)よりも高い融点を有しており、より好ましくは、第1成分と第2成分との混合物の硬化反応開始温度(T)と硬化反応ピーク温度(T)との間に融点を有している。硬化反応開始温度(T)とは、図1Cに示すように、第1成分と第2成分との混合物を示差走査熱量測定して得られるDSC曲線において、発熱ピークへと立ち上がる曲線部分の変曲点Pでの接線とベースラインとが交わるポイントにおける温度である。同様に、硬化反応ピーク温度(T)とは、第1成分と第2成分との混合物を示差走査熱量測定して得られるDSC曲線の発熱ピークにおける温度である。なお、ここでいう「示差走査熱量測定」とは、示差走査熱量計(セイコー・インスツル株式会社製、型式:DSC220)を用いた示差走査熱量測定であり、アルミニウム製のサンプルパンに前記混合物を入れ、10℃/分の昇温速度で室温より昇温させる条件下で行ったものである。
(第1成分)
第1成分3aとしては、一般的な熱硬化樹脂の形成に用いられる硬化剤または硬化促進剤が好ましい。例えば、第1成分3aは、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物および多塩基酸から成る群から選択される少なくとも1種以上の硬化剤であることが好ましい。
(金属粒子の製造方法)
次に、金属粒子1の製造法について説明する。本発明に係る金属粒子1の製造方法については特に制限はなく、粒子状の金属に第1成分を内蔵できるものであれば、いずれの製造方法でも用いることができる。なお、例えば以下の2つの製造方法を用いて金属粒子1を製造してもよい。
(イ)線引加工による方法
図1Dに、線引加工による金属粒子1の製造方法の模式図を示す。まず、図1D(a)に示すように、第1成分3aを堆積させた円筒状の金属部材20を作製する。そして、図1D(b)に示すように、円筒状の金属部材20を線引加工する。線引加工は、ダイスにはんだを通して引っ張って細く絞り出す加工方法である。次いで、細くなった線状の金属部材20を所望の長さで更に細く絞り(図1D(c)参照)、その絞り部で切断する(図1D(d)参照)。その後、必要に応じて、切断して得られた部材を球状に加工することによって、金属粒子1を得ることができる(図1D(e)参照)。
(ロ)エンボス加工による方法
この方法は、第1金属板上に第1成分を塗布して固定させた後、その上に第2金属板を配置し、次いで、エンボス加工したプレス機で金属板同士を圧接させ、同時に切断する方法である。かかる方法でも金属粒子1を得ることができる。
(第2成分)
第2成分は、第1成分と接触して熱硬化樹脂を形成するものであれば、いずれの種類の成分であってよい。好ましくは、第2成分は、一般的な熱硬化樹脂の形成に用いられる主剤である。例えば、第2成分は、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の熱硬化樹脂の主剤であることが好ましい。なお、組成物がペースト状またはシート状の形態を有することが望ましい場合には、粘度の高い第2成分を選択することが好ましい。
第1成分が、熱硬化樹脂の硬化剤または硬化促進剤であり、第2成分が熱硬化樹脂の主剤であることが好ましいものの、逆の態様となってもかまわない。即ち、第1成分が、熱硬化樹脂の主剤であり、第2成分が熱硬化樹脂の硬化剤または硬化促進剤であってもかまわない。
更に、第2成分は、金属粒子の溶融後に硬化が開始または促進する材料であってもかまわない。
(組成物に含まれる対流添加剤)
対流添加剤は、加熱されることによって、組成物の内部に対流を発生させるものであれば、いずれの種類の対流添加剤であってよい。好ましくは、対流添加剤は、加熱で沸騰してガス化するもの又は加熱で分解してガスを放出するものであり、例えば、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることが好ましい。
かかる対流添加剤は、フリップチップ実装法またはバンプ形成法に適した物性を有していることが好ましい。例えば、対流添加剤は、第1成分と前記第2成分との混合物の硬化反応開始温度(T)と硬化反応ピーク温度(T)との間にて、沸点を有する又は分解してガスを生じるものが好ましい。上記と同様、硬化反応開始温度(T)とは、図1Cに示すように、第1成分と第2成分との混合物を示差走査熱量測定して得られるDSC曲線において、発熱ピークへと立ち上がる曲線部分の変曲点Pでの接線とベースラインとが交わるポイントにおける温度である。また、硬化反応ピーク温度(T)とは、第1成分と第2成分との混合物を示差走査熱量測定して得られるDSC曲線の発熱ピークにおける温度である。なお、ここでいう「示差走査熱量測定」も、示差走査熱量計(セイコー・インスツル株式会社製、型式:DSC220)を用いた示差走査熱量測定であり、アルミニウム製のサンプルパンに前記混合物を入れ、10℃/分の昇温速度で室温より昇温させる条件下で行ったものである。
第1実施形態
以下、図2A(a)〜(d)を参照して、上述の組成物を用いた第1実施形態に係るフリップチップ実装方法について詳細に説明する。図2Aは、第1実施形態に係る本発明のフリップチップ実装方法の工程断面図を示している。図面では、金属層2に覆われたコア領域に第1成分3aが内蔵された金属粒子1を二重丸(◎)で表し、第1成分が内蔵されておらず全てが金属成分から成る金属粒子1’を一重丸(○)で表している。対流添加剤は図示していない。
第1実施形態は、金属粒子1’および金属層2を構成する金属成分としてSn−Ag−Cuから成るはんだ材料、第1成分3aとしてジシアンジアミド(硬化剤)、第2成分3bとしてビスフェノールA型エポキシ樹脂(主剤)、対流添加剤として酢酸ブチルを用いた場合の実施形態である。
まず、図2A(a)に示すように、複数の電極5(即ち、電極b)が設けられた回路基板6の面に金属粒子分散組成物4を塗布する。次いで、電極7(即ち、電極a)が設けられた半導体チップ8を組成物4の表面に当接するように配置する。その際、半導体チップ8の複数の電極7が回路基板6の複数の電極5とそれぞれ対向するように配置する。
次いで、図2A(b)に示すように、回路基板6を加熱する。温度が上昇すると、第2成分3bの粘度が低下し、金属粒子1,1’の流動化が可能になる。また、温度上昇に伴って、対流添加剤(ブチルカルビトール)が沸騰、蒸発してガス9が発生する。かかるガス9は、外部へ抜け出すために組成物の内部にて矢印Aに示すような対流を発生させ、金属粒子1,1’を流動化させる。
流動化した金属粒子1,1’は、半導体チップ8の電極7および回路基板6の電極5の濡れ性が高いため、図2A(c)に示すように、半導体チップ8の電極7と回路基板6の電極5との間に自己集合する。
次いで、温度上昇に起因して、金属粒子1,1’を構成する金属成分が溶融すると、溶融金属成分が半導体チップ8の電極7と回路基板6の電極5との間を接続すべく成長し始める。溶融に際しては、金属粒子1の金属層2が溶融するので、内蔵されていた第1成分3a(ジシアンジアミド)が第2成分3b(ビスフェノールA型エポキシ樹脂)中へと放出される。そして、第1成分3aと第2成分3bとが接触すると、第1成分3aと第2成分3bとの硬化反応が開始されるので、熱硬化樹脂3cの形成が開始されて組成物の粘度が上昇し始める。つまり、金属粒子1,1’が流動化している間では、硬化反応が始まってないため、組成物4の粘度は加熱の初期段階では低く抑えられており、金属粒子1,1’の自己集合が阻害されないようになっている。
回路基板6の電極5と半導体チップ8の電極7との間で金属成分が充分に成長すると、図2A(d)に示すように、電極5と電極7との間を電気的に接続する接続体10が形成されることになる。そして、第1成分3aと第2成分3bとの硬化反応が完了すると、回路基板6と半導体チップ8との間で熱硬化樹脂層3cが形成され、回路基板6と半導体チップ8とが機械的に接着されることになる。
このように、かかる第1実施形態に係るフリップチップ実装方法では、金属成分を用いた「はんだ接続」と、熱硬化樹脂を用いた「アンダーフィル樹脂の形成」とを併せて行うことができる。
上述の第1実施形態では、金属粒子1,1’が半導体チップ8の電極7と回路基板6の電極5との間に自己集合した後に金属粒子1,1’が溶融する態様であった。しかしながら、金属粒子1,1’の自己集合に悪影響がないのであれば、図2B(a)〜(d)に示すように、流動化している段階で、金属粒子1,1’が溶融してもかまわない(特に図2B(c)参照)。かかる場合、金属粒子1,1’および溶融金属成分の流動化・自己集合と並行して、第1成分と第2成分との硬化反応が進行することになる。
第2実施形態
次に、図3A(a)〜(f)を参照して、上述の組成物を用いた第2実施形態に係る本発明のバンプ形成方法について説明する。図3A(a)〜(f)は、かかるバンプ形成方法の工程断面図を示している。
第2実施形態は、金属粒子21’および金属層22を構成する金属成分としてPb−Sn系合金から成るはんだ材料、第1成分23aとして鎖状脂肪族アミンのエチレンジアミン(硬化剤)、第2成分23bとしてビスフェノールF型エポキシ樹脂を主成分とする樹脂(主剤)、対流添加剤としてブチルカルビトールとイソブチルアルコールとの混合液を用いた場合の実施形態である。
まず、図3A(a)に示すように、回路基板26の電極25が形成されている面(面A)に金属粒子分散組成物24を塗布する。
次いで、図3A(b)に示すように、ポリプロピレン樹脂などから成る板状物の離型性カバー27を金属粒子分散組成物24に当接させる。
そして、図3A(c)に示すように、回路基板26を加熱する。温度が上昇すると、第2成分23b(ビスフェノールF型エポキシ樹脂)の粘度が低下し、金属粒子21,21’の流動化が可能になる。また、温度上昇に伴って、対流添加剤(ブチルカルビトールとイソブチルアルコールとの混合液)が沸騰、蒸発してガス28が発生する。かかるガス28は、外部へ抜け出すために組成物の内部にて矢印Aに示すような対流を発生させ、金属粒子21,21’を流動化させる。
流動化した金属粒子21,21’は、回路基板26の電極25の濡れ性が高いため、図3A(d)に示すように、回路基板26の電極25の表面に自己集合する。
次いで、温度上昇に起因して、金属粒子21,21’を構成する金属成分が溶融すると、溶融金属成分が回路基板26の電極25から離型性カバー27の表面へと成長し始める。溶融に際しては、金属粒子21の金属層22が溶融するので、内蔵されていた第1成分23a(エチレンジアミン)が第2成分23b(ビスフェノールF型エポキシ樹脂)中へと放出される。そして、第1成分23aと第2成分23bとが接触すると、第1成分23aと第2成分23bとの硬化反応が開始されるので、熱硬化樹脂23cの形成が開始されて組成物の粘度が上昇し始める。つまり、金属粒子21,21’が流動化している間では、硬化反応が始まってないため、組成物24の粘度が加熱の初期段階では低く抑えられており、金属粒子21,21’の自己集合が阻害されないようになっている。言い換えれば、第1成分と第2成分との硬化反応が進行する頃には、溶融金属成分が電極25の表面から既に成長していることになる。
溶融金属成分が回路基板26の電極25から離型性カバー27の表面まで充分に成長すると、図3A(e)に示すように、バンプ(はんだバンプ)29が最終的に得られることになる。そして、第1成分23aと第2成分23bとの硬化反応が完了すると、回路基板26と離型性カバー27との間で熱硬化樹脂層23cが得られることになる。
次いで、離型性カバー27を熱硬化樹脂層23cから剥離する。用いられる離型性カバー27は、熱硬化樹脂に対して接着性を持たないポリプロピレン樹脂などから成る板状物であるために、熱硬化樹脂層23cから離型性カバー27を容易に剥離することができ、図3A(f)に示すようなバンプ(はんだバンプ)29が形成された回路基板26を最終的に得ることができる。
なお、図示しないが、得られた回路基板26に半導体チップをフリップチップ接続する場合には、かかるフリップチップ接続の前に、回路基板26から熱硬化樹脂層23cを除去してもよい。
上述した第2実施形態では、金属粒子21,21’が回路基板26の電極25へと自己集合した後に金属粒子21、21’が溶融する態様であった。しかしながら、第2実施形態と同様、金属粒子21,21’の自己集合に悪影響がないのであれば、図3B(a)〜(f)に示すように、流動化している段階で、金属粒子21,21’が溶融してもかまわない(特に図3B(d)参照)。かかる場合、金属粒子21,21’および溶融金属成分の流動化・自己集合と並行して、第1成分と第2成分との硬化反応が進行することになる。
第3実施形態
図4(a)〜(g)を参照して、上述の組成物を用いた第3実施形態に係る本発明のバンプ形成方法について説明する。図4(a)〜(g)は、かかるバンプ形成方法の工程断面図を示している。
第3実施形態は、金属粒子31’および金属層32を構成する金属成分としてPb−Sn系合金から成るはんだ材料、第1成分33aとして無水フタル酸、第2成分33bとしてグリセリンを主成分とする化合物、対流添加剤としてメタホウ酸アンモニウムを用いた場合の実施形態である。
まず、図4(a)に示すように、電極25が設けられた領域を除く回路基板26の面(面A)に、シリコーンオイルなどの離型剤を塗布して離型剤層35を形成する。次いで、金属粒子分散組成物34を電極25および離型剤層35に対して塗布する。
次いで、図4(b)に示すように、シリコーン樹脂などから成る板状物の離型性カバー27を金属粒子分散組成物34に当接させる。
そして、図4(c)に示すように、回路基板26を加熱する。温度が上昇すると、第2成分33b(グリセリンを主成分とする化合物)の粘度が低下し、金属粒子31,31’の流動化が可能になる。また、温度上昇に伴って、対流添加剤(メタホウ酸アンモニウム)が分解してガス36を発生させる。かかるガス36は、外部へ抜け出すために第2成分33bの組成物の内部にて矢印Aに示すような対流を発生させ、金属粒子31,31’を流動化させる。
流動化した金属粒子31,31’は、回路基板26の電極25の濡れ性が高いため、図4(d)に示すように、回路基板26の電極25の表面に自己集合する。
次いで、温度上昇に起因して、金属粒子31,31’を構成する金属成分が溶融すると、回路基板26の電極25から離型性カバー27の表面へと溶融金属成分が成長し始める。溶融に際しては、金属粒子31の金属層32が溶融するので、内蔵されていた第1成分33a(無水フタル酸)が第2成分33b(グリセリンを主成分とする化合物)中へと放出される。そして、第1成分33aと第2成分33bとが接触すると、第1成分33aと第2成分33bとの硬化反応が開始されるので、熱硬化樹脂33cの形成が開始されて組成物の粘度が上昇し始める。つまり、金属粒子31,31’が流動化している間では、硬化反応が始まっていないため、組成物34の粘度が加熱の初期段階では低く抑えられており、金属粒子31,31’の自己集合が阻害されないようになっている。言い換えると、第1成分33aと第2成分33bとの硬化反応が進行する頃には、溶融金属成分が電極25の表面から既に成長していることになる。
回路基板26の電極25上で金属成分が充分に成長すると、図4(e)に示すようなバンプ(はんだバンプ)29が最終的に得られることになる。そして、熱硬化樹脂の硬化が完了した後に冷却に付すと、回路基板26と離型性カバー27との間で熱硬化樹脂層33cが得られることになる。
次いで、離型性カバー27を熱硬化樹脂層33cから剥離する(図4(f)参照)と共に、熱硬化樹脂層33cおよび離型剤層35を取り除くことによって、回路基板26上にバンプ29のみを残した構成の回路基板26を得ることができる(図4(g)参照)。
第4実施形態
図5(a)および(b)に、第4実施形態に係るバンプ形成方法で用いる離型性カバー41の平面図および断面図をそれぞれ示す。図5(b)は図5(a)のA−A線における断面図である。また、図5(c)には、その離型性カバー41に対応して用意される回路基板26の断面図を示す。図6は、第4実施形態に係るバンプ形成方法の主要な工程を示した断面図である。
第4実施形態は、金属粒子51’および金属層52を構成する金属成分としてSn−Zn系合金から成るはんだ材料、第1成分53aとして過酸化ベンゾイル、第2成分53bとしてグリコールと無水マレイン酸と3級アミン(硬化促進剤)から成る混合物、対流添加剤として炭酸水素ナトリウムを用いた場合の実施形態である。
図5(a)および図5(b)に示すように、離型性カバー41の面Bには、図5(c)に示す回路基板26の複数の電極25と対応する位置に銅(Cu)やスズ(Sn)等から成るランド42が形成されている。また、そのランド42を除く離型性カバー41の面Bには、エポキシ樹脂などの熱硬化樹脂に対して接着性を有しない離型剤が塗布されて離型剤層43が形成されている。
まず、図6(a)に示すように、電極25が形成された回路基板26の面(面A)に金属粒子分散組成物54を塗布する。
そして、図6(b)に示すように、ランド42および離型剤層43が形成された離型性カバー41を金属粒子分散組成物54に当接させる。その際、各々のランド42が回路基板26の電極25とそれぞれ対向するように離型性カバー41を配置する。
次いで、図6(c)に示すように、回路基板26を加熱する。温度が上昇すると、第2成分53bの粘度が低下し、金属粒子51,51’の流動化が可能になる。また、温度上昇に伴って、対流添加剤(炭酸水素ナトリウム)が分解してガス55を発生させる。かかるガス55は、外部へ抜け出すために組成物の内部にて矢印Aに示すような対流を発生させ、金属粒子51,51’を流動化させる。
流動化した金属粒子51,51’は、電極25およびランド42の濡れ性が高いために、図6(d)に示すように、電極25とランド42との間に自己集合する。
次いで、温度上昇に起因して、金属粒子51,51’を構成する金属成分が溶融すると、溶融金属成分は電極25とランド42との間を接続すべく成長し始める。金属粒子51の金属層52が溶融すると、内蔵されていた第1成分53a(過酸化ベンゾイル)が第2成分53b(グリコールと無水マレイン酸と3級アミン)中へと放出されるので、第1成分53aと第2成分53bとが接触し、熱硬化樹脂53cの形成が開始されることになる。
電極25とランド42との間で溶融金属成分が充分に成長すると、最終的には図6(e)に示すように、電極25とランド42との間を電気的に接続するバンプ本体56が得られることになる。また、第1成分53aと第2成分53bとの硬化反応が完了すると、回路基板26と離型性カバー41との間に熱硬化樹脂層53cが得られることになる。
熱硬化樹脂層53cが形成された後、離型性カバー41および離型剤層43を熱硬化樹脂53cから剥離する。この際、バンプ本体56が溶融状態を依然有していれば、ランド42を残した状態で離型性カバー41および離型剤層43を剥離することができる。その結果、図6(f)に示すように、熱硬化樹脂層53cから突き出た高さが均一の突出部57を備えたバンプ58(はんだバンプ)を得ることができる。
なお、引き続いて行われる半導体チップとのフリップチップ実装工程では、熱硬化樹脂層53cを接合間隔規制材として利用できるので、接合の信頼性に優れたフリップチップ実装が可能となる。
図5(b)に示すように、離型性カバー41に形成されたランド42の厚さと離型剤層43の厚さとが略等しい場合には、熱硬化樹脂層53cとして硬化収縮度の大きいものを選択することが好ましい。
なお、離型剤層43の厚さは、図7に示すように、ランド42の厚さよりも大きく設けてもよい。離型剤層43の厚さがランド42の厚さより大きいと、バンプ58の突出部57をより高くできる。
本実施形態では、第1成分と第2成分とから不飽和ポリエステル樹脂が形成される組成物を用いた実施形態であるが、第1実施形態のようなエポキシ樹脂が形成される組成物を用いた場合であっても同様にバンプを形成することができる。
第5実施形態
本実施形態のバンプ形成方法は、半導体ウエハの回路素子に設けられた電極上にバンプを形成すると共に、バンプ形成面を除く領域を樹脂層で保護する方法である。かかるバンプ形成法により、チップサイズパッケージを実現することが可能となる。以下、図8および図9を用いて、より詳細に説明する。
図8は、第5実施形態に係るバンプ形成方法の主要な工程を示した断面図である。また、図9は、図8(d)に示す半導体ウエハから得られる半導体パッケージを示した断面図である。
本実施形態で用いる金属粒子分散組成物は、第2実施形態で用いた金属粒子分散組成物24と同一のものである。
まず、図8(a)に示すように、電極61が形成されている半導体ウエハ62の面に金属粒子分散組成物24を塗布する。この際、金属粒子分散組成物24は図示するように電極61が形成されている領域とその周辺領域にだけ塗布する。
そして、図8(b)に示すように、ポリプロピレン樹脂などから成る板状物の離型性カバー63を金属粒子分散組成物24に当接させる。半導体ウエハ62とほぼ同じ大きさの離型性カバー63を用いることが作業上望ましいが、個々の回路素子領域ごとに離型性カバー63を分割して用いてもよい。
次いで、第2実施形態と同様に加熱操作などを行って、図8(c)に示すようなバンプ(はんだバンプ)29を電極61上に形成した後、離型性カバー63を剥離する(図8(d)参照)。
図8(d)に示すような形態が得られた後、ダイシングライン64に沿って半導体ウエハをダイシングすると、図9に示すようにチップサイズの半導体パッケージ65を得ることができる。この半導体パッケージ65が通常のフリップチップ実装方式で回路基板等に実装されると、従来よりも小型の電子回路基板が実現される。
なお、本実施形態で用いる離型性カバー63としては、第4実施形態で用いたような離型性カバー41を用いることができることを理解されよう。
第6実施形態
本実施例は、第5実施形態の変更例である。図10に、第6実施形態に係るバンプ形成方法の主要な工程の断面図を示す。図11に、図10(d)に示す半導体ウエハから得られる半導体パッケージの断面図を示す。
第5実施形態では、電極61の形成されている領域とその周辺領域にだけ金属粒子分散組成物24が塗布された態様であったが、第6実施形態では、そのような領域に限らず、図10(d)に示すように半導体ウエハの略全領域に金属粒子分散組成物24を塗布する形態である。なお、全ての電極61が金属粒子分散組成物24で覆われていれば、金属粒子分散組成物24の塗布領域に特に制限はない。
得られた半導体ウエハをダイシングする際は、図10(d)に示すようなダイシングライン64に沿ってすることが好ましい。これにより、図11に示すようなチップサイズの半導体パッケージ66を得ることができる。
以上、本発明の実施形態について説明してきたが、本発明は上述の実施形態に限定されず種々の変更が可能であることに留意されたい。
例えば、回路基板上にペースト状の金属粒子分散組成物を塗布する形態のみならず、金属粒子分散組成物が予め半硬化状態にされたシート状形態の組成物を回路基板と半導体チップとの間に挟んで使用する形態も可能である。また、硬化剤と主剤との硬化反応が比較的穏やかに進行する組合せ(硬化剤と主剤との組合せ)を選択する場合には、フリップチップ実装用またはバンプ形成用の組成物において、第1成分として硬化剤と主剤とから成る混合物を選択し、第2成分として硬化促進剤を選択することもできる。この場合、金属粒子が溶融して第1成分と第2成分とが接触した時点から硬化反応がより急速に進行することになる。
なお、上述のような本発明は、次の態様を包含している:
第1の態様: 第1成分、第2成分、金属粒子および対流添加剤を含んで成る組成物であって、
前記第2成分中には、前記金属粒子が分散すると共に前記対流添加剤が含まれており、
前記金属粒子の少なくとも一部が前記第1成分を内蔵しており、加熱に起因して前記金属粒子が溶融すると、前記第1成分と前記第2成分とが接触して熱硬化樹脂を形成し、また
前記対流添加剤は、加熱されて気体を発生することを特徴とする組成物。
第2の態様:上記第1の態様において、前記第1成分が、熱硬化樹脂の形成に用いられる硬化剤または硬化促進剤であり、前記第2成分が熱硬化樹脂の形成に用いられる主剤であることを特徴とする組成物。
第3の態様:上記第2の態様において、前記硬化剤が、脂肪族アミン、芳香族アミン、脂肪族酸無水物、脂環式酸無水物、有機過酸化物および多塩基酸から成る群から選択される少なくとも1種以上の物質であり、
前記主剤が、エポキシ樹脂、不飽和ポリエステル樹脂、アルキド樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂およびシアネート樹脂から成る群から選択される少なくとも1種以上の物質であることを特徴とする組成物。
第4の態様:上記第1〜3の態様のいずれかにおいて、前記金属粒子を構成する金属成分が、Sn−Pb系合金、Sn−Ag系合金、Sn−Ag−Cu系合金、Sn−Bi−Ag−In系合金、Sn−Bi−Zn系合金、Sn−Bi−Ag−Cu系合金、Sn−Zn系合金およびSn−Sb系合金から成る群から選択される少なくとも1種以上の合金であることを特徴とする組成物。
第5の態様:上記第1〜4の態様のいずれかにおいて、前記対流添加剤が、キシレン、イソブチルアルコール、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコール、水酸化アルミニウム、ドーソナイト、メタホウ酸アンモニウム、メタホウ酸バリウムおよび炭酸水素ナトリウムから成る群から選択される少なくとも1種以上の物質であることを特徴とする組成物。
第6の態様:上記第1〜5の態様のいずれかにおいて、前記気体によって、前記組成物の内部に対流が発生することを特徴とする組成物。
第7の態様:上記第1〜6の態様のいずれかにおいて、ペースト状またはシート状の形態を有することを特徴とする組成物。
第8の態様:上記第1〜7の態様のいずれかにおいて、前記金属粒子を構成する金属成分が、前記組成物中に0.5〜30体積%含まれることを特徴とする組成物。
第9の態様:上記第1〜8の態様のいずれかにおいて、前記金属粒子を構成する金属成分が、前記第1成分と前記第2成分との混合物の硬化反応開始温度と硬化反応ピーク温度との間にて融点を有することを特徴とする組成物。
第10の態様:上記第1〜9の態様のいずれかにおいて、前記対流添加剤が、前記第1成分と前記第2成分との混合物の硬化反応開始温度と硬化反応ピーク温度との間にて、沸点を有する又は分解してガスを生じることを特徴とする組成物。
第11の態様: 半導体チップと回路基板とを電気的に接続するフリップチップ実装方法であって、
(i)複数の電極aが形成された半導体チップ、および、複数の電極bが形成された回路基板を用意する工程、
(ii)前記回路基板の電極bが形成された面に、上記第1〜10の態様のいずれかの組成物を供給する工程、
(iii)前記電極aと前記電極bとがそれぞれ対向するように、前記半導体チップを前記組成物上に配置する工程、ならびに
(iv)前記回路基板を加熱して、金属粒子を構成する金属成分から前記電極aと前記電極bとを電気的に接続する接続体を形成すると共に、前記半導体チップと前記回路基板との間で熱硬化樹脂層を形成する工程
を含んで成るフリップチップ実装方法。
第12の態様:上記第11の態様において、前記工程(iii)では、複数の前記半導体チップを前記組成物上に配置することを特徴とするフリップチップ実装方法。
第13の態様:上記第11または12の態様において、前記工程(i)で用意される回路基板が、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであることを特徴とするフリップチップ実装方法。
第14の態様: 回路基板の複数の電極にバンプを形成する方法であって、
(i)複数の電極が形成された回路基板、および、離型性カバーを用意する工程、
(ii)前記回路基板の前記電極が形成された面Aに、上記第1〜10の態様のいずれかの組成物を供給する工程、
(iii)前記組成物上に離型性カバーを配置する工程、
(iv)前記回路基板を加熱して、金属粒子を構成する金属成分からバンプを前記電極上に形成し、前記回路基板と前記離型性カバーとの間で熱硬化樹脂層を形成する工程、ならびに
(v)前記離型性カバーを取り除く工程
を含んで成るバンプ形成方法。
第15の態様:上記第14の態様において、前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記回路基板の面Aに離型剤層を形成する工程を更に含んで成り、
前記工程(v)では、前記離型性カバーのみならず、前記熱硬化樹脂層および前記離型剤層をも取り除くことを特徴とするバンプ形成方法。
第16の態様:上記第14の態様において、前記工程(i)で用意する前記離型性カバーの面Bには、前記回路基板の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
前記工程(iii)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
前記工程(iv)では、金属粒子を構成する金属成分から前記ランドと前記電極とを接続するバンプを形成し、
前記工程(v)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除くことを特徴とするバンプ形成方法。
第17の態様:上記第14〜16の態様のいずれかにおいて、前記工程(i)で用意される前記回路基板が、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであることを特徴とするバンプ形成方法。
第18の態様:上記第14〜17の態様のいずれかにおいて、前記離型性カバーが、
ガラスから成る板状物、
セラミックから成る板状物、または
シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
であることを特徴とするバンプ形成方法。
第19の態様:上記第15の態様において、前記離型剤層は、シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から選択される少なくとも1種以上の材料から構成されることを特徴とするバンプ形成方法。
第20の態様:前記回路基板としての半導体ウエハに対して上記第14〜19の態様の方法でバンプを形成した後、その半導体ウエハを複数の個片に分割することによって得られる半導体パッケージ。
第21の態様:硬化剤、主剤、硬化促進材、金属粒子および対流添加剤を含んで成る組成物であって、
前記硬化剤と前記主剤とから成る混合物には、前記金属粒子が分散すると共に前記対流添加剤が含まれており、
前記金属粒子の少なくとも一部が前記硬化促進剤を内蔵しており、加熱に起因して前記金属粒子が溶融すると、前記混合物と硬化促進剤とが接触して、前記硬化剤と前記主剤との硬化反応がより促進され、また
前記対流添加剤は、加熱されて気体を発生することを特徴とする組成物。
本発明で用いる金属粒子分散組成物は、半導体チップなどの電子部品を回路基板上に実装する際、硬化反応を開始する前にはんだ材料などを電極間に自己集合させることができるので、対向する電極間以外の領域にはんだ材料が残存することがなく、絶縁性を向上することができる。従って、かかる金属粒子分散組成物を用いるフリップチップ実装法およびバンプ形成法は、短絡が抑えられ好ましい接続信頼性が得られる点で有用である。
関連出願の相互参照
本出願は、日本国特許出願第2005−065243号(出願日:2005年3月9日、発明の名称:「金属粒子分散樹脂組成物およびそれを用いたフリップチップ実装方法とバンプ形成方法」)に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
図1Aは、フリップチップ実装用またはバンプ形成用の組成物に含まれる金属粒子(金属層に覆われたコア領域に第1成分を内蔵した金属粒子)の断面図である。 図1Bは、フリップチップ実装用またはバンプ形成用の組成物に含まれる金属粒子(第1成分を内蔵しておらず、全てが金属成分から成る金属粒子)の断面図である。 図1Cは、第1成分と第2成分との混合物を示差走査熱量測定して得られるDSC曲線の概念図を示す。 図1Dは、金属粒子(金属層に覆われたコア領域に第1成分を内蔵した金属粒子)の製造方法を模式的に示した図である。 図2A(a)〜(d)は、第1実施形態に係る本発明のフリップチップ実装方法を示す工程断面図である。 図2B(a)〜(d)は、第1実施形態に係る本発明のフリップチップ実装方法を示す工程断面図である。 図3A(a)〜(f)は、第2実施形態に係る本発明のバンプ形成方法を示す工程断面図である。 図3B(a)〜(f)は、第2実施形態に係る本発明のバンプ形成方法を示す工程断面図である。 図4(a)〜(g)は、第3実施形態に係る本発明のバンプ形成方法を示す工程断面図である。 図5(a)および(b)は、第4実施形態に係る本発明のバンプ形成方法に用いる離型性カバーの平面図および断面図(線A−Aで切り取った断面図)であり、図5(c)は、その離型性カバーに対応して用意される回路基板の断面図である。 図6(a)〜(f)は、第4実施形態に係る本発明のバンプ形成方法を示す工程断面図である。 図7は、第4実施形態に係る本発明のバンプ形成方法に用いる離型性カバーの変更例を示した断面図である。 図8(a)〜(d)は、第5実施形態に係る本発明のバンプ形成方法を示す工程断面図である。 図9は、図8(d)に示す半導体ウエハをダイシングすることによって得られた半導体パッケージの断面図である。 図10(a)〜(d)は、第6実施形態に係る本発明のバンプ形成方法を示す工程断面図である。 図11は、図10(d)に示す半導体ウエハをダイシングすることによって得られた半導体パッケージの断面図である。
1,21,31,51 金属層に覆われたコア領域に第1成分を内蔵した金属粒子
1’,21’,31’,51’ 全てが金属材料(又ははんだ材料)から成る金属粒子
1” 溶融金属成分(金属粒子1または金属層2が溶融したもの)
21” 溶融金属成分(金属粒子21または金属層22が溶融したもの)
2,22,32,52 金属層(はんだ材料層)
20 円筒状の金属部材
3a,23a,33a,53a 第1成分
3b,23b,33b,53b 第2成分
3c,23c,33c,53c 熱硬化樹脂または熱硬化樹脂層
4,24,34,54 フリップチップ実装用またはバンプ形成用の組成物(金属粒子分散組成物)
5,25 回路基板の電極(電極b)
6,26 回路基板
7 半導体チップの電極(電極a)
8 半導体チップ
9,28,36,55 対流添加剤に起因して生じたガス
10 接続体(はんだ)
27,41,63 離型性カバー(離型性蓋材)
29,58 バンプ(はんだバンプ)
35,43 離型剤層
42 ランド
56 バンプ本体
57 バンプ頂部を成す突出部
61 半導体ウエハの電極
62 半導体ウエハ
64 ダイシングライン
65,66 半導体パッケージ

Claims (10)

  1. 半導体チップと回路基板とを電気的に接続するフリップチップ実装方法であって、
    第1成分、第2成分、金属粒子および対流添加剤を含んで成る組成物であって、前記第2成分中には、前記金属粒子が分散すると共に前記対流添加剤が含まれており、前記金属粒子の少なくとも一部が前記第1成分を内蔵しており、加熱に起因して前記金属粒子が溶融すると、前記第1成分と前記第2成分とが接触して熱硬化樹脂を形成し、また、前記対流添加剤は、加熱されて気体を発生することを特徴とする組成物を用いており、
    (i)複数の電極aが形成された半導体チップ、および、複数の電極bが形成された回路基板を用意する工程、
    (ii)前記回路基板の電極bが形成された面に、前記組成物を供給する工程、
    (iii)前記電極aと前記電極bとがそれぞれ対向するように、前記半導体チップを前記組成物上に配置する工程、ならびに
    (iv)前記回路基板を加熱して、前記金属粒子を構成する金属成分から前記電極aと前記電極bとを電気的に接続する接続体を形成すると共に、前記半導体チップと前記回路基板との間で熱硬化樹脂層を形成する工程
    を含んで成るフリップチップ実装方法。
  2. 前記工程(iv)では、前記対流添加剤を沸騰又は分解させて前記組成物中にガスを発生させ、それによって、前記ガスが前記組成物中を対流することによって前記金属粒子および/または溶融金属成分を前記電極aおよび/または前記電極bの周辺に集合させることを特徴とする、請求項1に記載のフリップチップ実装方法。
  3. 前記工程(iii)において、複数の前記半導体チップを前記組成物上に配置することを特徴とする、請求項1に記載のフリップチップ実装方法。
  4. 前記工程(i)で用意される回路基板が、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであることを特徴とする、請求項1に記載のフリップチップ実装方法。
  5. 回路基板の複数の電極にバンプを形成する方法であって、
    第1成分、第2成分、金属粒子および対流添加剤を含んで成る組成物であって、前記第2成分中には、前記金属粒子が分散すると共に前記対流添加剤が含まれており、前記金属粒子の少なくとも一部が前記第1成分を内蔵しており、加熱に起因して前記金属粒子が溶融すると、前記第1成分と前記第2成分とが接触して熱硬化樹脂を形成し、また、前記対流添加剤は、加熱されて気体を発生することを特徴とする組成物を用いており、
    (i)複数の電極が形成された回路基板、および、離型性カバーを用意する工程、
    (ii)前記回路基板の前記電極が形成された面Aに、前記組成物を供給する工程、
    (iii)前記組成物上に離型性カバーを配置する工程、
    (iv)前記回路基板を加熱して、前記金属粒子を構成する金属成分からバンプを前記電極上に形成し、前記回路基板と前記離型性カバーとの間で熱硬化樹脂層を形成する工程、ならびに
    (v)前記離型性カバーを取り除く工程
    を含んで成るバンプ形成方法。
  6. 前記工程(i)と前記工程(ii)との間にて、電極が設けられた領域を除く前記回路基板の面Aに離型剤層を形成する工程を更に含んで成り、
    前記工程(v)では、前記離型性カバーのみならず、前記熱硬化樹脂層および前記離型剤層をも取り除くことを特徴とする、請求項5に記載のバンプ形成方法。
  7. 前記工程(i)で用意する前記離型性カバーの面Bには、前記回路基板の電極に対応して複数のランドが形成されていると共に、前記ランドを除いた領域に離型剤層が形成されており、
    前記工程(iii)では、前記ランドと前記電極とがそれぞれ対向するように、前記離型性カバーを前記組成物上に配置し、
    前記工程(iv)では、前記金属粒子を構成する金属成分から前記ランドと前記電極とを接続するバンプを形成し、
    前記工程(v)では、前記バンプに前記ランドを残した状態で前記離型性カバーおよび前記離型剤層を取り除くことを特徴とする、請求項5に記載のバンプ形成方法。
  8. 前記工程(i)で用意される前記回路基板が、プリント配線板、セラミック基板、ガラス基板または半導体ウエハであることを特徴とする、請求項5に記載のバンプ形成方法。
  9. 前記工程(i)で用意される前記離型性カバーが、
    ガラスから成る板状物、
    セラミックから成る板状物、または
    シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から成る群から選択される少なくとも1種以上の材料がコーティングされた板状物
    であることを特徴とする、請求項5に記載のバンプ形成方法。
  10. 前記離型剤層は、シリコーン樹脂、フッ素樹脂、ポリプロピレン樹脂、シリコーンオイル、無機酸化物、無機窒化物および無機窒化酸化物から選択される少なくとも1種以上の材料から構成されることを特徴とする、請求項6に記載のバンプ形成方法。
JP2007507095A 2005-03-09 2006-03-06 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法 Active JP4402716B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005065243 2005-03-09
JP2005065243 2005-03-09
PCT/JP2006/304256 WO2006095677A1 (ja) 2005-03-09 2006-03-06 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法

Publications (2)

Publication Number Publication Date
JPWO2006095677A1 JPWO2006095677A1 (ja) 2008-08-14
JP4402716B2 true JP4402716B2 (ja) 2010-01-20

Family

ID=36953271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007507095A Active JP4402716B2 (ja) 2005-03-09 2006-03-06 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法

Country Status (4)

Country Link
US (2) US7910403B2 (ja)
JP (1) JP4402716B2 (ja)
CN (1) CN100511618C (ja)
WO (1) WO2006095677A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
CN101411251B (zh) * 2006-03-28 2011-03-30 松下电器产业株式会社 凸块形成方法及凸块形成装置
WO2007125789A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 接続構造体及びその製造方法
US8581108B1 (en) 2006-08-23 2013-11-12 Rockwell Collins, Inc. Method for providing near-hermetically coated integrated circuit assemblies
US8174830B2 (en) * 2008-05-06 2012-05-08 Rockwell Collins, Inc. System and method for a substrate with internal pumped liquid metal for thermal spreading and cooling
US8617913B2 (en) * 2006-08-23 2013-12-31 Rockwell Collins, Inc. Alkali silicate glass based coating and method for applying
US7915527B1 (en) 2006-08-23 2011-03-29 Rockwell Collins, Inc. Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings
US8637980B1 (en) 2007-12-18 2014-01-28 Rockwell Collins, Inc. Adhesive applications using alkali silicate glass for electronics
US8076185B1 (en) 2006-08-23 2011-12-13 Rockwell Collins, Inc. Integrated circuit protection and ruggedization coatings and methods
US8084855B2 (en) * 2006-08-23 2011-12-27 Rockwell Collins, Inc. Integrated circuit tampering protection and reverse engineering prevention coatings and methods
US8166645B2 (en) * 2006-08-23 2012-05-01 Rockwell Collins, Inc. Method for providing near-hermetically coated, thermally protected integrated circuit assemblies
JPWO2008023452A1 (ja) * 2006-08-25 2010-01-07 住友ベークライト株式会社 接着テープ、接合体および半導体パッケージ
CN101573784B (zh) * 2006-12-18 2013-01-09 松下电器产业株式会社 电极结构体及凸点形成方法
KR100842921B1 (ko) * 2007-06-18 2008-07-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
US8363189B2 (en) * 2007-12-18 2013-01-29 Rockwell Collins, Inc. Alkali silicate glass for displays
US8205337B2 (en) 2008-09-12 2012-06-26 Rockwell Collins, Inc. Fabrication process for a flexible, thin thermal spreader
US8650886B2 (en) 2008-09-12 2014-02-18 Rockwell Collins, Inc. Thermal spreader assembly with flexible liquid cooling loop having rigid tubing sections and flexible tubing sections
US8616266B2 (en) 2008-09-12 2013-12-31 Rockwell Collins, Inc. Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid
US8119040B2 (en) 2008-09-29 2012-02-21 Rockwell Collins, Inc. Glass thick film embedded passive material
JP4900396B2 (ja) * 2009-01-27 2012-03-21 パナソニック電工株式会社 導電性シート材料及び電気的接続構造
US20110132537A1 (en) * 2009-12-03 2011-06-09 3M Innovative Properties Company Composition, tape, and use thereof
JP5381774B2 (ja) * 2010-02-10 2014-01-08 住友ベークライト株式会社 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US20110309481A1 (en) * 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
US9056438B2 (en) 2012-05-02 2015-06-16 3M Innovative Properties Company Curable composition, articles comprising the curable composition, and method of making the same
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 pcb 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
US9435915B1 (en) 2012-09-28 2016-09-06 Rockwell Collins, Inc. Antiglare treatment for glass
JP6151724B2 (ja) * 2013-01-30 2017-06-21 京セラ株式会社 実装構造体の製造方法
DE102013107693B4 (de) * 2013-07-18 2021-05-06 Pictiva Displays International Limited Verfahren zum Ausbilden einer Leiterbahnstruktur auf einer Elektrodenfläche eines elektronischen Bauelementes
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
TWI696300B (zh) * 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
US20190373716A1 (en) * 2017-02-13 2019-12-05 Tatsuta Electric Wire & Cable Co., Ltd. Printed Wiring Board
EP4075485A4 (en) * 2019-12-13 2024-04-10 Connectec America Inc METHOD FOR MANUFACTURING ELECTRONIC COMPONENTS

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH0236289A (ja) 1988-07-27 1990-02-06 Hitachi Chem Co Ltd 一液型接着剤
JPH02251145A (ja) 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
JPH0927516A (ja) 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
US6402013B2 (en) 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
JP3423930B2 (ja) 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001329048A (ja) 2000-03-15 2001-11-27 Harima Chem Inc 封止充填剤用液状エポキシ樹脂組成物
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP3769688B2 (ja) * 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices

Also Published As

Publication number Publication date
CN101138078A (zh) 2008-03-05
WO2006095677A1 (ja) 2006-09-14
CN100511618C (zh) 2009-07-08
US20080142966A1 (en) 2008-06-19
JPWO2006095677A1 (ja) 2008-08-14
US7910403B2 (en) 2011-03-22
US20110133137A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP4402716B2 (ja) 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
JP4402718B2 (ja) フリップチップ実装方法
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
US7323360B2 (en) Electronic assemblies with filled no-flow underfill
US7638883B2 (en) Flip chip mounting method and bump forming method
TWI243082B (en) Electronic device
JP5753544B2 (ja) 基板上にはんだバンプを形成するためのマスクを用いない直接ims(射出成形はんだ)
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
US20090115071A1 (en) Flip chip mounting method and method for connecting substrates
JP4720438B2 (ja) フリップチップ接続方法
WO2007096946A1 (ja) 実装体及びその製造方法
JP2009152253A (ja) 半導体装置およびその製造方法
JP6586952B2 (ja) 半導体装置およびその製造方法
US7750484B2 (en) Semiconductor device with flip-chip connection that uses gallium or indium as bonding material
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
JP4702271B2 (ja) 導電性バンプの形成方法
KR100834804B1 (ko) 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
JP2007150355A (ja) バンプ付き基板の製造方法
TW557555B (en) Flip chip package having underfill materials with different Young's module
TW457655B (en) Method of packaging an integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090828

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091029

R150 Certificate of patent or registration of utility model

Ref document number: 4402716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4