CN101411251B - 凸块形成方法及凸块形成装置 - Google Patents

凸块形成方法及凸块形成装置 Download PDF

Info

Publication number
CN101411251B
CN101411251B CN2007800108067A CN200780010806A CN101411251B CN 101411251 B CN101411251 B CN 101411251B CN 2007800108067 A CN2007800108067 A CN 2007800108067A CN 200780010806 A CN200780010806 A CN 200780010806A CN 101411251 B CN101411251 B CN 101411251B
Authority
CN
China
Prior art keywords
substrate
electrode
fluid
wall
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800108067A
Other languages
English (en)
Other versions
CN101411251A (zh
Inventor
辛岛靖治
谷口泰士
中谷诚一
保手浜健一
北江孝史
泽田享
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101411251A publication Critical patent/CN101411251A/zh
Application granted granted Critical
Publication of CN101411251B publication Critical patent/CN101411251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas

Abstract

本发明公开了一种凸块形成方法及凸块形成装置。该凸块形成方法是在布线衬底(31)的电极(32)上形成凸块(19)的方法，包括工序(a)、工序(b)及工序(c)。在工序(a)中，将含有导电性粒子(16)和气泡产生剂的流体(14)供到布线衬底(31)的包含电极(32)的第一区域(17)上；在工序(b)中，对在电极(32)附近设置了使流体(14)形成弯液面(55)的壁面(45)的衬底(40)进行配置，使该衬底(40)与布线衬底(31)相向；在工序(c)中，加热流体(14)，使该流体(14)中所含有的气泡产生剂产生气泡(30)。

Description

凸块形成方法及凸块形成装置 
技术领域
本发明关于一种在布线衬底的电极上形成凸块的方法。本发明还涉及一种凸块形成装置。 
背景技术
近年来，随着电子设备中所使用的半导体集成电路(LSI)的高密度、高集成化，LSI芯片的电极端子的多销(pin)、窄间距化得以快速发展。在将这些LSI芯片向布线衬底组装时，为了减少布线延迟，而广泛使用了倒装片组装(flip chip mounting)。并且，在该倒装片组装中，一般的做法是在LSI芯片的电极端子上形成焊锡凸块，通过该焊锡凸块，而与形成在布线衬底上的电极同时接合。 
以往，作为凸块的形成技术，开发出电镀法(plating method)及丝网印刷法(screen printing method)等。电镀法虽然适用于窄间距，不过由于工序复杂而存在生产率低的问题，还有丝网印刷法虽然具有较高的生产率，但由于使用掩模而并不适合窄间距化。 
在这其中，最近开发出了几种在LSI芯片和布线衬底的电极上选择性地形成焊锡凸块的技术。这些技术不仅适用于微细凸块的形成，而且还因为能够同时形成凸块而具有生产率高的优点，作为能够应用于将新一代LSI组装到布线衬底上的技术而受到注目。 
其中之一是一种被称作焊膏法(solder paste method)的技术(例如，参照专利文献1)。该技术是将由焊锡粉和助焊剂的混合物制得的焊膏全面涂在表面形成有电极的衬底上，通过加热衬底，使焊锡粉熔化，从而在可湿性(wettability)高的电极上有选择地形成焊锡凸块。 
还有，被称作超级焊锡法(super solder method)的技术(例如，参 照专利文献2)指的是将以有机酸铅盐和金属锡作为主要成份的膏状组成物(化学反应析出型焊锡)全面涂在形成有电极的衬底上，通过加热衬底，而产生Pb(铅)和Sn(锡)的置换反应，从而有选择地在衬底的电极上析出Pb/Sn的合金。 
还有，被称作超级涂层法(super juffit method)的技术(例如，参照专利文献3)指的是将表面形成有电极的衬底浸泡于药剂中，当仅在电极表面形成粘性膜后，使焊锡粉与该粘性膜接触而使焊锡粉附着在电极上，其后通过加热衬底，从而使已熔化的焊锡有选择地形成在电极上。 
专利文献1：日本专利公开2000-94179号公报 
专利文献2：日本专利公开平1-157796号公报 
专利文献3：日本专利公开平7-74459号公报 
(发明所要解决的课题) 
所述焊膏法最初是作为一种在形成于衬底的电极上有选择地预涂层(pre-coating)焊锡的技术而开发的，当应用于倒装片组装所必需的凸块形成时，存在下述课题。 
焊膏法都是通过涂敷来将膏状组成物供到衬底上的，所以存在局部厚度和浓度的偏差，由此每个电极的焊锡析出量不同，因而难于获得均匀的凸块。还有，这些方法由于是利用涂敷来将膏状组成物供到在表面形成有电极的凹凸不平的布线衬底上，所以还存在难于向成为凸部的电极上稳定供给足够量焊锡的问题。 
还有，在超级焊锡法中所使用的化学反应析出型焊锡的材料由于利用特定的化学反应，所以焊锡组成的选择自由度低，从而在适应无铅(Pb-free)化发展上也存在课题。 
另一方面，超级涂层法具有下述优点，即：由于焊锡粉均匀附着在电极上，因而能够获得均一的焊锡凸块，还有因为焊锡组成的选择自由度高，所以还容易适应无铅化发展。然而，在超级涂层法中，必须具备在电极表面有选择地形成粘性膜的工序，而在该工序中有必要利用化学反应进行特殊的药剂处理，所以工序变得复杂，同时导致成本提高，从而在应用于量产加工时存在课题。
因此，就凸块形成技术而言，不仅在像电镀法和丝网印刷法那样普及的技术中，即使在新开发的技术中也存在问题。本案发明人认为不受限于既有的凸块形成技术而对一种新凸块形成方法进行开发的结果最终将会获得具有高潜力的技术，因而进行了反复的研究开发。发明内容 
发明内容
本发明是鉴于所述问题的发明，其主要目的在于：提供一种生产率高的凸块形成方法及凸块形成装置。(解决课题的方法) 
本发明的凸块形成方法是一种在布线衬底的电极上形成凸块的方法，其特征在于：该凸块形成方法包括工序a、工序b、工序c以及工序d，工序a为将含有导电性粒子及气泡产生剂的流体供到布线衬底的包含电极的第一区域上，工序b为对在电极附近形成有壁面的衬底进行配置，使该衬底与布线衬底相向，工序c为加热流体，使该流体中含有的气泡产生剂产生气泡，工序d为加热流体，使流体中含有的导电性粒子熔化；在工序b中，供到所述第一区域上的所述流体与所述壁面接触而形成弯液面；在工序c中，流体由于气泡产生剂所产生的气泡而在电极上自行聚合(self-assembly)；在工序d中，已在电极上自行聚合的流体中所含有的导电性粒子熔化，从而在电极上形成凸块。 
在一个理想的实施方式中，在所述工序c中，已自行聚合在电极上的流体与壁面接触而形成弯液面(meniscus)。 
在一个理想的实施方式中，在所述工序a中，接受流体供给的第一区域是布线衬底的一部分区域。 
在一个理想的实施方式中，在所述衬底的与布线衬底相向的面上形成有突起部，壁面存在于突起部的侧面的至少一部分上。 
在一个理想的实施方式中，在所述衬底的与布线衬底相向的面上形成有凹部，壁面是凹部的内壁。 
在一个理想的实施方式中，所述凹部具有与内壁邻接的底面，在所述工序b中，流体与壁面和底面都接触。 
在一个理想的实施方式中，所述衬底由包括壁面的壁面构成部件、和与壁面构成部件的壁面近似垂直延伸的顶板部件构成。 
在一个理想的实施方式中，所述顶板部件能够沿着壁面构成部件的所述壁面进行滑动，在所述工序b及工序c的至少一个工序中，包括使顶板部件与布线衬底之间的间隙产生变化的工序。 
在一个理想的实施方式中，所述壁面在衬底上形成为柱状，在所述工序b中，衬底与布线衬底相向而设，使得形成为柱状的壁面位于电极之上。 
在一个理想的实施方式中，形成为所述柱状的壁面的宽度小于电极的宽度。 
在一个理想的实施方式中，多个所述电极在布线衬底上排列成为阵列状，多个形成为柱状的壁面在衬底上形成为阵列状，在所述工序b中，衬底与布线衬底相向而设，使得形成为阵列状的壁面位于各个电极之上。 
在一个理想的实施方式中，在所述工序d之后，还包括除去衬底的工序e、和使形成在电极上的所述凸块再熔化的工序f。 
在一个理想的实施方式中，多个所述电极配置在布线衬底上，壁面在衬底上形成为柱状，在所述工序b中，衬底与布线衬底相向而设，使得壁面位于相邻电极之间。 
在一个理想的实施方式中，多个所述电极在布线衬底上排列成为阵列状，壁面在衬底上形成为网格状，在所述工序b中，衬底与布线衬底相向而设，使得壁面将各个电极的周边包围起来。 
在一个理想的实施方式中，多个所述电极在布线衬底上排列成为阵列状，壁面由在衬底表面形成为十字形的凹部的内壁构成，在所述工序b中，衬底与布线衬底相向而设，使得形成为十字形的凹部的角部位于配置在阵列角部的电极附近。 
在一个理想的实施方式中，所述衬底是透光性衬底。透光性衬底优选玻璃衬底。 
在一个理想的实施方式中，所述衬底是对导电性粒子的可湿性差的衬底。
在一个理想的实施方式中，所述流体中含有的气泡产生剂由在所述工序c中加热流体时沸腾的材料、或由于热分解而产生气体的材料构成。 
在一个理想的实施方式中，在所述工序c中，气泡产生剂产生的气泡从在衬底与布线衬底之间形成的间隙的周边部排向外部。 
在一个理想的实施方式中，在所述工序d之后，还包括除去衬底的工序。 
本发明的凸块形成装置是一种用所述凸块形成方法在布线衬底的电极上形成凸块的装置，其特征在于：该凸块形成装置具有用来放置布线衬底的载物台、用来对具有壁面的衬底进行保持的保持部、以及加热载物台或保持部的加热器；将含有导电性粒子及气泡产生剂的流体供到放置于载物台上的布线衬底的包含电极的第一区域上；由保持部保持的衬底与布线衬底相向而设，使得壁面位于电极附近，供到所述第一区域上的所述流体与所述壁面接触而形成弯液面；用加热器加热流体，从该流体中所含有的气泡产生剂中产生气泡，流体由于该气泡而在电极上自行聚合；用加热器加热流体，使已在电极上自行聚合的流体中所含有的导电性粒子熔化，从而在电极上形成凸块。 (发明的效果) 
因为根据本发明的凸块形成方法，将含有导电性粒子和气泡产生剂的流体供到布线衬底中的包含电极的第一区域上，然后对在电极附近设置有用以使流体形成弯液面的壁面的衬底进行配置，使该衬底与布线衬底相向，其后加热流体，使气泡产生剂产生气泡，所以能够在第一区域内有选择地形成凸块。特别是通过加热流体使气泡产生剂产生气泡，从而能够使导电性粒子在电极上自行聚合。其结果是能够提供一种生产率高的凸块形成方法。 附图说明 
附图说明
图1(a)～图1(d)是对利用了树脂自行聚合的凸块形成方法的基本工序进行表示的工序剖面图。 
图2(a)～图2(d)是对利用了树脂自行聚合的凸块形成方法的基本工序进行表示的工序剖面图。 
图3(a)、图3(b)是说明树脂自行聚合原理(mechanism)的附图。 
图4是对在布线衬底的一部分区域形成凸块的情况进行说明的顶视图(top view)。 
图5是对在一部分区域实现凸块形成的示例的布线图案加以说明的显微镜照片。 
图6是对在一部分区域实现凸块形成的示例的布线图案加以说明的显微镜照片。 
图7是对观察到树脂移动的示例进行说明的显微镜照片。 
图8是对观察到树脂移动的示例进行说明的显微镜照片。 
图9是对观察到树脂移动的示例进行说明的显微镜照片。 
图10是用来说明凸块形成时树脂移动状态的附图。 
图11(a)及图11(b)是分别表示本发明的实施方式所涉及的凸块形成方法的工序顶视图及工序剖面图。 
图12(a)～图12(c)是表示本发明的实施方式所涉及的凸块形成方法的工序剖面图。 
图13(a)～图13(d)是表示本发明的实施方式所涉及的凸块形成方法的工序剖面图。 
图14是表示凸块形成试验结果的显微镜照片。 
图15是表示凸块形成试验结果的显微镜照片。 
图16是表示本发明的实施方式所涉及的凸块形成方法的一工序剖面图。 
图17是表示本发明的实施方式所涉及的凸块形成方法的一工序剖面图。 
图18(a)～图18(c)是表示本发明的实施方式所涉及的凸块形成方法的工序剖面图。 
图19(a)是表示本发明的实施方式所涉及的凸块形成方法的工序剖面图，图19(b)是它的平面图。 
图20(a)是表示本发明的实施方式所涉及的凸块形成方法的工序剖面图，图20(b)是它的平面图。
图21是表示本发明的实施方式所涉及的凸块形成方法的工序平面图。 
图22是表示电极进行外围(peripheral)配置的平面图。 
图23是表示电极进行区域阵列(area array)配置的平面图。 
图24是表示本发明的实施方式所涉及的凸块形成装置构成的剖面图。 
图25是对本发明的实施方式所涉及的导电性粒子的材料进行表示的图表。 
图26是对本发明的实施方式所涉及的气泡产生剂的材料进行表示的图表。 
图27是对本发明的实施方式所涉及的气泡产生剂的材料进行表示的图表。 
(符号说明) 
14     流体 
      16     导电性粒子 
      17     区域 
      19     凸块 
      30     气泡 
      31     布线衬底 
      32     电极 
      32e    布线 
      40     衬底 
      41     顶板面(ceiling plane) 
      42     突起部 
      43     凹部 
      45     壁面 
      47     底面 
      49     顶板部件(ceiling member) 
      55     弯液面(meniscus) 
      60     凸块形成装置
      61     载物台 
      63     加热器 
具体实施方式
本案申请人关于在布线衬底和半导体芯片等的电极上使导电性粒子(例如，焊锡粉)自行聚合而形成凸块的方法、或者在布线衬底和半导体芯片的电极间使导电性粒子自行聚合而在电极间形成连接体来进行倒装片组装的方法进行多方研究讨论，从而提出了一种从未有的崭新的凸块形成方法和倒装片组装方法(日本专利申请2004-257206号、日本专利申请2004-365684号、日本专利申请2005-094232号)。另外，作为参考，在本发明的说明书中引用了这些专利申请。 
图1(a)～图1(d)、以及图2(a)～图2(d)是表示本案申请人在所述专利申请说明书中所公开的凸块形成方法的基本工序的附图。 
首先，如图1(a)所示，将含有焊锡粉16和气泡产生剂(无图示)的树脂14供到具有多个电极32的布线衬底31上。然后，如图1(b)所示，在树脂14的表面配置平板40。 
在该状态下，当加热树脂14时，如图1(c)所示树脂14中所含有的气泡产生剂产生了气泡30。并且，如图1(d)所示，树脂14由于所产生的气泡30的增大而被该气泡30向外侧推出。 
被推出的树脂14如图2(a)所示在与布线衬底31的电极32间的界面、以及与平板40间的界面之间自行聚合为柱状。然后，当进一步加热树脂14时，则如图2(b)所示，树脂14中含有的焊锡粉16熔化，从而已在电极32上自行聚合的树脂14中所含有的焊锡粉16彼此熔化结合。 
电极32相对于已熔化结合的焊锡粉16来说具有高可湿性，所以如图2(c)所示，在电极32上形成了由已熔化的焊锡粉构成的凸块19。最后，如图2(d)所示，通过除去树脂14和平板40，从而能获得在电极32上形成了凸块19的布线衬底31。 
这一方法的特征在于：通过对向布线衬底31与平板40之间的 间隙所供给的树脂14进行加热，从而使气泡产生剂产生气泡30，并由于气泡30增大而将树脂14向气泡外侧推出，使得树脂14在布线衬底31的电极32和平板40之间自行聚合。 
可以认为树脂14在电极32上自行聚合的现象是由于图3(a)、图3(b)所示原理而引起的。 
图3(a)是对树脂14由于增大的气泡(无图示)而被挤压到布线衬底31的电极32上的状态进行表示的附图。与电极32接触的树脂14由于该界面的界面张力(所谓起因于树脂湿扩展(wet-spreading)的力)Fs比树脂粘度η产生的应力Fη大，因而在电极32的整个面上扩展开，最终在电极32和平板40之间形成了以电极32的端部为边界的柱状树脂。 
此外，如图3(b)所示，虽然由于气泡30的增大(或移动)而产生的应力Fb施加在自行聚合而形成于电极32上的柱状树脂14上，不过由于树脂14的粘度η所产生的应力Fη的作用，因而能够维持该树脂14的形状，并且一旦自行聚合了的树脂14将不会消失。 
在此，自行聚合了的树脂14能否维持一定的形状除了取决于所述界面张力Fs以外，还取决于电极32的面积S及电极32与平板40之间的间隙距离L、以及树脂14的粘度η。当将使树脂14维持一定形状的目标值设定为T时，可以认为从定性理论来说下面的关系式成立。 
T＝K·(S/L)·η·Fs     (K是常数) 
如所述说明所示，该方法是一种利用树脂14的界面张力所引起的自行聚合而使树脂14自对准地形成在电极32上的方法，由于在布线衬底31表面所设置的电极32形成为凸状，因而由施加的界面张力所引起的自行聚合可以说利用了一种在形成于布线衬底31和平板40之间的间隙(gap)中间隙较窄的电极32上所产生的现象。 
当利用本案申请人提出的上述方法时，能够使分散在树脂中的焊锡粉高效地在电极上自行聚合，还能实现均一性佳且生产率高的凸块形成。还有，因为能够使分散在树脂中的焊锡粉无差别地自行聚合在接受了树脂供给的布线衬底的多个电极上，所以所述方法对 于在接受树脂供给的布线衬底的所有电极上同时形成凸块时特别有用。 
本案申请人在进一步深入探讨所述方法时，观察到当在布线衬底的一部分区域形成凸块时存在的一个现象。下面，关于该现象来进行说明。 
按照布线衬底的构造，还有时只要在布线衬底中的一部分电极上形成凸块即可。例如，图4所示的布线衬底31是一个在布线的顶端部分即电极32上形成凸块的示例。 
当为图4所示的布线衬底时，在包含电极32的区域117上涂敷含有焊锡粉和气泡产生剂(无图示)的树脂14。当加热该所涂敷的树脂14时，在区域117内的电极32上自行聚合地形成了凸块。不过，此时如图4所示发现了下述现象，即：树脂14及焊锡粉移动到区域117以外的区域119，从而使焊锡不仅在电极32上，而且还湿扩展到布线32e的范围，并且在该布线32e上形成了焊锡粉的聚合。还有，也发现了由于微小的平衡差而致使焊锡粉偏移聚合的示例。此外，图4中的尺寸a约为1mm，尺寸b约为1.25mm。 
进而，关于在图5所示的布线图案中央的12个电极(焊接区(land))上形成凸块的情况进行说明。此外，图6是像图5那样具有中央部分的另一布线图案示例。 
此时，本案发明人观察到下述现象。首先，在图7所示的示例中，焊锡凸块越过焊接区部位而延伸扩展开。进而，如图8及图9所示，还发现了焊锡粉在与焊接区部位无关的位置聚合起来的示例。可以认为焊锡粉在与焊接区无关的位置上聚合起来的原因很可能是由于如图10所示树脂14沿着平板40移动到其它部分(参照树脂14a、14b、箭头50)，从而使焊锡粉16移动到没有预计形成凸块的电极上而造成的。还有，有时也观察到树脂沿着布线之间流到远处而出现焊锡粉移动的现象。 
虽然每次都能通过试验等来找出可使树脂14的移动停留在规定区域内的凸块形成条件并严格控制这一条件，或者还能对规定区域以外的部分进行掩蔽(masking)，不过上述两种做法都有损于本凸块 形成方法的简便性。 
于是，本案发明人对于不仅将含有焊锡粉16和气泡产生剂的树脂(流体)14供到布线衬底的整个面时的情况，还对将上述流体14供到布线衬底的一部分区域时也能较容易地形成焊锡凸块的方法进行了用心钻研，从而完成了本发明。 
下面，一边参照附图，一边对本发明的实施方式进行说明。在下面的附图中，为了简化说明，用同一参照符号来表示实质上具有同一功能的构成要素。本发明并没有被下记实施方式所限定。 
图11(a)及图11(b)是用来说明本发明的实施方式所涉及的凸块形成方法的工序附图。在此，图11(a)是上面透视图，图11(b)是侧面剖面图。此外，在图11(a)所示的示例中，为了便于理解，而使用了具有与所述图4相同的电极32图案的布线衬底。 
本实施方式的凸块形成方法是在布线衬底31的电极32上形成凸块的方法。 
首先，将含有导电性粒子和气泡产生剂的流体14供到布线衬底31的包含电极32的第一区域17上。本实施方式的流体14是树脂。此外，在下文中对导电性粒子16、气泡产生剂的具体示例进行了说明。 
然后，如图11(a)及图11(b)所示，对具有壁面45的衬底40进行配置，使该衬底40与布线衬底31相向。为了能够形成流体14的弯液面55，而使壁面45位于电极32附近。 
在本实施方式的构成中，在衬底(板状部件)40的、与布线衬底31相向的面41上形成有突起部42，用来形成流体14的弯液面55的壁面45存在于该突起部42的侧面的至少一部分上。 
在此，所谓“弯液面”是在靠近壁面的位置由于表面张力(或界面张力)而使液体表面产生弯曲的现象，在本实施方式中指的是：流体14与壁面45(在本示例中，指的是突起部42的侧面的至少一部分)接触，由于流体14的表面张力(或界面张力)而使流体14的表面产生了弯曲的状态。 
此外，虽然在附图所示的示例中，是在流体14与壁面45、和与 壁面45邻接的面41(顶板面)的一部分都接触的情况下形成了流体14的弯液面，不过即使在流体14不与顶板面41接触时也能形成弯液面，并且即使流体14所接触的不是突起部42的整个侧面而仅接触该侧面的一部分时也能形成弯液面。 
从图11(b)可以看出流体14由于与壁面45之间的界面张力而被吸引到壁面45一侧，并且利用这个力能够将流体14保持在规定区域内(第一区域17)。 
第一区域17大多为布线衬底31的一部分范围内的区域，不过也可以是布线衬底31的全部(或者几乎全部)区域。此外，第一区域17典型的是与形成有凸块的区域相同或比其大一圈的区域。因为第一区域17典型的是与形成有凸块的区域相对应并接受流体14供给的区域，所以第一区域17并没有受到面积和形状等的制约，而是由布线图案和电极(焊接区)配置情况所决定的。 
当以图11所示的区域17为例进行说明时，第一区域17是与尺寸a×尺寸b对应的范围。具体来说，第一区域17的面积是例如1mm×1.25mm或与其大致相等。在附图所示的构成图中，突起部42所在的区域可以包括在第一区域17中，或者也可以根据情况使突起部42所在的区域不包含于第一区域17中。 
每次都能够按照凸块形成条件，具体设定衬底40的尺寸及形状、以及突起部42的尺寸·高度·形状。此外，在本实施方式的一个示例中，衬底40是1cm×1cm的正方形，突起部42是0.65mm×0.9mm的矩形。并没有特别对突起部42的高度加以限定，只要该高度是能形成理想弯液面55的高度即可。此外，所述数值等终归仅为一个示例，而并没有被上述尺寸和形状所局限。 
在图11(a)及图11(b)所示的状态下，当加热流体14时，从流体14所含有的气泡产生剂中产生气泡。并且，导电性粒子16由于该气泡产生剂所产生的气泡而在电极32上自行聚合。 
因为根据本实施方式的凸块形成方法，将含有导电性粒子16和气泡产生剂的流体14供到布线衬底31的包含电极32的第一区域17上，然后对在电极32附近设置有用以使流体14形成弯液面55 的壁面45的衬底40进行配置，使该衬底40与布线衬底31相向，其后加热流体14，使气泡产生剂产生气泡，所以能够在第一区域17内有选择地形成凸块。特别是通过加热流体14使气泡产生剂产生气泡，从而能够使导电性粒子16在电极32上自行聚合，因此能够实现一种生产率高的凸块形成方法。 
下面，一边参照图12(a)～图12(c)以及图13(a)～图13(d)，一边进一步对本实施方式的凸块形成方法进行说明。图12(a)～图12(c)及图13(a)～图13(d)是用来说明本实施方式所涉及的凸块形成方法的工序剖面图。 
首先，如图12(a)所示，将含有导电性粒子16和气泡产生剂(无图示)的流体14供到布线衬底31中含有电极32的第一区域17上。布线衬底31能够使用树脂制的布线衬底(例如，FR-4衬底)、陶瓷衬底等。还有，并没有局限于刚性衬底，还能够使用柔性衬底。 
然后，如图12(b)所示，对具有用以形成流体14的弯液面的壁面45的衬底40进行配置，使该衬底40与布线衬底31相向。通过在欲形成凸块的电极附近(在能够形成弯液面的距离内)设置壁面45，从而能够利用壁面45的界面张力，使流体14的弯液面形成，并且还能利用壁面45的界面张力，使流体14保持在电极32上。也就是，在图12(b)所示的状态下，因为电极32配置在壁面45的周围，所以使得由于壁面45的界面张力而在壁面45周围聚集起来的流体14位于电极32上，并且该流体14被保持在该电极32上。 
在本实施方式中，将构成壁面45的突起部42设置在布线衬底31上。可以使突起部42的底面47与布线衬底31的上表面接触，也可以成为使流体14夹持在突起部42的底面47与布线衬底31的上表面之间的状态。 
当对具有壁面45的衬底40进行配置时，因为用衬底40的突起部42按压流体14，所以流体14与壁面45接触的同时，还将壁面45的外侧包围起来。此外，还可以在布线衬底31上配置具有壁面45的衬底40后再进行流体14的供给，在这种情况下所进行的流体供给只要是能够使流体14位于壁面45的周围即可。
本实施方式中的衬底(板状部件)40是例如玻璃衬底。还有，并不仅局限于玻璃衬底，也可以使用陶瓷衬底、半导体衬底(硅衬底等)。当作为衬底40使用了透光性衬底(玻璃衬底、陶瓷衬底)时，具有容易对工序进展状况及凸块形成进行确认的优点。当使用硅衬底时，能够利用红外线进行穿透观测(transmission observation)。 
还有，与例如玻璃衬底相比，当使用了陶瓷衬底时，能够使热传导性得到改善。还有，作为衬底40，理想的是使用平坦性佳且易加工的衬底(例如，半导体衬底、陶瓷衬底、玻璃衬底)。当然，如果衬底40成本低廉的话，则也相应增加了制造加工上的成本优势。 
理想的是使用相对于导电性粒子16而言可湿性差的衬底来作为衬底40，作为这种衬底，并不仅局限于玻璃衬底、陶瓷衬底、半导体衬底，除此以外还能使用铬衬底那样的金属衬底。此外，即便衬底本体自身相对于导电性粒子16来说具有良好的可湿性(例如，铜衬底或铝衬底那样的金属衬底)，也能够通过对该衬底表面进行涂层，来对该衬底相对于导电性粒子16的可湿性进行调整。 
然后，当在图12(b)所示的状态下加热流体14时，如图12(c)所示流体14中所含有的气泡产生剂产生了气泡30。在本实施方式中，在利用衬底40的壁面45的界面张力将流体14保持在第一区域17的状态下，对流体14进行加热。在附图所示的示例中，流体14是在该流体14位于电极32上的状态下被加热的。在本实施方式中，通过使突起部42的底面47位于布线衬底31上，从而能够对衬底40进行固定，并能够使电极32与衬底40的顶板面41之间的距离保持一定。此外，电极32与顶板面41之间的规定间隙大于导电性粒子16的粒径。 
根据本实施方式，如图12(b)及图12(c)所示，因为在衬底40上形成有壁面45，所以利用与壁面45之间的界面张力而能够使供向第一区域17的流体14停留在第一区域17中。也就是，因为流体14被保持在第一区域17中，所以流体14并没有大范围越过第一区域17而扩散开，其结果是发现了一种能够容易实现局部凸块形成的有效加工。
下面，还参照图13(a)到图13(d)，来继续对气泡30产生后的过程进行说明。 
如图13(a)所示，流体14由于所产生的气泡30的增大，而被该气泡30向外推出。此外，流体14中的气泡产生剂所产生的气泡30从衬底40和布线衬底31之间所形成的间隙的周边部排向外部。 
被推出的流体14如图13(b)所示在与布线衬底31的电极32之间的界面处聚合起来。在附图所示的示例中，流体14在衬底40与电极32之间的界面聚合成柱状。此外，流体14的聚合状态能够随着气泡30的增大而变化，流体14可以在电极32与顶板面41之间的界面聚合为柱状，也可以在电极32与壁面45之间的界面聚合为柱状。 
随着该流体14的自行聚合，流体14中的导电性粒子16在电极32上聚合起来。并且，当进一步加热流体14时，如图13(c)所示，流体14中所含有的导电性粒子16熔化，其结果是完成了导电性粒子16的自行聚合。也就是，在电极32上形成了由已熔化的导电性粒子构成的凸块19。 
此外，还能根据条件来进行凸块形成加工，以使凸块19的高度达到衬底40的顶板面41。还有，此时在凸块形成后，通过使衬底40沿上下方向进行适量移动，从而能够抑制所形成的凸块19的高度偏差。由此，在凸块形成后进行的、例如倒装片组装的金属接合中，能够提高平行度，从而能够提高连接的可靠性。 
最后，如图13(d)所示，一旦除去衬底40，就可以获得在电极32上形成了凸块19的布线衬底31。也可以在去除衬底40的同时一并去除流体14。 
此外，在拆下衬底40后，即使留下流体(树脂)14也无妨，不过因为在凸块形成后微小的导电性粒子(焊锡粉)有时作为残渣残留在流体14上，所以当考虑到可靠性时，理想的还是如图13(d)所示采用与残渣一起除去流体14的做法。 
如上所述，根据本实施方式的凸块形成方法，使形成流体14的弯液面55的壁面45位于电极32附近，从而利用该壁面45的界面 张力能够使流体14停留在第一区域17上。因此，当加热流体14使气泡产生剂产生了气泡30时，能够抑制流体14越过第一区域17向其以外的区域移动。 
由此，当欲在第一区域17内有选择地形成凸块19时，则能够省去事后对移到第一区域17以外的焊锡粉16进行去除、或预先进行掩蔽的麻烦，从而能够用简单的方法确实且有选择地形成凸块。 
还有，由于利用界面张力能够使流体14自主地停留在第一区域17内，因而在将凸块19有选择地形成在第一区域17内时所需要的条件也得以放宽，加工条件的自由度也得到提高。 
进而，在本实施方式的方法中，由于气泡30增大而将流体14向气泡外侧推出，利用这一效果能够使流体14在第一区域17的电极32上自行聚合，然后通过使已在电极32上自行聚合的流体14中所含有的导电性粒子16熔化，从而能够在电极32上自对准地形成由已熔化的导电性粒子构成的凸块19。由此，能够使分散在流体14中的导电性粒子16高效地在电极32上自行聚合，从而能够在电极上形成均一性佳且生产率高的凸块。 
在再一次参照图11(a)及图11(b)的同时与图4来进行比较说明，在本实施方式的构成中，由于衬底40的壁面45而能够使流体14停留在第一区域17中，所以与图4示例所示的情况不同，凸块19确实地自行聚合在电极(焊接区)32上。 
也就是，在本实施方式的构成中，由于壁面45所产生的表面张力(界面张力)而将流体14保持在区域17内，所以能够防止导电性粒子聚合在布线32e的位置或区域17以外的其它电极图案的一部分上，并且还能够防止由于导电性粒子的所述聚合而造成的短路。 
如上所述，在本实施方式的方法中，由于气泡30增大，而将含有导电性粒子16的流体14推向气泡外侧，并且利用这一作用，在使电极32上聚合为柱状的流体14中所含有的导电性粒子16熔化后，能够在电极32上自对准地形成由已熔化的导电性粒子16构成的凸块19。 
因此，当仅利用可湿性而无法使流体在电极上自行聚合时，也 能够利用本实施方式的方法，在电极32上自行聚合地形成由已熔化的导电性粒子16构成的凸块19。还有，因为能够高效地使导电性粒子16自行聚合在电极32上，所以在不使流体14中含有多余导电性粒子16的情况下，能够用适量的导电性粒子16在电极32上形成必要的凸块19。 
下面，一边参照图14及图15，一边对本实施方式的凸块形成方法的试验结果示例进行说明。 
图14是对在具有图5所示布线图案的布线衬底中应用本实施方式所涉及的方法的结果进行表示的照片。亦如图5所示，在该布线图案中，12个电极(焊接区)配置在中央。 
如图14所示，根据本实施方式的方法，利用因壁面45的界面张力所产生的弯液面55，使流体14保持在第一区域17内，其结果是能够确实地在12个电极(焊接区)上形成凸块。 
此外，图15是对同样应用本实施方式所涉及的方法的结果进行表示的立体图。如图15所示，能够确认出在电极(焊接区)上确实形成了凸块，并且该凸块所具有的高度能够满足在实际使用时对凸块高度的要求。 
还有，如图16所示，还能够使衬底40中的、壁面45所在的面的高度提高，并将该面(例如，突起部42的侧面)的一部分作为能够用来形成弯液面55的壁面45。即使壁面45所在的面的高度较高时，弯液面55也是根据与壁面45之间的界面张力、重力、流体14的性质(粘度等)而形成的。 
在所述示例中，虽然在第一区域17范围内的、与电极32相比更靠近中心的内侧(中心一侧)，设置了能够形成流体14的弯液面55的壁面45，不过本实施方式的构成并不仅局限于此。 
例如，如图17所示，还能够在电极32的外侧(外边缘一侧)设置壁面45。此外，即使在这种情况下，也可以使壁面45存在于衬底40的突起部42的侧面的至少一部分上，或者还可以在衬底40形成凹部43，将该凹部43的内壁作为壁面45。 
在图17所示的示例中，凹部43中的、与内壁45邻接的底面成 为顶板面41，流体14与内壁45和底面(顶板面)41都接触，从而形成了弯液面55。 
还有，在所述示例中，虽然壁面45是与布线衬底31垂直(或近似垂直)而设的，不过只要是能够形成流体14的弯液面55并能够利用该壁面45的界面张力使流体14保持在规定区域即可，壁面45并不仅局限于垂直设置，也可以使壁面45倾斜(例如，±30°)。 
再者，本实施方式的衬底40并不仅局限于是由单一的部件或材料形成的衬底，还能由作为具有壁面45的壁面构成部件的突起部42、和从突起部42的壁面45近似垂直(例如，90°)延伸的顶板部件(具有顶板面41的部件)构成。此外，还可以进一步设置支撑部件，该支撑部件能够对成为壁面构成部件的突起部42进行支撑。 
而且，还可以设定为下记构成，即：能够使顶板部件相对于壁面构成部件进行滑动。在图18(a)所示的构成中，顶板部件49能够在突起部42上滑动。 
也就是，能够使顶板部件49上下移动。顶板部件49的下降能够利用例如配置在顶板部件49上的按压部件来实现，顶板部件49的上升可以通过例如使用能吸着顶板部件49的部件将顶板部件49提起来的方法实现。除此之外，还能利用适当而理想的方法来实现顶板部件49的上升·下降。 
图18(b)所表示的是使顶板部件49从图18(a)的状态向下移动后的构成。在图18(b)所示的构成中，当将含有导电性粒子16和气泡产生剂(无图示)的流体14供到电极32上(第一区域17内)时，则由于壁面45而形成了流体14的弯液面55，即如图18(c)所示。 
此外，还能够先供给流体14，再将突起部42放置在布线衬底31上，用突起部42的底面47按压流体14，成为图18(c)所示的状态。 
其后，对流体14进行加热，在经过所述步骤后，使凸块19自行聚合在电极32上。在加热流体14时，还能使顶板部件49上下移动，从而来改变顶板部件49的顶板面41与电极32之间的距离(间隙)。通过改变这两者间的距离，从而能够对弯液面55的形成进行 调整，还能对所形成的凸块19的高度进行调整。 
再者，还能够将本实施方式中设置在衬底40上的壁面45设定为图19(a)、图19(b)所示的柱状结构。在此，图19(a)是按照与布线衬底31相向的形态来对形成有壁面45的衬底40进行设置的工序剖面图，图19(b)是它的平面图。 
如图19(a)所示，壁面45在衬底40上形成为柱状，衬底40与布线衬底31相向而设，从而使成为柱状的壁面45位于电极32之上。在此，形成为柱状的壁面45的宽度比电极32的宽度小。 
还有，如图19(b)所示，当多个电极32在布线衬底31上排列成阵列状时，多个柱状壁面45也可以在衬底40上形成为阵列状。此时，衬底40与布线衬底31相向而设，从而使形成为阵列状的壁面45位于各个电极32上。 
在本实施方式中，如图19(a)所示，由于能够形成弯液面的壁面45设置在电极32的近似中心线的两侧，所以能够在构成壁面45的支柱的两面上形成流体14的弯液面。由此，当加热流体14而使气泡产生剂产生气泡时，则能够更有效地抑制流体14扩展到电极32以外的区域。 
这样一来，通过在电极32上配置形成为柱状的壁面45，从而能够提高流体14的自行聚合性，因此对于电极32的高度较低时(例如，在COG(Chip on Grass)中所使用的玻璃衬底上形成的电极)特别有效。 
在此，并没有特别对为了构成壁面45而在衬底40表面所形成的支柱(突起部)的形状加以限定，不过例如图19(b)所示，当使该壁面45成为沿电极32的一边延伸的板状时，则能更有效地抑制流体14扩展到电极32以外的区域。 
此外，在本实施方式的凸块形成方法中，通过使在电极32上自行聚合的流体14中所含有的导电性粒子16熔化，从而在电极32上形成了凸块，然后除去衬底40，形成在电极32上的凸块则成为在设置有壁面45的位置凹进去的形状。此时，如果必要，还能够在除去衬底40后，通过使形成在电极32上的凸块再熔化的方法，获 得没有产生凹陷的凸块。 
还有，即使电极32的配置不是图19(b)所示的阵列状时，当然也能够应用本实施方式的方法。 
还能够将形成为柱状的壁面45设定为图20(a)、图20(b)所示的构成。在此，图20(a)是按照与布线衬底31相向的形态来对形成有壁面45的衬底40进行设置的工序剖面图，图20(b)是它的平面图。 
如图20(a)所示，壁面45在衬底40上形成为柱状，衬底40与布线衬底31相向而设，从而使壁面45位于相邻的电极32之间。 
还有，如图20(b)所示，当多个电极32在布线衬底31上排列成阵列状时，柱状的壁面45也可以在衬底40上形成网格状。此时，衬底40与布线衬底31相向而设，从而使壁面45将各个电极32的周边包围起来。 
在本实施方式中，如图20(a)所示，由于能够形成弯液面的壁面45配置在相邻电极32之间，所以在构成壁面45的支柱的两面，能够在相邻的电极32上分别形成流体14的弯液面。由此，当加热流体14使气泡产生剂产生气泡时，则能更有效地抑制流体14扩展到相邻的电极32上。 
这样一来，通过在相邻的电极32之间配置形成为柱状的壁面45，从而能够提高流体14的自行聚合性，因此对于电极32的高度较低时(例如，在COG(Chip on Grass)中所使用的玻璃衬底上形成的电极)特别有效。 
在此，并没有特别对为了构成壁面45而在衬底40表面所形成的支柱(突起部)的形状加以限定。例如，当电极在布线衬底31上配置为阵列状时，虽然在图20(b)中使柱状壁面45形成为网格状，不过也可以沿着电极32的各条边来设置构成壁面45的支柱，并且该支柱之间彼此断开。 
此外，在本实施方式的凸块形成方法中，由于没有像利用图19(a)、图19(b)所示方法形成的凸块那样产生凹陷，所以在除去衬底40后，不需要使凸块进行再熔化的工序。 
还有，也可以使衬底40与布线衬底31相向而设，从而使形成 柱状的壁面45将多个电极32(例如，配置为2×2的电极)的周围包围起来。 
还有，即使当电极32的配置不是图20(b)所示的阵列状时，当然也能够应用本实施方式的方法。 
不过，当电极32的宽度和间隔较小时，很难将构成壁面45的支柱配置在电极32上或配置在相邻的电极32之间。此时，也可以将在衬底40上所形成的壁面45设定为图21所示的构成。在此，图21是按照与布线衬底31相向的形态来对形成有壁面45的衬底40进行配置的工序平面图。 
如图21所示，多个电极32在布线衬底上排列成阵列状(在图中为2×2的排列)，壁面45由在衬底40表面形成为十字形的凹部43的内壁构成。并且，衬底40与布线衬底相向而设，从而使形成十字形的凹部43的角部位于配置在阵列角部(当为2×2排列时，指的是全部的四个电极32)的电极附近。 
通过利用所述方法对衬底40进行配置，从而能够使壁面45的角部位于电极32附近，所以能够在壁面45的角部形成流体14的弯液面。由此，即使当电极32的尺寸和间隔较小时，也能提高流体14的自行聚合性。本方法对于例如将电极宽度在75μm以下且电极间隔在150μm以下的微小芯片组装到布线衬底31上时有效。 
此外，本实施方式工序中的导电性粒子16的理想含量能够按照以下方式进行设定。 
假设供到布线衬底31上的流体(例如，树脂)14的体积(VB)中所含有的导电性粒子16全都用于在布线衬底31的电极32上形成凸块19时，则在凸块19的总体积(VA)和流体14的体积(VB)之间有下述关系式(1)成立。 
VA：VB≒SA：SB    ···(1) 
在此，SA表示布线衬底31的电极32的总面积，SB表示布线衬底31的规定区域(具体来说是所述第一区域17)的面积。由此，树脂14中所含有的导电性粒子16的含量可以用下面的式子(2)来表示。 
(导电性粒子16的含量)＝SA/SB×100[体积％]  ···(2)
因此，树脂14中所含有的导电性粒子16的理想含量大致能够根据下面所示的式子(3)来进行设定。 
(导电性粒子16的含量)＝(SA/SB×100)±α[体积％]···(3) 
此外，所述参数(±α)是用来对导电性粒子16自行聚合在布线衬底31的电极32上时的过不足量进行调整的参数，能够根据多种条件进行设定。 
能够将布线衬底31的电极32配置成各种形态，当成为图22、图23所示的电极32的典型配置时，如果利用式子(3)来计算理想的导电性粒子16的含量，则大致成为下记所示的含量值。 
图22所示的配置(外围配置)     ···0.5～5体积％ 
图23所示的配置(区域阵列配置) ···15～30体积％ 
由此可以看出，只要分散在树脂14中的导电性粒子16按照0.5～30体积％的比例含在树脂14中，则表示该导电性粒子的含量充足，可以在电极32上形成必要的凸块19。 
特别是根据本实施方式的凸块形成方法，因为使用了形成有壁面45的衬底40，能够使流体14因界面张力而停留在第一区域17上，所以能够抑制流体14越过第一区域17向其以外的区域移动，因此可以将导电性粒子16的含量控制成一个更为有效的值。也就是，可以不对越过第一区域17而移动损失掉的(也就是，多余的)导电性粒子16加以考虑，或者能够降低该损耗量的估算比例。 
此外，一般来说因为导电性粒子16与树脂14的重量比大约为7，所以上述0.5～30体积％的比例相当于大约4～75重量％的比例。 
图24所表示的是用以实现本实施方式的凸块形成方法的理想的凸块形成装置60。 
图24所示的凸块形成装置60是由用来放置布线衬底31的载物台61、和与载物台61相向而设的衬底40构成的。在该衬底40的下表面，形成有与载物台61相接触的突起部42，在突起部42形成有壁面45。并且，由于在衬底40上所形成的壁面45，而形成了流体14的弯液面55。 
在该形成装置60中，将含有导电性粒子16和气泡产生剂的流 体14供到在载物台61上所放置的布线衬底31、和与载物台61相向设置的衬底40之间。在本实施方式的构成中，能够对具有壁面45的衬底(板状部件)40进行安装·拆卸。此外，还能够将可供给流体14的供给机设置在本形成装置60上。在供给了流体14后，通过加热该流体14，从而从流体14的气泡产生剂中产生了气泡。可以在载物台61上设置加热器，利用该加热器对流体14进行加热，还可以在衬底40处放置加热器，对流体14进行加热。在图24所示的示例中，在载物台61下安装了加热器63。 
在此，并没有对本实施方式所使用的流体14、导电性粒子16以及气泡产生剂加以特别限定，能够分别使用以下所示的材料。 
流体14只要是在从室温到导电性粒子16的熔化温度范围内具有可流动性粘度的材料即可，还包括通过加热而使粘度成为可流动状态的材料。作为代表示例，能够列举出环氧树脂、酚树脂、硅树脂、邻苯二甲酸二丙烯酯树脂(diallyl phthalate resin)、呋喃树脂、三聚氰胺甲醛树脂等热硬化性树脂、聚酯弹性体(polyester elastomer)、氟树脂、聚酰亚氨树脂、聚酰胺树脂、芳族聚酰胺树脂(aramid resin)等热塑树脂、或光(紫外线)硬化树脂等、或者将这些组合起来的材料。除了树脂以外，还能使用高沸点溶剂、油(oil)等。 
还有，作为导电性粒子16及气泡产生剂，能够将图25及图26所示材料适当组合起来加以使用。此外，如果所使用的是导电性粒子16的熔点高于气泡产生剂沸点的材料时，则能够在加热流体14后使气泡产生剂产生气泡并在使流体自行聚合以后，再次加热流体14来使自行聚合的流体中的导电性粒子熔化，从而使导电性粒子之间金属结合起来。 
还有，气泡产生剂也可以是由沸点不同的两种以上的材料构成的。如果沸点不同，则气泡产生及增大的时间出现差异，其结果是由于气泡增大而能够阶段性地将流体14向外推出，所以流体14的自行聚合过程得以均匀化，由此能够形成均一性佳的导电图案。 
此外，作为气泡产生剂，除了图26所列举的材料以外，还能够使用当加热流体14时气泡产生剂由于热分解而产生气泡的材料。作 为此种气泡产生剂，能够使用图27所列举的材料。例如，当使用含有结晶水的化合物(氢氧化铝)时，在流体14被加热时进行热分解，从而使水蒸气转变为气泡。 
以上虽然利用理想的实施方式对本发明进行了说明，不过本发明并没有被所述内容所局限，当然能够对本实施方式进行各种改变。例如，在使流体14在突起部42与布线衬底31的电极32之间自行聚合的工序中，能够一边改变突起部42与布线衬底31之间的间距，一边实现该流体14的自行聚合。这样一来，能够使流体14在突起部42与电极32之间进行高效地自行聚合。 
(产业上的利用可能性) 
根据本发明，能够提供一种简单且有选择地形成凸块的方法。

Claims (20)

1.一种凸块形成方法，是在布线衬底的电极上形成凸块的方法，其特征在于：
该凸块形成方法，包括：
工序a，将含有导电性粒子及气泡产生剂的流体供到布线衬底的包含电极的第一区域上，
工序b，对在所述电极附近形成有壁面的衬底进行配置，使该衬底与所述布线衬底相向，
工序c，加热所述流体，使该流体中含有的所述气泡产生剂产生气泡，以及
工序d，加热所述流体，使该流体中含有的所述导电性粒子熔化；
在所述工序b中，供到所述第一区域上的所述流体与所述壁面接触而形成弯液面，
在所述工序c中，所述流体由于所述气泡产生剂所产生的气泡而在所述电极上自行聚合，
在所述工序d中，已在所述电极上自行聚合的所述流体中所含有的导电性粒子熔化，从而在所述电极上形成凸块。
2.根据权利要求1所述的凸块形成方法，其特征在于：
在所述工序a中，接受所述流体供给的所述第一区域是所述布线衬底的一部分区域。
3.根据权利要求1所述的凸块形成方法，其特征在于：
在所述衬底的与所述布线衬底相向的面上，形成有突起部，
所述壁面存在于所述突起部的侧面的至少一部分上。
4.根据权利要求1所述的凸块形成方法，其特征在于：
在所述衬底的与所述布线衬底相向的面上，形成有凹部，
所述壁面是所述凹部的内壁。
5.根据权利要求4所述的凸块形成方法，其特征在于：
所述凹部具有与所述内壁邻接的底面，
在所述工序b中，所述流体与所述壁面和所述底面都接触。
6.根据权利要求1所述的凸块形成方法，其特征在于：
所述衬底由包括所述壁面的壁面构成部件、和与所述壁面构成部件的所述壁面近似垂直延伸的顶板部件构成。
7.根据权利要求6所述的凸块形成方法，其特征在于：
所述顶板部件能够沿着所述壁面构成部件的所述壁面进行滑动，
在所述工序b及所述工序c的至少一个工序中，包括使所述顶板部件与所述布线衬底之间的间隙产生变化的工序。
8.根据权利要求1所述的凸块形成方法，其特征在于：
所述壁面在所述衬底上形成为柱状，
在所述工序b中，所述衬底与所述布线衬底相向而设，使得形成为所述柱状的壁面位于所述电极上。
9.根据权利要求8所述的凸块形成方法，其特征在于：
形成为所述柱状的壁面的宽度小于所述电极的宽度。
10.根据权利要求8所述的凸块形成方法，其特征在于：
多个所述电极在所述布线衬底上排列成为阵列状，
多个形成为所述柱状的壁面在所述衬底上形成为阵列状，
在所述工序b中，所述衬底与所述布线衬底相向而设，使得形成为所述阵列状的壁面位于所述各个电极上。
11.根据权利要求8所述的凸块形成方法，其特征在于：
在所述工序d之后，还包括除去所述衬底的工序e、和使形成在所述电极上的所述凸块再熔化的工序f。
12.根据权利要求1所述的凸块形成方法，其特征在于：
多个所述电极配置在所述布线衬底上，
所述壁面在所述衬底上形成为柱状，
在所述工序b中，所述衬底与所述布线衬底相向而设，使得所述壁面位于相邻的所述电极之间。
13.根据权利要求12所述的凸块形成方法，其特征在于：
多个所述电极在所述布线衬底上排列成为阵列状，
所述壁面在所述衬底上形成为网格状，
在所述工序b中，所述衬底与所述布线衬底相向而设，使得所述壁面将所述各个电极的周边包围起来。
14.根据权利要求1所述的凸块形成方法，其特征在于：
多个所述电极在所述布线衬底上排列成为阵列状，
所述壁面由在所述衬底表面形成为十字形的凹部的内壁构成，
在所述工序b中，所述衬底与所述布线衬底相向而设，使得形成为所述十字形的凹部的角部位于配置在所述阵列的角部的电极附近。
15.根据权利要求1所述的凸块形成方法，其特征在于：
所述衬底是透光性衬底。
16.根据权利要求1所述的凸块形成方法，其特征在于：
所述衬底是对所述导电性粒子的可湿性差的衬底。
17.根据权利要求1所述的凸块形成方法，其特征在于：
所述流体中含有的所述气泡产生剂由在所述工序c中加热所述流体时沸腾的材料、或由于热分解而产生气体的材料构成。
18.根据权利要求1所述的凸块形成方法，其特征在于：
在所述工序c中，所述气泡产生剂产生的气泡从在所述衬底与所述布线衬底之间形成的间隙的周边部排向外部。
19.根据权利要求1所述的凸块形成方法，其特征在于：
在所述工序d之后，还包括除去所述衬底的工序。
20.一种凸块形成装置，是利用权利要求1～19中任一项所述的凸块形成方法在布线衬底的电极上形成凸块的装置，其特征在于：
该凸块形成装置，具有：
载物台，用来放置所述布线衬底，
保持部，用来保持具有壁面的衬底，和
加热器，加热所述载物台或所述保持部；
将含有导电性粒子及气泡产生剂的流体供到放置于所述载物台上的所述布线衬底的包含电极的第一区域上，
由所述保持部保持的衬底与所述布线衬底相向而设，使得所述壁面位于所述电极附近，供到所述第一区域上的所述流体与所述壁面接触而形成弯液面，
用所述加热器加热所述流体，从该流体中所含有的所述气泡产生剂中产生气泡，所述流体由于该气泡而在所述电极上自行聚合，
用所述加热器加热所述流体，使已在所述电极上自行聚合的所述流体中所含有的所述导电性粒子熔化，从而在所述电极上形成凸块。
CN2007800108067A 2006-03-28 2007-02-22 凸块形成方法及凸块形成装置 Active CN101411251B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP087032/2006 2006-03-28
JP2006087032 2006-03-28
PCT/JP2007/053863 WO2007122868A1 (ja) 2006-03-28 2007-02-22 バンプ形成方法およびバンプ形成装置

Publications (2)

Publication Number Publication Date
CN101411251A CN101411251A (zh) 2009-04-15
CN101411251B true CN101411251B (zh) 2011-03-30

Family

ID=38624784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800108067A Active CN101411251B (zh) 2006-03-28 2007-02-22 凸块形成方法及凸块形成装置

Country Status (4)

Country Link
US (1) US8297488B2 (zh)
JP (1) JP5002587B2 (zh)
CN (1) CN101411251B (zh)
WO (1) WO2007122868A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
WO2007108290A1 (ja) * 2006-03-16 2007-09-27 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
JP5159273B2 (ja) 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5247571B2 (ja) * 2008-04-24 2013-07-24 パナソニック株式会社 配線基板と配線基板の接続方法
JP5442479B2 (ja) * 2010-02-05 2014-03-12 株式会社ワコム 指示体、位置検出装置及び位置検出方法
CN102489810B (zh) * 2011-12-23 2013-07-31 哈尔滨工业大学 基于钎料球激光重熔工艺的mems自组装方法
US9230832B2 (en) * 2014-03-03 2016-01-05 International Business Machines Corporation Method for manufacturing a filled cavity between a first and a second surface
WO2020105206A1 (ja) * 2018-11-22 2020-05-28 株式会社村田製作所 伸縮性配線基板及び伸縮性配線基板の製造方法
EP4117397A4 (en) * 2020-03-02 2023-05-10 Fuji Corporation WIRING FORMING PROCESS

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223065A (ja) * 2001-01-24 2002-08-09 Ibiden Co Ltd プリント配線板の製造方法
WO2006025387A1 (ja) * 2004-09-03 2006-03-09 Matsushita Electric Industrial Co., Ltd. バンプ形成方法及びはんだバンプ

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791006A (en) * 1987-06-04 1988-12-13 Avx Corporation High accuracy variable thickness laydown method for electronic components
DE3722725A1 (de) * 1987-07-09 1989-01-19 Productech Gmbh Geheizter stempel
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
US5361695A (en) * 1991-07-08 1994-11-08 Danippon Screen Mfg. Co., Ltd. Screen printing plate for limiting the spread of ink on an object
US5359928A (en) * 1992-03-12 1994-11-01 Amtx, Inc. Method for preparing and using a screen printing stencil having raised edges
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
JP3104606B2 (ja) * 1995-03-24 2000-10-30 株式会社デンソー 基板と被接続材との接続方法及びその接続構造及びその接続用補助材料
US5868302A (en) * 1995-09-06 1999-02-09 Matsushita Electric Industrial Co., Ltd. Method and apparatus for mounting electronic component
US6099935A (en) * 1995-12-15 2000-08-08 International Business Machines Corporation Apparatus for providing solder interconnections to semiconductor and electronic packaging devices
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
JP3385872B2 (ja) * 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6089151A (en) * 1998-02-24 2000-07-18 Micron Technology, Inc. Method and stencil for extruding material on a substrate
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
GB2389460A (en) * 1998-12-22 2003-12-10 Nec Corp Mounting semiconductor packages on substrates
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
WO2001086716A1 (en) * 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP3932858B2 (ja) * 2001-10-23 2007-06-20 株式会社村田製作所 導電性ペースト
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
WO2004070827A1 (ja) * 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
US6910615B2 (en) * 2003-03-27 2005-06-28 International Business Machines Corporation Solder reflow type electrical apparatus packaging having integrated circuit and discrete components
JP2005191132A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 半田バンプ平坦化装置
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
US20060108402A1 (en) * 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
KR101215243B1 (ko) * 2004-12-17 2012-12-24 파나소닉 주식회사 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
JP4402716B2 (ja) * 2005-03-09 2010-01-20 パナソニック株式会社 金属粒子分散組成物を用いたフリップチップ実装方法およびバンプ形成方法
WO2006098187A1 (ja) * 2005-03-15 2006-09-21 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
JP4402717B2 (ja) * 2005-03-16 2010-01-20 パナソニック株式会社 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
WO2006098196A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. 半導体チップを備えた実装体およびその製造方法
WO2006103918A1 (ja) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
CN100501957C (zh) * 2005-05-24 2009-06-17 松下电器产业株式会社 焊料凸块形成方法及半导体元件的安装方法
US7640659B2 (en) * 2005-09-02 2010-01-05 Panasonic Corporation Method for forming conductive pattern and wiring board
CN101395976A (zh) * 2006-03-03 2009-03-25 松下电器产业株式会社 电子元件安装体、具有焊料凸点的电子元件、焊料树脂混合材料、电子元件安装方法以及电子元件制造方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
US7850803B2 (en) * 2006-04-19 2010-12-14 Panasonic Corporation Method for connecting electronic components, method for forming bump and conductive connection film and fabrication apparatus for electronic component mounted body, bump and conductive correction film
US8097958B2 (en) * 2006-04-27 2012-01-17 Panasonic Corporation Flip chip connection structure having powder-like conductive substance and method of producing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223065A (ja) * 2001-01-24 2002-08-09 Ibiden Co Ltd プリント配線板の製造方法
WO2006025387A1 (ja) * 2004-09-03 2006-03-09 Matsushita Electric Industrial Co., Ltd. バンプ形成方法及びはんだバンプ

Also Published As

Publication number Publication date
CN101411251A (zh) 2009-04-15
WO2007122868A1 (ja) 2007-11-01
JP5002587B2 (ja) 2012-08-15
US8297488B2 (en) 2012-10-30
JPWO2007122868A1 (ja) 2009-09-03
US20090078746A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
CN101411251B (zh) 凸块形成方法及凸块形成装置
CN101401494B (zh) 凸块形成方法及凸块形成装置
JP4084834B2 (ja) フリップチップ実装方法およびバンプ形成方法
CN100495676C (zh) 倒装芯片封装方法及其衬底间连接方法
JP5638588B2 (ja) 基板間の接続方法
CN101176200B (zh) 倒装片安装方法、倒装片安装装置及倒装片安装体
JP4495158B2 (ja) フリップチップ実装方法、バンプ形成方法、フリップチップ実装装置、およびバンプ形成装置
CN1953150B (zh) 制作上面具有多个焊接连接位置的电路化衬底的方法
JP3434829B2 (ja) 端子面のハンダ付け方法及びハンダ合金の製造方法
DE102009050426B3 (de) Verfahren zum ausgerichteten Aufbringen von Bauteilen auf einem Trägersubstrat und ein Verfahren zur Herstellung eines Trägersubstrats dafür und ein Verfahren zur Bestückung eines Zielsubstrats damit.
US20070134434A1 (en) Method for forming solder pattern on board
CN101573784B (zh) 电极结构体及凸点形成方法
Son et al. HV‐SoP Technology for Maskless Fine‐Pitch Bumping Process
JP2008258397A (ja) ペーストおよびバンプ形成方法
Stoyanov et al. Ultra-fine pitch flip-chip assembly using isotropic conductive adhesives
Teo An empirical study of fine-pitch assembly faults and their correction
KR20100042387A (ko) 인쇄회로기판 및 그 제조방법
JP2008258398A (ja) ペーストおよびバンプ形成方法、ならびに基板構造体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant