KR101109221B1 - 플립칩 실장방법 및 범프형성방법 - Google Patents

플립칩 실장방법 및 범프형성방법 Download PDF

Info

Publication number
KR101109221B1
KR101109221B1 KR1020077021018A KR20077021018A KR101109221B1 KR 101109221 B1 KR101109221 B1 KR 101109221B1 KR 1020077021018 A KR1020077021018 A KR 1020077021018A KR 20077021018 A KR20077021018 A KR 20077021018A KR 101109221 B1 KR101109221 B1 KR 101109221B1
Authority
KR
South Korea
Prior art keywords
resin
circuit board
solder powder
bubble generator
semiconductor chip
Prior art date
Application number
KR1020077021018A
Other languages
English (en)
Other versions
KR20070114743A (ko
Inventor
세이지 가라시마
다카시 기타에
세이이치 나카타니
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20070114743A publication Critical patent/KR20070114743A/ko
Application granted granted Critical
Publication of KR101109221B1 publication Critical patent/KR101109221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H01L2224/83211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83887—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 차세대LSI의 플립칩실장에 적용 가능한, 생산성 및 신뢰성 높은 플립칩 실장방법, 및 범프형성방법을 제공하는 것이다.
복수의 접속단자(11)를 갖는 회로기판(21)과 복수의 전극단자(12)를 갖는 반도체칩(20) 틈새에, 땜가루(16)와 기포발생제를 함유한 수지(14)를 공급한 후, 수지(14)를 가열하여, 수지(14) 중에 함유된 기포발생제로부터 기포(30)를 발생시킨다. 수지(14)는, 발생한 기포(30)가 성장함에 따라 기포 외측으로 밀려나, 접속단자(11)와 전극단자(12) 사이로 자기집합한다. 또한 수지(14)를 가열하여, 단자간에 자기집합한 수지(14) 중에 함유된 땜가루(16)를 용융시킴으로써, 단자간 접속체(22)를 형성하고 플립칩 실장체를 완성시킨다.
플립칩 실장체, 접속체, 자기집합, 기포발생제, 땜가루

Description

플립칩 실장방법 및 범프형성방법{FLIP CHIP MOUNTING METHOD AND BUMP FORMING METHOD}
본 발명은, 반도체칩을 회로기판에 탑재하는 플립칩 실장방법, 및 기판의 전극 상에 범프를 형성하는 방법에 관한 것이다.
근래, 전자기기에 사용되는 반도체집적회로(LSI)의 고밀도, 고집적화에 따라, LSI칩 전극단자의 다핀, 협피치화가 급속하게 진행되고 있다. 이들 LSI칩의 회로기판 실장에는, 배선지연을 적게 하기 위해 플립칩 실장이 널리 이용된다. 그리고 이 플립칩 실장에 있어서, LSI칩의 전극단자 상에 땜 범프를 형성한 후, 당해 땜 범프를 개재하고, 회로기판 상에 형성된 접속단자에 일괄 접합되는 것이 일반적이다.
그러나, 전극단자 수가 5,000을 초과하는 차세대 LSI를 회로기판에 실장하기 위해서는, 100㎛ 이하의 협피치에 대응한 범프를 형성할 필요가 있는데, 현재의 땜 범프 형성기술로는 이에 적응하기가 어렵다. 또, 전극단자 수에 따른 다수의 범프를 형성할 필요가 있으므로, 저원가화를 도모하기 위해서는 칩당 탑재 택트의 단축에 따른 높은 생산성도 요구된다.
마찬가지로, 반도체집적회로는 전극단자의 증대로 페리페럴(peripheral) 전 극단자에서 영역배치 전극단자로 변화하고 있다. 또 고밀도화, 고집적화의 요구에 따라 반도체프로세스가 90nm에서 65nm, 45nm로 진전될 것으로 예상된다. 그 결과, 배선의 미세화가 더욱 진행되어 배선간 용량이 증대함으로써, 고속화, 소비전력 손실문제가 심각해져, 배선층간 절연막의 저유전율화(Low-K) 요구가 더욱 높아졌다. 이와 같은 절연막 Low-K화 실현은, 절연층재료의 다공질화(porous화)에 의해 얻어지기 때문에, 기계적 강도가 약해 반도체 박형화의 장애가 된다. 또 전술한 바와 같이, 영역배치의 전극단자를 구성하는 경우, Low-K화에 의한 다공질막 상의 강도에 문제가 있어, 영역배치 전극 상에 범프를 형성하는 것, 및 플립칩 실장 자체가 어려워진다. 따라서, 앞으로의 반도체프로세스 진전에 대응한 박형, 고밀도 반도체에 적합한 저하중 플립칩 실장법이 요구된다.
종래, 범프 형성기술로, 도금법이나 스크린인쇄법 등이 개발되었다. 도금법은 협피치에 적합하기는 하나 공정이 복잡해지는 점에서 생산성에 문제가 있으며, 또 스크린인쇄법은, 생산성은 우수하나 마스크를 이용하는 점에서 협피치에는 적합하지 않다.
이와 같은 가운데 최근에는, LSI칩이나 회로기판 전극 상에, 땜 범프를 선택적으로 형성하는 기술이 몇 가지 개발되었다. 이들 기술은, 미세범프 형성에 적합할 뿐 아니라, 범프의 일괄형성이 가능하므로 생산성에도 우수하여, 차세대LSI의 회로기판 실장에 적응 가능한 기술로서 주목되고 있다.
예를 들어, 특허문헌1(일특개 2000-94179호 공보) 또는 특허문헌2(일특개평 6-125169호 공보)에 개시된 기술은, 땜가루와 플랙스의 혼합물에 따른 솔더페이스 트를, 표면에 전극이 형성된 기판 상에 도포하고, 기판을 가열함으로써 땜가루를 용융시켜 습윤성 높은 전극 상에 선택적으로 땜 범프를 형성시킨 것이다.
또, 특허문헌3(일특개평 1-157796호 공보)에 개시된 기술은, 유기산납염과 금속주석을 주요성분으로 하는 페이스트상태 조성물(화학반응 석출형 땜)을, 전극이 형성된 기판 상에 도포하고, 기판을 가열함으로써 납(Pb)과 주석(Sn)의 치환반응을 일으키게 하여, Pb/Sn합금을 기판의 전극 상에 선택적으로 석출시킨 것이다.
그러나 상기 특허문헌1 내지 3에 개시된 기술은, 모두 페이스트상태 조성물을 기판 상에 도포함으로써 공급하므로, 부분적 두께나 농도의 차이가 생기고, 이 때문에 전극별 땜 석출량이 달라져 균일한 높이의 범프를 얻을 수 없다. 또, 이들 방법은, 표면에 전극이 형성된 요철이 있는 회로기판 상에, 페이스트상태 조성물을 도포함에 따라 공급하므로, 볼록부인 전극 상에는 충분한 땜량이 공급되지 못하여 플립칩 실장에 필요한 원하는 범프 높이를 얻기가 어렵다.
그런데, 종래의 범프형성기술을 이용한 플립칩 실장은, 범프가 형성된 회로기판에 반도체칩을 탑재한 후, 반도체칩을 회로기판에 고정시키기 위해, 언더필(under fill)이라 불리는 수지를 반도체칩과 회로기판 사이에 주입하는 추가공정을 필요로 한다.
그래서, 반도체칩과 회로기판의 대향하는 전극단자간의 전기적 접속과, 반도체칩의 회로기판에의 고정을 동시에 행하는 방법으로서, 이방성 도전재료를 이용한 플립칩 실장방법(예를 들어 특허문헌4; 일특개 2000-332055호 공보 참조)이 개발되었다. 이는, 회로기판과 반도체칩 사이로 도전입자를 함유시킨 열 경화성 수지를 공급하고, 반도체칩을 가압함과 동시에 열 경화성 수지를 가열함으로써, 반도체칩과 회로기판과의 전극단자간 전기적 접속, 및 반도체칩의 회로기판에의 고정을 동시에 실현하는 것이다.
[발명의 개시]
[발명이 해결하고자 하는 과제]
그러나, 전술한 이방성 도전재료를 이용한 플립칩 실장에서는, 도전입자를 통한 기계적 접촉에 의해 전극간의 전기적 도통을 얻고 있어, 안정된 도통상태를 얻기가 어렵다.
또 대향전극 사이에 끼인 도전입자는, 수지의 열 경화에 의한 응집력으로 유지되므로, 열 경화성 수지의 탄성률이나 열팽창률 등의 특성이나, 도전입자의 입자지름 분포 등의 특성을 고르게 갖출 필요가 있어 프로세스 제어가 어렵다는 문제가 있다.
즉, 이방성 도전재료를 이용한 플립칩 실장은, 접속단자 수가 5,000을 초과하는 차세대 LSI칩에 적용하기 위해서는, 생산성이나 신뢰성 면에서 해결해야 할 과제를 많이 남기고 있다.
본 발명은 이러한 점에 감안하여 이루어진 것으로, 그 주된 목적은 차세대 LSI의 플립칩 실장에 적용 가능한, 생산성 및 신뢰성 높은 플립칩 실장방법을 제공하는 것을 목적으로 한다. 또, 본 발명의 플립칩 실장방법 기술을 범프형성에 적용한 범프형성방법을 제공하는 것이다.
[과제를 해결하기 위한 수단]
본 발명의 플립칩 실장방법은, 복수의 접속단자를 갖는 회로기판에 대향시켜 복수의 전극단자를 갖는 반도체칩을 배치하고, 회로기판의 접속단자와 반도체칩의 전극단자를 전기적으로 접속하는 플립칩 실장방법에 있어서, 회로기판과 반도체칩의 틈새에, 땜가루와 기포발생제를 함유한 수지를 공급하는 제 1 공정과, 수지를 가열하여, 수지 중에 함유된 기포발생제로부터 기포를 발생시키는 제 2 공정과, 수지를 가열하여, 수지 중에 함유된 땜가루를 용융시키는 제 3 공정을 포함하며, 제 2 공정에 있어서 수지는, 기포발생제에서 발생한 기포가 성장함에 따라 이 기포 외측으로 밀려남으로써, 회로기판의 접속단자와 반도체칩의 전극단자 사이로 자기집합하고, 제 3 공정에 있어서, 단자 사이에 자기집합된 수지 중에 함유된 땜가루가 용융함으로써, 단자간에 접속체를 형성하는 것을 특징으로 한다.
상기 제 3 공정 후, 단자 사이에 있는 수지를 경화시키는 공정을 추가로 포함하는 것이 바람직하다. 또 상기 제 2 공정에서의 가열온도는, 제 3 공정에서의 가열온도보다 낮은 온도로 실행되는 것이 바람직하다.
바람직한 실시예에 있어서, 상기 기포발생제는, 수지가 가열되었을 때 비등하는 재료로 이루어진다. 또 기포발생제의 끓는점은, 땜가루의 녹는점보다 낮은 것이 바람직하다. 여기서, 기포발생제는, 끓는점이 다른 2종류 이상의 재료로 이루어지는 것이라도 된다.
바람직한 실시예에 있어서, 상기 기포발생제는, 수지가 가열됐을 때 기포발생제가 열분해 됨으로써 기포를 발생시키는 재료로 이루어진다. 또 기포발생제는 결정수를 함유하는 화합물로 이루어지며, 수지가 가열됐을 때 분해되어 수증기를 발생시키는 것이라도 된다.
바람직한 실시예에 있어서, 상기 제 2 공정 및 제 3 공정은, 수지의 가열온도를 연속적으로 상승시켜가며 실행된다.
바람직한 실시예에 있어서, 상기 제 2 공정은, 회로기판과 반도체칩의 틈새 간격을 변동시켜가며 실행된다. 또 제 2 공정은, 회로기판과 반도체칩의 틈새 간격을 넓혀가며 실행되는 것이 바람직하다.
바람직한 실시예에 있어서, 상기 제 3 공정은, 회로기판과 반도체칩의 틈새 간격을 변동시켜가며 실행된다. 또 제 3 공정은, 회로기판과 반도체칩의 틈새 간격을 좁혀가며 실행되는 것이 바람직하다.
바람직한 실시예에 있어서, 상기 제 1 공정은, 회로기판 상에, 땜가루와 기포발생제를 함유한 수지를 공급한 후, 이 수지 표면에 반도체칩을 배치함으로써 실행된다.
바람직한 실시예에 있어서, 상기 제 3 공정은, 수지 중에 함유된 땜가루 표면을 용융하는 공정을 포함하며, 제 3 공정에서 형성된 접속체는, 땜가루끼리의 계면이 금속결합된 상태에 있다.
바람직한 실시예에 있어서, 상기 복수의 전극단자를 갖는 반도체칩은, 반도체 베어칩이 복수의 전극단자를 갖는 인터포저(interposer)에 탑재된 구성이다.
바람직한 실시예에 있어서, 상기 제 3 공정 후, 회로기판과 반도체칩의 틈새에 언더필 재료를 공급한 다음, 이 언더필 재료를 경화시키는 공정을 추가로 포함한다.
본 발명의 범프형성방법은, 복수의 전극을 갖는 기판의 범프형성방법에 있어서, 기판에 대향시켜 평판을 배치하고, 이 평판과 기판의 틈새에 땜가루와 기포발생제를 함유한 수지를 공급하는 제 1 공정과, 수지를 가열하여 수지 중에 함유된 기포발생제로부터 기포를 발생시키는 제 2 공정과, 수지를 가열하여 수지 중에 함유된 땜가루를 용융하는 제 3 공정을 포함하며, 제 2 공정에 있어서, 수지는, 기포발생제에서 발생한 기포가 성장함에 따라 이 기포 외측으로 밀려남으로써, 기판의 전극 상으로 자기집합하고, 제 3 공정에 있어서, 전극 상에 자기집합한 수지 중에 함유된 땜가루가 용융됨으로써, 전극 상에 범프를 형성하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 3 공정에서의 가열온도는 제 2 공정에서의 가열온도보다 높은 온도로 실행된다.
바람직한 실시예에 있어서, 상기 기포발생제는, 수지가 가열됐을 때 비등하는 재료로 이루어지는 것이 바람직하다. 또, 기포발생제의 끓는점은 땜가루의 녹는점보다 낮은 것이 바람직하다.
바람직한 실시예에 있어서, 상기 기포발생제는, 수지가 가열됐을 때, 기포발생제가 열분해 됨으로써 기체를 발생시키는 재료로 이루어진다.
바람직한 실시예에 있어서, 상기 제 2 공정은 기판과 평판의 틈새 간격을 변동시켜가며 실행된다. 또 제 3 공정은, 기판과 평판의 틈새 간격을 변동시켜가며 실행된다.
바람직한 실시예에 있어서, 상기 제 1 공정은, 기판 상에 땜가루와 기포발생제를 함유한 수지를 공급한 후, 이 수지 표면에 평판을 배치함으로써 실행된다.
바람직한 실시예에 있어서, 상기 평판의 기판에 대향하는 평면상에, 기판에 형성된 복수의 전극과 대향하는 위치에, 전극과 거의 동일 형상의 볼록부가 형성된다. 또, 볼록부의 적어도 표면은 금속으로 형성되는 것이 바람직하다.
바람직한 실시예에 있어서, 상기 제 3 공정 후, 수지 및 평판을 제거하는 공정을 추가로 포함한다.
바람직한 실시예에 있어서, 상기 제 3 공정은, 수지 중에 함유된 땜가루 표면을 용융시키는 공정을 포함하며, 제 3 공정에서 형성된 범프는 땜가루끼리의 계면이 금속결합된 상태에 있다.
본 발명의 플립칩 실장체는, 복수의 접속단자를 갖는 회로기판에 대향시켜, 복수의 전극단자를 갖는 반도체칩이 배치되며, 회로기판의 접속단자와 반도체칩의 전극단자가 전기적으로 접속된 플립칩 실장체에 있어서, 접속단자와 전극단자는, 회로기판과 반도체칩의 틈새에 공급된 땜가루 및 기포발생제를 함유하는 수지가, 접속단자와 전극단자 사이로 자기집합하고, 이 자기집합된 수지 중의 땜가루가 용융되어, 접속단자와 전극단자 사이에 형성된 접속체를 개재하고 전기적으로 접속되는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 회로기판은, 복수의 외부단자를 갖는 인터포저로 구성되며, 플립칩 실장체는, 반도체칩이 인터포저에 탑재된 CSP 또는 BGA 구성을 이룬다.
상기 플립칩 실장체는, 상기 회로기판과 반도체칩 틈새에 공급된 수지로 고정되는 것이 바람직하다.
본 발명의 플립칩 실장장치는, 반도체칩을 회로기판에 플립칩 실장하는 플립칩 실장장치에 있어서, 반도체칩 및 회로기판을, 일정 틈새를 갖고 서로 대향시켜 유지하는 유지수단과, 반도체칩과 회로기판의 틈새에 땜가루와 기포발생제를 함유한 수지를 공급하는 공급수단과, 수지를 가열하는 가열수단을 구비하며, 가열수단은, 수지 중에 함유된 기포발생제로부터 기포를 발생시키는 온도로 제어하는 제 1 가열수단과, 수지 중에 함유된 땜가루를 용융시키는 온도로 제어하는 제 2 가열수단을 갖는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 가열수단에서 가열된 수지는, 기포발생제로부터 발생한 기포가 성장함에 따라 이 기포 외측으로 밀려남으로써, 회로기판의 접속단자와 반도체칩의 전극단자 사이로 자기집합하고, 제 2 가열수단에서, 단자간에 자기집합한 수지 중에 함유된 땜가루가 용융됨으로써, 단자간 접속체를 형성한다.
본 발명의 범프형성장치는, 기판에 형성된 복수의 전극 상에 범프를 형성하는 범프형성장치에 있어서, 기판에 대해 일정 틈새를 갖고 대향하는 위치에 평판을 유지하는 유지수단과, 기판과 평판의 틈새에 땜가루와 기포발생제를 함유한 수지를 공급하는 공급수단과, 수지를 가열하는 가열수단을 구비하며, 가열수단은, 수지 중에 함유된 기포발생제로부터 기포를 발생시키는 가열온도로 제어하는 제 1 가열수단과, 수지 중에 함유된 땜가루를 용융시키는 가열온도로 제어하는 제 2 가열수단을 갖는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 1 가열수단에서 가열된 수지는, 기포발생제로부터 발생한 기포가 성장함에 따라 이 기포 외측으로 밀려남으로써, 기판의 전극 상으로 자기집합하고, 제 2 가열수단에서, 전극 상에 자기집합한 수지 중에 함유된 땜가루를 용융시킴으로써, 전극 상에 범프를 형성한다.
[발명의 효과]
본 발명에 관한 플립칩 실장방법은, 회로기판과 반도체칩 틈새에 공급된 땜가루 및 기포발생제를 함유한 수지를 가열함으로써, 기포발생제로부터 기포를 발생시키고, 당해 기포가 성장함으로써 수지를 기포 외측으로 밀어냄에 따라, 당해 수지를 회로기판의 접속단자와 반도체칩의 전극단자 사이로 자기집합시킬 수 있다. 그리고, 단자간에 자기집합한 수지 중에 함유된 땜가루를 용융시킴으로써, 습윤성이 높은 단자간에 용융 땜가루로 이루어지는 접속체를 자기정합적으로 형성할 수 있다. 이로써, 수지 중에 분산된 땜가루를 단자간에 효율적으로 자기집합시킬 수 있어, 균일성이 우수하며 또 생산성 높은 플립칩 실장체를 실현할 수 있다.
또한, 상기 방법으로 단자간에 접속체를 형성한 후, 회로기판과 반도체칩의 틈새에 잔존하는 수지를 경화시킴으로써, 반도체칩을 회로기판에 고정시킬 수 있으므로, 일련의 공정으로, 반도체칩 및 회로기판의 단자간 전기적 접속과, 반도체칩의 회로기판에의 고정을 동시에 실시할 수 있어, 보다 생산성 높은 플립칩 실장체를 실현할 수 있다.
또 마찬가지로, 본 발명에 관한 범프형성방법에 있어서도, 기판과 평판의 틈새에 공급된 수지 중에 함유된 기포발생제로부터 발생한 기포를 성장시킴으로써, 수지를 기판 전극 상에 자기집합시키고, 당해 수지 중에 함유된 땜가루를 용융시킴으로써, 전극 상에 용융 땜가루로 이루어지는 범프를 자기정합적으로 형성할 수 있다. 이로써, 수지 중에 분산된 땜가루를 효율적으로 전극 상에 자기집합시킬 수 있어, 균일성이 우수하며 또 생산성 높은 범프형성이 실현된다.
도 1의 (a)～(c)는, 대류첨가제를 함유하는 수지를 이용한 플립칩 실장방법을 나타낸 공정단면도이다.
도 2의 (a)～(d)는, 본 발명 제 1 실시형태의 플립칩 실장방법을 나타낸 공정단면도이다.
도 3의 (a)～(d)는, 본 발명 제 1 실시형태의 플립칩 실장방법을 나타낸 공정단면도이다.
도 4는, 본 발명에서의 수지 가열온도 프로파일을 나타낸 도이다.
도 5는, 본 발명에서 수지의 다른 가열온도 프로파일을 나타낸 도이다.
도 6은, 본 발명에서의 수지 자기집합을 설명하는 도이다.
도 7의 (a)～(c)는, 본 발명의 회로기판과 반도체칩의 갭을 변동시키는 공정을 설명하는 공정단면도이다.
도 8의 (a)～(c)는, 본 발명의 회로기판과 반도체칩의 갭을 변동시키는 공정을 설명하는 공정단면도이다.
도 9의 (a), (b)는, 본 발명의 회로기판과 반도체칩의 갭을 변동시키는 공정을 설명하는 공정단면도이다.
도 10은, 본 발명에서 2종류 이상의 기포발생제를 함유한 수지의 자기집합을 설명하는 도이다.
도 11은, 본 발명의 땜가루 재료를 나타낸 도이다.
도 12는, 본 발명의 기포발생제 재료를 나타낸 도이다.
도 13은, 본 발명의 기포발생제 재료를 나타낸 도이다.
도 14는, 본 발명의 접속체 구성을 나타낸 도이다.
도 15의 (a)～(d)는, 본 발명 제 2 실시형태의 범프형성방법을 나타낸 공정단면도이다.
도 16의 (a)～(d)는, 본 발명 제 2 실시형태의 범프형성방법을 나타낸 공정단면도이다.
도 17은, 본 발명의 평판 구성을 나타낸 도이다.
도 18은, 본 발명 평판의 다른 구성을 나타낸 도이다.
도 19는, 본 발명의 기판에 전극이 매입된 구성을 나타낸 도이다.
도 20은, 본 발명에서의 범프형성방법으로 얻어진 시료의 각 공정에서의 사진을 나타낸 도이다.
도 21은, 본 발명에서의 범프형성방법으로 얻어진 시료의 각 공정에서의 사진을 나타낸 도이다.
도 22는, 본 발명에서의 플립칩 실장장치 구성을 나타낸 블록도이다.
도 23은, 본 발명의 플립칩 실장체인 CSP 구성을 나타낸 도이다.
[부호의 설명]
4 : 접속단자 12 : 전극단자
13, 14 : 수지 15 : 대류첨가제
16 : 땜가루 17 : 용융된 땜가루
18, 22 : 접속체 19 : 범프
20 : 반도체칩 21 : 인터포저, 회로기판
30, 30a, 30b : 기포 31 : 기판
32 : 전극 35 : 언더필 재료
40 : 평판 41 : 볼록부
42 : 금속 45 : 외부단자
50 : 플립칩 실장장치(범프형성장치)
51 : 유지수단 52 : 공급수단
53 : 가열수단 54 : 제 1 가열수단
55 : 제 2 가열수단 100 : 플립칩 실장체
본원 출원인은, 차세대 LSI칩에 적응 가능한 플립칩 실장에 대해 검토하여, 일특원 2004-267919호 출원명세서에, 차세대 LSI 플립칩 실장에 적응 가능한 균일성 및 신뢰성 높은 플립칩 실장방법을 제안하였다.
도 1의 (a)～(c)는, 본원 출원인이 상기 특허출원명세서에 개시한 플립칩 실장방법의 기본공정을 나타낸 도이다.
우선, 도 1의 (a)에 나타낸 바와 같이, 복수의 접속단자(11)가 형성된 회로 기판(21) 상에, 땜가루(도시 생략) 및 소정의 첨가제(15)를 함유하는 용융수지(13)를 공급한다.
다음으로 도 1의 (b)에 나타낸 바와 같이, 회로기판(21) 상에 공급된 수지(13) 표면을 반도체칩(20)에 닿게 한다. 이때, 복수의 전극단자(12)를 갖는 반도체칩(20)은, 복수의 접속단자(11)를 갖는 회로기판(21)과 대향시켜 배치된다. 그리고, 이 상태에서 용융수지(13)를 가열하여 수지(13) 중에 분산된 땜가루를 용융시킨다.
용융된 땜가루는, 도 1의 (c)에 나타낸 바와 같이 용융수지(13) 중에서 서로 결합하여, 습윤성 높은 접속단자(11)와 전극단자(12) 사이에 자기집합함으로써, 접속체(22)를 형성한다. 마지막으로, 수지(13)를 경화시켜 반도체칩(20)을 회로기판(21)에 고정시키고, 플립칩 실장체를 완성시킨다.
이 방법의 특징은, 땜가루를 함유한 수지(13)에, 땜가루가 용융되는 온도에서 비등하는 첨가제(15)를 추가로 함유시킨 점이다. 즉, 땜가루가 용융된 온도에서, 수지(13) 중에 함유된 첨가제(15)(이하, 대류첨가제라 함)가 비등하고, 당해 비등한 대류첨가제(15)가 용융수지(13) 중을 대류함으로써, 수지(13) 중에 분산된 용융 땜가루의 이동이 촉진되어 용융 땜가루의 균일한 결합이 진행된다. 그 결과, 균일하게 성장한 용융 땜가루가, 습윤성 높은 양 단자(회로기판(21) 접속단자(11)와 반도체칩(20) 전극단자(12)) 사이로 자기집합함으로써, 접속단자(11)와 전극단자(12) 사이에 균일성 높은 접속체(22)를 형성할 수 있다.
여기서, 땜가루를 함유한 용융수지(13)는, 용융된 땜가루가 자유롭게 부유, 이동할 수 있는 "바다" 역할을 갖는 것으로 생각할 수 있다. 그러나, 용융 땜가루의 결합과정은, 매우 단시간(전형적으로 5 내지 10초)에 종료되므로, 아무리 용융 땜가루가 이동할 수 있는 "바다"를 형성해도, 국소적인 진행으로 끝나버려, 균일한 용융 땜가루의 결합은 얻어지지 않는다.
즉, 상기 방법은, 땜가루를 함유하는 용융수지(13)에 대류첨가제(15)를 추가로 함유시킴으로써, 용융된 땜가루를 강제로 이동시키는 수단(대류작용)을 부가하는 것을 의도한 것이다.
본 발명은, 이와 마찬가지의 기술적 시점에 서서, 상기 방법과는 다른 방법으로 용융된 땜가루를 효율적으로 단자간에 자기집합시키고, 이로써 균일한 접속체의 형성을 가능하게 한 새로운 플립칩 실장방법을 제안하는 것이다.
또, 당해 플립칩 실장방법의 새로운 방법을 범프형성방법에 적용하여, 용융된 땜가루를 효율적으로 기판전극 상에 자기집합시킴으로써, 균일한 범프의 형성을 가능하게 한 범프형성방법을 제안하는 것이다.
이하, 본 발명의 실시형태에 대하여, 도면을 참조하면서 설명한다. 이하의 도면에서는, 설명을 간략하게 하기 위하여, 실질적으로 동일한 기능을 갖는 구성요소를 동일 참조부호로 나타낸다. 본 발명은 이하의 실시형태에 한정되지 않는다.
[제 1 실시형태]
도 2의 (a)～(d), 및 도 3의 (a)～(d)는, 본 발명의 제 1 실시형태에서의 플립칩 실장방법의 기본적 공정을 나타낸 공정단면도이다.
우선, 도 2의 (a)에 나타낸 바와 같이, 복수의 접속단자(11)를 갖는 회로기 판(21) 상에, 땜가루(예를 들어, Sn-Ag계 땜재료 등)(16)와 기포발생제(예를 들어 이소프로필알콜 등)를 함유한 수지(예를 들어, 에폭시수지 등)(14)를 공급한다. 다음으로, 도 2의 (b)에 나타낸 바와 같이, 복수의 전극단자(12)를 갖는 반도체칩(20)을 회로기판(21)에 대향시켜 수지(14) 표면에 배치한다. 이때, 반도체칩(20)의 전극단자(12)는, 회로기판(21)의 접속단자(11)에 위치 조정된다.
그리고, 여기에 나타낸 공정은, 먼저, 회로기판(21)과 반도체칩(20)을 일정 틈새(예를 들어 10～80㎛)를 형성하고 서로 대향시켜 배치한 후, 땜가루와 기포발생제를 함유한 수지(14)를, 이 틈새에 공급하도록 해도 된다.
이 상태에서, 수지(14)를 소정의 온도(예를 들어 100～150℃)로 가열하면, 도 2의 (c)에 나타낸 바와 같이, 수지(14) 중에 함유된 기포발생제로부터 기포(30)가 발생한다. 그리고 도 2의 (d)에 나타낸 바와 같이, 수지(14)는, 발생한 기포(30)가 성장함에 따라, 그 기포(30) 외측으로 밀려난다.
밀려난 수지(14)는, 도 3의 (a)에 나타낸 바와 같이, 회로기판(21) 접속단자(11)와의 계면, 및 반도체칩(20)의 전극단자(12)와 계면에 기둥형상(예를 들어, 거의 원주형)으로 자기집합한다. 다음으로, 수지(14)를 다시 가열하면, 도 3의 (b)에 나타낸 바와 같이, 수지(14) 중에 함유된 땜가루(16)가 용융되어, 단자간에 자기집합된 수지(14) 중에 함유된 땜가루(16)가 서로 용융 결합한다. 접속단자(11) 및 전극단자(12)는, 용융 결합된 땜가루(17)에 대해 습윤성이 높으므로, 도 3의 (c)에 나타낸 바와 같이, 단자간에 용융 땜가루로 이루어지는 접속체(18)가 형성된다. 이로써, 반도체칩이 회로기판에 탑재된 플립칩 실장체(100)가 얻어진다.
그리고 계속해서 도 3의 (c)에 나타낸 바와 같이, 단자간에 접속체(18)를 형성한 후, 단자간에 잔존하는 수지(14)를 경화시킴으로써, 반도체칩(20)을 회로기판(21)에 고정시킬 수 있다.
또, 필요에 따라 도 3의 (d)에 나타낸 바와 같이, 반도체칩(20)과 회로기판(21)의 틈새에 언더필(under fill) 재료(35)를 주입한 후, 언더필 재료(35)를 경화시킴으로써 반도체칩(20)을 회로기판(21)에 보다 견고하게 고정시켜도 된다.
본 발명에 의하면, 회로기판(21)과 반도체칩(20) 틈새에 공급된 땜가루(16) 및 기포발생제를 함유한 수지(14)를 가열함으로써, 기포발생제로부터 기포(30)를 발생시키고, 기포(30)가 성장함에 따라 수지(14)를 기포 외측으로 밀어냄으로써, 수지(14)를 회로기판(21)의 접속단자(11)와 반도체칩(20)의 전극단자(12) 사이로 자기집합시킬 수 있다. 그리고, 단자간에 자기집합한 수지(14) 중에 함유된 땜가루(16)를 용융시킴으로써, 습윤성 높은 단자간에 용융 땜가루로 이루어지는 접속체(22)를 자기정합적으로 형성할 수 있다. 이로써, 수지(14) 중에 분산된 땜가루(16)를 효율적으로 단자간에 자기집합시킬 수 있어, 균일성이 우수하며, 또 생산성 높은 플립칩 실장체(100)를 실현할 수 있다.
또한, 상기 방법에 의해 단자간에 접속체(22)를 형성한 후, 회로기판(21)과 반도체칩(20)의 틈새에 잔존하는 수지(14)를 경화시킴으로써, 반도체칩(20)을 회로기판(21)에 고정시킬 수 있으므로, 일련의 공정으로 반도체칩(20) 및 회로기판(21)의 단자간 전기적 접속과, 반도체칩(20)의 회로기판(21)에의 고정을 동시에 실시할 수 있어, 보다 생산성 높은 플립칩 실장체(100)를 실현할 수 있다.
여기서, 도 2의 (a)～(d), 및 도 3의 (a)～(d)에 나타낸 각 구성의 크기나 상대적 위치관계(예를 들어, 땜가루(16)의 크기나 회로기판(21)과 반도체칩(20)의 틈새 간격 등)는, 설명의 편의를 돕기 위해 나타낸 것으로, 실제의 크기 등을 나타낸 것은 아니다.
도 4는, 상기 플립칩 실장방법에 있어서, 수지(14) 가열공정에서의 온도프로파일의 일례를 나타낸 그래프이다. 가로축은 수지(14)의 가열시간을 나타내며, 세로축은 수지(14)의 가열온도를 나타낸다.
도 4에 나타낸 바와 같이 우선, 수지(14)를, 수지(14) 중에 함유된 기포발생제로부터 기포(30)가 발생하는 온도(T1)로 가열한다. 이 온도(T1)를 일정시간(t1) 유지하고, 그동안, 발생한 기포(30)가 성장함에 따라 수지(14)가 기포(30) 외측으로 밀려나 단자간에 기둥형으로 자기집합한다. 여기서 온도(T1)는 예를 들어 100～180℃, 일정시간(t1)은 예를 들어 5～10초 정도로 설정된다.
다음으로, 수지(14)를, 수지(14) 중에 함유된 땜가루(16)가 용융되는 온도(T2)로 가열한다. 이 온도(T2)를 일정 시간(t2) 유지하고, 그동안, 단자간에 자기집합한 수지(14) 중에 함유된 땜가루(16)가 서로 용융 결합됨으로써, 습윤성 높은 단자간에 접속체(18)를 형성한다. 그리고, 마지막으로 수지(14)를, 수지(14)가 경화되는 온도(T3)로 가열한다. 이 온도(T3)를 일정 시간(t3) 유지하여, 단자간에 잔존하는 수지(14)를 경화시킴으로써, 반도체칩(20)을 회로기판(21)에 고정시킨다.
여기서, 온도(T2)는 예를 들어 150～250℃, 일정시간(t2)은 예를 들어 5～15초 정도로 설정된다. 또, 온도(T3)는 예를 들어 150～250℃, 일정시간(t3)은 예를 들어 10～20초 정도로 설정된다.
본 발명의 플립칩 실장방법은, 땜가루가 용융되기 전에, 땜가루를 함유한 수지를 단자간에 자기집합시킬 필요가 있다. 때문에, 수지 중에 함유된 기포발생제로부터 기포를 발생시키는 온도(T1)는, 땜가루(16)를 용융시키는 온도(T2)보다 낮은 온도로 설정될 필요가 있다. 즉, 기포발생제가 비등하여 기포가 발생하는 경우, 기포발생제의 끓는점은 땜가루의 녹는점보다 낮게 요구된다.
도 5는, 이와 같은 관계를 만족시키는, 수지(14) 가열공정에서의 온도프로파일의 다른 예를 나타낸 그래프이다. 도 5에 나타낸 바와 같이, 수지(14) 가열온도를, 예를 들어 실온(T0)에서 연속적으로 상승시켜간다. 수지(14) 가열온도가 T0에서 T1로 상승하는 시간(t1) 사이에 수지(14) 중에 함유된 기포발생제로부터 기포를 발생시키고, T1에서 T2로 상승하는 시간(t2) 사이에 수지(14) 중에 함유된 땜가루를 용융시킴으로써, 본 발명의 플립칩 실장방법이 실행된다. 그리고, 단자간에 접속체(18)를 형성한 후, 수지(14) 가열온도를 T3으로 올림으로써 단자간에 잔존하는 수지(14)를 경화시켜, 반도체칩(20)을 회로기판(21)에 고정시킬 수 있다.
여기서, 본 발명의 플립칩 실장방법에 있어서, 그 요점이 되는 수지(14)의 단자간 자기집합에 대하여, 도 6의 (a), (b)를 참조하면서, 그 메커니즘을 간단히 설명한다.
도 6의 (a)는, 성장한 기포(도시 생략)에 의해, 수지(14)가 회로기판(21)의 접속단자(11)와 반도체칩(20)의 전극단자(12) 사이로 밀린 상태를 나타낸 도이다. 접속단자(11) 및 전극단자(12)에 접한 수지(14)는, 그 계면에서의 계면장력(이른바 수지의 습윤 확산에 기인하는 힘)(Fs)이, 수지 점도(η)로 발생하는 응력(Fη)보다 크므로, 접속단자(11) 및 전극단자(12)의 전면에 걸쳐 퍼지고, 최종적으로, 단자(11, 12) 단부를 경계로 한 기둥형 수지가 형성된다. 이로써, 접속단자(11)와 전극단자(12)가 대향하는 위치가 다소 어긋나도, 계면장력에 의해 확실하게 수지(14)를 단자 사이로 자기집합시킬 수 있다.
여기서, 단자간에 자기집합하여 형성된 기둥형 수지(14)에는, 도 6의 (b)에 나타낸 바와 같이, 기포(30)의 성장(또는 이동)에 의한 응력(Fb)이 가해지나, 수지(14)의 점도(η)에 의한 역방향 응력(Fη)의 작용에 의해 그 형상을 유지할 수 있어, 일단 자기집합된 수지(14)가 삭감되는 일은 없다. 또, 수지(14)와 기체(예를 들어 기포(30))의 경계에는, 표면장력(또는, 기-액 계면장력)이 작용하며, 이 표면장력도 기둥형 수지(14)의 형상 유지에 작용할 수 있다.
전술한 바와 같이, 본 발명의 플립칩 실장방법에 있어서는, 기포발생제로부터 발생하는 기포의 성장이, 수지를 단자간에 자기집합시키는 작용을 담당하는 것이나, 보다 그 작용효과를 높이기 위해, 수지 가열공정 중에서, 회로기판(21)과 반도체칩(20)의 틈새 간격(갭)을 변동시키는 것이 효과적이다. 이하, 이에 대하여 도 7～도 9를 참조하면서 설명한다.
도 7의 (a)～(c)는, 수지(14) 가열공정 중에서, 수지(14) 중에 함유된 기포발생제로부터 기포를 발생시키고, 당해 기포가 성장함으로써 수지(14)를 단자 사이로 자기집합시키는 공정에 있어서, 회로기판(21)과 반도체칩(20)의 갭을 변동시키는 예를 나타낸 도이다.
도 7의 (a)는, 회로기판(21)과 반도체칩(20)의 틈새에, 땜가루(16)와 기포발생제(도시 생략)를 함유하는 수지(14)를 공급한 상태를 나타낸 것인데, 이때의 회로기판(21)과 반도체칩(20)의 갭(L1)은 좁다.
이 상태에서 도 7의 (b)에 나타낸 바와 같이, 회로기판(21)과 반도체칩(20)의 갭(L2)을 넓혀가며 수지(14)를 가열한다. 이 가열공정에서, 기포발생제로부터 발생한 기포(30)는 서서히 성장해 가는데, 그 과정에서 회로기판(21)과 반도체칩(20)의 갭(L2)도 넓어져가므로, 당초 회로기판(21)과 반도체칩(20)의 틈새에 공급된 일정 양의 수지(14)를, 효율적으로 단자(11, 12) 사이로 자기집합시킬 수 있다. 이 예에서는, 최종적으로 단자(11, 12) 사이로 수지(14)를 자기집합시킬 때까지, 갭(L3)을 서서히 넓혀가며 실시한다(도 7의 (c)).
도 8의 (a)～(c)는, 수지(14) 가열공정 중에서, 단자 사이로 자기집합한 수지(14) 중에 함유된 땜가루(16)를 용융시켜 단자간에 접속체(18)를 형성시키는 공정에 있어서, 회로기판(21)과 반도체칩(20)의 갭을 변동시키는 예를 나타낸 도이다.
도 8의 (a)는, 단자(11, 12) 사이로 수지(14)가 자기집합한 상태를 나타낸 것으로, 회로기판(21)과 반도체칩(20)의 갭(L3)은, 도 7의 (c)에 나타낸 갭과 동일하다. 이 상태에서, 단자간에 있는 수지(14) 중에는 일정 비율의 땜가루(16)가 존재하는데, 이 갭(L3)을 유지한 채 땜가루(16)를 용융시켜 단자간에 접속체(18)를 형성한 경우, 단자간의 전기적 접속이 충분히 취해지지 않는 것도 생각할 수 있다.
그래서, 이 상태에서 땜가루(16)를 용융시켜 단자간에 접속체(18)를 형성할 때, 도 8의 (b)에 나타낸 바와 같이, 회로기판(21)과 반도체칩(20)의 갭(L4)을 서서히 좁혀가며 수지(14) 가열공정을 실시하면, 땜가루(16)가 용융되어 가는 과정에서 갭(L4)이 좁아져가므로, 도 8의 (c)에 나타낸 바와 같이, 최종적으로 갭(L5)으로 단자간에 접속체(18)가 형성됐을 때는, 단자간에 충분한 면적으로 접속체(18)를 형성할 수 있다. 이로써, 단자간에 충분한 전기적 접속을 취할 수 있다.
또, 땜가루(16)가 용융된 후도, 도 9의 (a), (b)에 나타낸 바와 같이 회로기판(21)과 반도체칩(20)의 갭을 변동시켜도 된다. 즉, 도 9의 (a)에 나타낸 바와 같이, 좁은 갭(L1) 상태일 때의 단자간에 형성된 접속체(18a)는 그 측면의 표면적이 좁으므로, 주위에 존재하는 용융 땜가루(도시 생략)를 포착하는 비율이 적다. 그러나 도 9의 (b)에 나타낸 바와 같이 넓은 갭(L2) 상태로 하면, 접속체(18b)는 일단 가늘어지나 그 측면의 표면적이 넓어지므로, 주위에 존재하는 용융 땜가루를 포착하는 비율이 높아진다. 그 결과, 접속체(18b)가 횡방향으로 성장하여, 단자간에 충분한 면적으로 접속체(18)를 형성할 수 있으므로, 단자간에 충분한 전기적 접속을 취할 수 있다.
여기서, 단자간에 형성된 접속체(18)에는, 작은 보이드가 발생하는 경우도 있으나, 이 경우에도 회로기판(21)과 반도체칩(20)의 갭을 좁힘으로써, 접속체(18) 내에 발생한 보이드를 제거할 수 있다.
또, 단자간에 형성된 접속체(18)의 크기에 차이가 생겨도, 회로기판(21)과 반도체칩(20)의 갭을 좁힘으로써, 접속체(18)의 높이를 고르게 할 수 있으므로, 단자간의 전기적 접속을 보다 균일하게 도모할 수 있다.
또한 도 7 내지 도 9에서는, 회로기판(21)과 반도체칩(20)의 갭을 넓힐지 좁힐지, 일정 방향의 변동 예를 설명했으나, 그 갭을 주기적으로 변동시켜가며 실시해도 마찬가지 작용효과를 얻을 수 있다.
본 발명 플립칩 실장방법의 특징의 하나는, 수지 중에 함유된 기포발생제로부터 기포를 발생시키고, 당해 기포가 성장함에 따라 수지를 단자 사이로 자기집합시키는 점이다. 도 2의 (a)～(d) 및 도 3의 (a)～(d)에 나타낸 예에서는, 기포발생제로서 1종류의 것을 나타냈으나, 예를 들어 끓는점이 다른 2종류 이상의 재료로 이루어진 것이라도 된다.
도 10은 끓는점이 다른 2종류의 기포발생제가 수지(14) 중에 함유된 예를 나타낸 도이며, 수지(14)를 가열하여 기포발생제로부터 기포가 발생한 상태를 나타낸다. 끓는점이 낮은 쪽의 기포발생제에서 발생한 기포(30a)는, 끓는점이 높은 쪽의 기포발생제에서 발생한 기포(30b)에 비해 기포의 성장이 시간적으로 진행되는 만큼 커진다.
성장한 기포(30a)는 그 성장하는 압력에 의해, 수지(14)를 기포 외측으로 밀어내고, 그 일부를 회로기판(21)의 접속단자(11)와 반도체칩(20)의 전극단자(12) 사이로 운반할 수 있는데, 뒤에 남은 수지(14)도 있다. 여기에, 이 남은 수지(14)를, 뒤늦게 성장하는 기포(30b)에 의해 다시 기포 외측으로 밀어내는 동작을 반복함으로써, 효율적으로 수지(14)를 단자 사이로 운반하도록 할 수 있다. 이로써, 수지(14)를 단자간에 균일성 좋게 자기집합시킬 수 있으며, 그 결과 단자간에, 균일성 좋은 접속체를 형성할 수 있다.
여기서, 본 발명 플립칩 실장방법에 사용하는 수지(14), 땜가루(16), 및 기포발생제는, 특별히 한정되지는 않으나 각각, 다음과 같은 재료를 사용할 수 있다.
수지(14)로는, 에폭시수지, 페놀수지, 실리콘수지 등 열경화성 수지, 또는 열가소성 수지, 자외선경화수지 등, 혹은 이들을 조합한 재료를 사용할 수 있으나, 적어도 수지(14) 가열공정에서 유동 가능한 정도의 점도를 갖는 것이 바람직하다. 또 수지(14)는, 페이스트상태, 혹은 시트상태의 것이어도 된다. 또한, 땜가루(16)의 습윤성을 향상시키기 위해, 수지(14) 중에 플랙스를 분산시키거나, 혹은 플랙스 작용이 있는 환원성 수지를 이용해도 된다.
또, 땜가루(16) 및 기포발생제는, 도 11, 도 12에 나타낸 바와 같은 재료 중에서 적절히 조합시켜 사용할 수 있다. 여기서, 조합에 있어서는, 기포발생제의 끓는점이 땜가루의 녹는점보다 낮아야 함을 요한다. 또한, 땜가루(16)의 수지(14) 중 함유율은, 예를 들어 0.5～30체적% 정도가 바람직하다. 또, 기포발생제의 수 지(14) 중 함유율은, 예를 들어 0.1～20중량% 정도가 바람직하다.
그리고, 기포발생제로는, 도 12에 나타낸 재료 이외에 수지가 가열됐을 때, 기포발생제가 열 분해함으로써 기포(H2O, CO2, N2 등의 기체)를 발생시키는 재료도 사용할 수 있다. 이와 같은 기포발생제로서 도 13에 나타낸 재료를 사용할 수 있다. 예를 들어, 결정수를 포함하는 화합물(수산화알루미늄)을 사용할 경우, 수지가 가열됐을 때 열 분해하여, 수증기가 기포가 되어 발생한다. 여기서, 이 재료를 선택할 경우에는 끓는점이 아닌 분해온도가 기준이 된다.
그런데, 도 3의 (a)～(d)에 나타낸 예에서는, 단자간에 자기집합된 수지(14) 중에 함유된 땜가루(16)를 용융시켜 접속체(18)를 형성했으나, 반드시 땜가루(16) 전부가 용융되지 않아도, 도 14에 나타낸 바와 같이 땜가루(16) 표면만이 용융되어, 땜가루끼리의 계면이 금속결합된 상태라도 본 발명의 목적은 달성된다. 예를 들어, 땜가루로서, 구리(Cu) 표면에 주석(Sn)도금을 한 것을 이용할 경우, 땜가루가 서로 접촉하여, 그 표면의 주석이 용융됨으로써, 땜가루끼리의 계면이 SnCu결합된 상태의 접속체(18)가 형성된다.
또 반도체칩(20)은, 반도체 베어칩이 복수의 전극단자(랜드)를 갖는 인터포저에 탑재된 형태로, 회로기판(21)에 플립칩 실장된 것도 포함한다.
[제 2 실시형태]
제 1 실시형태에서 설명한 플립칩 실장방법은, 수지 중에 함유된 기포발생제로부터 기포를 발생시키며, 당해 기포가 성장함으로써 수지가 단자 사이로 자기집 합하고, 또 당해 수지 중에 함유된 땜가루를 용융시킴으로써, 단자간에 접속체를 자기정합적으로 형성하는 것을 특징으로 하는 것으로, 이 기술은, 범프형성방법에도 적용할 수 있다.
본 발명의 제 2 실시형태에서 범프형성방법의 기본적인 공정을, 도 15의 (a)～(d) 및 도 16의 (a)～(d)를 참조하면서 이하에 설명한다.
우선 도 15의 (a)에 나타낸 바와 같이, 복수의 전극(32)을 갖는 기판(31) 상에, 땜가루(16)와 기포발생제(도시 생략)를 함유한 수지(14)를 공급한다. 다음으로 도 15의 (b)에 나타낸 바와 같이, 수지(14) 표면에 평판(40)을 배치한다. 여기에 나타낸 공정은, 먼저 기판(31)과 평판(40)을 일정 틈새를 형성하여 배치한 후, 땜가루와 기포발생제를 함유한 수지(14)를 이 틈새에 공급하도록 해도 된다.
이 상태에서 수지(14)를 가열하면, 도 15의 (c)에 나타낸 바와 같이 수지(14) 중에 함유된 기포발생제로부터 기포(30)가 발생한다. 그리고 도 15의 (d)에 나타낸 바와 같이, 수지(14)는, 발생한 기포(30)가 성장함으로써 이 기포(30) 외측으로 밀려난다.
밀려난 수지(14)는, 도 16의 (a)에 나타낸 바와 같이, 기판(31) 전극(32)과의 계면 및 평판(40)과의 계면에 기둥형으로 자기집합한다. 다음으로, 다시 수지(14)를 가열하면, 도 16의 (b)에 나타낸 바와 같이, 수지(14) 중에 함유된 땜가루(16)가 용융되어, 전극(32) 상으로 자기집합한 수지(14) 중에 함유된 땜가루(16)가 서로 용융 결합한다. 전극(32)은, 용융 결합된 땜가루(17)에 대해 습윤성이 높으므로, 도 16의 (c)에 나타낸 바와 같이, 전극(32) 상에 용융 땜가루로 이루어지 는 범프(19)를 형성한다. 마지막으로, 도 16의 (d)에 나타낸 바와 같이, 수지(14)와 평판(40)을 제거함으로써, 전극(32) 상에 범프(19)가 형성된 기판(31)이 얻어진다.
본 발명에 의하면, 기판(31)과 평판(40) 틈새에 공급된 땜가루(16)와 기포발생제를 함유한 수지(14)를 가열함으로써, 기포발생제로부터 기포(30)를 발생시키고, 기포(30)가 성장함으로써 수지(14)를 기포 외측으로 밀어냄으로써, 기판(31)의 전극(32)과 평판(40) 사이로 수지(14)를 자기집합시킬 수 있다. 그리고, 전극(32) 상에 자기집합된 수지(14) 중에 함유된 땜가루(16)를 용융시킴으로써, 습윤성 높은 전극(32) 상에, 용융 땜가루로 이루어지는 범프(19)를 자기정합적으로 형성할 수 있다. 이로써, 수지(14) 중에 분산된 땜가루(16)를 효율적으로 전극(32) 상에 자기집합시킬 수 있어, 균일성이 우수하며 또 생산성 높은 범프를 전극 상에 형성할 수 있다.
여기서, 본 실시형태의 범프형성방법에 있어서도, 제 1 실시형태에서의 플립칩 실장방법에 설명한 여러 가지 방법을 적용할 수 있다.
즉, 수지(14) 가열공정에서의 온도프로파일은, 도 4 또는 도 5에 나타낸 프로파일을, 또 기판(31)과 평판(40)의 갭 변동에 대해서는 도 7 또는 도 8에 나타낸 방법을, 각각 적용할 수 있다. 또한 기포발생제에 대해서도, 도 10에 나타낸 바와 같은, 끓는점이 다른 2종류 이상의 재료를 사용해도 된다. 그리고, 도 11에 나타낸 바와 마찬가지로, 땜가루 표면을 용융시켜 땜가루끼리의 계면이 금속결합 된 상태의 범프를 형성해도 된다.
또, 사용하는 수지(14), 땜가루(16), 기포발생제에 대해서도, 플립칩 실장방법에서 설명한 재료를 적절히 사용할 수 있다.
그런데, 도 15의 (a)～(d) 및 도 16의 (a)～(d)에 나타낸 방법에서, 평판(40)은 그 표면이 평탄한 것을 사용했으나, 도 17에 나타낸 바와 같이, 기판(31)에 형성된 복수의 전극(32)과 대향하는 위치에, 전극(32)과 거의 동일 형상의 볼록부(41)가 형성된 평판(40)을 사용해도 된다. 이와 같이, 기판(31)과 평판(40) 틈새에, 큰 단차를 형성함으로써, 수지(14)가 좁은 틈새의 전극(32) 상으로 자기집합하기 쉬워지며, 그 결과 균일한 범프를 형성할 수 있다. 이 단차는, 기판(31)과 평판(40)의 갭 크기에 대한 단차 비율이나, 수지의 점도 등에 따라 그 최적의 높이가 결정된다.
또, 도 18에 나타낸 바와 같이, 상기 볼록부(41)의 적어도 표면을 금속(42)으로 형성해둠으로써 땜가루(16)에 대한 습윤성을 높일 수 있어, 범프 형성을 보다 용이하게 할 수 있다.
여기서, 볼록부(41)를 갖는 평판(40)은 여러 가지 방법으로 형성할 수 있는데, 예를 들어 미세한 요철이 있는 금형을 수지박막 등의 피가공재료에 프레스 처리하여 일체 성형하는 방법으로 형성할 수도 있다.
그리고, 도 19에 나타낸 바와 같이, 전극(32)이 기판(31)에 매입된 경우에는, 수지(14)가 자기집합해야 할 장소가 정해지지 않으므로, 이 경우, 평판(40)에 볼록부(41)를 형성하는 것은 특히 효과적이다. 전극(32)이 매입된 기판(31)으로는, 예를 들어 전사에 의해 전극(32)이 형성된 것을 들 수 있다. 또, 다른 재료 (솔더레지스트 등)에 의해, 인접하는 전극간 틈새가 매입된 것도 들 수 있다.
도 20의 (a)～(d)는, 도 15의 (a)～(d) 및 도 16의 (a)～(d)에 나타낸 범프형성방법으로 얻어진 시료의 각 공정에서의 사진을 나타낸 것이다.
도 20의 (a)는, 기판과 평판 틈새에, 땜가루(SnAgCu; 녹는점 220℃)와, 기포발생제(디메틸아민염산염; 끓는점 171℃)를 함유한 수지(에폭시수지)를 공급한 단계의 사진이다.
도 20의 (b)는, 수지 가열공정에서, 수지 중에 기포발생제로부터 기포가 발생한 상태, 도 20의 (c)는, 전극 상에 수지가 자기집합한 상태를 각각 나타낸 사진이다. 도 20의 (d)는, 전극 상으로 자기집합한 수지 중의 땜가루를 용융시켜, 전극 상에 범프를 형성한 상태의 사진이다. 범프가 전극 상에 자기집합적으로 형성되었음을 확인할 수 있다.
또 도 21은, 7mm×7mm의 기판(전극면적 300μφ, 전극 수 165개)에, 땜가루로서 SnAgCu(입경 10～25㎛)를 40중량%(8체적%), 기포발생제로서 이소프로필알콜을 3중량%, 각각 함유시킨 비스페놀F형 에폭시계 수지를 공급하고, 본 발명의 방법으로 범프를 형성한 상태의 사진이다. 도 21에 나타낸 바와 같이, 모든 전극 상에 범프가 균일하게 형성되어, 전극 이외의 기판 상에 땜가루의 잔류는 관찰되지 않는다.
이상, 본 발명에 관한 플립칩 실장방법 및 범프형성방법에 대하여 설명해왔으나, 이들 방법을 실행하여 플립칩 실장체 혹은 범프부착 기판을 제조하는 장치는, 도 22의 블록도에 나타낸 바와 같은 제조장치(50)로 실현할 수 있다.
도 22에 나타낸 바와 같이 제조장치(50)는, 반도체칩(20)과 회로기판(21)을, 일정 틈새를 갖고 서로 대향시켜 유지하는 유지수단(51)과, 반도체칩(20)과 회로기판(21) 틈새에 땜가루(16)와 기포발생제를 함유한 수지(14)를 공급하는 공급수단(52)과, 수지(14)를 가열하는 가열수단(53)으로 구성된다. 또, 가열수단(53)은, 수지(14) 중에 함유된 기포발생제로부터 기포를 발생시키는 온도로 제어하는 제 1 가열수단(54)과, 수지(14) 중에 함유된 땜가루(16)를 용융시키는 온도로 제어하는 제 2 가열수단(55)을 갖는다.
여기서, 유지수단(51)에는, 반도체칩(20)의 전극단자(12)와, 회로기판(21)의 접속단자(11) 위치를 맞추는 얼라인먼트기구가 구성된다. 또 공급수단(52)은, 수지가 페이스트상태이면 디스펜서 등을 이용할 수 있으며, 가열수단(53)은 가열대(hot plate 등)나, 열풍, 적외선에 의해 가열되는 가열박스(오븐) 등을 사용할 수 있다.
이 제조장치(50)에 있어서, 제 1 가열수단(54)으로 가열된 수지(14)는, 기포발생제로부터 발생한 기포가 성장함에 따라 당해 기포 외측으로 밀려남으로써, 회로기판(21)의 접속단자(11)와 반도체칩(20)의 전극단자(12) 사이로 자기집합하고, 또 제 2 가열수단(55)으로, 단자간에 자기집합된 수지(14) 중에 함유된 땜가루(16)가 용융됨으로써, 단자간에 접속체(22)를 형성하여 플립칩 실장체를 제조한다.
여기서, 이 제조장치(50)는, 기판(31)에 형성된 복수의 전극(32) 상에 범프를 형성하는 범프형성장치로서도 이용할 수 있다.
즉, 유지수단(51)으로, 기판(31)에 대하여 일정 틈새를 갖고 대향하는 위치 에 평판(40)을 유지하고, 공급수단(52)으로 기판(31)과 평판(40)의 틈새에 땜가루(16)와 기포발생제를 함유한 수지(14)를 공급하며, 가열수단(53)으로 수지(14)를 가열시킬 수 있다.
이 장치에 있어서, 제 1 가열수단(54)으로 가열된 수지(14)는, 기포발생제로부터 발생한 기포가 성장함으로써 당해 기포 외측으로 밀려남에 따라 기판(31)의 전극(32) 상으로 자기집합하고, 또, 제 2 가열수단(55)으로, 전극(32) 상에 자기집합한 수지(14) 중에 함유된 땜가루(16)를 용융시킴으로써, 전극(32) 상에 범프(19)를 형성하여 범프부착기판을 제조할 수 있다.
그런데, 땜가루를 함유시킨 수지를 이용하여, 반도체칩과 회로기판의 서로 대향하는 단자간의 전기적 접속과, 반도체칩의 회로기판에의 고정을 동시에 행하는 방법이, 특허문헌5(일특개 2002-26070호 공보) 및 특허문헌6(일특개평 11-186334호 공보)에 기재되었다. 여기에 기재된 방법은, 수지 중에 함유시킨 땜가루를 용융시킴으로써, 반도체칩 및 회로기판의 서로 대향하는 단자가 접촉하는 부위를 납땜처리 함과 더불어, 그 후 수지를 경화시킴으로써 반도체칩을 회로기판에 봉입, 고정시키는 것으로, 일견, 본 발명과 유사한 기술과도 같아 보인다. 그러나, 여기에 기재된 방법은, 이른바 리플로우 처리에 의해 단자간을 납땜 처리한 것이며, 따라서 수지봉입 후에도 수지 중에 땜가루는 분산되어 있어, 본 발명과 같이 용융된 땜가루를 서로 대향하는 단자 사이로 자기집합시키는 것이 아닌, 본 발명과는 본질적으로 다른 기술이다.
또, 도전성 입자(저융점 금속필러)를 함유시킨 수지를 이용하여, 반도체칩과 회로기판의 대향하는 단자간 전기적 접속과, 반도체칩의 회로기판에의 고정을 동시에 행하는 방법이 특허문헌7(일특개 2004-260131호 공보) 및 비특허문헌1(야스다 마사히로(安田 眞大他)"저융점 금속필러 함유 수지에 의한 자기조직화 접합프로세스", 제 10 회 "일렉트로닉스에 있어서의 마이크로접합과 실장기술"심포지엄(10th Symposium on "Microjoining and Assembly Technology in Electronics"), 183-188쪽, 2004년)에 기재되어 있다. 여기에는, 산화환원능력을 갖는 수지를 이용하여, 수지 중에 함유된 용융 금속필러의 응집이나 습윤에 기초하여, 도전성 입자가 선택적으로 단자 사이에 자기조직화된 접속체를 형성하는 기술이 개시되었다.
그러나, 특허문헌7 및 비특허문헌1은, 대향하는 단자간을 선택적(자기집합적)으로 접합을 행하는 프로세스의 가능성을 시사하는 것에 그치고, 오로지 용융된 도전성 입자의 습윤성에 의해서만 단자 사이로 응집(자기집합)시키므로, 단자간에 형성되는 접속체를 균일하게 형성하기는 어렵다.
본 발명은, 전술한 바와 같이 땜가루를 함유한 수지가, 용융된 땜가루가 자유롭게 이동할 수 있을 정도의 "바다" 역할을 하는 것은 아니기 때문에, 용융 땜가루의 결합과정이 균일하게 진행되지 않는 결과, 단자간에 균일한 접합체를 형성할 수 없다는 인식에서 이루어진 것으로, 본 발명에 의한 방법을 적용함으로써, 다수의 전극단자를 갖는 반도체칩을 수율 좋게 플립칩 실장할 수 있어, 대량생산 공정에 적용 가능한 유용한 방법을 제공하는 것이다.
이상, 본 발명을 적합한 실시예에 따라 설명했으나, 이러한 기술은 한정사항이 아니며, 여러 가지로 개변이 가능함은 물론이다. 예를 들어 회로기판(21)으로 서, 도 22에 나타낸 바와 같이 표면에 복수의 접속단자(11)가 형성되고, 이면에 복수의 외부단자(45)가 형성된 인터포저(21)를 사용할 수도 있다. 이 경우, 플립칩 실장체는, 반도체칩(20)이 인터포저(21)에 탑재된 CSP(Chip Size Package) 또는 BGA(Ball Greed Array) 구성을 이룬다.
본 발명에 의하면, 차세대LSI의 플립칩 실장에 적용 가능한, 생산성 및 신뢰성 높은 플립칩 실장방법 및 범프형성방법을 제공할 수 있다.

Claims (36)

  1. 복수의 접속단자를 갖는 회로기판에 대향시켜 복수의 전극단자를 갖는 반도체칩을 배치하고, 상기 회로기판의 접속단자와 상기 반도체칩의 전극단자를 전기적으로 접속하는 플립칩 실장방법에 있어서,
    상기 회로기판과 상기 반도체칩의 틈새에, 땜가루와 기포발생제를 함유한 수지를 공급하는 제 1 공정과,
    상기 수지를 가열하여, 상기 수지 중에 함유된 상기 기포발생제로부터 기포를 발생시키는 제 2 공정과,
    상기 수지를 가열하여, 상기 수지 중에 함유된 상기 땜가루를 용융시키는 제 3 공정을 포함하며,
    상기 제 2 공정에 있어서 상기 수지는, 상기 기포발생제에서 발생한 기포가 성장함에 따라 이 기포 외측으로 밀려남으로써, 상기 회로기판의 접속단자와 상기 반도체칩의 전극단자 사이로 자기집합하고,
    상기 제 3 공정에 있어서, 상기 단자 사이에 자기집합된 상기 수지 중에 함유된 땜가루가 용융됨으로써, 상기 단자간에 접속체를 형성하는 것을 특징으로 하는 플립칩 실장방법.
  2. 청구항 1에 있어서,
    상기 제 3 공정 후, 상기 단자 사이에 있는 상기 수지를 경화시키는 공정을 추가로 포함하는 것을 특징으로 하는 플립칩 실장방법.
  3. 청구항 1에 있어서,
    상기 제 2 공정에서의 가열온도는, 상기 제 3 공정에서의 가열온도보다 낮은 온도로 실행되는 것을 특징으로 하는 플립칩 실장방법.
  4. 청구항 1에 있어서,
    상기 기포발생제는, 상기 수지가 가열되었을 때 비등하는 재료로 이루어지는 것을 특징으로 하는 플립칩 실장방법.
  5. 청구항 4에 있어서,
    상기 기포발생제의 끓는점은, 상기 땜가루의 녹는점보다 낮은 것을 특징으로 하는 플립칩 실장방법.
  6. 청구항 4에 있어서,
    상기 기포발생제는, 끓는점이 다른 2종류 이상의 재료로 이루어지는 것을 특징으로 하는 플립칩 실장방법.
  7. 청구항 1에 있어서,
    상기 기포발생제는, 상기 수지가 가열됐을 때 상기 기포발생제가 열분해 됨 으로써 기포를 발생시키는 재료로 이루어지는 것을 특징으로 하는 플립칩 실장방법.
  8. 청구항 7에 있어서,
    상기 기포발생제는 결정수를 함유하는 화합물로 이루어지며, 상기 수지가 가열됐을 때 분해되어 수증기를 발생시키는 것을 특징으로 하는 플립칩 실장방법.
  9. 청구항 3에 있어서,
    상기 제 2 공정, 및 상기 제 3 공정은, 상기 수지의 가열온도를 연속적으로 상승시켜가며 실행되는 것을 특징으로 하는 플립칩 실장방법.
  10. 청구항 1에 있어서,
    상기 제 2 공정은, 상기 회로기판과 상기 반도체칩의 틈새 간격을 변동시켜가며 실행되는 것을 특징으로 하는 플립칩 실장방법.
  11. 청구항 10에 있어서,
    상기 제 2 공정은, 상기 회로기판과 상기 반도체칩의 틈새 간격을 넓혀가며 실행되는 것을 특징으로 하는 플립칩 실장방법.
  12. 청구항 1에 있어서,
    상기 제 3 공정은, 상기 회로기판과 상기 반도체칩의 틈새 간격을 변동시켜가며 실행되는 것을 특징으로 하는 플립칩 실장방법.
  13. 청구항 12에 있어서,
    상기 제 3 공정은, 상기 회로기판과 상기 반도체칩의 틈새 간격을 좁혀가며 실행되는 것을 특징으로 하는 플립칩 실장방법.
  14. 청구항 1에 있어서,
    상기 제 1 공정은, 상기 회로기판 상에, 상기 땜가루와 기포발생제를 함유한 수지를 공급한 후, 이 수지 표면에 상기 반도체칩을 배치함으로써 실행되는 것을 특징으로 하는 플립칩 실장방법.
  15. 청구항 1에 있어서,
    상기 제 3 공정은, 상기 수지 중에 함유된 상기 땜가루 표면을 용융하는 공정을 포함하며,
    상기 제 3 공정에서 형성된 접속체는, 상기 땜가루끼리의 계면이 금속결합된 상태인 것을 특징으로 하는 플립칩 실장방법.
  16. 청구항 1에 있어서,
    상기 복수의 전극단자를 갖는 반도체칩은, 반도체 베어칩이 상기 복수의 전 극단자를 갖는 인터포저(interposer)에 탑재된 구성인 것을 특징으로 하는 플립칩 실장방법.
  17. 청구항 1에 있어서,
    상기 제 3 공정 후, 상기 회로기판과 상기 반도체칩의 틈새에 언더필 재료를 공급한 다음, 이 언더필 재료를 경화시키는 공정을 추가로 포함하는 것을 특징으로 하는 플립칩 실장방법.
  18. 복수의 전극을 갖는 기판의 범프형성방법에 있어서,
    상기 기판에 대향시켜 평판을 배치하고, 이 평판과 상기 기판의 틈새에 땜가루와 기포발생제를 함유한 수지를 공급하는 제 1 공정과,
    상기 수지를 가열하여, 상기 수지 중에 함유된 상기 기포발생제로부터 기포를 발생시키는 제 2 공정과,
    상기 수지를 가열하여, 상기 수지 중에 함유된 상기 땜가루를 용융하는 제 3 공정을 포함하며,
    상기 제 2 공정에 있어서, 상기 수지는, 상기 기포발생제에서 발생한 기포가 성장함에 따라 이 기포 외측으로 밀려남으로써, 상기 기판의 전극 상으로 자기집합하고,
    상기 제 3 공정에 있어서, 상기 전극 상에 자기집합된 상기 수지 중에 함유된 땜가루가 용융됨으로써, 상기 전극 상에 범프를 형성하는 것을 특징으로 하는 범프형성방법.
  19. 청구항 18에 있어서,
    상기 제 3 공정에서의 가열온도는, 상기 제 2 공정에서의 가열온도보다 높은 온도로 실행되는 것을 특징으로 하는 범프형성방법.
  20. 청구항 18에 있어서,
    상기 기포발생제는, 상기 수지가 가열됐을 때 비등하는 재료로 이루어지는 것을 특징으로 하는 범프형성방법.
  21. 청구항 20에 있어서,
    상기 기포발생제의 끓는점은, 상기 땜가루의 녹는점보다 낮은 것을 특징으로 하는 범프형성방법.
  22. 청구항 18에 있어서,
    상기 기포발생제는, 상기 수지가 가열됐을 때, 상기 기포발생제가 열분해 됨으로써 기체를 발생시키는 재료로 이루어지는 것을 특징으로 하는 범프형성방법.
  23. 청구항 18에 있어서,
    상기 제 2 공정은, 상기 기판과 상기 평판의 틈새 간격을 변동시켜가며 실행 되는 것을 특징으로 하는 범프형성방법.
  24. 청구항 18에 있어서,
    상기 제 3 공정은, 상기 기판과 상기 평판의 틈새 간격을 변동시켜가며 실행되는 것을 특징으로 하는 범프형성방법.
  25. 청구항 18에 있어서,
    상기 제 1 공정은, 상기 기판 상에, 상기 땜가루와 기포발생제를 함유한 수지를 공급한 후, 이 수지 표면에 평판을 배치함으로써 실행되는 것을 특징으로 하는 범프형성방법.
  26. 청구항 18에 있어서,
    상기 평판의 상기 기판과 대향하는 평면상에, 상기 기판에 형성된 복수의 전극과 대향하는 위치에, 상기 전극과 거의 동일 형상의 볼록부가 형성되는 것을 특징으로 하는 범프형성방법.
  27. 청구항 26에 있어서,
    상기 볼록부의 적어도 표면은, 금속으로 형성되는 것을 특징으로 하는 범프형성방법.
  28. 청구항 18에 있어서,
    상기 제 3 공정 후, 상기 수지 및 상기 평판을 제거하는 공정을 추가로 포함하는 것을 특징으로 하는 범프형성방법.
  29. 청구항 18에 있어서,
    상기 제 3 공정은, 상기 수지 중에 함유된 상기 땜가루 표면을 용융하는 공정을 포함하며,
    상기 제 3 공정에서 형성된 범프는, 상기 땜가루끼리의 계면이 금속결합된 상태인 것을 특징으로 하는 범프형성방법.
  30. 복수의 접속단자를 갖는 회로기판에 대향시켜, 복수의 전극단자를 갖는 반도체칩이 배치되며, 상기 회로기판의 접속단자와 상기 반도체칩의 전극단자가 전기적으로 접속된 플립칩 실장체에 있어서,
    상기 접속단자와 상기 전극단자는, 상기 회로기판과 상기 반도체칩의 틈새에 공급된 땜가루 및 기포발생제를 함유하는 수지가, 상기 접속단자와 상기 전극단자 사이로 자기집합하고, 이 자기집합된 수지 중의 땜가루가 용융되어, 접속단자와 전극단자 사이에 형성된 접속체를 개재하고 전기적으로 접속되는 것을 특징으로 하는 플립칩 실장체.
  31. 청구항 30에 있어서,
    상기 회로기판은, 복수의 외부단자를 갖는 인터포저로 구성되며, 상기 플립칩 실장체는, 상기 반도체칩이 상기 인터포저에 탑재된 CSP(Chip Size Package) 또는 BGA(Ball Greed Array) 구성을 이루는 것을 특징으로 하는 플립칩 실장체.
  32. 청구항 30에 있어서,
    상기 플립칩 실장체는, 상기 회로기판과 상기 반도체칩 틈새에 공급된 수지로 고정되는 것을 특징으로 하는 플립칩 실장체.
  33. 반도체칩을 회로기판에 플립칩 실장하는 플립칩 실장장치에 있어서,
    상기 반도체칩 및 상기 회로기판을, 일정 틈새를 갖고 서로 대향시켜 유지하는 유지수단과,
    상기 반도체칩과 상기 회로기판의 틈새에, 땜가루와 기포발생제를 함유한 수지를 공급하는 공급수단과,
    상기 수지를 가열하는 가열수단을 구비하며,
    상기 가열수단은, 상기 수지 중에 함유된 상기 기포발생제로부터 기포를 발생시키는 온도로 제어하는 제 1 가열수단과, 상기 수지 중에 함유된 상기 땜가루를 용융시키는 온도로 제어하는 제 2 가열수단을 갖는 것을 특징으로 하는 플립칩 실장장치.
  34. 청구항 33에 있어서,
    상기 제 1 가열수단으로 가열된 상기 수지는, 상기 기포발생제로부터 발생한 기포가 성장함에 따라 이 기포 외측으로 밀려남으로써, 상기 회로기판의 접속단자와 상기 반도체칩의 전극단자 사이로 자기집합하고,
    상기 제 2 가열수단으로, 상기 단자간에 자기집합한 상기 수지 중에 함유된 땜가루가 용융됨으로써, 상기 단자간에 접속체를 형성하는 것을 특징으로 하는 플립칩 실장장치.
  35. 기판에 형성된 복수의 전극 상에 범프를 형성하는 범프형성장치에 있어서,
    상기 기판에 대해 일정 틈새를 갖고 대향하는 위치에 평판을 유지하는 유지수단과,
    상기 기판과 상기 평판의 틈새에, 땜가루와 기포발생제를 함유한 수지를 공급하는 공급수단과,
    상기 수지를 가열하는 가열수단을 구비하며,
    상기 가열수단은, 상기 수지 중에 함유된 상기 기포발생제로부터 기포를 발생시키는 가열온도로 제어하는 제 1 가열수단과, 상기 수지 중에 함유된 상기 땜가루를 용융시키는 가열온도로 제어하는 제 2 가열수단을 갖는 것을 특징으로 하는 범프형성장치.
  36. 청구항 35에 있어서,
    상기 제 1 가열수단으로 가열된 상기 수지는, 상기 기포발생제로부터 발생한 기포가 성장함에 따라 이 기포 외측으로 밀려남으로써 상기 기판의 전극 상으로 자기집합하고,
    상기 제 2 가열수단으로, 상기 전극 상에 자기집합한 상기 수지 중에 함유된 땜가루를 용융시킴으로써, 상기 전극 상에 범프를 형성하는 것을 특징으로 하는 범프형성장치.
KR1020077021018A 2005-03-29 2006-03-16 플립칩 실장방법 및 범프형성방법 KR101109221B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005094232 2005-03-29
JPJP-P-2005-00094232 2005-03-29
PCT/JP2006/305273 WO2006103948A1 (ja) 2005-03-29 2006-03-16 フリップチップ実装方法およびバンプ形成方法

Publications (2)

Publication Number Publication Date
KR20070114743A KR20070114743A (ko) 2007-12-04
KR101109221B1 true KR101109221B1 (ko) 2012-01-30

Family

ID=37053209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021018A KR101109221B1 (ko) 2005-03-29 2006-03-16 플립칩 실장방법 및 범프형성방법

Country Status (6)

Country Link
US (2) US7531387B1 (ko)
EP (1) EP1865549A4 (ko)
JP (2) JP4084834B2 (ko)
KR (1) KR101109221B1 (ko)
CN (1) CN100495677C (ko)
WO (1) WO2006103948A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
US7927997B2 (en) * 2005-03-15 2011-04-19 Panasonic Corporation Flip-chip mounting method and bump formation method
CN100533701C (zh) * 2005-03-16 2009-08-26 松下电器产业株式会社 使用了导电性粒子的倒装片安装方法
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
EP1873819A4 (en) * 2005-04-06 2012-07-11 Panasonic Corp BALL CONNECTION METHOD AND CONNECTION BALL FORMATION METHOD
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
JP2007109859A (ja) * 2005-10-13 2007-04-26 Nec Electronics Corp 電子部品の製造方法
JP5002583B2 (ja) * 2006-03-16 2012-08-15 パナソニック株式会社 バンプ形成方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
CN101411251B (zh) * 2006-03-28 2011-03-30 松下电器产业株式会社 凸块形成方法及凸块形成装置
US20100065318A1 (en) * 2006-11-28 2010-03-18 Kyocera Corporation Circuit board and semiconductor element mounted structure using the same
CN101573784B (zh) * 2006-12-18 2013-01-09 松下电器产业株式会社 电极结构体及凸点形成方法
JP5368299B2 (ja) 2007-04-27 2013-12-18 パナソニック株式会社 電子部品実装体及びハンダバンプ付き電子部品の製造方法
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
KR100886712B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
CN101925657B (zh) * 2008-01-25 2013-06-26 富士通株式会社 热容量控制材料和部件安装方法
JP2009188063A (ja) * 2008-02-04 2009-08-20 Fujikura Kasei Co Ltd 端子間の接続方法、および半導体素子の実装方法
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP5334436B2 (ja) * 2008-03-24 2013-11-06 パナソニック株式会社 配線基板と配線基板の半田付方法
JP2010034504A (ja) * 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP5277068B2 (ja) * 2008-07-14 2013-08-28 パナソニック株式会社 基板間の接続方法、フリップチップ実装体及び基板間接続構造
JP4816750B2 (ja) 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
JP2010263014A (ja) * 2009-04-30 2010-11-18 Panasonic Corp 半導体装置
US8039938B2 (en) 2009-05-22 2011-10-18 Palo Alto Research Center Incorporated Airgap micro-spring interconnect with bonded underfill seal
JP5523454B2 (ja) * 2009-06-08 2014-06-18 パナソニック株式会社 電子部品実装構造体の製造方法
JP5263121B2 (ja) * 2009-10-30 2013-08-14 住友ベークライト株式会社 半導体装置の製造方法および電子部品の製造方法
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US8574964B2 (en) * 2010-04-14 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnection between semiconductor die and substrate with continuous body of solder tape
US9027822B2 (en) 2010-11-08 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Manufacturing method of solder transfer substrate, solder precoating method, and solder transfer substrate
JP2013247295A (ja) * 2012-05-28 2013-12-09 Fujitsu Ltd 導電性接合材料、並びに電子部品及び電子機器
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
CN102941420A (zh) * 2012-11-15 2013-02-27 重庆大学 高活性环保低银Sn-Ag-Cu系无铅无卤素锡膏
US9171804B2 (en) * 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component
JP6269682B2 (ja) * 2013-11-29 2018-01-31 富士通株式会社 基体の接合方法
US9230832B2 (en) * 2014-03-03 2016-01-05 International Business Machines Corporation Method for manufacturing a filled cavity between a first and a second surface
WO2016013474A1 (ja) * 2014-07-22 2016-01-28 積水化学工業株式会社 接続構造体の製造方法
CN107004975B (zh) * 2015-02-19 2018-12-21 积水化学工业株式会社 连接结构体的制造方法
CN113381210A (zh) * 2015-03-09 2021-09-10 昭和电工材料株式会社 连接结构体的制造方法
TWI696300B (zh) * 2016-03-15 2020-06-11 晶元光電股份有限公司 半導體裝置及其製造方法
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体
CN107623012B (zh) * 2016-07-13 2020-04-28 群创光电股份有限公司 显示装置及其形成方法
CN112313032A (zh) * 2018-06-26 2021-02-02 昭和电工材料株式会社 各向异性导电膜及其制造方法以及连接结构体的制造方法
WO2020105206A1 (ja) * 2018-11-22 2020-05-28 株式会社村田製作所 伸縮性配線基板及び伸縮性配線基板の製造方法
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
JP2021057292A (ja) * 2019-10-01 2021-04-08 積水化学工業株式会社 接続構造体及び接続構造体の製造方法
CN111490743B (zh) * 2020-05-22 2023-06-06 北京超材信息科技有限公司 一种终端saw滤波器制作方法
CN113038698B (zh) * 2021-03-08 2022-09-09 京东方科技集团股份有限公司 柔性电路板、显示面板、制备方法和显示装置
CN113579442B (zh) * 2021-09-27 2022-02-08 新恒汇电子股份有限公司 双界面模块电学连接材料及其制备方法和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329745A (ja) 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2004260131A (ja) 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
DE19640192A1 (de) * 1996-09-30 1998-04-02 Bosch Gmbh Robert Verfahren zur Flip-Chip-Montage
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
DE69942824D1 (de) * 1998-08-28 2010-11-18 Panasonic Corp Leitfähige paste, diese verwendende elektrisch leitfähige struktur, elektrisches bauteil, modul, leiterplatte, verfahren zum elektrischen verbinden, verfahren zur herstellung von einer leiterplatte he
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
TWI236093B (en) * 2002-12-30 2005-07-11 Advanced Semiconductor Eng Bumping process
US7524748B2 (en) * 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
TWI225280B (en) * 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
KR101215243B1 (ko) * 2004-12-17 2012-12-24 파나소닉 주식회사 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
US7696594B2 (en) * 2005-12-22 2010-04-13 International Business Machines Corporation Attachment of a QFN to a PCB
JP2008159878A (ja) * 2006-12-25 2008-07-10 Nippon Mektron Ltd 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329745A (ja) 2001-05-01 2002-11-15 Fujitsu Ltd 電子部品の実装方法及びペースト材料
JP2004260131A (ja) 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Also Published As

Publication number Publication date
KR20070114743A (ko) 2007-12-04
JPWO2006103948A1 (ja) 2008-09-04
JP2008172215A (ja) 2008-07-24
US7638883B2 (en) 2009-12-29
US7531387B1 (en) 2009-05-12
US20080284046A1 (en) 2008-11-20
CN100495677C (zh) 2009-06-03
EP1865549A4 (en) 2012-07-11
US20090117688A1 (en) 2009-05-07
CN101142665A (zh) 2008-03-12
EP1865549A1 (en) 2007-12-12
WO2006103948A1 (ja) 2006-10-05
JP4084834B2 (ja) 2008-04-30
JP4480757B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
KR101109221B1 (ko) 플립칩 실장방법 및 범프형성방법
KR101181140B1 (ko) 플립칩 실장방법 및 기판간 접속방법
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP4495158B2 (ja) フリップチップ実装方法、バンプ形成方法、フリップチップ実装装置、およびバンプ形成装置
JP4294722B2 (ja) 接続構造体及びその製造方法
KR101215243B1 (ko) 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
EP1996002B1 (en) Bump forming method and bump forming apparatus
JP4710513B2 (ja) フリップチップ実装方法および基板間接続方法
JP4543899B2 (ja) フリップチップ実装方法およびフリップチップ実装装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8