JP5523454B2 - 電子部品実装構造体の製造方法 - Google Patents

電子部品実装構造体の製造方法 Download PDF

Info

Publication number
JP5523454B2
JP5523454B2 JP2011518276A JP2011518276A JP5523454B2 JP 5523454 B2 JP5523454 B2 JP 5523454B2 JP 2011518276 A JP2011518276 A JP 2011518276A JP 2011518276 A JP2011518276 A JP 2011518276A JP 5523454 B2 JP5523454 B2 JP 5523454B2
Authority
JP
Japan
Prior art keywords
electronic component
curable resin
resin
foaming agent
foaming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011518276A
Other languages
English (en)
Other versions
JPWO2010143379A1 (ja
Inventor
弘枝 小和田
敦史 山口
行壮 松野
英之 辻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011518276A priority Critical patent/JP5523454B2/ja
Publication of JPWO2010143379A1 publication Critical patent/JPWO2010143379A1/ja
Application granted granted Critical
Publication of JP5523454B2 publication Critical patent/JP5523454B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子部品実装構造体の製造方法および電子部品実装構造体に関する。詳しくは、回路基板表面に実装された電子部品を保護する樹脂硬化物の厚みを制御することが可能な電子部品実装構造体を製造するための方法に関する。
従来から、回路基板表面に実装された電子部品を水分、ガス、塵埃、衝撃等から保護するために、エポキシ樹脂、ポリウレタン、シリコーン樹脂、アクリル樹脂等の樹脂硬化物で電子部品を被覆するオーバーコーティング法が知られている。
また、回路基板表面に電子部品をフリップチップ接続により実装して形成された電子部品実装構造体のハンダ接合部を補強するために、回路基板表面と電子部品との間に形成される隙間に樹脂硬化物を充填するアンダーフィル法も知られている。
特許文献１は、硬化性樹脂と発泡剤とを含有する封止用樹脂組成物を開示している。特許文献１に開示された封止用樹脂組成物は、回路基板表面に実装された電子部品を容易に取り外してリペア（補修交換）を可能とするアンダーフィル用樹脂組成物である。具体的には、回路基板とその表面にフリップチップ接続された電子部品との間のハンダ接合部に封止用樹脂組成物をアンダーフィルして硬化させる。そして、回路基板に実装された電子部品を取り外す場合には、樹脂硬化物中の発泡剤が発泡する温度に加熱することにより発泡剤を発泡させる。そして、発泡剤の発泡により樹脂硬化物の強度を低下させるとともに、ハンダを溶融させることにより、実装された電子部品を容易に取り外すことを可能にするものである。
また、携帯電子機器に収容される回路基板に実装された電子部品は衝撃等により断線や損傷を受けるおそれがある。このような断線等による損傷を抑制するために、回路基板表面と電子部品との接合部のような比較的衝撃による損傷を生じやすい部分に、補強を目的として樹脂硬化物からなる保護被膜を形成する方法も知られている。一例として、図３に示すような、回路基板１３に、ＩＣ（Integrated Circuit）パッケージ６０とリード端子６１とを含む電子部品５２を実装して得られる電子部品実装構造体５０について説明する。電子部品５２は回路基板１３の表面から、回路基板１３に形成されたスルーホールＨ１にリード端子６１を挿入した後、回路基板１３の裏面に形成された図略の回路にハンダ５５を用いてハンダ付けすることにより実装されている。そして、ハンダ５５及びハンダ付けされたリード端子６１の表面に保護被膜である樹脂硬化物５３が形成されている。図３に示すように、電子部品５２の平坦な領域（Ｒ１）には、膜厚が均一で適度に厚い樹脂硬化物５３を形成することは容易である。一方、リード端子６１の先端部分の領域（Ｒ２）や、電子部品５２のエッジ部分（Ｒ３）には、界面張力の影響等により膜厚が均一で適度に厚い樹脂硬化物５３を形成することが困難である。従って、このような領域の樹脂硬化物５３の膜厚は、薄くなりやすい。その結果、樹脂硬化物５３の膜厚が薄い部分は樹脂硬化物５３による絶縁特性等が低下するおそれがある。例えば、リード端子６１の先端部分に形成される樹脂硬化物５３の膜厚が薄くなった場合、薄い部分から電流がリークするおそれがある。高温多湿の環境下においては、このような電流のリークが特に発生しやすくなる。
このような問題を解決するために、リード端子６１の先端部分（Ｒ２）のような領域や電子部品５２のエッジ部（Ｒ３）のような領域に、樹脂硬化物５３の形成後に、さらに、別の樹脂硬化物を重ねることにより、膜厚を厚くする方法も考えられる。しかしながら、リード端子の先端部分やエッジ部のような微細な領域に、別工程でピンポイントに被膜を形成することは工程上難しく、また、工程が増えるために生産性が低下する。さらに、別の樹脂硬化物を重ねた場合には、その分だけ重量が増加するために軽量化の観点からも好ましくない。
特開２００７−１３１８２０号公報
本発明は、発泡剤を含有する硬化性樹脂組成物を用いて回路基板表面に実装された電子部品を被覆する場合において、保護被膜の厚みを容易に制御することが可能な電子部品実装構造体の製造方法を提供することを目的とする。
本発明の一局面は、回路基板表面に形成された電極に、電子部品に接続された端子をハンダ付けすることにより、電子部品を回路基板に実装する実装工程と、ハンダ付けにより形成された回路基板表面上のハンダ接合部を被覆するように硬化性樹脂と発泡剤とを含有する液状硬化性樹脂組成物を塗布する塗布工程と、液状硬化性樹脂組成物を発泡剤が発泡する温度より低い温度で硬化させることにより樹脂硬化物を形成させる硬化工程と、樹脂硬化物の少なくとも一部分を加熱することにより、発泡剤を発泡させる発泡工程と、を備える電子部品実装構造体の製造方法である。
また、本発明の他の一局面は、回路基板と回路基板表面に形成された電極にハンダ付けにより実装された少なくとも一つの電子部品とを含む電子部品実装構造体であって、ハンダ付けされた部分が樹脂硬化物で被覆されており、樹脂硬化物は、発泡剤と硬化性樹脂とを含む硬化性樹脂組成物の硬化物であり、樹脂硬化物の少なくとも一部分の発泡剤が発泡している電子部品実装構造体である。
また、本発明の他の一局面は、回路基板と、回路基板の第１面に実装された少なくとも一つの電子部品とを含む電子部品実装構造体であって、電子部品は電子部品本体と電子部品本体に接続されたスルーホール実装用の複数のリード端子を有し、回路基板は第１面から第２面に貫通する複数のスルーホールと第２面の表面に各スルーホールの周囲に設けられた回路を有し、各リード端子は各スルーホールに挿入されて、回路にハンダ付けされており、第２面の表面のハンダ付けされた部分及びその周囲が樹脂硬化物で被覆されており、樹脂硬化物は、発泡剤と硬化性樹脂とを含む硬化性樹脂組成物の硬化物であり、樹脂硬化物の少なくとも一部分の発泡剤が発泡していることを特徴とする電子部品実装構造体である。
本発明によれば、回路基板に実装された電子部品の接合部分を被覆する樹脂硬化物の膜厚を容易に制御することができる。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明及び添付する図面によって、より明白となる。
本実施形態の電子部品実装構造体１０の製造方法の実装工程を説明するための模式断面図である。 本実施形態の電子部品実装構造体１０の製造方法の塗布工程を説明するための模式断面図である。 本実施形態の電子部品実装構造体１０の製造方法の硬化工程を説明するための模式断面図である。 本実施形態の電子部品実装構造体１０の製造方法の発泡工程を説明するための模式断面図である。 本実施形態の電子部品実装構造体の製造方法の効果を説明するための電子部品実装構造体２０の構成を模式的に示す縦断面図である。 回路基板に実装された電子部品を樹脂硬化物からなる保護被膜で被覆した従来の電子部品実装構造体５０の構成を模式的に示す縦断面図である。
はじめに、本実施形態の電子部品実装構造体の製造方法に用いられる液状硬化性樹脂組成物について詳しく説明する。
液状硬化性樹脂組成物は、硬化性樹脂および発泡剤を含有する常温で液状の硬化性樹脂組成物である。なお、常温で液状の硬化性樹脂組成物とは、無溶剤タイプの液状樹脂、または、常温で固体の樹脂を溶媒に溶解して得られる樹脂ワニスを主成分とし、発泡剤を含有する組成物である。
硬化性樹脂の具体例としては、熱硬化性樹脂、光硬化性樹脂、電子線硬化性樹脂等が挙げられる。このような硬化性樹脂としては、従来から知られた硬化性樹脂が用いられ、具体的には、例えば、シリコーン樹脂、ポリウレタン、アクリル樹脂、ポリオレフィン、エポキシ樹脂等のような樹脂成分から形成される。これらの中では、熱硬化性のシリコーン樹脂や熱硬化性のポリオレフィン等が、後述する発泡工程において発泡状態を制御しやすい点から特に好ましい。
熱硬化性樹脂としては、後述する発泡剤のガス発生温度よりも低い温度で硬化可能な樹脂が、熱硬化の際の発泡を抑制することができる点から好ましい。具体的には、例えば、発泡剤のガス発生温度よりも１０℃以上低い温度、さらには２０℃以上低い温度で硬化可能な樹脂が好ましい。具体的には、例えば、室温〜１００℃、さらには室温〜８０℃のような低温で硬化する低温硬化型の熱硬化性樹脂であることが好ましい。このような場合には、発泡剤のガス発生温度よりも低い硬化温度に加熱することにより、発泡剤が発泡することを抑制しながら、熱硬化性樹脂の硬化を進行させることができる。
なお、樹脂硬化物中の発泡剤を発泡させるためには、使用する熱硬化性樹脂は硬化後も弾性を有することが好ましい。具体的には樹脂硬化物のガラス転移点（Ｔｇ）が発泡させる温度より低いことが好ましい。具体的には、例えば、樹脂硬化物は１００℃以下のＴｇを有することが好ましい。
発泡剤としては、所定の温度に加熱することによりガスを発生して樹脂硬化物を発泡させうる有機分解性発泡剤が用いられる。このような発泡剤の具体例としては、例えば、アゾジカルボンアミド（ガス発生温度：約２０８℃、以下同様）、Ｎ，Ｎ’−ジニトロソペンタメチレンテトラミン（約２０５℃）、４，４’−オキシビス（ベンゼンスルホニルヒドラジド）（約１５９℃）、炭酸水素ナトリウム（約１５０℃）、アゾジカルボン酸バリウム（約２４５℃）、アセトン−パラトルエンスルホニルヒドラゾン（約１３５℃）、パラトルエンスルホニルセミカルバジド（約２２０℃）、およびその混合物等が挙げられる。
発泡剤のガス発生温度は、例えば示差走査熱量計（ＤＳＣ）を用いて測定することができる。具体的には、サンプルとして所定量の発泡剤を秤量し、秤量した発泡剤を所定の昇温速度で加熱したときの発泡剤の熱的挙動をＤＳＣで測定する。通常、吸熱量と温度との関係を示す曲線には吸熱ピークが観測される。ここで、吸熱量が最大になる温度が、ガス発生温度である。
このような有機分解性発泡剤は、所定の温度で分解することにより発泡ガス、具体的には、例えば、窒素ガス（Ｎ2）、炭酸ガス（ＣＯ2）などを発生する。ガス発生温度は、特に限定されないが、電子部品の実装に用いられているハンダの融点を超えない温度であることが好ましく、具体的には、例えば、１１０〜２１０℃、さらには１２０〜１８０℃の範囲であることが好ましい。
液状硬化性樹脂組成物中の発泡剤の含有割合は、液状熱硬化性樹脂と発泡剤との合計量に対して、０．０５〜４５質量％、さらには１〜４０質量％、とくには５〜２５質量であることが好ましい。液状硬化性樹脂組成物中の発泡剤の含有割合が高すぎる場合には、硬化性樹脂の含有割合が相対的に低下するために、得られる樹脂硬化物の密着性等の特性が低下する傾向がある。一方、液状硬化性樹脂組成物中の発泡剤の含有割合が低すぎる場合には発泡により樹脂硬化物が充分に厚膜化しない傾向がある。
液状硬化性樹脂組成物は、必要に応じて、添加剤を含有していてもよい。添加剤の具体例としては、例えば、硬化用触媒、整泡剤、乳化剤、難燃剤（リン化合物、ハロゲン化合物など）、酸化防止剤、老化防止剤、紫外線吸収剤、可塑剤、充填材（タルク、クレー、炭酸カルシウム、シリカ粉、アルミナ、カーボンブラック、酸化チタン、酸化鉄など）、染料、顔料等が挙げられる。添加剤は１種を単独でまたは２種以上を組み合わせて用いてもよい。
液状硬化性樹脂組成物は、液状の硬化性樹脂と発泡剤とを均一に混合し、脱泡することにより調製できる。なお、液状硬化性樹脂組成物は、その粘度を調整するために希釈剤を含有してもよい。希釈剤を用いる場合、希釈材の含有割合は、取扱い性、塗工性、レベリング性等の観点から４０〜９０質量％、さらには５０〜８０質量％であることが好ましい。
液状硬化性樹脂組成物の溶液粘度としては、１０００〜１００ｍＰａ・ｓｅｃ、さらには４００〜２００ｍＰａ・ｓｅｃであることが好ましい。このような溶液粘度の場合には、電子部品の表面を覆うオーバーコート材としても、フリップチップ実装のアンダーフィル材としても塗工可能であるために、一度の工程で、オーバーコート材とアンダーフィル材とを同時に塗工することができる。なお、溶液粘度は粘度カップの落下時間による方法により測定された値である。
次に、上述したような液状硬化性樹脂組成物を用いた電子部品実装構造体の製造方法について図１Ａ〜図１Ｄを参照しながら詳しく説明する。
本実施形態の電子部品実装構造体の製造方法は、回路基板表面に形成された電極に、電子部品に接続された端子をハンダ付けすることにより、電子部品を回路基板に実装する実装工程と、ハンダ付けにより形成された回路基板表面上のハンダ接合部を被覆するように硬化性樹脂と発泡剤とを含有する液状硬化性樹脂組成物を塗布する塗布工程と、液状硬化性樹脂組成物を発泡剤が発泡する温度より低い温度で硬化させることにより樹脂硬化物を形成させる硬化工程と、樹脂硬化物の少なくとも一部分を加熱することにより、発泡剤を発泡させる発泡工程と、を備える。
回路基板表面に電子部品を実装する実装工程は、例えば、図１Ａに示すように、回路基板３の表面に形成された実装領域である電極１ａ，１ｂ，１ｃの所定の位置に電子部品２ａ，２ｂ，２ｃの端子をハンダ付けして接合することにより実装する工程である。
電子部品２ａはＩＣパッケージであり、その表面に形成された電極７は回路基板表面に形成された電極１ａにワイヤーＷによりワイヤーボンディングすることにより接続されている。電子部品２ｂはＩＣパッケージであり、裏面に形成された図略の電極は回路基板表面に形成された電極１ｂにハンダバンプｓ１によりフリップチップ実装することにより接続されている。電子部品２ｃはコネクタであり、スルーホール実装用の複数のリード端子Ｌを回路基板に形成されたスルーホールＨ２に挿入し、その裏面に形成された電極１ｃに各リード端子Ｌをハンダ付けしてスルーホール実装することにより接続されている。
回路基板の具体例としては、リジッド基板、フレキシブル基板等を含む各種プリント基板が挙げられる。リジッド基板は、繊維基材にエポキシ樹脂等の硬化性樹脂を含浸させたプリプレグを複数枚積層して加熱加圧成形して得られる基板表面に、フォトレジスト法等の公知の回路形成方法を用いて銅箔等からなる回路が形成されたプリント配線基板である。また、フレキシブル基板はポリイミドフィルム等の耐熱性樹脂フィルムの表面に回路形成されたものである。
本実施形態の電子部品実装構造体の製造方法に用いられうる電子部品の具体例としては、例えば、各種ＩＣパッケージ、各種抵抗体、各種発光ダイオード、各種コンデンサ、各種コネクタ等が挙げられる。回路基板表面に実装される電子部品の数は、一つでも複数であってもよい。通常は、用途に応じて、複数個実装される。
回路基板表面に電子部品を実装する方法は、特に限定されず、公知の表面実装法やスルーホール実装法が用いられうる。具体的には、例えば、次のようなものが挙げられる。電子部品２ａの表面に形成された複数の電極７と回路基板３の表面に形成された電極１ａとを、金線等の細線で接続するワイヤーボンディング接続が挙げられる。また、電子部品２ｂの表面に形成された図略の電極に形成された複数の突起状のハンダバンプｓ１を、各ハンダバンプｓ１に対応するように回路基板３の表面に形成された電極１ｂに載せ、リフロー炉に通過させることにより接合するフリップチップ実装が挙げられる。さらに、スルーホール実装用の複数のリード端子Ｌを有する電子部品２ｃのリード端子Ｌを回路基板に形成されたスルーホールＨ２に挿入し、その裏面に形成された電極１ｃに各リード端子Ｌをハンダ付けするスルーホール実装が挙げられる。
次に、ハンダ付けにより形成された回路基板表面上のハンダ接合部を被覆するように発泡剤を含有する液状硬化性樹脂組成物を塗布する塗布工程について説明する。
例えば、図１Ｂに示すように、塗布工程は、回路基板３と電子部品２ａ，２ｂ，２ｃとのハンダ付けにより形成されたハンダ接合部を保護する樹脂硬化物を形成するために、ハンダ接合部を被覆するように発泡剤を含有する液状硬化性樹脂組成物４を塗布する工程である。なお、このとき、回路基板３表面に実装された電子部品２ａ，２ｂ，２ｃを包埋するように液状硬化性樹脂組成物４を塗布した後、液状硬化性樹脂組成物４を硬化させることにより電子部品２ａ，２ｂ，２ｃを外部環境から保護するための樹脂硬化物も同時に形成することができる。なお、フリップチップ実装されている電子部品２ｂは、本工程において、電子部品２ｂと回路基板３との隙間ｖにさらに液状硬化性樹脂組成物４を充填することにより、フリップチップ接続のアンダーフィル材も供給される。これにより電子部品２ｂには、オーバーコート材とアンダーフィル材とが、一つの工程で同時に塗工される。液状硬化性樹脂組成物の塗布方法は特に制限されないが、具体的には、例えば、ディスペンサ（吐出装置）を用いる塗布方法が挙げられる。また、スルーホール実装された電子部品２ｃのハンダ付けされたリード端子Ｌを保護するために、回路基板３の裏面のハンダ接合部にも液状硬化性樹脂組成物４を塗布することにより、スルーホール実装による電子部品２ｃと電極１ｃとの接合部にも樹脂硬化物からなる被膜を形成することができる。
液状硬化性樹脂組成物の塗布量は特に限定されない。具体的には、例えば、１０〜８０μｍ、さらには２０〜５０μｍであることが好ましい。このような厚みに塗布した場合には、硬化後の発泡工程において、平坦部で２０〜１６０μｍ、さらには４０〜１００μｍ、電子部品のエッジ部やリード端子の先端部等で１０〜４０μｍ、さらには２０〜３０μｍになるような厚い膜厚の樹脂硬化物の被膜が得られる。
次に、上述のように塗布された液状硬化性樹脂組成物を発泡剤が発泡しない温度で硬化させることにより樹脂硬化物を形成させる硬化工程について説明する。
例えば図１Ｃに示すように、本工程では、回路基板３表面に実装された電子部品２ａ，２ｂ，２ｃのハンダ接合部や、電子部品２ａ，２ｂ，２ｃの外表面及び回路基板３表面の各電子部品の実装領域の周囲を被覆している液状硬化性樹脂組成物４を発泡剤が発泡しない温度で硬化させることにより、樹脂硬化物５を形成する。硬化方法は、液状硬化性樹脂組成物４が熱硬化性樹脂を含有する場合には、発泡剤が発泡しないガス発生温度以下の温度で硬化させる。また、液状硬化性樹脂組成物４が、光硬化性樹脂を含有する場合には、光硬化に充分な量の光を照射する。さらに、液状硬化性樹脂組成物４が、電子線硬化性樹脂を含有する場合には、電子線硬化に充分な量の電子線を照射する。このような方法により、塗布された液状硬化性樹脂組成物４が硬化され、樹脂硬化物５が形成される。
次に、上述したように形成された、樹脂硬化物５の少なくとも一部分を加熱することにより、発泡剤を発泡させる発泡工程について説明する。
例えば図１Ｄに示すように、発泡工程では、硬化工程で形成された樹脂硬化物５の膜厚を厚くしたい部分である破線Ｂで囲んだ領域を加熱することにより、加熱された領域の樹脂硬化物５に含有される発泡剤が発泡して気孔６を形成し、樹脂硬化物５が発泡構造を形成する。これにより、電子部品実装構造体１０が形成される。気孔６を形成する際のガスの圧力により、樹脂硬化物５の膜厚が増加する。このように樹脂硬化物５の厚膜化したい部分だけを選択的に加熱した場合には、とくに補強したい部分、具体的には、電子部品のコーナー部やリード端子の先端部のような厚い被膜を形成しにくい部分にも容易に厚い保護被膜を形成することができる。これにより、補強したい部分やリード端子の先端部等のような厚膜の保護被膜を形成したい部分に対して、別工程で塗工して厚膜化することなく、一度の塗工で厚膜部を形成することができる。
ここで、本実施形態の製造方法の効果をさらに具体的に説明する。図２に示すような、回路基板１３にＩＣパッケージ６０とリード端子６１とを含む電子部品５２を実装して得られた電子部品実装構造体２０を例にして、図３に示した従来の電子部品実装構造体５０と比較して詳しく説明する。
電子部品実装構造体２０は、保護被膜である樹脂硬化物１２の膜厚が、図３に示した従来の電子部品実装構造体５０の保護被膜である樹脂硬化物５３の膜厚よりも厚くなっている以外は同様である。電子部品実装構造体２０においては、リード端子６１の先端部分の領域及び電子部品５２のエッジ部分に形成される樹脂硬化物１２の膜厚を、樹脂硬化物１２を発泡させることにより厚くしている。それにより、塗布後の液状硬化性樹脂組成物の界面張力の影響により優先的に薄くなりやすい領域の厚みを厚くしている。このように、硬化後に膜厚を厚くしたい部分を加熱することにより、樹脂硬化物１２の膜厚を制御することができる。このような方法によれば、別の保護被膜を重ねて厚い膜厚を確保する必要がない。なお、所定部分のみを加熱するためには、例えば、比較的小さな発熱体を備えたヒータを所定部分の上部に近接させ所定部分を直接加熱する、あるいはヒータで過熱した空気を所定部分に噴き付けて加熱する方法等が用いられる。
発泡工程における加熱温度は、発泡剤のガス発生温度以上であって、電子部品と回路基板との接合に用いられているハンダの融点を超えない温度であることが好ましい。具体的には、例えば、１１０〜２１０℃、さらには、１２０〜１８０℃の範囲であることが好ましい。また、加熱時間は目的とする発泡倍率により適宜調整されるが、例えば、１〜１０分、さらには３〜７分の範囲であることが好ましい。なお、加熱温度及び加熱時間を変化させることにより、発泡状態を制御することができる。そして、発泡倍率が高いほど、樹脂硬化物がより厚膜化する。発泡後の樹脂硬化物は、発泡前の樹脂硬化物の膜厚にもよるが、平坦部で２０〜１００μｍ、さらには２０〜９５μｍであり、リード端子の先端部や電子部品のエッジ部等においては２０〜４０μｍ、さらには２０〜３５μｍであることが好ましい。
発泡された部分の樹脂硬化物の発泡工程の前後における見かけ体積の変化は、発泡工程後の見かけ体積が発泡工程前の見かけ体積の２〜８倍、さらには３〜５倍程度であることが好ましい。
なお、本実施形態においては、樹脂硬化物の膜厚を厚くしたい部分のみを選択的に加熱する場合について詳しく説明したが、樹脂硬化物全体を加熱してもよい。樹脂硬化物全体を加熱する場合には、樹脂硬化物が形成された回路基板を、所定の温度に設定された加熱炉等に所定の時間載置すればよい。このような場合には、形成された樹脂硬化物全体の膜厚が、発泡工程により増加する。
次に、本発明を実施例に基づいて具体的に説明するが、本発明は以下の実施例に限定されるものではない。
［実施例１〜８］
（液状硬化性樹脂組成物の調製）
本実施例では、液状熱硬化性樹脂として、無溶剤系液状シリコーン樹脂（東レダウコーニング（株）製の商品名：ＳＥ−９１８７Ｌ、以下、樹脂Ａとも呼ぶ）、または希釈剤（専用シンナー９０４（商品名））で溶解した固形状ポリオレフィン（Ｃｈａｓｅ Ｉｎｃ．製の商品名：Ｈｕｍｉｓｅａｌ１Ｂ５１ＮＳ、以下、樹脂Ｂとも呼ぶ）を用いた。なお、樹脂Ｂの溶液は、固形状ポリオレフィンと希釈剤との配合比率は、１：１（重量比）であった。
そして樹脂Ａ、または樹脂Ｂの溶液と、発泡剤（４，４’−オキシビス（ベンゼンスルホニルヒドラジド；ガス発生温度約１７０℃）とを表１に示す割合で混合し、脱泡処理を施すことにより、液状硬化性樹脂組成物を調製した。なお、表１中の発泡剤の含有割合は、硬化性樹脂（固形分換算）と発泡剤との合計量に対する、発泡剤の重量割合である。
（電子部品の回路基板への実装）
ＦＲ−４タイプの回路基板に金属のリード端子部を備えた長さ１０ｍｍ、幅１０ｍｍ、高さ５ｍｍのＩＣパッケージをマウンターで載置し、最高温度２４０℃のリフロー炉を用いて実装した。なお、接合には、Ｓｎ−３Ａｇ−０．５Ｃｕ（融点２１７−２１９℃）のハンダを用いた。
（塗布工程、硬化工程及び発泡工程）
回路基板に実装されたＩＣパッケージを埋設するように、ＩＣパッケージの外表面、接合部、及び回路基板表面のＩＣパッケージを実装した領域の周囲に液状硬化性樹脂組成物をディスペンサを用いて塗布した。なお、表１に示すように、実施例１、２、５、及び７では、硬化性樹脂として樹脂Ａを用い、実施例３、４、６、及び８では樹脂Ｂを用いた。
そして、液状硬化性樹脂組成物が塗布された回路基板を４０℃に設定した加熱炉で６０分間加熱することにより樹脂硬化物を形成した。次に、樹脂硬化物を形成させた回路基板を１７０℃に設定した加熱炉で５分間加熱することにより、樹脂硬化物中の発泡剤を発泡させた。このようにして、回路基板の主面にＩＣパッケージが実装されており、ＩＣパッケージが発泡構造の硬化物で覆われた電子部品実装構造体Ａ〜Ｈを得た。
（評価）
得られた電子部品実装構造体Ａ〜Ｈを下記の方法により評価した。
［膜厚の変化］
電子部品実装構造体Ａ〜Ｈの製造において、発泡工程の前後における膜厚を測定した。なお、硬化物の膜厚は、回路基板の平坦な部分、及び、ＩＣパッケージのエッジ部分の２箇所で測定した。
［エッジ部分絶縁性］
電子部品実装構造体Ａ〜Ｈについて、ＩＣパッケージのエッジ部分に形成された硬化物に５０Ｖの直流電流を流しながら水滴を滴下したときの発煙の発生を目視で確認した。
［密着性］
電子部品実装構造体Ａ〜Ｈに形成された硬化物の碁盤目テープ剥離試験を行った。具体的には、回路基板の平坦な部分の樹脂硬化物からなる被膜にカッターナイフ及びカッターガイドを用いて、１ｍｍ×１ｍｍ四方の１００個のグリッドを有する碁盤目に切り欠いた。そして、被膜の碁盤目に切り欠いた領域にセロハンテープを強く圧着させた後、テープの端を４５°の角度で急速に引き剥がしたときのグリッドの剥離数を数えた。
Figure 0005523454
表１に示すように、実施例１〜８の何れにおいても、発泡剤を含有する液状樹脂組成物からなる樹脂硬化物で封止した後、発泡剤を発泡させることにより、発泡工程前の膜厚よりも発泡工程後の膜厚の方が増加していた。
また、発泡剤含有割合が１〜４０質量％の液状樹脂組成物を用いた実施例１〜４は、硬化物中の発泡剤を発泡させることにより、エッジ部分の硬化物の膜厚が２０μｍ以上の厚いものであった。そのために、エッジ部の絶縁性がとくに優れていた。一方、発泡剤含有割合が０．０１質量％の液状樹脂組成物を用いた実施例５及び実施例６では、エッジ部分の膜厚は増加しなかった。そのために、エッジ部の絶縁性が少し劣っていた。また、発泡剤含有割合が５０質量％の液状樹脂組成物を用いた実施例７及び実施例８では、エッジ部分の膜厚の増加率は高いために、エッジ部の絶縁性は優れていた。しかしながら、発泡剤の含有割合が高すぎるために、密着性がやや低下した。
本発明の電子部品実装構造体の製造方法によれば、回路基板と電子部品との接合部を保護する保護被膜を形成する場合において、厚みを容易に制御することができる。このような製造方法を用いることにより、容易な工程で、保護特性の高い保護被膜を形成することができる。従って、回路基板にＩＣパッケージ、抵抗体、発光ダイオード、コンデンサ、コネクタ等の電子部品を実装して得られる電子部品実装構造体の保護に有用である。
１ａ，１ｂ，１ｃ…回路基板表面に形成された電極
２ａ，２ｂ，２ｃ，５２…電子部品
３，１３…回路基板
４…液状硬化性樹脂組成物
５，１２，５３…樹脂硬化物
６…気孔
７…電子部品に形成された電極
１０…回路基板
２０，５０…電子部品実装構造体
５５…ハンダ
６０…ＩＣパッケージ
６１…リード端子、
ｖ…電子部品２ｂと回路基板３との隙間
Ｈ１，Ｈ２…スルーホール

Claims (6)

  1. 回路基板表面に形成された電極に、電子部品に接続された端子をハンダ付けすることにより、電子部品を回路基板に実装する実装工程と、
    前記電子部品を被覆するように硬化性樹脂と発泡剤とを含有する液状硬化性樹脂組成物を塗布する塗布工程と、
    前記液状硬化性樹脂組成物を前記発泡剤が発泡する温度より低い温度で硬化させることにより樹脂硬化物を形成させる硬化工程と、
    前記樹脂硬化物の少なくとも一部分を加熱することにより、前記発泡剤を発泡させる発泡工程と、を備えることを特徴とする電子部品実装構造体の製造方法。
  2. 前記液状硬化性樹脂は前記発泡剤の発泡温度よりも２０℃以上低い温度で硬化可能な熱硬化性樹脂である請求項１に記載の電子部品実装構造体の製造方法。
  3. 前記液状硬化性樹脂組成物を塗布する塗布工程で、塗布膜厚は、前記電子部品の平坦部分で１８〜３０μｍ、電子部品のエッジ部分で７〜１０μｍである請求項１または２に記載の電子部品実装構造体の製造方法。
  4. 前記発泡工程の後の加熱により発泡された部分の前記樹脂硬化物の被覆厚みは、前記電子部品の平坦部で２０〜１６０μｍ、かつ、前記電子部品のエッジ部で１０〜４０μｍである請求項１〜３のいずれか１項に記載の電子部品実装構造体の製造方法。
  5. 前記液状硬化性樹脂組成物に含まれる前記発泡剤の含有割合は、前記硬化性樹脂と前記発泡剤との合計量に対して０．０５〜４５質量％の範囲である請求項１〜４のいずれか１項に記載の電子部品実装構造体の製造方法。
  6. 前記液状硬化性樹脂組成物を塗布する塗布工程で、前記組成物の粘度が１００〜１０００ｍＰａ・ｓである請求項１〜５のいずれか１項に記載の電子部品実装構造体の製造方法。
JP2011518276A 2009-06-08 2010-06-03 電子部品実装構造体の製造方法 Expired - Fee Related JP5523454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011518276A JP5523454B2 (ja) 2009-06-08 2010-06-03 電子部品実装構造体の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009137230 2009-06-08
JP2009137230 2009-06-08
PCT/JP2010/003707 WO2010143379A1 (ja) 2009-06-08 2010-06-03 電子部品実装構造体の製造方法および電子部品実装構造体
JP2011518276A JP5523454B2 (ja) 2009-06-08 2010-06-03 電子部品実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2010143379A1 JPWO2010143379A1 (ja) 2012-11-22
JP5523454B2 true JP5523454B2 (ja) 2014-06-18

Family

ID=43308642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011518276A Expired - Fee Related JP5523454B2 (ja) 2009-06-08 2010-06-03 電子部品実装構造体の製造方法

Country Status (3)

Country Link
JP (1) JP5523454B2 (ja)
CN (1) CN102460667B (ja)
WO (1) WO2010143379A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5787148B2 (ja) 2011-08-19 2015-09-30 日立工機株式会社 電動工具
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten
KR101461041B1 (ko) * 2012-11-30 2014-11-13 유니콘 주식회사 방열효율을 높인 엘이디 전원공급장치
JP5773976B2 (ja) * 2012-12-27 2015-09-02 三菱電機株式会社 冷蔵庫
CN103390693B (zh) * 2013-07-29 2016-04-27 宁晋阳光新能源有限公司 太阳能电池切片用主辊的重复利用方法
KR102177502B1 (ko) * 2013-11-20 2020-11-11 삼성에스디아이 주식회사 전자 소자 보호용 통합 실리콘, 이를 이용한 회로 모듈 및 이의 제조 방법
CN110799321B (zh) * 2017-06-26 2022-06-17 麦克赛尔株式会社 电路部件的制造方法和电路部件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192397A (ja) * 1990-11-26 1992-07-10 Hitachi Ltd 電子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244747A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 樹脂封止型集積回路装置及びその製造方法
JPH0487680U (ja) * 1990-11-30 1992-07-30
JPH09315059A (ja) * 1996-05-31 1997-12-09 Toppan Printing Co Ltd Ｉｃカードおよびｉｃカードの製造方法
JP2001060756A (ja) * 1999-08-23 2001-03-06 Toyota Motor Corp 電子部品の実装方法
JP4084834B2 (ja) * 2005-03-29 2008-04-30 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192397A (ja) * 1990-11-26 1992-07-10 Hitachi Ltd 電子装置

Also Published As

Publication number Publication date
CN102460667A (zh) 2012-05-16
CN102460667B (zh) 2014-11-12
JPWO2010143379A1 (ja) 2012-11-22
WO2010143379A1 (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5523454B2 (ja) 電子部品実装構造体の製造方法
KR101175482B1 (ko) 플립 칩 실장 방법 및 범프 형성 방법
JP5442118B2 (ja) 実装構造体とその製造方法ならびに実装構造体のリペア方法
TWI695458B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
TWI637021B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
KR20070084607A (ko) 인쇄 회로 기판에 반도체 패키지를 접속하는 방법
JP2006216758A (ja) プリント回路基板の接続方法
WO2010084858A1 (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
EP3051580B1 (en) Underfill material and method for manufacturing semiconductor device using said underfill material
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
WO2004059721A1 (ja) 電子部品装置
JP2000154361A (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
US8551819B2 (en) Method for surface mounting using cleaning-free activated resinous composition
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP2000154360A (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
JP2004238634A (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
JP2022100210A (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
KR101545962B1 (ko) 접착층이 형성된 솔더볼
JP2021093412A (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
JP2012156385A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品
JP7436240B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP4428658B2 (ja) 電子部品実装用樹脂組成物および電子部品の実装方法
JP2007180062A (ja) プリント回路基板の製造方法、ディスペンサ装置
JP2015108155A (ja) アンダーフィル用液状エポキシ樹脂組成物、並びにそれを用いた実装部品構造体及び実装部品の表面実装方法
JP2016190963A (ja) 半導体用接着フィルム、ダイシングテープ一体型半導体用接着フィルム及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140408

LAPS Cancellation because of no payment of annual fees