JP5442118B2 - 実装構造体とその製造方法ならびに実装構造体のリペア方法 - Google Patents

実装構造体とその製造方法ならびに実装構造体のリペア方法 Download PDF

Info

Publication number
JP5442118B2
JP5442118B2 JP2012520245A JP2012520245A JP5442118B2 JP 5442118 B2 JP5442118 B2 JP 5442118B2 JP 2012520245 A JP2012520245 A JP 2012520245A JP 2012520245 A JP2012520245 A JP 2012520245A JP 5442118 B2 JP5442118 B2 JP 5442118B2
Authority
JP
Japan
Prior art keywords
flux
electronic component
coating resin
mounting structure
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012520245A
Other languages
English (en)
Other versions
JPWO2011158412A1 (ja
Inventor
弘枝 小和田
敦史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012520245A priority Critical patent/JP5442118B2/ja
Publication of JPWO2011158412A1 publication Critical patent/JPWO2011158412A1/ja
Application granted granted Critical
Publication of JP5442118B2 publication Critical patent/JP5442118B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、基体などに実装された電子部品を樹脂組成物でコーティングして、防水・防湿性能を高めた実装構造体に関するものである。
電子部品に対する信頼性向上のため、環境中の水分や塵埃等による電子部品への影響を解消する目的、さらには振動や衝撃から電子部品を保護する目的で、電子部品とこれを搭載した回路基板を樹脂でコーティングすることが行われている。
この種のコーティング用樹脂としては、優れた耐熱性、絶縁性、可撓性、耐摩耗性、密着性を有することが求められ、アクリル樹脂、ウレタン樹脂、ポリオレフィン樹脂、シリコン樹脂などが単独、または複合系で用いられている。上記樹脂は、溶液状で均一に塗布し、溶剤を含む場合は揮発させた後に、接合構造物上で硬化させることで、求めるコーティング樹脂を得ている。
近年、自動車の特にエンジンルーム付近の電子制御部分に搭載される回路基板は、１５０℃程度の高温に耐えることが要求され、回路基板の防水性確保には、耐熱性・ガスバリア性などからエポキシ系樹脂、ウレタン系樹脂、シリコン系樹脂などの樹脂が用いられており、特にコスト面からウレタン樹脂が注目されている。
従来のウレタン樹脂として、主剤としてポリエステルポリオールまたはポリブタジエンを用いて湿熱環境下でマイグレーションを防いでいるものがある（例えば、特許文献１参照）。
特開２００９−６７８１８号公報
しかしながら、基体である回路基板にウレタン樹脂をコーティングする際に、電子部品の半田付け性を確保するために使用されているフラックスが回路基板上に残っていると、このフラックスに含まれる活性剤成分のアミンや有機酸などにより樹脂が硬化阻害を起こし、樹脂の膜の硬化度が低下して膜強度が発現できない。
また、回路基板が１５０℃程度の高温に晒される使用環境では、回路基板上に残ったフラックスには割れが生じ、その影響がコーティング被膜まで及ぶためコーティング樹脂が剥離してしまう。
そのため、防水・防湿コーティングする場合には、回路基板に残ったフラックスを、水または温水や、アルコール系溶剤、界面活性剤などを含んだフラックス洗浄剤によって洗浄しているのが現状である。
また、製造工程中や市場において発生した不良品の電子部品をリペアする際には、回路基板からコーティング樹脂を剥がす必要があるが、密着性が高いウレタン樹脂を容易に剥離することができず、作業の簡便化、生産性向上に課題がある。
本発明は、電子部品の良好な防水・防湿性能を得ることができ、しかも電子部品のリペア性が良好な実装構造体を提供することを目的とする。
本発明の実装構造体は、回路基板に電子部品をフラックスを使用して接合金属で実装した実装構造体であって、イソシアネートを１０〜５０重量％含み前記回路基板と前記電子部品および前記接合金属を覆うコーティング樹脂と、水酸基をもつ化合物を含み前記接合金属の表面に残存したフラックスと、前記フラックスと前記コーティング樹脂の界面に形成された前記コーティング樹脂と前記フラックスの反応物とを有し、かつ前記電子部品の上面および側面にも前記フラックスが配置されていることを特徴とする。
また、本発明の実装構造体の製造方法は、回路基板に電子部品をフラックスを使用して接合金属で実装し、イソシアネートを１０〜５０重量％含むコーティング樹脂によって、前記回路基板と前記電子部品および前記接合金属を覆い、水酸基をもつ化合物を含み前記接合金の表面と前記電子部品の上面および側面に配置されている前記フラックスと、前記コーティング樹脂との界面に、前記コーティング樹脂と前記フラックスの反応物を生成することを特徴とする。
また、本発明の実装構造体のリペア方法は、回路基板に電子部品をフラックスを使用して接合金属で実装し、前記回路基板と前記電子部品および前記接合金属をイソシアネートを１０〜５０重量％含むコーティング樹脂で覆い、水酸基をもつ化合物を含み前記接合金属の表面と前記電子部品の上面および側面に配置されている前記フラックスと、前記コーティング樹脂との界面に、前記コーティング樹脂と前記フラックスの反応物が形成されている実装構造体の前記電子部品を交換するに際し、前記反応物を前記フラックスのガラス転移点温度以上の温度にして軟化させて前記電子部品の周囲の前記コーティング樹脂を剥離し、前記電子部品を前記回路基板より取り外して交換することを特徴とする。
この構成によると、コーティング用樹脂は主剤と硬化剤を混合後、回路基板および回路基板上の電子部品とその接合部に塗布を行う。塗布直後のコーティング用樹脂中の主剤のポリオールと硬化剤のイソシアネートは反応が完了しておらず、末端に未反応のイソシアネート基を含む。イソシアネート基は半田フラックス中の水酸基と反応するため、フラックスの成分を取り込んだ状態で硬化が完了するため、フラックスの洗浄が不要となるため、作業量を低減することができ、生産性向上、コスト低減が可能となる。
さらに、回路基板上の電子部品に不具合が発生した場合、前記電子部品およびその周囲をフラックスのガラス転移点以上の温度に加温することで、前記電子部品の周囲あるいは前記電子部品の側面の前記フラックスと接触している箇所の前記コーティング樹脂がフラックス成分の軟化に伴って硬度が低下するため、周囲の電子部品を損なうことなく容易に剥離が可能になるため、リペアに伴う作業量を低減することができる。
本発明の実施の形態１の実装構造体の拡大断面図 同実施の形態の製造工程図 同実施の形態の実装構造体のコーティング剥離の説明図 本発明の実施の形態２の実装構造体の拡大断面図
以下、本発明の実装構造体の製造方法とリペア方法を具体的な実施の形態に基づいて説明する。
（実施の形態１）
図１は実施の形態１の実装構造体を示す。
この実装構造体は、回路基板１の配線パターン１ａに電子部品２が、接合金属としての半田３によって実装されている。更に、回路基板１と電子部品２および半田３は、塗布したコーティング樹脂５によって覆って目的の防水・防湿性能を実現している。半田３の表面に付着しているフラックス４は、電子部品２を配線パターン１ａに良好に半田付けするために使用された残存物である。
さらに、フラックス４とコーティング樹脂５の界面には、フラックス４とコーティング樹脂５の反応物８が形成されている。なお、反応物８は電子部品の側面だけでなく、この実施の形態１では電子部品２の上面にも形成されている。
電子部品２としては、チップサイズのパッケージ（ＣＳＰ：Chip size package）もしくはボールグリッドアレイ（ＢＧＡ：Ball grid array）のパッケージを有する半導体部品である場合に有用である。これらの半導体部品は、一つの基体に複数個実装されることが多い。また、これらの半導体部品は高価でもある。よって、リペア操作を容易に行える必要があるからである。また、これらの電子部品の通電時に水によるショートを防ぐ必要があるからである。
なお、回路基板１の種類は特に限定されないが、例えばガラス繊維や耐熱性樹脂で構成された基体などが用いられる。通常は、エポキシ樹脂等を含浸させたガラス布に銅箔の配線をプリントした回路基板が用いられる。
この実装構造体は、図２の工程で製造できる。
図２（ａ）では、電子部品２の実装位置の配線パターン１ａにクリーム半田６をディスペンサなどで供給する。クリーム半田６は、フラックス４に半田３の粒子を練り込んだものである。
そして、クリーム半田６の上に電子部品２をセットしてリフロー炉を通過させると、図２（ｂ）に示すように、クリーム半田６の中の半田３によって電子部品２が配線パターン１ａに半田３で接合され、その表面にフラックス４が付着する。また、電子部品２の上面２ａにも、溶融フラックスの一部が表面張力の作用によって広がって付着している。
半田３の表面のコーティング樹脂５による一般的なコーティング処理に際しては、半田３の表面ならびに電子部品２の上面２ａに付着した残存のフラックス４は、洗浄工程によって完全除去してから、コーティング樹脂５の塗布工程を実行しているが、この実施の形態１では、図２（ｃ）に示すように、フラックス４の上にコーティング樹脂５を塗布して、回路基板１と電子部品２および半田３を覆う工程を実施して、従来のフラックス洗浄工程を必要としない。
フラックス洗浄工程を実施せずに目的の防水・防湿性能を実現ために作用している前記反応物８は、フラックス４ならびにコーティング樹脂５として、次の成分のものを使用している。
コーティング樹脂５は、主剤および硬化剤を含む。
コーティング樹脂５の硬化剤の樹脂は、加熱により硬化するタイプであることが好ましいが、空気中の湿気により硬化するタイプであってもよい。硬化剤の樹脂の硬化温度は、特に制限されないが、回路基板上の半田３への悪影響を回避するという観点から、硬化性樹脂は１５０℃より低い温度で硬化可能であることが望ましい。すなわち、樹脂組成物を硬化させる際には、１５０℃以下の温度を硬化温度として選択することが望ましい。
コーティング樹脂５の主剤は、ポリオール成分として、２以上の水酸基を有するポリブタジエンやポリイソプレン、あるいはそれらの二重結合部分に水素を添加したポリオレフィンを使用することができる。このようなポリオールを使用すれは、得られるポリウレタンが良好なエラストマー（ゴム弾性体）となり、回路基板や電気・電子部品に密着して耐熱性を保持しながら良好な絶縁性を発揮することが可能となる。２以上の水酸基を有する上記ポリオールの分子量（数平均）は、７００〜８，０００の範囲であることが好ましく、１，０００〜５，０００の範囲がより好ましく、１５００〜４０００の範囲がさらに好ましい。
そしてコーティング樹脂５の硬化剤には、イソシアネート基をもつ化合物として、トルイレン２，４−ジイソシアネート（ＴＤＩ）、ジフェニルメタンジイソシアネート（ＭＤＩ）、キシリレンジイソシアネート（ＸＤＩ）などの芳香族系イソシアネート、ヘキサメチレンジイソシアネート（ＨＭＤＩ）などの脂肪族系イソシアネート、イソホロンジイソシアネート（ＩＰＤＩ）などの脂環式イソシアネートなど公知の化合物を主成分として構成することができる。これらは単独あるいは２種以上の混合物として使用してもよい。これらの中でも、ジフェニルメタンジイソシアネート、イソホロンジイソシアネートが好ましい。これらは、安価で、液状のため取り扱いが容易であり、低揮発性で安全性が高いからである。
コーティング樹脂５には、必要に応じて様々な添加剤を添加してもよい。添加剤には、硬化用触媒、整泡剤、乳化剤、リン化合物やハロゲン化合物等の難燃剤、酸化防止剤、老化防止剤、紫外線吸収剤、可塑剤、タルク、クレー、炭酸カルシウム、シリカ粉、アルミナ、カーボンブラック、酸化チタン、酸化鉄等の充填材、染料、顔料の添加剤を適宜含有してもよい。
コーティング樹脂の硬化剤のイソシアネートの量が少な過ぎると、フラックス４との反応が充分進行しないため、フラックス４と膜の界面の密着性が下がる。よって、防水・防湿性を確保できるほどの膜厚が得られない。また、イソシアネートの量が多すぎると、樹脂組成物における架橋密度が上がりすぎて電子部品と基体への密着性が下がり、防水・防湿性を確保するというコーティング剤としての機能が低下する。フラックス４と反応させて安定化し、コーティング剤の防水・絶縁機能を確保する効果をバランスよく得るためには、イソシアネートの量を、主剤に対して１０〜５０重量％とすることが有効である。
フラックス４には、水酸基をもつ化合物が含まれれば他の成分は特に制限されない。
例えばフラックスの主成分としては、ロジン、合成樹脂などの樹脂系、有機酸、有機ハロゲン化合物、アミン・アミド類などの有機系など、従来公知のものを用いることができる。また、リン酸、リン酸アンモニウム塩、有機カルボン酸（例えばステアリン酸、アジピン酸、サリチル酸など）、乳酸、グルタミン酸、脂肪酸アマイド、尿素、エチレンジアミン、脂肪族アミンなどの活性剤、フタル酸エステル（例えばジブチルフタレート、ジオクチルフタレートなど）、カルボン酸のエステル（例えばジブチルアジペート、ジオクチルマレートなど）、リン酸エステル（例えばトリオクチルホスフェート、トリフェニルホスフェート、トリクレジルホスフェートなど）のような可塑剤、エチレングリコール、ジエチレングリコールモノブチルエーテル、トリエチレングリコールモノメチルエーテル、エチレングリコールモノフェニルエーテル、ポリエチレングリコール、ジプロピレングリコール、脂肪族アルコールなどの溶剤、硬化ヒマシ油などのワックス類、微細シリカ粉末などの粘度調整剤、ヒンダードフェノール類やヒンダードアミン類などの酸化防止剤、シリコン系の消泡剤などを含むことができる。
フラックス４は、前述のように、回路基板上に電子部品を実装する際、半田３と共に供給され、リフロー後は実装された電子部品の接合部周辺、上面および側面に上述のように配置される。
コーティング樹脂５は、例えば２液型の吐出装置に主剤と硬化剤を別々に規定量比でミキサ部分に導入し、両者を充分に混合する。ミキサ部で混合された時点で反応が開始し、ミキサ部からノズル部分に送り出され、ノズルの先端から回路基板１と電子部品２の上に塗布される。その後、樹脂組成物を硬化させ、コーティングされた実装構造物が得られる。コーティング樹脂５は、主剤と硬化剤を混合した後の粘度が１０ｍＰａ・ｓ以上１０Ｐａ・ｓ以下に調製した。
吐出装置で塗布されたコーティング樹脂５は、回路基板１の上の電子部品２の上面と接触する箇所は、回路基板１の上面と接触する箇所の５〜５０％程度の膜厚とすることが好ましい。さらに、回路基板１の上面と接触する箇所は、前記電子部品の側面と接触する箇所の５〜３０倍の膜厚とすることが好ましい。
回路基板１の上にコーティング樹脂５の主剤と硬化剤を塗布する際、電子部品２の接合部周辺のフラックス４にイソシアネート基をもつ化合物が接触すると、フラックス４中に含まれる水酸基とイソシアネート基が反応してウレタン結合の反応物８が生成する。水酸基とイソシアネート基との反応は、イソシアネートの種類によっては常温でも生じ、また加熱により反応が促進されるため、反応率が高く未反応の水酸基の残存量が僅かとなる。そしてウレタン結合は吸水性がきわめて小さいので、イソシアネート基と反応したフラックスは樹脂と相溶して安定化し、コーティング膜の密着性が保たれ絶縁性が確保される。
なお、コーティング樹脂５は前記混合後、室温（２５℃）にて１時間以内に塗布する。１時間を過ぎて塗布した場合には、良好な反応物８を得ることが出来なかった。コーティング樹脂５を混合後、室温よりも高く加温すると反応が促進されるため、塗布可能時間はさらに短くなる。
複数の電子部品２を回路基板１に半田実装し、樹脂組成物で表面をコーティングした後、一部の電子部品２に不良が発見された場合、その不良を有する電子部品だけを取り外す必要がある。この場合、フラックス４とコーティング樹脂５の界面に反応物８が形成されている実施の形態１の実装構造体の場合には、次のようにリペア作業を従来に比べて簡単に実施できる。
図３はリペア工程のコーティング膜の剥離工程を示している。
この剥離工程では、電子部品２をフラックス４のガラス転移点温度以上に加熱し、電子部品２の周囲あるいは電子部品の側面のフラックス４と接触している箇所のコーティング樹脂５をカット用治具７でカットし、除去する。フラックスと反応したコーティング樹脂５は加熱により軟化するため、容易に取り除くことができ、不良を有する実装構造体を簡単にリペアできる。
具体的には、コーティング樹脂５を取り除く場合の電子部品２の加熱温度は４０℃以上２００℃以下が望ましく、８０℃以上１９０℃以下がより望ましい。４０℃より低い温度ではフラックス４が軟化しないため剥離性が発現しにくい。また１９０℃以上に加熱するとコーティング樹脂５を除去する前に半田３が融解し、半田フラッシュを引き起こし、接合不良が起こる可能性があるからである。
電子部品２の周りのフラックス４の残存部分にカット用治具７としてのスパチュラなどのを用いて裂け目９を入れ、電子部品２の周囲をカットすることで、軟化したフラックス４と一体となったコーティング樹脂５を、回路基板１の界面部分で引き剥がすことができる。
フラックス４は、半田接合時に電子部品２の周辺、電子部品２の上部および側面に広がるので電子部品２の周囲に裂け目９を入れれば剥離を容易に行うことができる。
コーティング樹脂５を剥離した後、半田３の熔融温度以上である２５０℃まで加熱すれば電子部品２を回路基板１から容易に取り外すことができる。
実施例と比較例１，２を例に挙げて、さらに詳しく説明する。
《 実施例 》
（ｉ）コーティング用樹脂組成物の調製
コーティング樹脂５には、２液性ウレタン樹脂（サンユレック製 ＳＵ−３００１（商品名））を用いた。主剤のポリオールと、硬化剤のイソシアネートの混合比は、主剤：硬化剤＝１００：３０の割合で使用した。
使用するクリーム半田６には、半田金属とフラックスを含んだものを用い、半田金属はＳｎ−３Ａｇ−０．５Ｃｕの組成のもの、フラックスには高沸点溶剤、ロジン、活性剤、チクソ材などが含有されたものを使用した。
（ｉｉ）電子部品の基体への実装
所定の印刷機、マウンターおよびリフロー炉を用いて、エポキシ樹脂を含浸させたガラス布に銅箔をプリントしたＦＲ−５相当タイプの回路基板に、１０ｍｍ角のＣＳＰ（Chip size package）の電子部品を接合した。このＣＳＰは、ランドピッチ（半田バンプの中心間距離）０．５ｍｍで半田バンプ（融点２２０℃）を備えたもので、金属のリード部分を備えたものである。
（ｉｉｉ）コーティング工程
回路基板１と回路基板１に実装された電子部品２に、上記の所定の樹脂組成物を２液注型の吐出装置から塗布した。
次に、樹脂組成物が付与された回路基板１と電子部品２の接合物を、１００℃に設定されたオーブン中に入れ、１００℃で５分間加熱して樹脂を硬化させ、コーティングされた接合物を得た。
《 比較例１，比較例２ 》
電子部品２を実装した回路基板２に、シリコーン樹脂を膜厚１００μｍで塗布し硬化に必要な温度と時間で硬化させ、比較例１のサンプルを作成した。
また、同条件で作成した回路基板１を洗浄液で洗浄し、フラックス４を除去した後に上記のウレタン樹脂をコーティングし同様に１００℃５分で乾燥させ、比較例２のサンプルを作製した。
《 評 価 》
コーティングの硬化状態を以下の要領で評価した。
まず、実施例および比較例１，比較例２のサンプルについて、綿手袋をはめた指で樹脂表面に触れ、手袋への樹脂の付着の有無を調べることで硬化の進行度を調べた。
結果を下記の表１に示す。
表１において、○印は樹脂の付着が認められなかったことを示す。×印は樹脂の付着が認められたことを示す。
Figure 0005442118
表１が示すように、比較例１では、フラックスが存在する接合部では所定の硬化プロセスを経た後でも綿手袋に樹脂が付着した。確認のために１００℃で一昼夜硬化させた後、同じように指触性を確認したが、樹脂の付着が認められた。このことより、フラックス４の存在により硬化阻害がおこり、樹脂の硬化が不充分であることが考えられる。これに対して実施例、および比較例２では綿手袋に樹脂の付着は認められなかった。このことより、フラックスが存在していても硬化が充分進行することが可能である。
さらにコーティング膜のリペア時の剥離性および電子部品のリペア操作の容易性を以下の要領で評価した。
まず、実施例および比較例２のサンプルを、汎用の上下熱風式リワーク機にセットし、樹脂組成物の硬化物でコーティングされた接合体の接合部を１８０℃に加熱した。接合部が１８０℃に達したところで、図３に示すように電子部品１の周りのフラックス残存部分４にカット用治具７を用いて裂け目９を入れ、電子部品周囲をカットし、コーティング樹脂５を引き剥がし、コーティング樹脂の残存度を調べた。結果を下記の表２に示す。
Figure 0005442118
表中の数字の分母はカットした樹脂の面積、分子は引き剥がした後コーティング膜が残った面積を示す。さらに半田３の熔融温度以上である２５０℃まで加熱し、ゴム製で約２００ｇ程度のものを持ち上げることができる吸引力を有する吸引ノズル（φ８ｍｍ）により、電子部品の回路基板１からの取り外しを試みた。その結果を下記の表２に示す。表２において、○印は電子部品を回路基板から取り外し可能であることを示す。×印は電子部品を回路基板から取り外すことができないことを示す。
実施例、および比較例２において、コーティング膜のリペア時の剥離性を調べたところ、表２のように比較例２では回路基板と樹脂の密着性が高すぎて剥がれにくく、樹脂の残存が多くなっているのに対し、実施例では加熱により樹脂が回路基板界面で剥がれやすくなるため、樹脂の残存がほぼ認められなかった。また、表２が示すように、実施例では、吸引ノズルの弱い吸引力で、電子部品を回路基板から取り外すことができたが、比較例２では、電子部品を回路基板から取り外すことができなかった。このことより、フラックスの上に塗布したコーティング膜を加熱すると、回路基板界面のフラックスが軟化することで剥離を容易にし、電子部品のリペアを簡便に行うことができる。
（実施の形態２）
図４は実施の形態２の実装構造体を示す。
実施の形態１ではリフロー炉を使用して半田接合したため、電子部品２の上面２ａにも反応物８が形成された場合であったが、図４のように、電子部品２の上面へのフラックス４の濡れが無くて電子部品２の上面に反応物８が生成されていない状態であっても、フラックス４ならびにコーティング樹脂５として実施の形態１のものを使用して、コーティング樹脂５によって回路基板１と電子部品２と半田３を覆った場合であっても、従来に比べて良好なリペア性を得ることができた。
本発明のコーティング用樹脂組成物は、水分が回路基板に直接に接触する可能性が高い実装分野において好適であり、特に電子部品が基体に表面実装された接合構造物において有用である。本発明は、電子部品が、不良を有する際のリペア操作が行われる実装分野において好適であり、生産性が向上できる。
１ 回路基板
２ 電子部品
２ａ 電子部品の上面
３ 半田（接合金属）
４ フラックス
５ コーティング樹脂
６ クリーム半田
７ カット用治具
８ 反応物
９ 裂け目

Claims (9)

  1. 回路基板に電子部品をフラックスを使用して接合金属で実装した実装構造体であって、
    イソシアネートを１０〜５０重量％含み前記回路基板と前記電子部品および前記接合金属を覆うコーティング樹脂と、
    水酸基をもつ化合物を含み前記接合金属の表面に残存したフラックスと、
    前記フラックスと前記コーティング樹脂の界面に形成された前記コーティング樹脂と前記フラックスの反応物と
    を有し、かつ前記電子部品の上面および側面にも前記フラックスが配置されている
    実装構造体。
  2. 前記電子部品の上面と接触する箇所の前記コーティング樹脂の膜厚は、
    前記回路基板の上面と接触する箇所の前記コーティング樹脂の膜厚の５〜５０％の薄さである
    請求項１記載の実装構造体。
  3. 前記回路基板の上面と接触する箇所の前記コーティング樹脂の膜厚は、
    前記電子部品の側面と接触する箇所の前記コーティング樹脂の膜厚の５〜３０倍の膜厚である
    請求項１または請求項２記載の実装構造体。
  4. 前記反応物は、
    前記フラックスのガラス転移点温度以上の温度で軟化する材料である
    請求項１記載の実装構造体。
  5. 回路基板に電子部品をフラックスを使用して接合金属で実装し、
    イソシアネートを１０〜５０重量％含むコーティング樹脂によって、前記回路基板と前記電子部品および前記接合金属を覆い、水酸基をもつ化合物を含み前記接合金属の表面と前記電子部品の上面および側面に配置されている前記フラックスと、前記コーティング樹脂との界面に、前記コーティング樹脂と前記フラックスの反応物を生成する
    実装構造体の製造方法。
  6. 前記コーティング樹脂は、
    主剤と硬化剤を混合した後の粘度が１０ｍＰａ・ｓ以上１０Ｐａ・ｓ以下であって、前記混合後１時間以内に塗布する
    請求項５記載の実装構造体の製造方法。
  7. 前記反応物は、
    前記フラックスのガラス転移点温度以上の温度で軟化する材料である
    請求項５記載の実装構造体の製造方法。
  8. 回路基板に電子部品をフラックスを使用して接合金属で実装し、前記回路基板と前記電子部品および前記接合金属をイソシアネートを１０〜５０重量％含むコーティング樹脂で覆い、水酸基をもつ化合物を含み前記接合金属の表面と前記電子部品の上面および側面に配置されている前記フラックスと、前記コーティング樹脂との界面に、前記コーティング樹脂と前記フラックスの反応物が形成されている
    実装構造体の前記電子部品を交換するに際し、
    前記反応物を前記フラックスのガラス転移点温度以上の温度にして軟化させて前記電子部品の周囲の前記コーティング樹脂を剥離し、
    前記電子部品を前記回路基板より取り外して交換する
    実装構造体のリペア方法。
  9. 前記電子部品の周囲あるいは前記電子部品の側面の前記フラックスと接触している箇所の前記コーティング樹脂に裂け目を形成して、前記コーティング樹脂を剥離する
    請求項８記載の実装構造体のリペア方法。
JP2012520245A 2010-06-15 2011-04-07 実装構造体とその製造方法ならびに実装構造体のリペア方法 Expired - Fee Related JP5442118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012520245A JP5442118B2 (ja) 2010-06-15 2011-04-07 実装構造体とその製造方法ならびに実装構造体のリペア方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010135639 2010-06-15
JP2010135639 2010-06-15
JP2012520245A JP5442118B2 (ja) 2010-06-15 2011-04-07 実装構造体とその製造方法ならびに実装構造体のリペア方法
PCT/JP2011/002062 WO2011158412A1 (ja) 2010-06-15 2011-04-07 実装構造体とその製造方法ならびに実装構造体のリペア方法

Publications (2)

Publication Number Publication Date
JPWO2011158412A1 JPWO2011158412A1 (ja) 2013-08-19
JP5442118B2 true JP5442118B2 (ja) 2014-03-12

Family

ID=45347830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012520245A Expired - Fee Related JP5442118B2 (ja) 2010-06-15 2011-04-07 実装構造体とその製造方法ならびに実装構造体のリペア方法

Country Status (5)

Country Link
US (1) US8698005B2 (ja)
EP (1) EP2584602B1 (ja)
JP (1) JP5442118B2 (ja)
CN (1) CN102598252B (ja)
WO (1) WO2011158412A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5724340B2 (ja) * 2010-12-06 2015-05-27 株式会社デンソー 光硬化性防滴材
US9245773B2 (en) * 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
JP6135891B2 (ja) * 2012-01-25 2017-05-31 パナソニックＩｐマネジメント株式会社 電子部品実装方法および電子部品実装ライン
JP6135892B2 (ja) * 2012-01-25 2017-05-31 パナソニックＩｐマネジメント株式会社 電子部品実装方法および電子部品実装ライン
JP6268086B2 (ja) 2012-06-15 2018-01-24 株式会社カネカ 放熱構造体
JP6182916B2 (ja) * 2013-03-15 2017-08-23 日亜化学工業株式会社 発光装置の封止部材の取り外し方法
CN104684274A (zh) * 2015-03-06 2015-06-03 昆山意力电路世界有限公司 一种高密度超密节距焊接板及其加工工艺
JP6956365B2 (ja) * 2017-02-10 2021-11-02 パナソニックＩｐマネジメント株式会社 はんだペーストとそれにより得られる実装構造体
JP6540933B1 (ja) * 2017-12-25 2019-07-10 住友ベークライト株式会社 電子装置の製造方法
CN111050486A (zh) * 2019-11-29 2020-04-21 苏州市迪飞特电子有限公司 一种提高电子线路板防潮性能的加工工艺
CN112271170B (zh) * 2020-10-27 2024-08-09 苏州通富超威半导体有限公司 封装基板、倒装芯片封装结构及其制作方法
WO2023008327A1 (ja) * 2021-07-29 2023-02-02 東洋インキＳｃホールディングス株式会社 電子部品搭載基板、電子部品保護シート、及び電子機器
JP7193031B1 (ja) 2021-07-29 2022-12-20 東洋インキＳｃホールディングス株式会社 電子部品搭載基板、及び電子部品保護シート
JP2023020982A (ja) * 2021-07-29 2023-02-09 東洋インキＳｃホールディングス株式会社 電子部品搭載基板、電子部品保護シート及び電子機器
WO2023140075A1 (ja) * 2022-01-24 2023-07-27 株式会社村田製作所 伸縮配線基板および伸縮配線基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001170798A (ja) * 1999-10-05 2001-06-26 Tdk Corp はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
JP2010034550A (ja) * 2008-07-02 2010-02-12 Panasonic Corp ２層防湿コート電子部品実装構造体およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492204B1 (en) * 1999-01-26 2002-12-10 Jp Ox Engineering Electronic devices having thermodynamic encapsulant portions predominating over thermostatic encapsulant portions
JP2000302985A (ja) 1999-04-16 2000-10-31 Toagosei Co Ltd 電気絶縁性樹脂組成物
US6451127B1 (en) * 1999-06-01 2002-09-17 Motorola, Inc. Conductive paste and semiconductor component having conductive bumps made from the conductive paste
JP2001237351A (ja) 2000-02-22 2001-08-31 Hitachi Maxell Ltd 半導体装置
JP3888573B2 (ja) * 2001-06-29 2007-03-07 富士電機ホールディングス株式会社 ハンダ組成物
JP2003179097A (ja) 2001-12-11 2003-06-27 Sumitomo Bakelite Co Ltd 半導体パッケージ、及びその製造方法
JP4001493B2 (ja) 2002-02-27 2007-10-31 富士通株式会社 実装基板の製造方法
US6796482B2 (en) * 2002-10-31 2004-09-28 Freescale Semiconductor, Inc. Phase separated system for fluxing
US20060272747A1 (en) * 2005-06-03 2006-12-07 Renyi Wang Fluxing compositions
DE102005053553A1 (de) * 2005-11-08 2007-05-16 Heraeus Gmbh W C Lotpasten mit harzfreien Flussmittel
US7794531B2 (en) * 2007-01-08 2010-09-14 Enthone Inc. Organic solderability preservative comprising high boiling temperature alcohol
JP5388430B2 (ja) 2007-07-24 2014-01-15 サンスター技研株式会社 アンダーフィル材
JP2009067818A (ja) 2007-09-10 2009-04-02 Dai Ichi Kogyo Seiyaku Co Ltd ポリウレタン樹脂電気絶縁組成物
WO2010047006A1 (ja) * 2008-10-23 2010-04-29 パナソニック株式会社 半導体装置およびその製造方法
JP5113793B2 (ja) 2008-10-23 2013-01-09 パナソニック株式会社 半導体装置およびその製造方法
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001170798A (ja) * 1999-10-05 2001-06-26 Tdk Corp はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
JP2010034550A (ja) * 2008-07-02 2010-02-12 Panasonic Corp ２層防湿コート電子部品実装構造体およびその製造方法

Also Published As

Publication number Publication date
CN102598252A (zh) 2012-07-18
US20120320539A1 (en) 2012-12-20
EP2584602A1 (en) 2013-04-24
EP2584602A4 (en) 2015-06-10
JPWO2011158412A1 (ja) 2013-08-19
CN102598252B (zh) 2014-12-31
WO2011158412A1 (ja) 2011-12-22
EP2584602B1 (en) 2017-05-31
US8698005B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
JP5442118B2 (ja) 実装構造体とその製造方法ならびに実装構造体のリペア方法
JP5093766B2 (ja) 導電性ボール等搭載半導体パッケージ基板の製造方法
US20190232438A1 (en) Solder paste and mount structure
JP3617417B2 (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
KR20130097099A (ko) 열경화성 수지 조성물
US20180229333A1 (en) Solder paste and mount structure obtained by using same
JP5523454B2 (ja) 電子部品実装構造体の製造方法
WO2008001695A1 (fr) composition de résine vulcanisable thermiquement, et procédé de montage et processus de réparation de carte À CIRCUIT imprimé à l'aide de la composition vulcanisable thermiquement
WO2008069178A1 (ja) 封止材料及びその封止材料を用いる実装方法
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
EP3051580A1 (en) Underfill material and method for manufacturing semiconductor device using said underfill material
JP4826728B2 (ja) 熱硬化性樹脂組成物
JP4001493B2 (ja) 実装基板の製造方法
JP3644340B2 (ja) エポキシ樹脂組成物
JP5560032B2 (ja) はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP2009032732A (ja) アンダーフィル材
JP4556472B2 (ja) 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置
EP1153980B1 (en) Epoxy resin composition
JP2008075054A (ja) 一液型エポキシ樹脂組成物
JP6374298B2 (ja) フラックス及びフラックスを用いた接合方法
WO2020095634A1 (ja) 硬化樹脂組成物および実装構造体
CN101553910B (zh) 密封材料以及使用该密封材料的安装方法
JP2022147854A (ja) 仮固定組成物

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131217

R150 Certificate of patent or registration of utility model

Ref document number: 5442118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees