KR20070084607A - 인쇄 회로 기판에 반도체 패키지를 접속하는 방법 - Google Patents

인쇄 회로 기판에 반도체 패키지를 접속하는 방법 Download PDF

Info

Publication number
KR20070084607A
KR20070084607A KR1020077012273A KR20077012273A KR20070084607A KR 20070084607 A KR20070084607 A KR 20070084607A KR 1020077012273 A KR1020077012273 A KR 1020077012273A KR 20077012273 A KR20077012273 A KR 20077012273A KR 20070084607 A KR20070084607 A KR 20070084607A
Authority
KR
South Korea
Prior art keywords
adhesive film
metal bumps
array package
wiring board
bump
Prior art date
Application number
KR1020077012273A
Other languages
English (en)
Inventor
고오이찌로오 가와떼
요시아끼 사또오
미와 몬마
요시히사 가와떼
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20070084607A publication Critical patent/KR20070084607A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

범프 어레이 패키지를 배선 기판에 전기 접속하는 방법은, 금속 범프를 갖는 범프 어레이 패키지의 표면에 열유동성이며 열경화성인 접착제 필름을 배열하는 단계와, 상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 갖는 범프 어레이 패키지를 생성하는 단계와, 상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 배선 기판 상에 배열하고 상기 접착제 필름을 상기 접착제 필름의 세팅을 종료하는데 충분한 높은 온도이며 땜납의 용융 온도보다 높은 온도로 가열함으로써 상기 배선 기판에 범프 어레이 패키지를 접속하는 단계를 포함한다.
범프 어레이 패키지, 금속 범프, 접착 필름, 배선 기판, 땜납

Description

인쇄 회로 기판에 반도체 패키지를 접속하는 방법 {METHOD OF CONNECTING A SEMICONDUCTOR PACKAGE TO A PRINTED WIRING BOARD}
본 발명은 인쇄 회로 기판에 반도체 패키지를 접속하는 방법에 대한 것이다.
볼 그리드 어레이(BGA) 또는 칩 스케일 패키지(CSP)와 같은 에어리어 범프 어레이 패키지 또는 2차원 방식으로 배열된 금속 범프로써 반도체 칩의 입력/출력 단자를 갖는 범프 가공된 웨이퍼는 반도체 장치의 크기를 감소시키는데 매우 효율적이고 현재 다수의 반도체 패키지에서 채용되었다.
에어리어 범프 어레이 패키지가 인쇄 회로 기판에 접속될 때 인쇄 회로 기판과 패키지 사이의 열 팽창 계수의 차이로 인하여 열 응력이 범프 접합부에서 작용한다. 열 응력은 종종 전기 접속을 파단시켜서, 접속의 신뢰성을 훼손한다. 이러한 문제를 방지하기 위해, 반도체 패키지와 인쇄 회로 기판 사이의 범프 접합부에 형성된 갭은 언더 필 재료로 충진된다. 지금까지는 금속 범프(예를 들어 땜납 볼)가 회로 기판에 결합된 후에, 반도체 패키지와 기판 사이의 모세관 현상을 활용함으로써 주입되는 액체 수지형 언더 필 재료가 이용되었다[이러한 방법은 소위 "애프터 포어링(after pouring)"으로 지칭됨].
반도체 패키지는 전자 설비의 고밀도 제조 요구를 충족시키도록 작은 크기로 실현되었고, 기능의 증가를 충족시키도록 증가된 수의 입력/출력 단자가 제공되었다. 그 결과, 범프 사이의 거리는 감소되어야 하고, 범프의 직경은 따라서 감소되었다. 따라서, 반도체 패키지와 배선 기판 사이의 갭은 좁아지고 액체형의 수지를 주입하기 어려워졌다. 높은 집적도의 견지에서, 또한 인쇄 회로 기판 상에 장착된 반도체 패키지에 인접하여 다른 부품을 장착하는 것이 필요하게 되었고, 이는 액체 수지를 주입하기 더 어려워지게 하였다.
이러한 상황 하에서, 범프를 접속하기 전에 밀봉 수지를 도입하도록 예비 주입 언더 필 기술이 고안되었다. 특허 문헌 1(미국 특허 제6,624,216호) 및 특허 문헌 2(미국 특허 제5,128,746호)는 플럭스 성분을 포함하는 언더 필 접착제를 제안한다. 그러나, 이러한 경우 플럭스용으로 요구되는 특성 및 밀봉 재료용으로 요구되는 특성 모두를 유지하기 어렵고, 액체 수지의 애프터 포어링에 의해 얻어진 특성과 비교하여 예비 주입 언더 필 접착제의 특성은 저하된다는 것이 고려된다. 예비 주입 언더 필 접착제는 일반적으로 무수물 산(acid anhydride)과 같은 강산을 포함한다. 잔여 산 성분은 경화된 재료의 전기 절연 특성의 저하를 야기한다. 예를 들어, 산 잔여물의 결과로 전기 절연 특성을 저하시키는 이온 이주가 발생할 수 있다.
특허 문헌 3(미국 특허 제6,297,560호)과 특허 문헌 4(미국 특허 제6,228,678호)는 땜납 볼의 형성 전에 밀봉 수지가 도포되고 수지는 에칭 또는 레이저 작업에 의해 반도체 칩의 입력/출력 단자부를 제거함으로써 관통되고 페이스트가 홀 내로 도입되어 배선 기판에 땜납 볼로써 결합되도록 리플로우 단계에서 용융 되는 방법이 제안된다. 이러한 방법은 웨이퍼 수준에서 칩 내로 기계 가공하는데 적합하지만, 개별 칩을 포함하는 패키지에 적용할 수는 없다.
특허문헌 5(미국 특허 제6,265,776호)는 플럭스가 땜납 볼에 도포되고 언더 필 접착제가 배선 기판에 접속되도록 도포되는 방법을 개시한다. 낮은 표면 에너지를 갖는 플럭스가 땜납 볼의 단부에 존재하기 때문에, 언더 필 접착제를 밀어낸다. 즉, 볼의 단부에는 언더 필 접착제가 존재하지 않고, 그 외주에만 접착 수지로 밀봉된다. 이러한 기술에 따라, 언더 필 접착제가 볼의 단부에 접착되지 않도록, 언더 필 접착제가 용제 내에 용해된 수지 용액으로써 도포되고 건조되어야 하고, 이는 프로세스를 복잡하게 한다. 또한, 땜납 볼의 단부는 상승되어야 하고, 배선 기판이 접속시 패키지 상에서 땜납 볼의 단부와 접촉할 때 갭이 배선 기판과 패키지 사이에서 전개될 수 있는 가능성이 있고, 이는 충분한 정도로 언더 필 접착제를 충진하기 어렵게 한다.
특허 문헌 6(일본 특허 출원 공개 제2003-243447호)은 그 이후의 열경화되는 열 경화성 접착제 시트를 통해 배선 기판 상에 예리하게 돌출된 전극을 가압함으로써 배선 기판에 반도체 소자를 전기적으로 접속시키는 방법을 개시한다. 이러한 방법에 따라, 가압시에 반도체 소자의 일측의 전극과 배선 기판의 일측의 랜드 사이의 신뢰성있는 전기 접촉을 유지하기 위해 전극은 예리한 단부를 갖고 돌출되는 것이 필요하다. 이러한 경우, 접속시에 반도체 소자 상의 돌출된 전극과 접촉되는 배선 기판의 도입부에서 배선 기판과 반도체 소자 사이에서 갭이 전개될 가능성이 있고, 이는 충분한 정도로 언더 필 접착제를 충진하기 어렵게 한다.
따라서, 본 발명의 목적은 접속의 신뢰성을 유지하고 손쉬운 조작을 요구하는 배선 기판에 반도체 패키지를 전기적으로 접속하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 전술한 전기 접속 방법에 이용될 수 있는 열경화성 접착제 필름을 갖는 반도체 패키지를 제공하는 것이다.
본 발명의 일 태양에 따라, 배선 기판에 범프 어레이 패키지를 전기적으로 접속하는 방법이 제공되며, 이는
금속 범프를 갖는 범프 어레이 패키지의 표면에 열유동성이며 열경화성 접착제 필름을 배열하는 단계와,
상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 갖는 범프 어레이 패키지를 생성하는 단계와,
상기 금속 범프를 포함하는 편평 표면과 배선 기판 상의 접착제 필름을 배열함으로써 상기 범프 어레이 패키지를 배선 기판에 접속하고 상기 접착제 필름의 세팅을 완료하도록 충분히 높고 상기 금속 범프의 용융 온도보다 높은 온도에서 접착제 필름을 가열하는 단계를 포함한다.
이러한 방법의 보다 특정한 실시예에 따라, 전술한 바와 같이 범프 어레이 패키지를 배선 기판에 전기적으로 접속하고, 범프 어레이 패키지는 반도체 칩의 입력/출력 단자로써 편평 표면상에 복수의 금속 범프를 갖는 방법이 제공되고, 이는,
금속 범프를 갖는 범프 어레이 패키지의 표면에 열유동성이며 열경화성인 접착제 필름을 배열하는 단계와,
상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 갖는 범프 어레이 패키지를 생성하고, 상기 접착성 필름이 유동화되는데 충분히 높고 상기 접착제 필름의 세팅을 완료하는데 충분히 높지 않고 상기 금속 범프의 용융 온도보다 낮은 온도에서 편평 표면을 갖는 플레이트로 접착제 필름을 가압함으로써 상기 금속 범프의 단부는 부분적으로 편평화되고 표면상에 노출되는 단계와,
상기 금속 범프를 포함하는 편평 표면과 배선 기판 상의 접착제 필름을 배열함으로써 상기 범프 어레이 패키지를 배선 기판에 접속하고 상기 접착제 필름의 세팅을 완료하도록 충분히 높고 상기 금속 범프의 용융 온도보다 높은 온도에서 접착제 필름을 가열하는 단계를 포함한다.
본 발명의 다른 태양에 따라서, 접착제 필름을 갖는 범프 어레이 패키지가 제공되고, 금속 범프의 단부는 부분적으로 편평하게 되고 표면에 노출되어 금속 단부와 접착제 필름을 포함하는 편평 표면을 갖는다.
보다 상세한 실시예에 따라, 전술한 바와 같은 접착제 필름을 갖는 범프 어레이 패키지가 제공되고, 금속 범프의 단부는 부분적으로 편평하게 되고 표면에 노출되어 금속 범프와 접착제 필름을 포함하는 편평 표면을 갖고, 반도체 칩의 입력/출력 단자로써 편평 표면상의 복수의 금속 범프를 갖는 범프 어레이 패키지를 준비하고, 범프를 갖는 상기 범프 어레이 패키지의 열유동성, 열경화성 접착제 필름을 배열하고, 상기 접착제 필름이 유동화되는데 충분하지만 접착제 필름의 세팅을 완료하는데에는 불충분하고 상기 금속 범프의 용융 온도보다 낮은 온도에서 편평 표면을 갖는 플레이트로 접착제 필름을 가압함으로써 얻어진다. 금속 범프는 땜납 범프, 금 범프, 구리 범프를 포함한다.
본 발명의 또 다른 태양에 따라, 금 범프 가공된 반도체 칩이 제공된다.
모세관 현상을 활용하여 액체 수지를 이용하는 방법과 달리, 본 발명의 방법은 고밀도로 집적된 범프 어레이 패키지를 배선 기판에 효과적으로 그리고 능률적으로 전기 접속시키는 것을 가능하게 한다.
본 발명의 방법은 용제를 이용하지 않는 건식 프로세스이다. 따라서, 용제를 제거하는 단계가 불필요하고, 용제에 의한 패키지의 오염 문제가 없다.
또한, 접착제 필름에 플럭스가 포함되지 않기 때문에, 종래의 플럭스가 배선 기판 상에 도포된 후에 접속 단계가 수행될 수 있다.
본 발명의 방법은 레이저 작업과 같은 미세한 작업을 필요로 하지 않고, 개별 칩을 포함하는 패키지에도 손쉽게 도포될 수 있다.
본 발명의 방법에서, 또한 접착제 필름은 범프 어레이 패키지의 금속 범프 표면에 배열되고, 금속 범프가 노출되는 상태에서 편평 표면이 얻어지게 유동화되도록 가열되고 가압된다. 최종 표면이 편평하기 때문에, 배선 기판로의 접촉은 갭 없이 달성된다. 접속의 다음 단계에서, 세팅이 달성되고 땜납은 접착제 필름의 수지가 충분히 충진되는 상태에서 용융된다.
도1a 내지 도1d는 본 발명의 방법을 도시하는 단계들의 도면이다.
도2는 범프 어레이 패키지의 저부도이다.
도3은 예에서 이용되는 회로의 도면이다.
이제 본 발명의 바람직한 실시예가 도시되지만, 본 발명은 이에 제한되지 않는다.
우선, 본 발명은 도면을 참조하여 설명된다. 도1a 내지 도1d는 배선 기판에 범프 어레이 패키지를 전기적으로 접속하는 방법을 도시하는 단계들의 도면이다. "범프 어레이 패키지"는 반도체 칩의 입력/출력 단자로써 편평 표면상의 복수개의 금속 범프를 갖는 반도체 패키지이다. 구체적으로 말하면, 볼 그리드 어레이(BGA), 칩 스케일 패키지(CSP) 및 웨이퍼 수준 CSP, 범프 가공된 웨이퍼와 같은 대표적인 에어리어 범프 어레이 패키지일 수 있다. 이들 범프는 리플로우 프로세스 또는 도금 프로세스 또는 배선 본딩 프로세스에 의해 형성될 수 있다. 범프 어레이 패키지(1)는 그 표면상에, 일반적으로 구형 굴곡 표면을 갖는 금속 범프(2)를 갖는다. 열유동성이고 열경화성인 접착제 필름(3)은 패키지(1)의 금속 범프(2)의 일측에 배열되고(도1a), 그 다음에 편평 표면을 갖는 가열 플레이트(4)에 의해 가열 및 가압하여 유동화하여 금속 범프 주위에서 유동하고, 금속 범프(2)의 단부가 편평 상태로 노출되도록 한다. 따라서, 금속 범프(2)의 노출된 표면과 편평 표면을 갖는 접착제 필름(3)을 구비하는 패키지(1)가 얻어진다(도1b). 전술한 프로세스는 다음의 단계에 의해 달성될 수 있다. 일반적으로, 접착제 필름은 범프 어레이 패키지의 금속 범프에 배치되고, 접착제 필름은 폴리테트라플루오르에틸렌(PTFE) 필름 또는 실리콘 처리 폴리에스테르 필름과 같은 해제 필름에 의해 커버되고, 상승된 온도와 압력이 필름에 인가된다. 이러한 가열 및 가압 단계는 펄스 가열 접합기와 같은 열 접합기를 이용함으로써 달성될 수 있다. 칩 크기보다 큰 크기를 갖는 접합기 헤드를 갖는 접합기가 이용될 수 있다. 칩의 수직 방향으로 응력이 인가될 수 있다.
가열 플레이트(4)에 의해 가열된 온도는 접착제 필름(3)을 유동화시키기에는 충분히 높지만, 접착제 필름(3)의 세팅을 종료하기에는 충분히 높지 않고, 금속 범프의 용융 온도보다 낮다.
가압 압력은 금속 범프(2)의 단부가 편평화되고 표면상에 노출되도록 충분히 크다. 상기 온도와 압력은 선택되는 접착제 필름의 수지 혼합물과 금속 범프의 용융점에 의해 결정되지만 이에 제한되지 않는다. 이러한 발명의 방법에서, 일반적으로, 60 내지 170 ℃의 유동화 온도와 170 내지 260 ℃의 세팅 온도를 갖는 수지 성분을 포함하는 접착제 필름을 이용하고 180 내지 300 ℃의 용융점을 갖는 땜납을 사용하는 것이 바람직하다. 이러한 경우에 바람직하게는, 가열 온도는 약 100 내지 약 180 ℃이고, 가열 시간은 1 내지 10초이고, 가압 압력은 5 내지 100 N/㎠이다.
"유동화 온도"는 중합체 수지의 점성이 10000 ㎩·s 미만이 되는 온도이고, 편평형 점성계(소성계) 또는 점성 측정 기계를 이용함으로써 측정될 수 있고, "세팅 온도"는 60분에 50% 이상 열경화성 중합체의 열경화성 반응이 진행되는 온도이고, 점성 측정 기계 또는 시차 주사 열량계(DSC)에 의해 측정될 수 있다. 여기서, 단어 "온도는 세팅을 종료하는데 충분하지 않은"은 일반적으로 세팅 온도보다 낮은 온도를 의미한다. 온도가 세팅 온도보다 높을 때에도, 가열이 짧은 시간 동안에만 있으면, 세팅은 부분적으로만 발생한다. 따라서, 상기에서 한정한 온도는 세팅 온도보다 높은 온도에서의 짧은 기간 동안의 가열을 포함한다.
다음에, 접착제 필름(3)을 구비한 패키지(1)의 접착제 필름(3)과 금속 범프(2)를 포함하는 편평 표면은 배선 기판에 배열되고(도1c), 접착제 필름(3)의 세팅을 종료하는데 충분하고 범프 어레이 패키지를 배선 기판에 접속시키기 위해 금속 범프의 용융 온도보다 높은 온도로 가열된다(도1d). 배선 기판은 일반적으로 인쇄 배선 기판이고, 일반적으로 유리 에폭시 기판과 같은 수지 기판 상에 형성된 구리를 갖는다. 또한 기판으로써 비스말레이미드 트리아진 수지(BT 수지), 폴리이미드 및 아라미드계 수지 기판의 수지 플레이트를 이용하는 것이 허용 가능하다. 배선 기판에 대한 범프 어레이의 접속 온도는 선택되는 접착제 필름의 수지 성분과 금속 범프의 용융점에 따라 결정되고 이에 제한되지 않는다. 전술한 수지 필름과 땜납이 본 발명의 방법에 이용되지만, 접속을 유리하게 달성하기 위해 가열 온도는 약 180 내지 280 ℃이고, 가열 시간은 30 내지 300 초이다. 이러한 단계에서, 접착제 필름의 수지 성분은 확장되고, 땜납은 용융되어, 용융된 땜납은 접착제의 열팽창에 의해 압출되고 배선 기판 상의 배선에 접속된다. 배선 기판(5) 상의 접착제 필름(3)에 패키지(1)를 배열하기 전에, 땜납에 의한 접속을 촉진시키도록 배선 기판(5)가 접속되는 부분에 플럭스를 도포하는 것이 바람직하다. 플럭스는 지금까지 종래 기술에서 널리 이용되는 것이다. 접착제 필름(3)을 갖는 패키지(1)를 배선 기판(5)에 배열한 후에, 배선 기판(5)는 접속 단계를 달성하기 위해 전술한 온도로 가열된 리플로우 오븐을 통과한다.
상기 접착제 필름과 금 범프가 본 발명의 방법에 이용될 때, 범프 가공된 칩은 바람직하게는 범프와 PCB 상의 회로 사이의 야금학적인 접합 또는 물리적인 접촉을 얻도록 인쇄 회로 기판에 열 가압된다. 이러한 접촉점에서 초음파 진동을 인가하는 것은 상호 접속을 강화하는데 유용하다.
본 발명의 방법은 소정의 온도로 가열될 때 유동화되고 그 이상 가열되면 세팅되는 열유동성이고 열경화성인 수지(이후부터 "열경화성 수지"로 지칭함)를 포함하는 접착제 필름(이후부터 "열경화성 접착제 필름" 또는 "접착제 필름"으로 지칭됨)을 이용한다. 전술한 열경화성 수지는 열 가소성 성분과 열 경화성 성분을 모두 포함한다. 열 가소성 성분과 열 경화성 성분은 동일한 중합체 내에서 존재할 수 있거나 또는 열가소성 성분과 열경화성 수지의 혼합물일 수 있다. 열 가소성 성분과 열 경화성 성분은 동일한 중합체 내에서 존재하는 경우의 예로써, 폴리카프로락톤 개질 에폭시 수지, 고무 개질된 에폭시 수지와 같은 열가소성 성분으로 개질된 에폭시 수지가 대표적일 것이다. 다른 예는 열가소성 수지의 기본 구조의 에폭시 군과 같은 열경화성 군을 갖는 공중합체 수지를 포함한다. 전술한 공중합체 수지로써, 예를 들어, 에틸렌 및 글리시딜(메타)아크릴레이트의 공중합체가 대표적일 것이다. 열가소성 성분과 열경화성 성분을 모두 포함하는 수지는 단독으로 또는 다른 열가소성 성분 및/또는 열경화성 성분과 함께 이용될 수 있다. 예를 들어, 카프로락톤-개질 에폭시 수지의 경우에, 카프로락톤의 분자량이 크면, 충분한 유동성이 얻어질 수 있기 때문에 다른 열가소성 수지와 함께 이용될 필요가 없고 단독으로 이용된다. 한편, 카프로락톤의 분자량이 작으면, 다른 열가소성 수지와 함께 이러한 수지를 이용하는 것이 유리할 것이다. 수지의 성분은 해당 기술 분야의 종사자들에 의해 적절하게 결정될 수 있다.
접착제 필름용으로 특히 유리하게 사용될 수 있는 접착제 성분은 카프로락톤 개질 에폭시 수지를 포함하는 열경화성 접착제 성분이다.
상기 열경화성 접착제 성분은 일반적으로 결정상을 갖는다. 특히, 결정상은 주요 성분으로써 카프로락톤 개질 에폭시 수지(이후부터 또한 "개질 에폭시 수지"로써 지칭됨)를 포함한다. 개질 에폭시 수지는 열경화성 접착제의 점성 특성을 개선시키기 위해 열경화성 성분에 적절한 정도의 가요성을 부가한다. 그 결과, 열경화성 접착제는 세팅되기 전에 응집력을 나타내고 가열에 의해 접착력을 나타낸다. 낸다. 또한, 통상의 에폭시 수지와 유사하게, 개질 에폭시 수지는 열경화성 접착제에 응집력을 부과하도록 가열 중에 3차원 네트워크 구조를 갖고 세팅되는 본체를 형성한다.
초기 접착력을 개선시키는 견지에서, 일반적으로 개질 에폭시 수지는 약 100 내지 약 9000, 바람직하게는 약 200 내지 약 5000, 보다 바람직하게는 약 500 내지 약 3000의 에폭시 등가물을 갖는다. 상기 에폭시 등가물을 갖는 개질 에폭시 수지는 다이셀 케미컬 컴퍼니 리미티드(Daicel Chemical Co., Ltd.)의 상표명 플럭셀 G 시리즈(FLUXCEL G Series)로 시장에서 입수된다.
열경화성 접착제 성분은 바람직하게는 전술한 개질 에폭시 수지와 조합하여 멜라민/이소시아누릭 산 부가물(이후부터 또한 "멜라민/이오시아누릭 산 화합물"로 지칭됨)을 포함한다. 활용 가능한 멜라민/이오시아누릭 산 화합물은 예를 들어, 닛산 가가꾸 고교 컴파니(Nissan Kagaku Kogyo Co.)의 상표명 MC-600으로 시장에서 입수 가능하고, 열경화성 접착 화합물의 강화시키고, 열적으로 세팅되기 전에 열경화성 접착제 화합물의 점성을 감소시키고, 열경화성 접착 화합물의 흡습성(hygroscopic property)과 유동성을 억제하는데 효과적이다. 부가로, 이러한 성분은 접착제의 점성을 조절하는데 효과적이고, 특히 납땜 프로세스에서 접착제의 점성을 증가시키는데 효과적이다. 접착제의 점성이 너무 작으면, 접착제는 칩 영역에 퍼져버릴 수 있다. 한편, 접착제의 점성이 너무 크면, 납땜 프로세스를 방해할 수 있다. 따라서, 접착제의 점성은 엄격하게 제어되어야 하고, 상기 성분은 점성 제어 작용제로써 기능한다. 전술한 효과를 부과하지 않고 열적으로 세팅된 후에 파단을 방지하기 위해, 열경화성 접착제 성분은 일반적으로 100 중량부의 개질 에폭시 수지에 대해 중량 당 1 내지 200부, 바람직하게는 중량 당 2 내지 100부, 보다 바람직하게는 중량 당 3 내지 50부의 양의 멜라민/이소시아누릭 산 복합체를 포함할 수 있다.
열 경화성 접착제 성분은 또한 페녹시 수지와 조합하여 또는 이와 독립적으로 제2 에폭시 수지(이후부터 단순히 "에폭시 수지"로 지칭함)를 포함할 수 있다. 본 발명의 범주를 벗어나지 않는 한 제2 에폭시 수지에 대한 특별한 제한은 없고, 이는 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지, 비스페놀 A 디글리시딜 에테르 에폭시 수지, 페놀 노보락 에폭시 수지, 크레졸 노보락 에폭시 수지, 플루오른 에폭시 수지, 글리시딜아민 수지, 알리페틱 에폭시 수지, 브로미네이티드 에폭시 수지 및 플루오르네이티드 에폭시 수지를 이용할 수 있다. 개질 에폭시 수지와 유사하게, 전술한 에폭시 수지는 페녹시 수지와 친화성이 있고, 열경화성 접착제 성분으로부터 거의 빠져나오지 않는다. 특히, 열경화성 접착제 성분이 개질 에폭시 수지의 중량 100부에 대해 바람직하게는 50 내지 200 중량부, 보다 바람직하게는 60 내지 140 중량부의 제2 에폭시 수지를 포함할 때 유리하게는 열 저항성이 개선된다.
본 발명의 실시예에서, 특히 비스페놀 A 디글리시딜 에테르 에폭시 수지(이후부터 또한 "디글리시딜 에테르 에폭시 수지"로 지칭됨)가 바람직한 제2 에폭시 수지로 이용될 수 있다. 디글리시딜 에테르 에폭시 수지는 액상이고 열경화성 접착제 성분의 고온 특성을 개선시키도록 작용한다. 예를 들어, 디글리시딜 에테르 에폭시 수지의 이용은 고온에서 세팅 중에 화학적 의존성에 대한 저항성을 개선시키고 유리 전이 온도를 개선시키도록 할 수 있다. 또한, 세팅(경화) 작용제는 폭넓게 선택될 수 있고, 세팅 상태는 비교적 느리게 될 수 있다. 상기 디글리시딜 에테르 에폭시 수지는 예를 들어, 다우 케미컬 (일본) 컴파니[Dow Chemical (Japan) co.)의 상표 등록 D.E.R. 332로 시장에서 입수된다. 다른 바람직한 제2 에폭시 수지는 도오또 케미칼 리미티드(Tohto Chemical, Ltd.)로부터 YD128로써 상업적으로 구입된다.
요구됨에 따라, 세팅 작용제가 열경화성 접착제 성분에 첨가되어, 개질된 에폭시 수지와 제2 에폭시 수지는 세팅 반응에 참여한다. 바람직한 성능을 나타내는 한, 세팅 작용제의 양과 종류에는 특정한 제한은 없다. 그러나 열 저항성을 개선하는 시점에서, 세팅 작용제는 개질 에폭시 수지와 요구되는 제2 에폭시 수지의 중 량 100부에 대해 일반적으로 1 내지 50 중량부, 바람직하게는 2 내지 40 중량부 및 보다 바람직하게는 5 내지 30 중량부가 포함된다. 이는 이하에 거명된 것에 제한되지 않지만, 이용 가능한 세팅 작용제의 예는, 아민 세팅 작용제, 무수물 산, 디시안디아미드, 양이온 중합 촉매, 이미다졸 화합물, 하이드라진 화합물, 페놀 등이다. 특히, 디시안디아미드는 실온에서의 열 안정성을 갖는 장래성있는 세팅 작용제이다. 글리시딜 에테르형 에폭시 수지용으로 알리사이클릭 폴리아민 또는 폴리아미드, 아미드아민 또는 그의 개질 제품을 이용하는 것이 또한 바람직하다.
접착제 필름의 전체 질량에 기초하여 35 내지 100%의 유기 입자를 첨가함으로써, 상기 열경화성 접착제 성분을 포함하는 접착제 필름은 후술하는 효과를 나타낸다. 수지는 유기 입자의 첨가 중에 소성 유동성을 나타낸다. 금속 범프가 비교적 높은 압력으로 밀어 넣어질 때, 상기 특성을 갖는 수지는 금속 범프가 표면에 노출되도록 관통될 수 있다. 한편, 유기 입자는 열경화성 접착제 성분의 과도한 유동성을 억제하고, 가열 플레이트를 이용함으로써 금속 범프를 노출시키는 단계에서 열경화성 접착제가 유출되는 것을 방지한다. 배선 기판로의 접속 단계에서, 또한 배선 기판에 접착된 물은 수증기를 생성하도록 가열 동안 증발될 것이다. 이러한 경우에도, 기포를 포획하지 않도록 수지가 유동화된다.
또한, 첨가되는 유기 입자는 아크릴 수지, 스티렌/부타디엔 수지, 스티렌/부타디엔/아크릴 수지, 멜라민 수지, 멜라민/이소시아누레이트 첨가제, 폴리이미드, 실리콘 수지, 폴리에테르이미드, 폴리에테르술폰, 폴리에스테르, 폴리카보네이트, 폴리에테르 에테르 케톤, 폴리벤조이미다졸, 폴리알릴레이트, 액정 중합체, 올레핀 수지 또는 에틸렌/아크릴 공중합체이고, 이들의 크기는 10 ㎛ 이하이고, 바람직하게는 5 ㎛ 이하이다.
접착제 필름은 실리카, 알루미늄 산화물 및 유리 비드와 같은 무기 필름을 포함할 수 있다. 무기 충진재는 세팅 후의 접착제 필름의 열팽창 계수를 억제하고, 접선부의 열응력을 방지할 수 있게 한다.
접착제 필름은 금속 범프의 높이보다 작은 두께를 갖는 것이 바람직하다. 이는 접착제 필름과 범프 어레이 패키지가 함께 열 가압 접착되면, 금속 범프가 접착제 필름을 통과하여 관통하고, 접착제 필름을 갖는 패키지는 땜납 볼의 단부가 편평한 방식으로 노출되는 상태로 얻어지기 때문이다. 이는 어떠한 제한도 가하지는 않지만, 일반적으로 금속 범프가 50 내지 1000 ㎛의 높이를 갖고, 이에 대응하여 접착제 필름이 25 내지 500 ㎛의 두께를 갖는 것이 바람직하다. 금속 범프의 높이에 대한 접착제 필름의 두께의 비율은 바람직하게는 0.3 내지 0.8이다.
전술한 바와 같이, 금속 범프는 일반적으로 50 내지 1000 ㎛의 높이를 갖는 구형 또는 50 내지 1000 ㎛의 높이를 갖는 원추형이다. 범프의 단부를 부분적으로 편평하게 하도록, 범프는 초기 높이의 50 내지 90 %로 압착되고, 즉 범프가 범프의 높이에 평행한 방향으로 10 내지 50 %만큼 변형되는 것이 바람직하다. 이러한 범위 내에서, 용융 땜납은 접속 단계 동안 접착제 필름의 팽창에 의해 압출되고 접속이 유리하게는 달성된다.
[예]
본 발명의 방법은 예로써 설명된다.
범프 어레이 패키지 및 배선 기판
톱 라인 컴파니(Top Line Co.)으로부터 구매된 볼 그리드 어레이(BGA)가 범프 어레이 패키지로써 사용된다. 도2는 저면도이다. BGA는 8 × 8 ㎜ 크기로 측정되고, 볼 높이가 0. 31 ㎜이고 0.5 ㎜ 피치로 유지되어 배열된 땜납(주석/납 땜납) 볼이 외주를 따라 14 × 14개가 배열되고 내주를 따라 12 × 12개가 배열된 폴리이미드(PI) 인터포저를 포함하는 반도체 패키지이다.
범프 어레이 패키지의 땜납 볼의 피치에 대응하는 피치를 갖는 도전 패턴을 구비하는 유리 에폭시 기판(두께: 0.5 ㎜)이 배선 기판로써 이용된다.
접착제 필름
이하의 표1에 도시된 조성의 접착 수지 용액이 준비되고 나이프 코팅에 의해 실리콘 처리된 폴리에틸렌 테레프탈레이트(PET) 필름 상에 도포되고, 25 ㎛의 두께를 갖는 필름을 얻도록 20분간 100 ℃로 가열된 오븐에서 건조된다. 동일한 조작이 5번 더 반복된다. 얻어진 필름의 6개의 피스는 150 ㎛의 두께를 갖는 접착제 필름을 형성하도록 120 ℃에서 가열 라미네이트된다.
[표1] 수지 조성
성분 중량 당 부분
YPS50S 30
YD128 34
G402 30
BAFL 16.4
MC600 20
EXL2314 80
THF 600
페녹시 수지: YP50S, 도오또 케미컬, 평균 분자량 수 11,800
에폭시 수지: YD128, 도오또 케미컬, 에폭시 등가물 = 184-194
폴리카프로락톤 개질 에폭시 수지: G402, 다이셀 케미컬 컴파니 리미티드. 에폭시 등가물 1350
바이사닐린플루오른: BAFL, 니폰 스틸 케미컬 컴파니 리미티드.
아크릴 입자: EXL2314, 구레하 파라로이드 EXL(KUREHA PARALOID EXL), 구레하 케미컬 컴파니 리미티드.
멜라민 이소시아뉴릭 산 합성물: MC-600 니산 케미컬 인더스트리이즈 엘티디.
THF: 테트라하이드로프렌
상향으로 대면하는 땜납 볼을 갖는 범프 어레이 패키지의 표면에서, 이러한 접착제 필름은 땜납 볼 상에 배열되고, 펄스 열 접합기[니혼 아비오닉스 컴파니(Nihon Abionics Co.)에서 제조된 TCW-215/NA-66(상표명)]의 가열 헤드에 의해 50 ㎛의 두께로 실리콘 처리된 PET 필름을 통해 50N의 로드로 가압됨으로써 이에 가열-가압-접착된다. 가열 헤드의 온도는 2초 동안 실온에서부터 130 ℃까지 상승하고, 이러한 온도는 1초 동안 유지된다. 그 다음에, 온도는 1초 동안에 160 ℃까지 상승하고 이러한 온도는 3초 동안 유지된다. 그 결과, 접착제 필름을 갖는 범프 어레이 패키지가 땜납 볼이 접착제 필름을 완전히 관통하고 편평화된 단부를 갖는 도1b에 도시된 바와 같은 단면을 갖고 얻어진다.
플럭스[센쥬 긴조꾸 고오교오 컴파니(Senju Kinzoku Kogyo Co.)에 의해 제조된 (상표명) 델타룩스(Deltalux) 523H]는 볼 피치에 대응하는 전기 도전 패턴을 갖는 배선 기판의 접속부 상에 도포되고, 접착제 필름을 갖는 범프 어레이 패키지는 접착제 필름이 배선 기판의 전기 접속 패턴의 접속부와 일치되는 방식으로 그 위에 오버랩된다. 조립체는 납땜을 달성하도록 총 180초 동안 땜납 리플로우 오븐(150 ℃의 예열 구역, 240 ℃의 최대 온도)을 통과한다.
전기 접속은 회로(T1 및 T2)를 접속하도록 도3에 도시된 바와 같이 4개의 지점(A 내지 D)에서 달성된다. 따라서 전술한 예에서, T1과 T2를 접속하는 24개의 회로가 형성된다. 땜납 리플로우 후에, 배선 기판의 단자(T1, T2) 사이에서 저항이 측정되고, 24개의 회로가 모두 접속된 것을 확인한다. 샘플은 5 % 이하의 저항의 증가를 찾아내기 위해 100회의 -40 ℃와 80 ℃ 사이의 열 사이클(각 온도에서 30분)을 받는다.

Claims (10)

  1. 배선 기판에 대한 범프 어레이 패키지의 전기 접속 방법이며,
    금속 범프를 갖는 범프 어레이 패키지의 표면에 열유동성이며 열경화성인 접착제 필름을 배열하는 단계와,
    상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 갖는 범프 어레이 패키지를 생성하는 단계와,
    상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 배선 기판 상에 배열하고 상기 접착제 필름을 상기 접착제 필름의 세팅을 종료하는데 충분한 높은 온도이며 땜납의 용융 온도보다 높은 온도로 가열함으로써 상기 배선 기판에 범프 어레이 패키지를 접속하는 단계를 포함하는 전기 접속 방법.
  2. 반도체 칩의 입력/출력 단자로써 편평 표면에 복수의 금속 범프를 갖는 범프 어레이 패키지를 제1항에 따른 배선 기판에 전기 접속시키는 방법이며,
    금속 범프를 갖는 상기 범프 어레이 패키지의 표면상에 열유동성이며 열경화성인 접착제 필름을 배열하는 단계와,
    상기 접착제 필름이 유동화되는데 충분하지만 상기 접착제 필름의 세팅을 종료하는데 충분하지 않고 상기 금속 범프의 용융 온도보다 낮은 온도에서 편평 표면을 갖는 플레이트로 상기 접착제 필름을 가압함으로써 상기 금속 범프의 단부가 부분적으로 편평화되며 표면상으로 노출되는, 상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 갖는 범프 어레이 패키지를 생성하는 단계와,
    상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 배선 기판 상에 배열하고 상기 접착제 필름을 상기 접착제 필름의 세팅을 종료하는데 충분한 높은 온도이며 상기 금속 범프의 용융 온도보다 높은 온도로 가열함으로써 상기 배선 기판에 범프 어레이 패키지를 접속하는 단계를 포함하는 전기 접속 방법.
  3. 제1항 또는 제2항에 있어서, 상기 열유동성이며 열경화성인 접착제 필름은 열가소성 성분과 열경화성 성분을 모두 포함하는 전기 접속 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 열유동성이며 열경화성인 접착제 필름은 카프로락톤 개질 에폭시 수지를 함유하는 열경화성 접착제 성분을 포함하는 전기 접속 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 열유동성이며 열경화성인 접착제 필름은 상기 접착제 필름의 전체 질량 당 35 내지 100 %의 유기 입자를 함유하는 전기 접속 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 금속 범프와 상기 접착제 필름을 포함하는 편평 표면을 상기 배선 기판 상에 배열하기 전에 상기 배선 기판이 접속되는 부분에 플럭스를 도포하는 단계를 더 포함하는 전기 접속 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 범프 어레이 패키지를 배선 기판에 접속하는 단계는 땜납 리플로우 오븐에서 수행되는 전기 접속 방법.
  8. 접착제 필름을 갖는 범프 어레이 패키지이며,
    금속 범프의 단부는 부분적으로 편평화되고 표면상에 노출되어, 상기 금속 범프와 접착제 필름을 포함하는 편평 표면을 갖는 범프 어레이 패키지.
  9. 제8항에 있어서, 상기 금속 범프는 금속 범프의 초기 높이의 50 내지 90 %로 압착되어 상기 금속 범프의 단부가 부분적으로 편평화되는 범프 어레이 패키지.
  10. 제8항 또는 제9항에 있어서, 상기 금속 범프의 단부는, 부분적으로 편평화되고 표면상에 노출되어 상기 금속 범프와 접착제 필름을 포함하는 편평 표면을 가지며,
    반도체 칩의 입력/출력 단자로써 편평 표면상에 복수의 금속 범프를 갖는 범프 어레이 패키지를 준비하고, 상기 금속 범프를 갖는 상기 범프 어레이 패키지의 표면상에 열유동성이며 열경화성 필름을 배열하고, 상기 접착 필름이 유동화되는데 충분하지만 상기 접착제 필름의 세팅을 종료하는데 충분하지 않고 상기 금속 범프의 용융 온도보다 낮은 온도에서 편평 표면을 갖는 플레이트로 상기 접착제 필름을 가압함으로써 얻어지는 범프 어레이 패키지.
KR1020077012273A 2004-11-01 2005-10-14 인쇄 회로 기판에 반도체 패키지를 접속하는 방법 KR20070084607A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00318225 2004-11-01
JP2004318225A JP2006128567A (ja) 2004-11-01 2004-11-01 半導体パッケージのプリント配線板への接続方法

Publications (1)

Publication Number Publication Date
KR20070084607A true KR20070084607A (ko) 2007-08-24

Family

ID=36216812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012273A KR20070084607A (ko) 2004-11-01 2005-10-14 인쇄 회로 기판에 반도체 패키지를 접속하는 방법

Country Status (7)

Country Link
US (1) US20090127692A1 (ko)
EP (1) EP1810325A2 (ko)
JP (1) JP2006128567A (ko)
KR (1) KR20070084607A (ko)
CN (1) CN100550329C (ko)
TW (1) TW200620513A (ko)
WO (1) WO2006049853A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5336700B2 (ja) * 2006-11-30 2013-11-06 ローム株式会社 半導体装置およびそれを用いた電子機器
KR20100022960A (ko) * 2007-04-27 2010-03-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법
US9024455B2 (en) 2010-05-26 2015-05-05 Hitachi Chemical Company, Ltd. Semiconductor encapsulation adhesive composition, semiconductor encapsulation film-like adhesive, method for producing semiconductor device and semiconductor device
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
JP5662855B2 (ja) * 2011-03-25 2015-02-04 株式会社日立製作所 プリント基板の製造装置および製造方法
JP5864367B2 (ja) * 2011-06-16 2016-02-17 日東電工株式会社 蛍光接着シート、蛍光体層付発光ダイオード素子、発光ダイオード装置およびそれらの製造方法
EP2761651B1 (en) * 2011-09-30 2019-05-29 Intel Corporation Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material
US8815706B2 (en) * 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
US9824998B2 (en) 2015-02-06 2017-11-21 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing DEHT
US9472531B2 (en) 2015-02-06 2016-10-18 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing phthalate
KR102476430B1 (ko) * 2015-12-08 2022-12-09 린텍 가부시키가이샤 다이싱 시트 및 다이싱 시트의 제조 방법
CN108307591A (zh) * 2017-01-13 2018-07-20 奥特斯奥地利科技与系统技术有限公司 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件
CN109047965B (zh) * 2018-09-20 2021-02-19 北京机械设备研究所 一种多管脚封装器件的焊接工装及其使用方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01263112A (ja) * 1988-04-15 1989-10-19 Fujitsu Ltd 半導体封止用エポキシ樹脂組成物
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5932682A (en) * 1995-12-19 1999-08-03 International Business Machines Corporation Cleavable diepoxide for removable epoxy compositions
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
JPH11289033A (ja) * 1998-04-03 1999-10-19 Toshiba Corp 液状エポキシ樹脂組成物および樹脂封止型半導体装置
JP3336253B2 (ja) * 1998-04-23 2002-10-21 松下電工株式会社 半導体装置とその製造方法、実装方法および用途
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP3558576B2 (ja) * 1999-02-22 2004-08-25 三菱電機株式会社 半導体装置の製造方法および半導体装置
US6746896B1 (en) * 1999-08-28 2004-06-08 Georgia Tech Research Corp. Process and material for low-cost flip-chip solder interconnect structures
JP4195541B2 (ja) * 2000-05-12 2008-12-10 三井化学株式会社 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP4441090B2 (ja) * 2000-10-11 2010-03-31 三井化学株式会社 プリント配線基板に半導体チップを装着する方法
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
US6624216B2 (en) * 2002-01-31 2003-09-23 National Starch And Chemical Investment Holding Corporation No-flow underfill encapsulant
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
EP1557880A1 (en) * 2004-01-21 2005-07-27 Nitto Denko Corporation Resin composition for encapsulating semiconductor

Also Published As

Publication number Publication date
WO2006049853A2 (en) 2006-05-11
WO2006049853A3 (en) 2006-08-24
EP1810325A2 (en) 2007-07-25
CN100550329C (zh) 2009-10-14
JP2006128567A (ja) 2006-05-18
CN101103449A (zh) 2008-01-09
US20090127692A1 (en) 2009-05-21
TW200620513A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
KR20070084607A (ko) 인쇄 회로 기판에 반도체 패키지를 접속하는 방법
US6335571B1 (en) Semiconductor flip-chip package and method for the fabrication thereof
US6399426B1 (en) Semiconductor flip-chip package and method for the fabrication thereof
US7047633B2 (en) Method of using pre-applied underfill encapsulant
KR101712046B1 (ko) 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법
KR20000062333A (ko) 반도체 장치의 제법
JP5310355B2 (ja) 電子部品の製造方法および電子部品
KR20180066139A (ko) 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
US20080191347A1 (en) Conductive ball-or pin-mounted semiconductor packaging substrate, method for manufacturing the same and conductive bonding material
TWI637021B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
KR20200020666A (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
CN104956471B (zh) 底部填充材料以及采用它的半导体装置的制造方法
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JP6009860B2 (ja) 半導体装置の製造方法
KR100776554B1 (ko) 접속 재료 및 접속 구조체
KR20070076505A (ko) 발포가능형 언더필 캡슐화제
KR20060015613A (ko) 성형가능한 언더필 캡슐화제
JP2007523967A (ja) 発泡性アンダーフィル封入剤
JP2012160668A (ja) 電子部品の製造方法
WO2009107346A1 (ja) 回路板および回路板の製造方法
JP2022100210A (ja) 半導体パッケージ用アンダーフィルフィルム及びこれを用いた半導体パッケージの製造方法
JP7149099B2 (ja) 半導体装置の製造方法
JP2012216831A (ja) 半導体チップ実装体の製造方法
JP7436240B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2007258207A (ja) バンプ付きチップもしくはパッケージの実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application