KR20200020666A - 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20200020666A
KR20200020666A KR1020197032068A KR20197032068A KR20200020666A KR 20200020666 A KR20200020666 A KR 20200020666A KR 1020197032068 A KR1020197032068 A KR 1020197032068A KR 20197032068 A KR20197032068 A KR 20197032068A KR 20200020666 A KR20200020666 A KR 20200020666A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductors
preferable
connection
semiconductor
Prior art date
Application number
KR1020197032068A
Other languages
English (en)
Other versions
KR102491834B1 (ko
Inventor
도시야스 아키요시
다케히로 스가와라
고이치 차바나
마코토 사토우
아키코 하야시데
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20200020666A publication Critical patent/KR20200020666A/ko
Application granted granted Critical
Publication of KR102491834B1 publication Critical patent/KR102491834B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J175/00—Adhesives based on polyureas or polyurethanes; Adhesives based on derivatives of such polymers
    • C09J175/04—Polyurethanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • C09J179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09J179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C09J2201/622—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Bipolar Transistors (AREA)

Abstract

유리 전이 온도가 35℃ 이하인 열가소성 수지를 함유하는 반도체용 접착제가 제공된다.

Description

반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
본 개시는 반도체용 접착제, 반도체 장치의 제조 방법, 및 반도체 장치에 관한 것이다.
종래, 반도체 칩과 기판을 접속하기 위해서는, 금 와이어 등의 금속 세선을 이용하는 와이어 본딩 방식이 널리 적용되고 있다. 한편, 반도체 장치에 대한 고기능화, 고집적화, 고속화 등의 요구에 대응하기 위해서, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판을 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 확산되고 있다.
예컨대, 반도체 칩 및 기판 사이의 접속에 관해, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 활발히 이용되고 있는 COB(Chip On Board)형의 접속 방식도 FC 접속 방식에 해당한다. 또한, FC 접속 방식은, 반도체 칩 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩 사이를 접속하는 COC(Chip On Chip)형, 및 반도체 웨이퍼 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩과 반도체 웨이퍼 사이를 접속하는 COW(Chip On Wafer)형의 접속 방식에도 널리 이용되고 있다(예컨대, 특허문헌 1 참조).
또한, 한층 더한 소형화, 박형화, 고기능화가 강하게 요구되는 패키지에서는, 전술한 접속 방식을 적층·다단화한 칩 스택형 패키지, POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 이러한 적층·다단화 기술은, 반도체 칩 등을 삼차원적으로 배치하기 때문에, 이차원적으로 배치하는 수법과 비교하여 패키지를 작게 할 수 있다. 또한, 반도체의 성능 향상, 노이즈 저감, 실장 면적의 삭감, 전력 절약화에도 유효하기 때문에, 차세대의 반도체 배선 기술로서 주목받고 있다.
그런데, 일반적으로 접속부끼리의 접속에는, 접속 신뢰성(예컨대 절연 신뢰성)을 충분히 확보하는 관점에서, 금속 접합이 이용되고 있다. 상기 접속부(예컨대, 범프 및 배선)에 이용되는 주된 금속으로서는, 땜납, 주석, 금, 은, 구리, 니켈 등이 있고, 이들의 복수 종을 포함한 도전 재료도 이용되고 있다. 접속부에 이용되는 금속은, 표면이 산화되어 산화막이 생성되어 버리는 것, 및 표면에 산화물 등의 불순물이 부착되어 버리는 것에 의해, 접속부의 접속면에 불순물이 발생하는 경우가 있다. 이러한 불순물이 잔존하면, 반도체 칩과 기판 사이, 또는 2개의 반도체 칩 사이에 있어서의 접속 신뢰성(예컨대 절연 신뢰성)이 저하되어, 전술한 접속 방식을 채용하는 메리트가 손상되어 버리는 것이 염려된다.
또한, 이들 불순물의 발생을 억제하는 방법으로서, OSP(Organic Solderbility Preservatives) 처리 등으로 알려진 접속부를 산화 방지막으로 코팅하는 방법이 있으나, 이 산화 방지막은 접속 프로세스 시의 땜납 젖음성의 저하, 접속성의 저하 등의 원인이 되는 경우가 있다.
그래서 전술한 산화막 및 불순물을 제거하는 방법으로서, 반도체 재료에 플럭스제를 함유시키는 방법이 제안되어 있다(예컨대, 특허문헌 2 참조).
특허문헌 1: 일본 특허 공개 제2008-294382호 공보 특허문헌 2: 국제 공개 제2013/125086호
전술한 바와 같이, 일반적으로 접속부끼리의 접속에는, 접속 신뢰성(예컨대 절연 신뢰성)을 충분히 확보하는 관점에서, 금속 접합이 이용되고 있다. 반도체 재료가 충분히 플럭스 활성(금속 표면의 산화막 및 불순물의 제거 효과)을 갖고 있지 않은 경우, 금속 표면의 산화막 및 불순물을 제거할 수 없고, 양호한 금속-금속 접합이 형성되지 않아, 도통(導通)이 확보되지 않는 경우가 있다.
또한, 반도체 재료를 이용하여 제조되는 반도체 장치는, 내열성 및 내습성이 우수하고, 250℃ 전후의 리플로우 온도에 있어서, 반도체 재료의 박리, 접속부의 접속 불량 등이 충분히 억제되는 것과 같은 내리플로우성을 갖는 것이 요구된다.
또한, 최근, 생산성을 향상시키는 관점에서, 플립 칩 패키지의 조립 시간을 단축하는 것이 요구되고 있고, 웨이퍼 레벨에서의 실장 프로세스가 제안되어 있다
웨이퍼 레벨에서의 실장에 있어서는, 칩을 웨이퍼 상에 복수 개 실장한 후, 웨이퍼 레벨에서의 일괄 밀봉, 다이싱에 의한 개편화(個片化)를 거쳐, 복수 개의 패키지를 효율적으로 제작할 수 있다.
단, 칩 실장수가 많을수록, 접착제의 경화 수축 및 리플로우 공정 시의 열이력에 의한 영향으로부터 각 패키지에 응력이 가해져, 웨이퍼에 큰 휘어짐이 발생하기 때문에, 밀봉 공정에서 웨이퍼를 진공 척 테이블 상에 고정할 수 없는 것, 및 웨이퍼가 깨진다고 하는 프로세스상의 문제로 이어진다.
본 개시는 웨이퍼 레벨에서의 실장 프로세스 시에, 웨이퍼 휘어짐량을 저감한 반도체 장치의 제작을 가능하게 하는 반도체용 접착제를 제공하는 것을 목적으로 한다. 또한, 본 개시는 상기 반도체용 접착제를 이용한 반도체 장치의 제조 방법 및 반도체 장치를 제공하는 것을 목적으로 한다.
본 개시의 일 양태는, 유리 전이 온도가 35℃ 이하인 열가소성 수지를 함유하는 반도체용 접착제를 제공한다. 상기 반도체용 접착제에 의하면, 웨이퍼 레벨에서의 실장 프로세스 시에, 웨이퍼 휘어짐량을 저감한 반도체 장치의 제작을 가능하게 할 수 있다. 이것은, 접착제가, 실온 상태에 가까운 35℃에서 부드러운 특성을 갖는 상기 열가소성 수지를 포함함으로써, 접착제의 경화 수축 또는 경화 후의 온도 변화(고온 압착 후에 실온까지 냉각할 때의 온도 변화 등)에 따르는 신축에 의해 발생하는 응력을, 상기 열가소성 수지에 의해 분산시킬 수 있고, 결과로서 웨이퍼 휘어짐량을 저감할 수 있기 때문이라고 추찰된다. 한편, 접착제에 있어서, 일반적으로 열경화성 성분과 열가소성 성분은 상 분리를 발생시켜 해도(海島) 구조를 만들지만, 이 상태에 있어서, 상기 열가소성 수지는 열경화성 성분 중에 개입된 상태로 존재하고 있다고 생각되고, 경화 후의 접착제에 있어서 발생하는 경화 수축에 의한 변형을 상기 열가소성 수지에 의해 효율적으로 완화할 수 있는 것으로 생각된다.
프리-어플라이드(pre-applied) 방식으로 반도체 칩과 배선 기판 사이의 공극 또는 복수의 반도체 칩 사이의 공극을 밀봉하는 경우의 작업성을 향상시킬 수 있는 점에서, 본 양태의 반도체용 접착제는, 35℃에서 형상이 필름형인 것이 바람직하다.
본 개시의 반도체용 접착제는, 열경화성 수지를 함유하고 있는 것이 바람직하다. 이 경우, 온도 사이클 시험 시에 수축량이 더욱 적어지기 때문에, 한층 우수한 접속 신뢰성이 얻어지기 쉽다. 또한, 경화한 접착제가 높은 내열성과 칩에의 접착력을 발현하여, 한층 우수한 내리플로우성이 얻어지기 쉽다.
상기 열경화성 수지는 에폭시 수지를 함유하는 것이 바람직하다. 이 경우, 한층 우수한 내리플로우성과 보존 안정성이 얻어지기 쉽다.
본 개시의 반도체용 접착제는 35℃에서 액상의 에폭시 수지를 실질적으로 함유하지 않는 것이 바람직하다. 이 경우, 열압착 시에 액상의 에폭시 수지가 분해, 휘발하지 않고 실장할 수 있고, 칩 주변부의 아웃가스 오염이 억제되기 때문에, 한층 우수한 패키지 스루풋성이 얻어지기 쉽다.
본 개시의 반도체용 접착제는, 경화한 접착제의 35℃에서의 탄성률이 2.0∼4.0 GPa인 것이 바람직하다. 이에 의해, 각 패키지에 가해지는 응력을 분산시킬 수 있어, 웨이퍼 전체의 휘어짐을 억제할 수 있다.
본 개시의 반도체용 접착제는, 경화제로서 잠재성 경화제를 함유하는 것이 바람직하다. 이 경우, 한층 우수한 보존 안정성이 얻어지기 쉽다.
상기 잠재성 경화제는, 이미다졸 화합물인 것이 바람직하다. 이 경우, 한층 우수한 보존 안정성이 얻어지기 쉽다.
본 개시의 반도체용 접착제는 플럭스 화합물을 함유하는 것이 바람직하다. 이 경우, 접속부의 금속의 산화막, 및 OSP 처리를 제거할 수 있기 때문에, 한층 우수한 접속 신뢰성이 얻어지기 쉽다.
상기 플럭스 화합물은, 카르복실산 유도체인 것이 바람직하다. 이 경우, 한층 우수한 접속 신뢰성이 얻어지기 쉽다.
상기 플럭스 화합물은, 카르복실기를 갖는 화합물인 것이 바람직하다. 이 경우, 한층 우수한 접속 신뢰성이 얻어지기 쉽다.
상기 플럭스 화합물은, 카르복실기를 2개 이상 갖는 화합물인 것이 바람직하다. 이 경우, 한층 우수한 접속 신뢰성이 얻어지기 쉽다. 또한, 카르복실기를 2개 이상 갖는 화합물은, 접속 시의 고온에 의해서도 휘발하기 어려워, 보이드의 발생을 한층 억제할 수 있다.
상기 플럭스 화합물은, 하기 식 (2)로 표시되는 화합물인 것이 바람직하다. 이 경우, 한층 우수한 접속 신뢰성이 얻어지기 쉽다.
Figure pct00001
[식 (2) 중, R1 및 R2는, 각각 독립적으로, 수소 원자 또는 전자 공여성 기를 나타내고, n은 0∼15의 정수를 나타내며, 복수 존재하는 R2는 서로 동일해도 상이해도 좋다.]
상기 플럭스 화합물의 융점은 150℃ 이하인 것이 바람직하다. 이 경우, 열압착 시에 접착제가 경화되기 전에 플럭스 화합물이 용융되고, 땜납 표면의 산화막을 제거함으로써, 한층 우수한 접속 신뢰성이 얻어지기 쉽다.
본 양태의 반도체용 접착제는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에 있어서의 상기 접속부의 적어도 일부를 밀봉하기 위해서, 적합하게 이용할 수 있다.
본 양태의 플럭스 화합물에 의하면, 유리 전이 온도가 35℃ 이하인 열가소성 수지, 열경화성 수지 및 경화제와 조합함으로써, 웨이퍼 레벨에서의 실장 프로세스 시에, 웨이퍼 휘어짐량을 저감한 반도체 장치의 제작을 가능하게 하는 반도체용 접착제를, 실현할 수 있다.
본 개시의 다른 양태는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, 상기 접속부의 적어도 일부를, 상기 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는 반도체 장치의 제조 방법을 제공한다.
본 양태의 제조 방법에 의하면, 상기 반도체용 접착제를 이용함으로써, 웨이퍼 휘어짐량을 저감한 반도체 장치를 얻을 수 있다.
본 개시의 다른 양태는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와, 상기 접속부의 적어도 일부를 밀봉하는 접착 재료를 구비하고, 상기 접착 재료는, 상기 반도체용 접착제의 경화물을 포함하는 것인 반도체 장치를 제공한다. 본 양태의 반도체 장치는, 웨이퍼 휘어짐량이 저감된 것이 된다.
본 개시에 의하면, 실장 시의 웨이퍼 휘어짐량이 작은 반도체 장치의 제작을 가능하게 하는 반도체용 접착제가 제공된다. 또한, 본 개시에 의하면, 상기 반도체용 접착제를 이용한 반도체 장치의 제조 방법 및 반도체 장치가 제공된다.
도 1은 본 개시의 반도체 장치의 일 실시형태를 도시한 모식 단면도이다.
도 2는 본 개시의 반도체 장치의 다른 일 실시형태를 도시한 모식 단면도이다.
도 3은 본 개시의 반도체 장치의 다른 일 실시형태를 도시한 모식 단면도이다.
도 4는 본 개시의 반도체 장치의 제조 방법의 일 실시형태를 모식적으로 도시한 공정 단면도이다.
이하, 경우에 따라 도면을 참조하면서 본 개시의 적합한 실시형태에 대해 상세히 설명한다. 한편, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이고, 중복되는 설명은 생략한다. 또한, 상하 좌우 등의 위치 관계는, 특별히 언급하지 않는 한, 도면에 나타내는 위치 관계에 기초하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것이 아니다.
<반도체용 접착제>
본 실시형태의 반도체용 접착제는, 열가소성 수지(이하, 경우에 따라 「(a) 성분」이라고 한다.)를 함유한다. 본 실시형태의 반도체용 접착제는, 열가소성 수지로서, 유리 전이 온도가 35℃ 이하인 열가소성 수지를 함유한다. 본 실시형태의 반도체용 접착제는 필요에 따라, 열경화성 수지(이하, 경우에 따라 「(b) 성분」이라고 한다.), 경화제(이하, 경우에 따라 「(c) 성분」이라고 한다.), 플럭스 화합물(이하, 경우에 따라 「(d) 성분」이라고 한다.)을 함유한다.
본 실시형태의 반도체용 접착제에 의하면, 유리 전이 온도가 35℃ 이하인 열가소성 수지, 열경화성 수지, 경화제 및 플럭스 화합물을 조합하여 이용함으로써, 웨이퍼 레벨에서의 실장 프로세스 시에, 웨이퍼 휘어짐량을 저감한 반도체 장치의 제작을 가능하게 할 수 있다.
본 실시형태의 반도체용 접착제는, 필요에 따라, 필러(이하, 경우에 따라 「(e) 성분」이라고 한다.)를 함유하고 있어도 좋다.
이하, 본 실시형태의 반도체용 접착제를 구성하는 각 성분에 대해 설명한다.
(a) 열가소성 수지
(a) 성분으로서는, 한정되는 것은 아니지만, 예컨대, 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카르보디이미드 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지 및 아크릴 엘라스토머(아크릴 고무 등)를 들 수 있다. 이들 중에서도 내열성 및 필름 형성성이 우수한 관점에서, 페녹시 수지, 폴리이미드 수지, 아크릴 엘라스토머, 시아네이트에스테르 수지 및 폴리카르보디이미드 수지가 바람직하고, 페녹시 수지, 폴리이미드 수지 및 아크릴 엘라스토머가 보다 바람직하다. 이들 (a) 성분은 단독으로 또는 2종 이상의 혼합물 혹은 공중합체로서 사용할 수도 있다.
(a) 성분의 중량 평균 분자량은, 10000 이상인 것이 바람직하고, 60000 이상인 것이 보다 바람직하며, 100000 이상인 것이 더욱 바람직하다. 이러한 (a) 성분에 의하면, 필름 형성성 및 접착제의 내열성을 한층 향상시킬 수 있다.
또한, (a) 성분의 중량 평균 분자량은, 1000000 이하인 것이 바람직하고, 500000 이하인 것이 보다 바람직하다. 이러한 (a) 성분에 의하면, 필름 가공성을 한층 향상시킬 수 있다.
한편, 본 명세서에 있어서, 상기 중량 평균 분자량이란, GPC(겔 침투 크로마토그래피, Gel Permeation Chromatography)를 이용하여 측정된, 폴리스티렌 환산의 중량 평균 분자량을 나타낸다. GPC법의 측정 조건의 일례를 이하에 나타낸다.
장치: HCL-8320GPC, UV-8320(제품명, 도소 가부시키가이샤 제조), 또는 HPLC-8020(제품명, 도소 가부시키가이샤 제조)
칼럼: TSKgel superMultiporeHZ-M×2, 또는 2 pieces of GMHXL + 1 piece of G-2000XL
검출기: RI 또는 UV 검출기
칼럼 온도: 25∼40℃
용리액: 고분자 성분이 용해되는 용매를 선택한다. 예컨대, THF(테트라히드로푸란), DMF(N,N-디메틸포름아미드), DMA(N,N-디메틸아세트아미드), NMP(N-메틸피롤리돈), 톨루엔. 한편, 극성을 갖는 용제를 선택하는 경우에는, 인산의 농도를 0.05∼0.1 ㏖/L(통상은 0.06 ㏖/L), LiBr의 농도를 0.5∼1.0 ㏖/L(통상은 0.63 ㏖/L)로 조정해도 좋다.
유속: 0.30∼1.5 mL/분
표준 물질: 폴리스티렌
반도체용 접착제가 (a) 성분을 함유할 때, (a) 성분의 함유량 Ca에 대한 (b) 성분의 함유량 Cb의 비 Cb/Ca(질량비)는, 0.01∼5인 것이 바람직하고, 0.05∼3인 것이 보다 바람직하며, 0.1∼2인 것이 더욱 바람직하다. 비 Cb/Ca를 0.01 이상으로 함으로써, 보다 양호한 경화성 및 접착력이 얻어지고, 비 Cb/Ca를 5 이하로 함으로써 보다 양호한 필름 형성성이 얻어진다.
(a) 성분은, 유리 전이 온도가 35℃ 이하인 열가소성 수지를 적어도 포함하지만, 유리 전이 온도가 35℃를 초과하는 열가소성 수지를 더 포함하고 있어도 좋다. (a) 성분의 유리 전이 온도는, -50∼50℃인 것이 바람직하고, -30∼45℃인 것이 보다 바람직하며, -25∼35℃인 것이 더욱 바람직하고, -25∼25℃인 것이 특히 바람직하며, -25∼20℃인 것이 매우 바람직하다. 이러한 (a) 성분을 포함하는 반도체용 접착제에 의하면, 웨이퍼 레벨에서의 실장 프로세스 시에, 웨이퍼 휘어짐량을 한층 저감할 수 있고, 반도체용 접착제의 내열성 및 필름 형성성을 한층 향상시킬 수 있다. (a) 성분의 유리 전이 온도는, 시차 주사 열량계(DSC)에 의해 측정할 수 있다.
(a) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여 20 질량% 이하인 것이 바람직하고, 15 질량% 이하인 것이 보다 바람직하며, 10 질량% 이하인 것이 더욱 바람직하다. (a) 성분의 함유량이 20 질량% 이하이면, 반도체용 접착제는 양호한 내리플로우성을 얻을 수 있고, 흡습 후라도 250℃ 전후의 리플로우 온도에서 양호한 접착력을 얻을 수 있다. 또한, (a) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여 1 질량% 이상인 것이 바람직하고, 3 질량% 이상인 것이 보다 바람직하며, 5 질량% 이상인 것이 더욱 바람직하다. (a) 성분의 함유량이 1 질량% 이상이면, 반도체용 접착제는 웨이퍼 레벨에서의 실장 프로세스 시에, 웨이퍼 휘어짐량을 한층 저감할 수 있고, 반도체용 접착제의 내열성 및 필름 형성성을 한층 향상시킬 수 있다.
(b) 열경화성 수지
(b) 성분으로서는, 분자 내에 2개 이상의 반응기를 갖는 것이면 특별히 제한 없이 이용할 수 있다. (b) 성분으로서는, 예컨대, 에폭시 수지, 페놀 수지, 이미드 수지, 우레아 수지, 멜라민 수지, 실리콘 수지, (메트)아크릴 화합물, 비닐 화합물을 들 수 있다. 이들 중에서도 내열성 및 보존 안정성이 우수한 관점에서, 에폭시 수지, 페놀 수지, 이미드 수지가 바람직하고, 에폭시 수지, 이미드 수지가 보다 바람직하다. 이들 (b) 성분은 단독으로 또는 2종 이상의 혼합물 혹은 공중합체로서 사용할 수도 있다.
에폭시 수지 및 이미드 수지로서는, 예컨대, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 비페닐형 에폭시 수지, 트리페닐메탄형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지 및 각종 다작용 에폭시 수지, 나디이미드 수지, 알릴나디이미드 수지, 말레이미드 수지, 아미드이미드 수지, 이미드아크릴레이트 수지, 각종 다작용 이미드 수지 및 각종 폴리이미드 수지를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
(b) 성분은, 고온에서의 접속 시에 분해되어 휘발 성분이 발생하는 것을 억제하는 관점에서, 접속 시의 온도가 250℃인 경우에는, 250℃에 있어서의 열중량 감소량율이 5% 이하인 것을 이용하는 것이 바람직하고, 접속 시의 온도가 300℃인 경우에는, 300℃에 있어서의 열중량 감소량율이 5% 이하인 것을 이용하는 것이 바람직하다.
(b) 성분의 함유량은, 반도체용 접착제의 고형분 전량을 기준으로 하여, 예컨대 5∼75 질량%이고, 바람직하게는 15∼60 질량%이며, 보다 바람직하게는 30∼50 질량%이다.
(c) 경화제
(c) 성분으로서는, 예컨대, 페놀 수지계 경화제, 산 무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제를 들 수 있다. (c) 성분이 페놀성 수산기, 산 무수물, 아민류 또는 이미다졸류를 포함하면, 접속부에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내어, 접속 신뢰성·절연 신뢰성을 향상시킬 수 있다. 이하, 각 경화제에 대해 설명한다.
(ⅰ) 페놀 수지계 경화제
페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 것이면 특별히 제한은 없고, 예컨대, 페놀노볼락 수지, 크레졸노볼락 수지, 페놀아랄킬 수지, 크레졸나프톨포름알데히드 중축합물, 트리페닐메탄형 다작용 페놀 수지 및 각종 다작용 페놀 수지를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 (b) 성분에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/(b) 성분의 반응기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하며, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면 미반응의 페놀성 수산기가 과잉으로 잔존하는 일이 없고, 흡수율이 낮게 억제되며, 절연 신뢰성이 향상되는 경향이 있다.
(ⅱ) 산 무수물계 경화제
산 무수물계 경화제로서는, 예컨대, 메틸시클로헥산테트라카르복실산 이무수물, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복실산 이무수물 및 에틸렌글리콜비스안히드로트리멜리테이트를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 (b) 성분에 대한 산 무수물계 경화제의 당량비(산 무수물 기/(b) 성분의 반응기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하며, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면 미반응의 산 무수물이 과잉으로 잔존하는 일이 없고, 흡수율이 낮게 억제되며, 절연 신뢰성이 향상되는 경향이 있다.
(ⅲ) 아민계 경화제
아민계 경화제로서는, 예컨대 디시안디아미드를 사용할 수 있다.
상기 (b) 성분에 대한 아민계 경화제의 당량비(아민/(b) 성분의 반응기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3∼1.5가 바람직하고, 0.4∼1.0이 보다 바람직하며, 0.5∼1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면 미반응의 아민이 과잉으로 잔존하는 일이 없고, 절연 신뢰성이 향상되는 경향이 있다.
(ⅳ) 이미다졸계 경화제
이미다졸계 경화제로서는, 예컨대, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가체, 2-페닐이미다졸이소시아눌산 부가체, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 및 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 이들 중에서도, 우수한 경화성, 보존 안정성 및 접속 신뢰성의 관점에서, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가체, 2-페닐이미다졸이소시아눌산 부가체, 2-페닐-4,5-디히드록시메틸이미다졸 및 2-페닐-4-메틸-5-히드록시메틸이미다졸이 바람직하다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 또한, 이들을 마이크로 캡슐화한 잠재성 경화제로 해도 좋다.
이미다졸계 경화제의 함유량은, (b) 성분 100 질량부에 대해, 0.1∼20 질량부가 바람직하고, 0.1∼10 질량부가 보다 바람직하다. 이미다졸계 경화제의 함유량이 0.1 질량부 이상이면 경화성이 향상되는 경향이 있고, 20 질량부 이하이면 금속 접합이 형성되기 전에 반도체용 접착제가 경화되는 일이 없어, 접속 불량이 발생하기 어려운 경향이 있다.
(ⅴ) 포스핀계 경화제
포스핀계 경화제로서는, 예컨대, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트를 들 수 있다.
포스핀계 경화제의 함유량은, (b) 성분 100 질량부에 대해, 0.1∼10 질량부가 바람직하고, 0.1∼5 질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1 질량부 이상이면 경화성이 향상되는 경향이 있고, 10 질량부 이하이면 금속 접합이 형성되기 전에 반도체용 접착제가 경화되는 일이 없어, 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산 무수물계 경화제 및 아민계 경화제는, 각각 1종을 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용해도 좋고, 페놀 수지계 경화제, 산 무수물계 경화제 또는 아민계 경화제와 함께 이용해도 좋다.
보존 안정성이 한층 향상되어, 흡습에 의한 분해 또는 열화가 발생하기 어려워지는 관점에서, (c) 성분은, 페놀 수지계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제로 이루어지는 군에서 선택되는 경화제인 것이 바람직하다. 또한, 경화 속도의 조정의 용이함의 관점, 및 속경화성(速硬化性)에 의해 생산성 향상을 목적으로 한 단시간 접속을 실현할 수 있는 관점에서는, (c) 성분은, 페놀 수지계 경화제, 아민계 경화제 및 이미다졸계 경화제로 이루어지는 군에서 선택되는 경화제인 것이 보다 바람직하다.
(c) 성분으로서는, (b) 성분의 경화제로서 기능하면 특별히 제한은 없고, 상기 이외의 경화제도 사용 가능하다. 경화계로서는 라디칼 중합이 바람직하다. (c) 성분으로서는, 라디칼 발생제가 바람직하다. 라디칼 발생제로서는, 열라디칼 발생제(열에 의한 라디칼 발생제), 광라디칼 발생제(광에 의한 라디칼 발생제) 등을 들 수 있다. (c) 성분으로서는, 취급성이 우수한 관점에서, 열라디칼 발생제가 바람직하다. (c) 성분은, 1종 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
열라디칼 발생제로서는, 아조 화합물, 과산화물(유기 과산화물 등) 등을 들 수 있다. 열라디칼 발생제로서는, 취급성 및 보존 안정성이 우수한 관점에서, 과산화물이 바람직하고, 유기 과산화물이 보다 바람직하다. 유기 과산화물로서는, 케톤퍼옥사이드, 퍼옥시케탈, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 디아실퍼옥사이드, 퍼옥시디카보네이트, 퍼옥시에스테르 등을 들 수 있다. 유기 과산화물로서는, 보존 안정성의 관점에서, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 퍼옥시에스테르가 바람직하다. 또한, 유기 과산화물로서는, 내열성의 관점에서, 하이드로퍼옥사이드, 디알킬퍼옥사이드가 바람직하다.
(c) 성분의 함유량은, (b) 성분 100 질량부에 대해, 0.5∼20 질량부가 바람직하고, 0.5∼10 질량부가 보다 바람직하며, 1∼5 질량부가 더욱 바람직하다. 함유량이 0.5 질량부 이상인 경우, 충분히 경화가 진행되는 경향이 있고, 20 질량부 이하인 경우, 경화가 급격히 진행되어 반응점이 많아지는 것을 억제하고, 분자쇄가 짧아지거나, 미반응기가 잔존하거나 하여 신뢰성이 저하되는 것을 방지할 수 있는 경향이 있다.
반도체용 접착제가 (c) 성분으로서, 페놀 수지계 경화제, 산 무수물계 경화제 또는 아민계 경화제를 포함하는 경우, 산화막을 제거하는 플럭스 활성을 나타내어, 접속 신뢰성을 보다 향상시킬 수 있다.
(d) 플럭스 화합물
(d) 성분은 플럭스 활성을 갖는 화합물이며, 본 실시형태의 반도체용 접착제에 있어서, 플럭스제로서 기능한다. (d) 성분은, 카르복실산 유도체를 포함하는 것이 바람직하다. (d) 성분으로서는, 예컨대, 하기 식 (1)로 표시되는 기를 갖는 화합물을 들 수 있다. (d) 성분으로서는, 플럭스 화합물의 1종을 단독으로 이용해도 좋고, 플럭스 화합물의 2종 이상을 병용해도 좋다.
Figure pct00002
식 (1) 중, R1은, 수소 원자 또는 전자 공여성 기를 나타낸다.
전자 공여성 기로서는, 예컨대, 알킬기, 수산기, 아미노기, 알콕시기 및 알킬아미노기를 들 수 있다. 전자 공여성 기로서는, 다른 성분(예컨대, (b) 성분의 에폭시 수지)과 반응하기 어려운 기가 바람직하고, 구체적으로는, 알킬기, 수산기 또는 알콕시기가 바람직하며, 알킬기가 보다 바람직하다.
전자 공여성 기의 전자 공여성이 강해지면, 전술한 에스테르 결합의 분해를 억제하는 효과가 얻어지기 쉬워지는 경향이 있다. 또한, 전자 공여성 기의 입체 장애는, 크면, 전술한 카르복실기와 에폭시 수지와의 반응을 억제하는 효과가 얻어지기 쉬워진다. 전자 공여성 기는, 전자 공여성 및 입체 장애를 밸런스 좋게 갖고 있는 것이 바람직하다.
알킬기로서는, 탄소수 1∼10의 알킬기가 바람직하고, 탄소수 1∼5의 알킬기가 보다 바람직하다. 알킬기의 탄소수는, 많을수록 전자 공여성 및 입체 장애가 커지는 경향이 있다. 탄소수가 상기 범위인 알킬기는, 전자 공여성 및 입체 장애의 밸런스가 우수하기 때문에, 상기 알킬기에 의하면, 본 개시의 효과가 한층 현저히 발휘된다.
또한, 알킬기는, 직쇄상이어도 분기상이어도 좋으나, 그 중에서도 직쇄상이 바람직하다. 알킬기가 직쇄상일 때, 전자 공여성 및 입체 장애의 밸런스의 관점에서, 알킬기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 이하인 것이 바람직하다. 예컨대, 플럭스 화합물이 하기 식 (2)로 표시되는 화합물이고, 전자 공여성 기가 직쇄상의 알킬기일 때, 상기 알킬기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 (n+1) 이하인 것이 바람직하다.
알콕시기로서는, 탄소수 1∼10의 알콕시기가 바람직하고, 탄소수 1∼5의 알콕시기가 보다 바람직하다. 알콕시기의 탄소수는, 많을수록 전자 공여성 및 입체 장애가 커지는 경향이 있다. 탄소수가 상기 범위인 알콕시기는, 전자 공여성 및 입체 장애의 밸런스가 우수하기 때문에, 상기 알콕시기에 의하면, 본 개시의 효과가 한층 현저히 발휘된다.
또한, 알콕시기의 알킬기 부분은, 직쇄상이어도 분기상이어도 좋고, 그 중에서도 직쇄상이 바람직하다. 알콕시기가 직쇄상일 때, 전자 공여성 및 입체 장애의 밸런스의 관점에서, 알콕시기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 이하인 것이 바람직하다. 예컨대, 플럭스 화합물이 하기 식 (2)로 표시되는 화합물이고, 전자 공여성 기가 직쇄상의 알콕시기일 때, 상기 알콕시기의 탄소수는, 플럭스 화합물의 주쇄의 탄소수 (n+1) 이하인 것이 바람직하다.
알킬아미노기로서는, 모노알킬아미노기, 디알킬아미노기를 들 수 있다. 모노알킬아미노기로서는, 탄소수 1∼10의 모노알킬아미노기가 바람직하고, 탄소수 1∼5의 모노알킬아미노기가 보다 바람직하다. 모노알킬아미노기의 알킬기 부분은, 직쇄상이어도 분기상이어도 좋고, 직쇄상인 것이 바람직하다.
디알킬아미노기로서는, 탄소수 2∼20의 디알킬아미노기가 바람직하고, 탄소수 2∼10의 디알킬아미노기가 보다 바람직하다. 디알킬아미노기의 알킬기 부분은, 직쇄상이어도 분기상이어도 좋고, 직쇄상인 것이 바람직하다.
플럭스 화합물은, 카르복실기를 2개 갖는 화합물(디카르복실산)인 것이 바람직하다. 카르복실기를 2개 갖는 화합물은, 카르복실기를 하나 갖는 화합물(모노카르복실산)과 비교하여, 접속 시의 고온에 의해서도 휘발하기 어려워, 보이드의 발생을 한층 억제할 수 있다. 또한, 카르복실기를 2개 갖는 화합물을 이용하면, 카르복실기를 3개 이상 갖는 화합물을 이용한 경우와 비교하여, 보관 시·접속 작업 시 등에 있어서의 반도체용 접착제의 점도 상승을 한층 억제할 수 있고, 반도체 장치의 접속 신뢰성을 한층 향상시킬 수 있다.
플럭스 화합물로서는, 하기 식 (2)로 표시되는 화합물을 적합하게 이용할 수 있다. 하기 식 (2)로 표시되는 화합물에 의하면, 반도체 장치의 내리플로우성 및 접속 신뢰성을 한층 향상시킬 수 있다.
Figure pct00003
식 (2) 중, R1 및 R2는, 각각 독립적으로, 수소 원자 또는 전자 공여성 기를 나타내고, n은 0 또는 1 이상의 정수를 나타내며, 복수 존재하는 R2는 서로 동일해도 상이해도 좋다.
식 (2)에 있어서의 n은, 1 이상인 것이 바람직하다. n이 1 이상이면, n이 0인 경우와 비교하여, 접속 시의 고온에 의해서도 플럭스 화합물이 휘발하기 어려워, 보이드의 발생을 한층 억제할 수 있다. 또한, 식 (2)에 있어서의 n은, 15 이하인 것이 바람직하고, 11 이하인 것이 보다 바람직하며, 4 이하인 것이 특히 바람직하고, 2 이하여도 좋다. n이 15 이하이면, 한층 우수한 접속 신뢰성이 얻어진다.
또한, 플럭스 화합물로서는, 하기 식 (3)으로 표시되는 화합물이 보다 적합하다. 하기 식 (3)으로 표시되는 화합물에 의하면, 반도체 장치의 내리플로우성 및 접속 신뢰성을 보다 한층 향상시킬 수 있다.
Figure pct00004
식 (3) 중, R1 및 R2는, 각각 독립적으로, 수소 원자 또는 전자 공여성 기를 나타내고, m은 0 또는 1 이상의 정수를 나타낸다.
식 (3)에 있어서의 m은, 10 이하인 것이 바람직하고, 5 이하인 것이 보다 바람직하며, 3 이하인 것이 더욱 바람직하다. m이 10 이하이면, 한층 우수한 접속 신뢰성이 얻어진다.
식 (3)에 있어서, R1 및 R2는, 수소 원자여도 전자 공여성 기여도 좋다. R1 및 R2가 수소 원자이면, 융점이 낮아지는 경향이 있고, 반도체 장치의 접속 신뢰성을 보다 향상시킬 수 있는 경우가 있다. 또한, R1과 R2가 상이한 전자 공여성 기이면, R1과 R2가 동일한 전자 공여성 기인 경우와 비교하여, 융점이 낮아지는 경향이 있고, 반도체 장치의 접속 신뢰성을 보다 향상시킬 수 있는 경우가 있다.
식 (3)으로 표시되는 화합물 중, R1이 전자 공여성 기이고, R2가 수소 원자인 화합물로서는, 메틸숙신산, 2-메틸글루타르산, 2-메틸아디프산, 2-메틸피멜산, 2-메틸수베르산 등을 들 수 있다. 이들 화합물에 의하면, 반도체 장치의 접속 신뢰성을 한층 향상시킬 수 있다. 또한, 이들 화합물 중, 메틸숙신산 및 2-메틸글루타르산이 특히 바람직하다.
한편, 식 (3)에 있어서, R1과 R2가 동일한 전자 공여성 기이면, 대칭 구조가 되어 융점이 높아지는 경향이 있으나, 이 경우에도 본 개시의 효과는 충분히 얻어진다. 특히 융점이 150℃ 이하로 충분히 낮은 경우에는, R1과 R2가 동일한 기여도, R1과 R2가 상이한 기인 경우와 같은 정도의 접속 신뢰성이 얻어진다.
플럭스 화합물로서는, 예컨대, 숙신산, 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라산, 세바신산, 운데칸이산 및 도데칸이산에서 선택되는 다카르복실산, 및 이들 화합물의 2 위치에 전자 공여성 기가 치환된 화합물을 이용할 수 있다. 이들 중에서도, 반도체 장치의 접속 신뢰성을 한층 향상시키는 점에서, 숙신산 및 글루타르산, 및 이들 화합물의 2 위치에 전자 공여성 기가 치환된 화합물이 특히 바람직하다.
플럭스 화합물의 융점은, 150℃ 이하가 바람직하고, 140℃ 이하가 보다 바람직하며, 130℃ 이하가 더욱 바람직하다. 이러한 플럭스 화합물은, 에폭시 수지 및 이미드 수지 등의 반응 성분과 경화제와의 경화 반응이 발생하기 전에 플럭스 활성이 충분히 발현되기 쉽다. 그 때문에, 이러한 플럭스 화합물을 함유하는 반도체용 접착제에 의하면, 접속 신뢰성이 한층 우수한 반도체 장치를 실현할 수 있다. 또한, 플럭스 화합물의 융점은, 25℃ 이상이 바람직하고, 50℃ 이상이 보다 바람직하다. 또한, 플럭스 화합물은, 실온(25℃)에서 고형인 것이 바람직하다.
플럭스 화합물의 융점은, 일반적인 융점 측정 장치를 이용하여 측정할 수 있다. 융점을 측정하는 시료는, 미분말(微粉末)로 분쇄되고 또한 미량을 이용함으로써 시료 내의 온도의 편차를 적게 하는 것이 요구된다. 시료의 용기로서는 한쪽의 단을 폐쇄한 모세관이 이용되는 경우가 많으나, 측정 장치에 따라서는 2장의 현미경용 커버 글라스에 끼워 넣어 용기로 하는 것도 있다. 또한, 급격히 온도를 상승시키면 시료와 온도계 사이에 온도 구배(勾配)가 발생하여 측정 오차를 발생시키기 때문에, 융점을 계측하는 시점에서의 가온은 매분 1℃ 이하의 상승률로 측정하는 것이 바람직하다.
전술한 바와 같이 미분말로서 조정하기 때문에, 표면에서의 난반사에 의해 융해 전의 시료는 불투명하다. 시료의 외견이 투명화하기 시작한 온도를 융점의 하한점으로 하고, 다 융해된 온도를 상한점으로 하는 것이 통상이다. 측정 장치는 여러 가지 형태의 것이 존재하지만, 가장 고전적인 장치는 이중관식 온도계에 시료를 채운 모세관을 부착하여 온욕(溫浴)으로 가온하는 장치가 사용된다. 이중관식 온도계에 모세관을 부착할 목적으로 온욕의 액체로서 점성이 높은 액체가 이용되고, 진한 황산 내지는 실리콘 오일이 이용되는 경우가 많으며, 온도계 선단의 벌브 근방에 시료가 오도록 부착한다. 또한, 융점 측정 장치로서는 금속의 히트 블록을 사용하여 가온하고, 광의 투과율을 측정하면서 가온을 조정하면서 자동적으로 융점을 결정하는 것을 사용할 수도 있다.
한편, 본 명세서 중, 융점이 150℃ 이하란, 융점의 상한점이 150℃ 이하인 것을 의미하고, 융점이 25℃ 이상이란, 융점의 하한점이 25℃ 이상인 것을 의미한다.
(d) 성분의 함유량은, 반도체 장치 제작 시의 웨이퍼 휘어짐량을 한층 저감하는 관점에서, 반도체용 접착제의 고형분 전량을 기준으로 하여, 0.5∼10 질량%인 것이 바람직하고, 0.5∼5 질량%인 것이 보다 바람직하다.
(e) 필러
본 실시형태의 반도체용 접착제는, 필요에 따라, 필러((e) 성분)를 함유하고 있어도 좋다. (e) 성분에 의해, 반도체용 접착제의 점도, 반도체용 접착제의 경화물의 물성 등을 제어할 수 있다. 구체적으로는, (e) 성분에 의하면, 예컨대, 접속 시의 보이드 발생의 억제, 반도체용 접착제의 경화물의 흡습률의 저감 등을 도모할 수 있다.
(e) 성분으로서는, 절연성 무기 필러, 위스커, 수지 필러 등을 이용할 수 있다. 또한, (e) 성분으로서는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
절연성 무기 필러로서는, 예컨대, 유리, 실리카, 알루미나, 산화티탄, 카본 블랙, 마이카 및 질화붕소를 들 수 있다. 이들 중에서도, 실리카, 알루미나, 산화티탄 및 질화붕소가 바람직하고, 실리카, 알루미나 및 질화붕소가 보다 바람직하다.
위스커로서는, 예컨대, 붕산알루미늄, 티탄산알루미늄, 산화아연, 규산칼슘, 황산마그네슘 및 질화붕소를 들 수 있다.
수지 필러로서는, 예컨대, 폴리우레탄, 폴리이미드 등의 수지를 포함하는 필러를 들 수 있다.
수지 필러는, 유기 성분(에폭시 수지 및 경화제 등)과 비교하여 열팽창률이 작기 때문에 접속 신뢰성의 향상 효과가 우수하다. 또한, 수지 필러에 의하면, 반도체용 접착제의 점도 조정을 용이하게 행할 수 있다. 또한, 수지 필러는, 무기 필러와 비교하여 응력을 완화하는 기능이 우수하다.
무기 필러는, 수지 필러와 비교하여 열팽창률이 작기 때문에, 무기 필러에 의하면, 접착제 조성물의 저열팽창률화를 실현할 수 있다. 또한, 무기 필러에는 범용품이며 입경(粒徑) 제어된 것이 많기 때문에, 점도 조정에도 바람직하다.
수지 필러 및 무기 필러는 각각에 유리한 효과가 있기 때문에, 용도에 따라 어느 한쪽을 이용해도 좋고, 양방의 기능을 발현하기 위해서 양방을 혼합하여 이용해도 좋다.
(e) 성분의 형상, 입경 및 함유량은 특별히 제한되지 않는다. 또한, (e) 성분은, 표면 처리에 의해 물성이 적절히 조정된 것이어도 좋다.
(e) 성분의 함유량은, 반도체용 접착제의 고형분 전량 기준으로, 10∼80 질량%인 것이 바람직하고, 15∼60 질량%인 것이 보다 바람직하다.
(e) 성분은, 절연물로 구성되어 있는 것이 바람직하다. (e) 성분이 도전성 물질(예컨대, 땜납, 금, 은, 구리 등)로 구성되어 있으면, 절연 신뢰성(특히 HAST 내성)이 저하될 우려가 있다.
(그 외의 성분)
본 실시형태의 반도체용 접착제에는, 산화 방지제, 실란 커플링제, 티탄 커플링제, 레벨링제, 이온 트랩제 등의 첨가제를 배합해도 좋다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.
본 실시형태의 반도체용 접착제의 경화 후의 35℃에서의 탄성률은, 특별히 한정되지 않으나, 1.0∼5.0 GPa이어도 좋고, 2.0∼4.0 GPa인 것이 바람직하며, 2.5∼4.0 GPa인 것이 보다 바람직하다. 상기 탄성률이 4.0 GPa 이하이면, 각 패키지에 가해지는 응력을 분산시킬 수 있어, 웨이퍼 전체의 휘어짐을 한층 억제할 수 있다. 한편, 상기 탄성률이 2.0 GPa 이상이면, 흡습 후라도 250℃ 전후의 리플로우 온도에서 한층 양호한 접착력을 얻을 수 있다. 여기서, 상기 탄성률은, 실시예에 기재된 방법으로 측정되는 저장 탄성률이다.
본 실시형태의 반도체용 접착제는, 필름형으로 성형할 수 있다. 본 실시형태의 반도체용 접착제를 이용한 필름형 접착제의 제작 방법의 일례를 이하에 나타낸다.
먼저, (a) 성분, 및 필요에 따라 첨가되는 (b) 성분, (c) 성분, (d) 성분 및 (e) 성분 등을, 유기 용매 중에 첨가하고, 교반 혼합, 혼련 등에 의해, 용해 또는 분산시켜, 수지 바니시를 조제한다. 그 후, 이형 처리를 실시한 기재 필름 상에, 수지 바니시를 나이프 코터, 롤 코터, 애플리케이터 등을 이용하여 도포한 후, 가열에 의해 유기 용매를 제거함으로써, 기재 필름 상에 필름형 접착제를 형성할 수 있다.
필름형 접착제의 두께는 특별히 제한되지 않으나, 예컨대, 접속 전의 범프의 높이의 0.5∼1.5배인 것이 바람직하고, 0.6∼1.3배인 것이 보다 바람직하며, 0.7∼1.2배인 것이 더욱 바람직하다.
필름형 접착제의 두께가 범프의 높이의 0.5배 이상이면, 접착제의 미충전에 의한 보이드의 발생을 충분히 억제할 수 있고, 접속 신뢰성을 한층 향상시킬 수 있다. 또한, 두께가 1.5배 이하이면, 접속 시에 칩 접속 영역으로부터 압출되는 접착제의 양을 충분히 억제할 수 있기 때문에, 불필요한 부분에의 접착제의 부착을 충분히 방지할 수 있다. 필름형 접착제의 두께가 1.5배보다 크면, 많은 접착제를 범프가 배제하지 않으면 안 되게 되어, 도통(導通) 불량이 발생하기 쉬워진다. 또한, 협(狹)피치화·다핀화에 의한 범프의 약화(범프 직경의 미소화)에 대해, 많은 수지를 배제하는 것은, 범프에의 손상이 커지기 때문에 바람직하지 않다.
일반적으로 범프의 높이가 5∼100 ㎛인 것에서 보면, 필름형 접착제의 두께는 2.5∼150 ㎛인 것이 바람직하고, 3.5∼120 ㎛인 것이 보다 바람직하다.
수지 바니시의 조제에 이용하는 유기 용매로서는, 각 성분을 균일하게 용해 또는 분산할 수 있는 특성을 갖는 것이 바람직하고, 예컨대, 디메틸포름아미드, 디메틸아세트아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 디에틸렌글리콜디메틸에테르, 톨루엔, 벤젠, 크실렌, 메틸에틸케톤, 테트라히드로푸란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 부틸셀로솔브, 디옥산, 시클로헥사논, 및 아세트산에틸을 들 수 있다. 이들 유기 용매는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 수지 바니시 조제 시의 교반 혼합 및 혼련은, 예컨대, 교반기, 뇌궤기, 3본 롤, 볼 밀, 비드 밀 또는 호모디스퍼를 이용하여 행할 수 있다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리프로필렌 필름, 폴리메틸펜텐 필름 등의 폴리올레핀 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름 등의 폴리에스테르 필름, 폴리이미드 필름 및 폴리에테르이미드 필름을 예시할 수 있다. 기재 필름은, 이들 필름을 포함하는 단층의 것에 한정되지 않고, 2종 이상의 재료를 포함하는 다층 필름이어도 좋다.
기재 필름에 도포한 수지 바니시로부터 유기 용매를 휘발시킬 때의 건조 조건은, 유기 용매가 충분히 휘발하는 조건으로 하는 것이 바람직하고, 구체적으로는, 50∼200℃, 0.1∼90분간의 가열을 행하는 것이 바람직하다. 유기 용매는, 필름형 접착제 전량에 대해 1.5 질량% 이하까지 제거되는 것이 바람직하다.
또한, 본 실시형태의 반도체용 접착제는, 웨이퍼 상에서 직접 형성해도 좋다. 구체적으로는, 예컨대, 상기 수지 바니시를 웨이퍼 상에 직접 스핀 코트하여 막을 형성한 후, 유기 용매를 제거함으로써, 웨이퍼 상에 직접 반도체용 접착제를 형성해도 좋다.
<반도체 장치>
본 실시형태의 반도체 장치에 대해, 도 1 및 2를 이용하여 이하 설명한다. 도 1은 본 개시의 반도체 장치의 일 실시형태를 도시한 모식 단면도이다. 도 1의 (a)에 도시된 바와 같이, 반도체 장치(100)는, 서로 대향하는 반도체 칩(10) 및 기판(회로 배선 기판)(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 배선(15)과, 반도체 칩(10) 및 기판(20)의 배선(15)을 서로 접속하는 접속 범프(30)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극 없이 충전된 접착 재료(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 배선(15) 및 접속 범프(30)에 의해 플립 칩 접속되어 있다. 배선(15) 및 접속 범프(30)는, 접착 재료(40)에 의해 밀봉되어 있어 외부 환경으로부터 차단되어 있다.
도 1의 (b)에 도시된 바와 같이, 반도체 장치(200)는, 서로 대향하는 반도체 칩(10) 및 기판(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 범프(32)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극 없이 충전된 접착 재료(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 대향하는 범프(32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프(32)는, 접착 재료(40)에 의해 밀봉되어 있어 외부 환경으로부터 차단되어 있다. 접착 재료(40)는, 본 실시형태의 반도체용 접착제의 경화물이다.
도 2는 본 개시의 반도체 장치의 다른 일 실시형태를 도시한 모식 단면도이다. 도 2의 (a)에 도시된 바와 같이, 반도체 장치(300)는, 2개의 반도체 칩(10)이 배선(15) 및 접속 범프(30)에 의해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다. 도 2의 (b)에 도시된 바와 같이, 반도체 장치(400)는, 2개의 반도체 칩(10)이 범프(32)에 의해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(200)와 동일하다.
반도체 칩(10)으로서는, 특별히 한정은 없고, 실리콘, 게르마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨비소, 인듐인 등의 화합물 반도체를 이용할 수 있다.
기판(20)으로서는, 회로 기판이면 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스테르, 세라믹, 에폭시, 비스말레이미드트리아진 등을 주된 성분으로 하는 절연 기판의 표면에, 금속막의 불필요한 개소를 에칭 제거하여 형성된 배선(배선 패턴)(15)을 갖는 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의해 배선(15)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(15)이 형성된 회로 기판을 이용할 수 있다.
배선(15) 및 범프(32) 등의 접속부는, 주성분으로서, 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 니켈, 주석, 납 등을 함유하고 있고, 복수의 금속을 함유하고 있어도 좋다.
상기 금속 중에서도, 접속부의 전기 전도성·열전도성이 우수한 패키지로 하는 관점에서, 금, 은 및 구리가 바람직하고, 은 및 구리가 보다 바람직하다. 비용이 저감된 패키지로 하는 관점에서, 저렴한 것에 기초하여 은, 구리 및 땜납이 바람직하고, 구리 및 땜납이 보다 바람직하며, 땜납이 더욱 바람직하다. 실온에 있어서 금속의 표면에 산화막이 형성되면 생산성이 저하되는 경우 및 비용이 증가하는 경우가 있기 때문에, 산화막의 형성을 억제하는 관점에서, 금, 은, 구리 및 땜납이 바람직하고, 금, 은, 땜납이 보다 바람직하며, 금, 은이 더욱 바람직하다.
상기 배선(15) 및 범프(32)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예컨대, 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층이, 예컨대 도금에 의해 형성되어 있어도 좋다. 이 금속층은 단일의 성분만으로 구성되어 있어도, 복수의 성분으로 구성되어 있어도 좋다. 또한, 상기 금속층은, 단층 또는 복수의 금속층이 적층된 구조를 하고 있어도 좋다.
또한, 본 실시형태의 반도체 장치는, 반도체 장치(100∼400)에 나타내는 바와 같은 구조(패키지)가 복수 적층되어 있어도 좋다. 이 경우, 반도체 장치(100∼400)는, 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등을 포함하는 범프 또는 배선으로 서로 전기적으로 접속되어 있어도 좋다.
반도체 장치를 복수 적층하는 수법으로서는, 도 3에 도시된 바와 같이, 예컨대 TSV(Through-Silicon Via) 기술을 들 수 있다. 도 3은 본 개시의 반도체 장치의 다른 일 실시형태를 도시한 모식 단면도이며, TSV 기술을 이용한 반도체 장치이다. 도 3에 도시된 반도체 장치(500)에서는, 인터포저(50) 상에 형성된 배선(15)이 반도체 칩(10)의 배선(15)과 접속 범프(30)를 통해 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50) 사이의 공극에는 접착 재료(40)가 간극 없이 충전되어 있다. 상기 반도체 칩(10)에 있어서의 인터포저(50)와 반대측의 표면 상에는, 배선(15), 접속 범프(30) 및 접착 재료(40)를 통해 반도체 칩(10)이 반복 적층되어 있다. 반도체 칩(10)의 표리에 있어서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의해 서로 접속되어 있다. 한편, 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.
이러한 TSV 기술에 의해, 통상은 사용되지 않는 반도체 칩의 이면으로부터도 신호를 취득하는 것이 가능해진다. 또한, 반도체 칩(10) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(10) 사이 또는 반도체 칩(10) 및 인터포저(50) 사이의 거리를 짧게 하고, 유연한 접속이 가능하다. 본 실시형태의 반도체용 접착제는, 이러한 TSV 기술에 있어서, 대향하는 반도체 칩(10) 사이 또는, 반도체 칩(10) 및 인터포저(50) 사이의 반도체용 접착제로서 적용할 수 있다.
또한, 에어리어 범프 칩 기술 등의 자유도가 높은 범프 형성 방법에서는, 인터포저를 통하지 않고 그대로 반도체 칩을 마더 보드에 직접 실장할 수 있다. 본 실시형태의 반도체용 접착제는, 이러한 반도체 칩을 마더 보드에 직접 실장하는 경우에도 적용할 수 있다. 한편, 본 실시형태의 반도체용 접착제는, 2개의 배선 회로 기판을 적층하는 경우에, 기판 사이의 공극을 밀봉할 때에도 적용할 수 있다.
<반도체 장치의 제조 방법>
본 실시형태의 반도체 장치의 제조 방법에 대해, 도 4를 이용하여 이하 설명한다. 도 4는 본 개시의 반도체 장치의 제조 방법의 일 실시형태를 모식적으로 도시한 공정 단면도이다.
먼저, 도 4의 (a)에 도시된 바와 같이, 배선(15)을 갖는 기판(20) 상에, 접속 범프(30)를 형성하는 위치에 개구를 갖는 솔더 레지스트(60)를 형성한다. 이 솔더 레지스트(60)는 반드시 형성할 필요는 없다. 그러나, 기판(20) 상에 솔더 레지스트를 형성함으로써, 배선(15) 사이의 브리지의 발생을 억제하여, 접속 신뢰성·절연 신뢰성을 향상시킬 수 있다. 솔더 레지스트(60)는, 예컨대, 시판의 패키지용 솔더 레지스트용 잉크를 이용하여 형성할 수 있다. 시판의 패키지용 솔더 레지스트용 잉크로서는, 구체적으로는, SR 시리즈(히타치 가세이 가부시키가이샤 제조, 상품명) 및 PSR4000-AUS 시리즈(다이요 잉키 세이조(주) 제조, 상품명)를 들 수 있다.
다음으로, 도 4의 (a)에 도시된 바와 같이, 솔더 레지스트(60)의 개구에 접속 범프(30)를 형성한다. 그리고, 도 4의 (b)에 도시된 바와 같이, 접속 범프(30) 및 솔더 레지스트(60)가 형성된 기판(20) 상에, 필름형의 반도체용 접착제(이하, 경우에 따라 「필름형 접착제」라고 한다.)(41)를 부착한다. 필름형 접착제(41)의 부착은, 가열 프레스, 롤 라미네이트, 진공 라미네이트 등에 의해 행할 수 있다. 필름형 접착제(41)의 공급 면적 및 두께는, 반도체 칩(10) 및 기판(20)의 사이즈, 및 접속 범프(30)의 높이에 따라 적절히 설정된다.
상기한 바와 같이 필름형 접착제(41)를 기판(20)에 부착한 후, 반도체 칩(10)의 배선(15)과 접속 범프(30)를 플립 칩 본더 등의 접속 장치를 이용하여, 위치 맞춤시킨다. 계속해서, 반도체 칩(10)과 기판(20)을 접속 범프(30)의 융점 이상의 온도에서 가열하면서 압착하여, 도 4의 (c)에 도시된 바와 같이, 반도체 칩(10)과 기판(20)을 접속하고, 필름형 접착제(41)의 경화물인 접착 재료(40)에 의해, 반도체 칩(10) 및 기판(20) 사이의 공극을 밀봉 충전한다. 이상에 의해, 반도체 장치(600)가 얻어진다.
본 실시형태의 반도체 장치의 제조 방법에서는, 위치 맞춤을 한 후에 임시 고정하고(반도체용 접착제를 통하고 있는 상태), 리플로우로(reflow furnace)에서 가열 처리함으로써, 접속 범프(30)를 용융시켜 반도체 칩(10)과 기판(20)을 접속해도 좋다. 임시 고정의 단계에서는, 금속 접합을 형성하는 것이 반드시 필요하지는 않기 때문에, 상기한 가열하면서 압착하는 방법에 비해 저하중, 단시간, 저온도에 의한 압착으로 충분하며, 생산성이 향상되고 접속부의 열화를 억제할 수 있다.
또한, 반도체 칩(10)과 기판(20)을 접속한 후, 오븐 등에서 가열 처리를 행하여, 더욱 접속 신뢰성·절연 신뢰성을 높여도 좋다. 가열 온도는, 필름형 접착제의 경화가 진행되는 온도가 바람직하고, 완전히 경화되는 온도가 보다 바람직하다. 가열 온도, 가열 시간은 적절히 설정된다.
본 실시형태의 반도체 장치의 제조 방법에서는, 필름형 접착제(41)를 반도체 칩(10)에 부착한 후에 기판(20)을 접속해도 좋다. 또한, 반도체 칩(10) 및 기판(20)을 배선(15) 및 접속 범프(30)에 의해 접속한 후, 반도체 칩(10) 및 기판(20) 사이의 공극에 페이스트형의 반도체용 접착제를 충전하여, 경화시켜도 좋다.
생산성이 향상되는 관점에서, 복수의 반도체 칩(10)이 연결된 반도체 웨이퍼에 반도체용 접착제를 공급한 후, 다이싱하여 개편화함으로써, 반도체 칩(10) 상에 반도체용 접착제가 공급된 구조체를 얻어도 좋다. 또한, 반도체용 접착제가 페이스트형인 경우에는, 특별히 제한되는 것은 아니지만, 스핀 코트 등의 도포 방법에 의해, 반도체 칩(10) 상의 배선 또는 범프를 매립하여, 두께를 균일화시키면 된다. 이 경우, 수지의 공급량이 일정해지기 때문에 생산성이 향상되고, 매립 부족에 의한 보이드의 발생 및 다이싱성의 저하를 억제할 수 있다. 한편, 반도체용 접착제가 필름형인 경우에는, 특별히 제한되는 것은 아니지만, 가열 프레스, 롤 라미네이트 및 진공 라미네이트 등의 부착 방식에 의해 반도체 칩(10) 상의 배선 또는 범프를 매립하도록 필름형의 반도체용 접착제를 공급하면 된다. 이 경우, 수지의 공급량이 일정해지기 때문에 생산성이 향상되고, 매립 부족에 의한 보이드의 발생 및 다이싱성의 저하를 억제할 수 있다.
페이스트형의 반도체용 접착제를 스핀 코트하는 방법과 비교하여, 필름형의 반도체용 접착제를 라미네이트하는 방법에 의하면, 공급 후의 반도체용 접착제의 평탄성이 양호해지는 경향이 있다. 그 때문에, 반도체용 접착제의 형태로서는, 필름형이 바람직하다. 또한, 필름형 접착제는, 다양한 프로세스에의 적용성, 취급성 등도 우수하다.
또한, 필름형 접착제를 라미네이트함으로써 반도체용 접착제를 공급하는 방법에서는, 반도체 장치의 접속성이 한층 확보되기 쉬워지는 경향이 있다.
접속 하중은, 접속 범프(30)의 수 및 높이의 변동, 가압에 의한 접속 범프(30), 또는 접속부의 범프를 받는 배선의 변형량을 고려하여 설정된다. 접속 온도는, 접속부의 온도가 접속 범프(30)의 융점 이상인 것이 바람직하지만, 각각의 접속부(범프 또는 배선)의 금속 접합이 형성되는 온도이면 된다. 접속 범프(30)가 땜납 범프인 경우에는, 접속 온도는 약 240℃ 이상이 바람직하다.
접속 시의 접속 시간은, 접속부의 구성 금속에 따라 상이하지만, 생산성이 향상되는 관점에서 단시간일수록 바람직하다. 접속 범프(30)가 땜납 범프인 경우, 접속 시간은 20초 이하가 바람직하고, 10초 이하가 보다 바람직하며, 5초 이하가 더욱 바람직하다. 구리-구리 또는 구리-금의 금속 접속의 경우에는, 접속 시간은 60초 이하가 바람직하다.
이상, 본 개시의 적합한 실시형태에 대해 설명하였으나, 본 개시는 상기 실시형태에 한정되는 것이 아니다.
또한, 본 개시의 다른 측면은, 유리 전이 온도가 35℃ 이하인 열가소성 수지를 함유하는 조성물의, 반도체용 접착제로서의 사용이라고 할 수도 있다. 또한, 본 개시의 다른 측면은, 유리 전이 온도가 35℃ 이하인 열가소성 수지를 함유하는 조성물의, 반도체용 접착제의 제조를 위한 사용이라고 할 수도 있다.
실시예
이하, 실시예에 의해 본 개시를 보다 구체적으로 설명하지만, 본 개시는 실시예에 한정되는 것이 아니다.
각 실시예 및 비교예에서 사용한 화합물은 이하와 같다.
(a) 성분: 열가소성 수지
·페녹시 수지(신닛테츠 스미킨 가가쿠 가부시키가이샤 제조, 상품명 「ZX1356-2」, Tg: 약 71℃, Mw: 약 63000)
·페녹시 수지(신닛테츠 스미킨 가가쿠 가부시키가이샤 제조, 상품명 「FX293」, Tg: 약 160℃, Mw: 약 40000)
·폴리우레탄(디아이씨 코베스트로 폴리머 가부시키가이샤 제조, 상품명 「T-8175 N」, Tg: -23℃, Mw: 120000)
·아크릴 엘라스토머(나가세 켐텍스 가부시키가이샤 제조, 상품명 「HTR-860 No.25」, Tg: 약 58℃, Mw: 약 600000)
·아크릴 엘라스토머(히타치 가세이 가부시키가이샤 제조, 상품명 「CT-D12」, Tg: 약 13℃, Mw: 약 530000)
·아크릴 엘라스토머(히타치 가세이 가부시키가이샤 제조, 상품명 「CT-D21」, Tg: 약 -11℃, Mw: 약 550000)
·아크릴 엘라스토머(가부시키가이샤 쿠라레 제조, 상품명 「LA4285」, Tg: 약 -27℃, Mw: 약 60000)
·아크릴 엘라스토머(가부시키가이샤 쿠라레 제조, 상품명 「LA2140」, Tg: 약 -24℃, Mw: 약 60000)
·아크릴 엘라스토머(가부시키가이샤 쿠라레 제조, 상품명 「LA2250」, Tg: 약 -23℃, Mw: 약 160000)
(b) 성분: 열경화성 수지
(b-1) 에폭시 수지
·트리페놀메탄 골격 함유 다작용 고형 에폭시(미쓰비시 케미컬 가부시키가이샤 제조, 상품명 「EP1032H60」)
·비스페놀 F형 액상 에폭시(미쓰비시 케미컬 가부시키가이샤 제조, 상품명 「YL983U」)
·유연성 에폭시(미쓰비시 케미컬 가부시키가이샤 제조, 상품명 「YX7110B80」)
(b-2) 이미드 수지
·4,7-메타노-1H-이소인돌-1,3(2H)-디온(마루젠 세키유 가가쿠 가부시키가이샤 제조, 상품명 「BANI-M」)
·비스-(3-에틸-5-메틸-4-말레이미드페닐)메탄(케이·아이 가세이 가부시키가이샤 제조, 상품명 「BMI-70」)
(c) 성분: 경화제
·2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가체(시코쿠 가세이 가부시키가이샤 제조, 상품명 「2MAOK-PW」)
·1,4-비스-((tert-부틸퍼옥시)디이소프로필)벤젠(니치유 가부시키가이샤 제조, 상품명 「퍼부틸 P」)
(d) 성분: 플럭스제
·글루타르산(와코 쥰야쿠 고교 가부시키가이샤 제조, 융점 약 98℃)
·2-메틸글루타르산(와코 쥰야쿠 고교 가부시키가이샤 제조, 융점 약 78℃)
(e) 성분: 필러
(e-1) 무기 필러
·실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「SE2030」, 평균 입경 0.5 ㎛)
·에폭시실란 표면 처리 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「SE2030-SEJ」, 평균 입경 0.5 ㎛)
·메타크릴 표면 처리 실리카 필러(가부시키가이샤 아드마텍스 제조, 상품명 「YA050C-SM1」, 평균 입경 약 0.05 ㎛)
(e-2) 유기 필러
·부타디엔/스티렌 공중합 폴리머(롬 앤드 하스 재팬 가부시키가이샤 제조, 상품명 「EXL-2655」, 평균 입경 약 0.1 ㎛)
(a) 성분의 중량 평균 분자량(Mw)은, GPC법에 의해 구한 것이다. GPC법의 상세한 내용은 이하와 같다.
장치명: HPLC-8020(제품명, 도소 가부시키가이샤 제조)
칼럼: 2 pieces of GMHXL + 1 piece of G-2000XL
검출기: RI 검출기
칼럼 온도: 35℃
유속: 1 mL/분
표준 물질: 폴리스티렌
(실시예 1∼18 및 비교예 1∼7)
<필름형 반도체용 접착제의 제작>
표 1 및 표 2에 나타내는 배합량(단위: 질량부)의 (a) 열가소성 수지, (b) 열경화성 수지, (c) 경화제, (d) 플럭스제, 및 (e) 필러를, NV값([건조 후의 도료분 질량]/[건조 전의 도료분 질량]×100)이 50 질량%가 되도록 유기 용매(시클로헥사논)에 첨가하였다. 그 후, 상기 성분(열가소성 수지, 열경화성 수지, 경화제, 플럭스제, 필러, 시클로헥사논)의 전체 배합량과 동질량의 φ1.0 ㎜의 지르코니아 비드를 동 용기 내에 첨가하고, 볼 밀(프리츠·재팬 가부시키가이샤 제조, 유성형 미분쇄기 P-7)로 30분 교반하였다. 교반후, 지르코니아 비드를 여과에 의해 제거하여, 도공 바니시를 제작하였다.
얻어진 도공 바니시를, 기재 필름(데이진 듀퐁 필름 가부시키가이샤 제조, 상품명 「퓨렉스 A55」) 상에, 소형 정밀 도공 장치(가부시키가이샤 야스이 세이키 제조)로 도공하고, 클린 오븐(ESPEC사 제조)에서 건조(100℃/10 min)함으로써, 막 두께 20 ㎛의 필름형 접착제를 얻었다.
이하에, 실시예 및 비교예에서 얻어진 필름형 접착제의 평가 방법을 나타낸다. 평가 결과는 표 1 및 표 2에 나타낸다.
<경화물의 35℃에서의 탄성률의 측정>
실시예 또는 비교예에서 얻어진 필름형 접착제를 50℃에서 라미네이트함으로써 제작된 총 두께 60 ㎛의 필름형 접착제를, 소정의 사이즈(세로 40 ㎜×가로 4.0 ㎜×두께 0.06 ㎜)로 잘라내고, 클린 오븐(ESPEC사 제조) 중에서 큐어(240℃, 1 h)함으로써, 시험 샘플을 얻었다.
상기 시험 샘플에 대해, 동적 점탄성 측정 장치를 이용하여, 35℃에서의 탄성률(저장 탄성률)을 측정하였다. 탄성률의 측정 방법의 상세한 내용은 이하와 같다.
장치명: 동적 점탄성 측정 장치(유·비·엠 가부시키가이샤 제조, Rheogel-E4000)
측정 온도 영역: 30∼270℃
승온 속도: 5℃/min
주파수: 10 ㎐
변형: 0.05%
측정 모드: 인장 모드
<칩 휘어짐 평가>
실시예 또는 비교예에서 얻어진 필름형 접착제를, 진공 라미네이터(엔·피·씨 가부시키가이샤 제조, LM-50X50-S)를 이용하여 실리콘 칩(세로 10 ㎜×가로 10 ㎜×두께 0.05 ㎜, 산화막 코팅) 상에 라미네이트하였다. 다음으로, 필름형 접착제를 라미네이트한 샘플을, 클린 오븐(ESPEC사 제조) 중에서 큐어(240℃, 1 h)하여, 시험 샘플을 제작하였다.
표면 형상 측정 장치(Akrometrix사 제조)를 이용하여, 상기 시험 샘플의 칩 휘어짐량을 측정하였다. 구체적으로는, 상기 시험 샘플을 실리콘 칩이 하측이 되도록 놓은 상태에서, 표면 형상 측정 장치를 이용하여 필름형 접착제측의 표면의 고저차의 최대값을 측정하고, 이것을 휘어짐량으로 하였다.
<흡습 후의 250℃에 있어서의 접착력의 측정>
실시예 또는 비교예에서 제작한 필름형 접착제를 소정의 사이즈(세로 3.2 ㎜×가로 3.2 ㎜×두께 0.02 ㎜)로 잘라내고, 실리콘 칩(세로 5 ㎜×가로 5 ㎜×두께 0.725 ㎜, 산화막 코팅) 상에 70℃에서 부착하며, 열압착 시험기(히타치 가세이 테크노플랜트 가부시키가이샤 제조)를 이용하여, 실리콘 칩에 부착한 필름형 접착제 상에 다른 실리콘 칩(세로 3 ㎜×가로 3 ㎜×두께 0.725 ㎜, 산화막 코팅)을 압착하였다(압착 조건: 압착 헤드 온도 190℃, 압착 시간 5초, 압착 하중 1.3 kgf(12.7 N)). 다음으로, 얻어진 샘플을 열압착 시험기로 재차 압착하였다(압착 조건: 압착 헤드 온도 240℃, 압착 시간 5초, 압착 하중 1.3 kgf). 압착한 샘플을 클린 오븐(ESPEC사 제조) 중에서 애프터 큐어(175℃, 2 h)하여, 시험 샘플로서의 반도체 장치를 제작하였다.
상기 시험 샘플을, 85℃, 상대 습도 85%의 항온 항습기(ESPEC사 제조, PR-2KP) 내에 24시간 방치하고, 취출한 후, 250℃의 핫 플레이트 상에서 접착력 측정 장치(DAGE사 제조, 만능형 본드 테스터 DAGE4000형)를 사용하여, 실리콘 칩(세로 5 ㎜×가로 5 ㎜×두께 0.725 ㎜) 상면으로부터의 툴 높이 0.05 ㎜, 툴 속도 0.05 ㎜/s의 조건으로 접착력을 측정하였다.
<아웃가스 평가>
실시예 또는 비교예에서 얻어진 필름형 접착제를, 진공 라미네이터(엔·피·씨 가부시키가이샤 제조, LM-50X50-S)를 이용하여 스테이지 온도 70℃, 시간 60 sec, 압력 0.5 ㎫의 조건으로 실리콘 칩(세로 5 ㎜×가로 5 ㎜×두께 0.765 ㎜, 산화막 코팅) 상에 라미네이트하였다. 다음으로, 필름형 접착제를 라미네이트한 칩을 플립 실장 장치 「FCB3」(파나소닉 가부시키가이샤 제조, 상품명)를 이용하여 유리판 상에 실장하였다. 실장 조건은, 컨택트 온도 100℃, 압착 온도 250℃, 압착 시간 3초, 압착 압력 0.5 ㎫로 하였다. 이에 의해, 시험 샘플을 제작하였다.
반도체 칩 주변부(4변)의 칩 단부로부터의 오염 부분(압착 시의 아웃가스에 의해 유리판이 오염되어 백탁한 부분)의 폭을, 상기에서 제작한 시험 샘플의 상면으로부터 금속 현미경(가부시키가이샤 기엔스 제조)으로 측정하고, 이 오염 부분 4개소의 평균값을 아웃가스량으로서 산출하였다.
Figure pct00005
Figure pct00006
실시예 1∼18의 반도체용 접착제를 이용하여 제작된 반도체 장치에 있어서는, 칩 휘어짐량이 저감하고 있는 것이 확인되었다. 또한, 실시예 14∼18의 반도체 접착제에 있어서는 아웃가스가 발생하기 어렵고, 평가 결과가 양호한 것이 확인되었다. 또한, 실시예 1, 2, 10, 15 및 16의 반도체용 접착제는, 흡습 후의 250℃에 있어서의 접착력이 높은 것이 확인되었다.
10: 반도체 칩, 15: 배선(접속부), 20: 기판(배선 회로 기판), 30: 접속 범프, 32: 범프(접속부), 34: 관통 전극, 40: 접착 재료, 41: 반도체용 접착제(필름형 접착제), 50: 인터포저, 60: 솔더 레지스트, 100, 200, 300, 400, 500, 600: 반도체 장치

Claims (13)

  1. 유리 전이 온도가 35℃ 이하인 열가소성 수지를 함유하는 반도체용 접착제.
  2. 제1항에 있어서, 35℃에서 필름형인 반도체용 접착제.
  3. 제1항 또는 제2항에 있어서, 열경화성 수지를 더 포함하는 반도체용 접착제.
  4. 제3항에 있어서, 상기 열경화성 수지가 에폭시 수지를 포함하는 반도체용 접착제.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 경화한 접착제의 35℃에서의 탄성률이 2.0∼4.0 GPa인 반도체용 접착제.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 카르복실산 유도체를 더 포함하는 반도체용 접착제.
  7. 제6항에 있어서, 상기 카르복실산 유도체가, 카르복실기를 갖는 화합물인 반도체용 접착제.
  8. 제6항 또는 제7항에 있어서, 상기 카르복실산 유도체가, 카르복실기를 2개 이상 갖는 화합물인 반도체용 접착제.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 카르복실산 유도체가, 하기 식 (2)로 표시되는 화합물인 반도체용 접착제:
    Figure pct00007

    [식 (2) 중, R1 및 R2는, 각각 독립적으로, 수소 원자 또는 전자 공여성 기를 나타내고, n은 0∼15의 정수를 나타내며, 복수 존재하는 R2는 서로 동일해도 상이해도 좋다.]
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 카르복실산 유도체의 융점이 150℃ 이하인 반도체용 접착제.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 35℃에서 액상의 에폭시 수지를 실질적으로 함유하지 않는 반도체용 접착제.
  12. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서,
    상기 접속부의 적어도 일부를, 제1항 내지 제11항 중 어느 한 항에 기재된 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법.
  13. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와,
    상기 접속부의 적어도 일부를 밀봉하는 접착 재료를 구비하고,
    상기 접착 재료는, 제1항 내지 제11항 중 어느 한 항에 기재된 반도체용 접착제의 경화물을 포함하는, 반도체 장치.
KR1020197032068A 2017-06-21 2018-06-20 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 KR102491834B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017121512 2017-06-21
JPJP-P-2017-121512 2017-06-21
PCT/JP2018/023422 WO2018235854A1 (ja) 2017-06-21 2018-06-20 半導体用接着剤、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20200020666A true KR20200020666A (ko) 2020-02-26
KR102491834B1 KR102491834B1 (ko) 2023-01-25

Family

ID=64737158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032068A KR102491834B1 (ko) 2017-06-21 2018-06-20 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (4)

Country Link
JP (1) JP7196841B2 (ko)
KR (1) KR102491834B1 (ko)
TW (1) TWI818911B (ko)
WO (1) WO2018235854A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7329513B2 (ja) * 2018-07-18 2023-08-18 リンテック株式会社 積層体
JP2020150202A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置の製造方法
JP2021011512A (ja) * 2019-07-03 2021-02-04 昭和電工マテリアルズ株式会社 接着剤組成物、フィルム状接着剤、接着シート、ダイシング・ダイボンディング一体型接着シート、並びに半導体装置及びその製造方法
JPWO2021065518A1 (ko) * 2019-09-30 2021-04-08
KR20230068398A (ko) * 2020-09-16 2023-05-17 가부시끼가이샤 레조낙 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
JP2022049640A (ja) * 2020-09-16 2022-03-29 昭和電工マテリアルズ株式会社 半導体用接着剤、並びに、半導体装置及びその製造方法
CN116195052A (zh) * 2020-09-16 2023-05-30 株式会社力森诺科 半导体用黏合剂、以及半导体装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008054012A1 (fr) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Ruban adhésif et dispositif à semi-conducteur l'utilisant
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
JP2013112730A (ja) * 2011-11-28 2013-06-10 Nitto Denko Corp シート状封止組成物及び半導体装置の製造方法
JP2013125086A (ja) 2011-12-13 2013-06-24 Kao Corp カラーフィルター用顔料分散体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2011844A1 (en) * 2006-04-27 2009-01-07 Sumitomo Bakelite Co., Ltd. Adhesive tape, semiconductor package, and electronic device
CN101501154B (zh) * 2006-08-25 2013-05-15 住友电木株式会社 粘合带、接合体和半导体封装件
JP5266696B2 (ja) * 2007-09-19 2013-08-21 東レ株式会社 電子機器用接着剤組成物およびそれを用いた電子機器用接着剤シート
JP4976531B2 (ja) * 2010-09-06 2012-07-18 日東電工株式会社 半導体装置用フィルム
KR101728203B1 (ko) * 2010-09-30 2017-04-18 히타치가세이가부시끼가이샤 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치
JP2012184288A (ja) * 2011-03-03 2012-09-27 Hitachi Chemical Co Ltd 回路接続用接着剤、回路接続用接着シート及び半導体装置の製造方法
JP5834606B2 (ja) * 2011-08-05 2015-12-24 Dic株式会社 紫外線硬化型粘着剤用樹脂組成物、粘着剤及び積層体
KR20130059291A (ko) * 2011-11-28 2013-06-05 닛토덴코 가부시키가이샤 언더필재 및 반도체 장치의 제조 방법
JP6098289B2 (ja) * 2013-03-28 2017-03-22 デクセリアルズ株式会社 熱伝導性シート
JP6572043B2 (ja) * 2015-07-24 2019-09-04 積水化学工業株式会社 半導体ウェハ保護用フィルム
CN108283002A (zh) * 2015-11-24 2018-07-13 琳得科株式会社 电路构件连接用树脂片
WO2017090440A1 (ja) * 2015-11-24 2017-06-01 リンテック株式会社 回路部材接続用樹脂シート

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008054012A1 (fr) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Ruban adhésif et dispositif à semi-conducteur l'utilisant
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
JP2013112730A (ja) * 2011-11-28 2013-06-10 Nitto Denko Corp シート状封止組成物及び半導体装置の製造方法
JP2013125086A (ja) 2011-12-13 2013-06-24 Kao Corp カラーフィルター用顔料分散体

Also Published As

Publication number Publication date
JP7196841B2 (ja) 2022-12-27
TWI818911B (zh) 2023-10-21
JPWO2018235854A1 (ja) 2020-04-23
WO2018235854A1 (ja) 2018-12-27
TW201906956A (zh) 2019-02-16
KR102491834B1 (ko) 2023-01-25

Similar Documents

Publication Publication Date Title
KR102491834B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
US9803111B2 (en) Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device
US9425120B2 (en) Semiconductor device and production method therefor
JP5915727B2 (ja) 半導体装置及びその製造方法
JP7351393B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
CN113795560A (zh) 半导体用黏合剂、半导体装置的制造方法及半导体装置
KR102652707B1 (ko) 반도체용 필름상 접착제, 반도체 장치 및 그 제조 방법
CN111801781B (zh) 半导体用粘接剂及使用了其的半导体装置的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant