JP2013247295A - 導電性接合材料、並びに電子部品及び電子機器 - Google Patents

導電性接合材料、並びに電子部品及び電子機器 Download PDF

Info

Publication number
JP2013247295A
JP2013247295A JP2012121202A JP2012121202A JP2013247295A JP 2013247295 A JP2013247295 A JP 2013247295A JP 2012121202 A JP2012121202 A JP 2012121202A JP 2012121202 A JP2012121202 A JP 2012121202A JP 2013247295 A JP2013247295 A JP 2013247295A
Authority
JP
Japan
Prior art keywords
metal
component
bonding material
conductive bonding
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012121202A
Other languages
English (en)
Inventor
Masayuki Kitajima
雅之 北嶋
Takatoyo Yamagami
高豊 山上
Takashi Kubota
崇 久保田
Kuniko Ishikawa
邦子 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012121202A priority Critical patent/JP2013247295A/ja
Priority to TW102110855A priority patent/TW201347892A/zh
Priority to US13/852,289 priority patent/US20130313309A1/en
Priority to KR1020130039126A priority patent/KR20130133126A/ko
Priority to CN2013101250160A priority patent/CN103447713A/zh
Publication of JP2013247295A publication Critical patent/JP2013247295A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/362—Selection of compositions of fluxes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03829—Applying a precursor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29395—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/293 - H01L2224/29391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12222—Shaped configuration for melting [e.g., package, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)
  • Powder Metallurgy (AREA)

Abstract

【課題】二次リフロー加熱によって再溶融した導電性接合材料による体積膨張及び発生応力を防止することができる導電性接合材料、並びに該導電性接合材料を用いた電子部品、及び該電子部品を搭載した電子機器の提供。
【解決手段】第１の金属からなり、かつ該第１の金属の融点よりも高い温度で加熱すると、溶融した第１の金属が吸収される空孔を有する第１の金属と、前記第１の金属の融点より低い融点を有する第２の金属とからなる半田成分を含有する導電性接合材料である。電極パッドを有するモジュール基板と、前記モジュール基板に実装され、複数の電極を有する部品と、前記部品を覆う封止樹脂と、前記モジュール基板内の配線を、外部の配線基板と接続する複数の端子とを有し、前記複数の電極が、前記電極パッドと、前記導電性接合材料により接続されている電子部品である。
【選択図】図２Ａ

Description

本発明は、導電性接合材料、並びに該導電性接合材料を用いた電子部品及び該電子部品を搭載した電子機器に関する。
配線基板上にチップ部品、半導体部品等の部品が実装された電子部品が、更にマザーボード又はシステムボード等の大型の配線基板（以下、プリント基板と称することもある。）上に実装される場合がある。このとき、前記電子部品は、前記チップ部品等の部品が、導電性接合材料としての半田ペーストを用いて前記配線基板上に実装されている。ここでの実装を一次実装と呼ぶ。この一次実装は、例えば、リフロー加熱（一次リフロー）により行われる。このようにして前記配線基板上に前記チップ部品等の部品が一次実装された後、電極等の一部を除き全体が封止樹脂により封止される場合がある。このように封止樹脂により封止された電子部品のことを「樹脂モジュール部品」と称することもある。
電子機器は、前記電子部品が、前記導電性接合材料としての半田ペーストを用いて前記プリント基板上に実装されたものである。ここでの実装を二次実装と呼ぶ。前記二次実装は、例えば、リフロー加熱（二次リフロー）により行われる。
このように、前記樹脂モジュール部品に対して前記二次リフロー加熱を行った場合、前記二次リフロー加熱時に、前記樹脂モジュール部品の内部で前記導電性接合材料が再溶融してしまうことがある。前記二次リフロー加熱時に前記導電性接合材料が再溶融すると、前記電子部品内の微細な隙間を再溶融した前記導電性接合材料が流動して電極間のショートを起こすという問題がある。前記隙間は、例えば、二次リフロー加熱によって溶融した前記導電性接合材料の体積膨張及び発生応力による前記封止樹脂の亀裂、前記封止樹脂の前記チップ部品等の部品からの剥離などにより生じる。
そこで、前記二次リフロー加熱によって再溶融した前記導電性接合材料による体積膨張及び発生応力を防止することが検討されている。例えば、ＩＣと外部構造との接合に用いられる第１の材料からなる発泡半田を含み、該発泡半田はセル状発泡形態及び網状発泡形態から選択される形態を有し、前記発泡半田と該発泡半田が接合されている基板との間に発生する熱応力（衝撃及び動荷重を含む）の緩和を図ることができる組成物が提案されている（特許文献１参照）。この提案は、前記樹脂モジュール部品の実装に用いられるものではなく、前記発泡半田は熱応力の緩和を目的としているため、二次リフロー加熱後（二次実装後）も中空構造を維持している必要がある（特許文献１の図３、図４、及び図９Ｂ参照）。
したがって、一次リフロー加熱によってチップ部品、半導体部品等の部品が配線基板上に確実に一次実装でき、かつ二次リフロー加熱によって再溶融した導電性接合材料による体積膨張及び発生応力を防止することができる導電性接合材料の提供が求められている。
特開２００９−５１５７１１号公報
本件は、二次リフロー加熱によって再溶融した導電性接合材料による体積膨張及び発生応力を防止することができる導電性接合材料、並びに該導電性接合材料を用いた電子部品、及び該電子部品を搭載した電子機器を提供することを目的とする。
前記課題を解決するための手段としては、後述する付記に記載した通りである。即ち、
開示の導電性接合材料は、第１の金属からなり、かつ該第１の金属の融点よりも高い温度で加熱すると、溶融した第１の金属が吸収される空孔を有する第１の金属と、
前記第１の金属の融点より低い融点を有する第２の金属とからなる半田成分を含有することを特徴とする。
開示の電子部品は、電極パッドを有する配線基板と、前記配線基板に実装され、複数の電極を有する部品と、前記部品を覆う封止樹脂と、前記配線基板内の配線を、外部の配線基板と接続する複数の端子とを有し、
前記複数の電極が、前記電極パッドと、開示の前記導電性接合材料により接続されていることを特徴とする。
開示の電子機器は、開示の前記電子部品を有することを特徴とする。
開示の導電性接合材料によると、従来における前記諸問題を解決し、前記目的を達成することができ、二次リフロー加熱によって再溶融した導電性接合材料による体積膨張及び発生応力を防止することができる。
図１Ａは、二次リフロー加熱時に電子部品内に隙間ができた状態を示す概略断面図である。 図１Ｂは、電子部品内の隙間に溶融した導電性接合材料が浸入し電極間がショートした状態を示す概略断面図である。 図２Ａは、二次リフロー加熱によって再溶融した第１の金属粒子と第２の金属粒子とを含む導電性接合材料による体積膨張及び発生応力を防止できる原理を説明するための図である（初期状態）。 図２Ｂは、二次リフロー加熱によって再溶融した第１の金属粒子と第２の金属粒子とを含む導電性接合材料による体積膨張及び発生応力を防止できる原理を説明するための図である（一次リフロー加熱状態）。 図２Ｃは、二次リフロー加熱によって再溶融した第１の金属粒子と第２の金属粒子とを含む導電性接合材料による体積膨張及び発生応力を防止できる原理を説明するための図である（二次リフロー加熱状態）。 図３Ａは、二次リフロー加熱によって再溶融した第１の金属粒子の表面に第２の金属による被膜を有する被覆粒子を含む導電性接合材料による体積膨張及び発生応力を防止できる原理を説明するための図である（初期状態）。 図３Ｂは、二次リフロー加熱によって再溶融した第１の金属粒子の表面に第２の金属による被膜を有する被覆粒子を含む導電性接合材料による体積膨張及び発生応力を防止できる原理を説明するための図である（一次リフロー加熱状態）。 図３Ｃは、二次リフロー加熱によって再溶融した第１の金属粒子の表面に第２の金属による被膜を有する被覆粒子を含む導電性接合材料による体積膨張及び発生応力を防止できる原理を説明するための図である（二次リフロー加熱状態）。 図４Ａは、内部に空孔を有する第１の金属粒子の作製方法を示す写真である。 図４Ｂは、図４Ａの部分拡大写真である。 図４Ｃは、アトマイジング処理後の第１の金属粒子を示す写真である。 図５は、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を示すフロー図である。 図６Ａは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略断面図である。 図６Ｂは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略断面図である。 図６Ｃは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略断面図である。 図６Ｄは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略断面図である。 図６Ｅは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略断面図である。 図６Ｆは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略断面図である。 図６Ｇは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略断面図である。 図７Ａは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略上面図である。 図７Ｂは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略上面図である。 図７Ｃは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略上面図である。 図７Ｄは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略上面図である。 図７Ｅは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略上面図である。 図７Ｆは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略上面図である。 図７Ｇは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略上面図である。 図８Ａは、実施例１における二次実装後の電子部品の半田溶融の発生率の評価結果を示す写真である。 図８Ｂは、図８Ａの部分拡大写真である。 図９Ａは、比較例１における二次実装後の電子部品の半田溶融の発生率の評価結果を示す写真である。 図９Ｂは、図９Ａの部分拡大写真である。 図１０は、発泡溶融法で作製した内部に空孔を有する第１の金属粒子を示す写真である。
（導電性接合材料）
本発明の導電性接合材料は、半田成分を少なくとも含有し、フラックス成分、更に必要に応じてその他の成分を含有してなる。
＜半田成分＞
前記半田成分は、第１の金属と、第２の金属とからなる。
前記半田成分としては、前記第１の金属による粒子（以下、「第１の金属粒子」と称することがある。）と前記第２の金属による粒子（以下、「第２の金属粒子」と称することがある。）との組合せ、及び前記第１の金属粒子の表面に前記第２の金属による被膜を有する被覆粒子のいずれかであることが好ましい。
＜＜第１の金属＞＞
前記第１の金属は、該第１の金属からなり、かつ前記第１の金属の融点よりも高い温度で加熱すると、溶融した前記第１の金属が吸収される空孔を有していればその形状、大きさ、構造、材質等については、特に制限はなく、目的に応じて適宜選択することができる。前記第１の金属の形状としては、例えば、粒子形状などが挙げられ、前記粒子形状としては、例えば、球状、真球状、ラグビーボール状などが挙げられる。前記第１の金属の構造としては、単層構造であってもよく、積層構造であってもよい。
前記第１の金属の材質としては、例えば、Ｓｎ−Ｂｉ−Ｘ合金及びＳｎ−Ｃｕ−Ｘ合金（ただし、Ｘは、Ａｇ、Ｎｉ、Ｚｎ、Ｐｄ、又はＩｎである）のいずれかが好ましい。これらの中でも、半田付け性の点から、Ｓｎ−Ｂｉ−Ａｇ合金、Ｓｎ−Ｃｕ−Ａｇ合金が特に好ましい。
前記Ｓｎ−Ｂｉ−Ａｇ合金としては、例えば、Ｓｎを主成分とし、Ｂｉを５８．０質量％程度、Ａｇを１．０質量％程度含むＳｎ−５８．０Ｂｉ−１．０Ａｇ合金、などが挙げられる。
前記Ｓｎ−Ｃｕ−Ａｇ合金としては、例えば、Ｓｎを主成分とし、Ｃｕを０．５質量％程度、Ａｇを３．０質量％程度含むＳｎ−０．５Ｃｕ−３．０Ａｇ合金、などが挙げられる。
前記第１の金属粒子の体積平均粒径は、０．５μｍ〜５０μｍが好ましく、１０μｍ〜４０μｍがより好ましい。前記体積平均粒径が、０．５μｍ未満であると、小径の第１の金属粒子を作製するのが困難となり、前記第１の金属粒子を３０質量％程度まで添加するのが困難となり、前記導電性接合材料の前記配線基板への印刷性が低下してしまうことがある。
前記体積平均粒径は、例えば、レーザー回折散乱法による粒度分布測定装置を用いて測定することができる。
前記第１の金属の融点は、１５０℃以上２３０℃以下が好ましく、１６０℃〜２２０℃がより好ましい。前記融点が、２３０℃を超えると、二次リフロー加熱時の温度を高くする必要が生じて、これにより前記導電性接合材料の再溶融が生じてしまうことがある。
前記融点は、例えば、示差走査熱量測定分析（ＤＳＣ、Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｃａｎｎｉｎｇ Ｃａｌｏｒｉｍｅｔｒｙ）を用いて測定することができる。
−空孔−
前記空孔は、前記第１の金属の融点よりも高い温度で加熱すると、溶融した前記第１の金属が吸収される孔である。
前記空孔とは、前記第１の金属粒子の内部に存在する金属が存在しない箇所を意味し、その形状、大きさ、構造などについては特に制限はなく、目的に応じて適宜選択することができる。前記空孔の形状としては、例えば、ポーラス状、網目状、セル状、中空状などが挙げられる。前記空孔の構造としては、前記空孔の周囲に第１の金属が存在する状態で２つ以上の空孔が連結していてもよく、連結していなくてもよい。
前記空孔は、前記第１の金属粒子内に存在し、表面に開口しておらず閉鎖している。前記空孔内は、二次リフロー加熱によって再溶融した前記導電性接合材料による体積膨張及び発生を吸収できるように減圧乃至真空状態であることが好ましい。
前記空孔の存在は、例えば、前記第１の金属粒子の断面を光学顕微鏡、走査型電子顕微鏡により撮影した写真を画像解析することにより確認することができる。
前記空孔の体積は、二次リフロー加熱による前記導電性接合材料の熱膨張による応力を吸収できる体積を有していれば特に制限はなく、目的に応じて適宜選択することができ、前記第１の金属粒子全体に対して、５体積％〜３０体積％が好ましく、１０体積％〜２０体積％がより好ましい。前記空孔の体積が、５体積％未満であると、二次リフロー加熱によって再溶融した前記導電性接合材料による体積膨張及び発生を吸収できないことがあり、３０体積％を超えると、空孔の体積割合が多すぎて、第１の金属粒子の強度が劣ることがある。
ここで、前記空孔の体積は、以下のようにして求めることができる。まず、溶融前の前記第１の金属粒子の体積を算出する。次に、溶融後の前記第１の金属粒子の体積を計測する。これらの値を、下記式に当てはめて、前記第１の金属粒子の空孔の体積を算出することができる。
空孔の体積（μｍ３）＝溶融前の第１の金属粒子の体積−溶融後の第１の金属粒子の体積
前記第１の金属粒子としては、特に制限はなく、適宜製造したものを使用してもよいし、市販品を使用してもよい。前記第１の金属粒子の製造方法については、後述する導電性接合材料の製造方法で説明する。
＜第２の金属＞
前記第２の金属は、前記第１の金属より低い融点を有していれば、その形状、構造、材質等については特に制限はなく、目的に応じて適宜選択することができる。前記第１の金属の形状としては、例えば、粒子形状などが挙げられ、前記粒子形状としては、例えば、球状、真球状、ラグビーボール状などが挙げられる。前記第１の金属の構造としては、単層構造であってもよく、積層構造であってもよい。
前記第２の金属の材質としては、例えば、Ｓｎ−Ｂｉ合金、Ｓｎ−Ｂｉ−Ｙ合金（ただし、Ｙは、Ａｇ、Ｎｉ、Ｚｎ、Ｐｄ、又はＩｎである）、などが挙げられる。
前記Ｓｎ−Ｂｉ合金としては、例えば、Ｓｎを主成分とし、Ｂｉを５８．０質量％程度含むＳｎ−５８．０Ｂｉ合金、などが挙げられる。
前記Ｓｎ−Ｂｉ−Ｙ合金としては、例えば、Ｓｎ−Ｂｉ−Ａｇ合金、などが挙げられる。
前記Ｓｎ−Ｂｉ−Ａｇ合金としては、例えば、Ｓｎを主成分とし、Ｂｉを５７．０質量％程度、Ａｇを１．０質量％程度含むＳｎ−５７．０Ｂｉ−１．０Ａｇ合金、などが挙げられる。
前記第２の金属粒子の体積平均粒径は、１０μｍ以上が好ましく、１０μｍ〜６０μｍがより好ましく、１０μｍ〜４０μｍが更に好ましい。
前記体積平均粒径は、例えば、レーザー回折散乱法による粒度分布測定装置を用いて測定することができる。
前記第２の金属の融点は、前記第１の金属の融点よりも低いことが必要であり、１５０℃未満が好ましく、８０℃〜１４０℃がより好ましい。前記融点が、１５０℃以上であると、前記第１の金属との融点差が小さくなってしまい、低温接合が困難となることがある。
前記融点は、例えば、示差走査熱量測定分析（ＤＳＣ、Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｃａｎｎｉｎｇ Ｃａｌｏｒｉｍｅｔｒｙ）を用いて測定することができる。
前記第２の金属粒子としては、特に制限はなく、適宜製造したものを使用してもよいし、市販品を使用してもよい。前記第２の金属粒子の製造方法としては、例えば、アトマイズ法による粉体化などが挙げられる。前記アトマイズ法とは、溶融した前記第２の金属をノズルから噴出させ、噴霧媒体（気体又は液体）を高速で衝突飛散させることで液滴とし、冷却することにより凝固させて粒子とする方法である。
前記半田成分としては、前記第１の金属粒子と前記第２の金属粒子との組合せ（混合物）であることが好ましい。
前記第１の金属粒子と前記第２の金属粒子との混合割合は、質量比率（Ａ：Ｂ）で、２０：８０〜５０：５０が好ましく、３０：７０〜５０：５０がより好ましい。
前記第１の金属粒子の混合割合が、２０質量％未満であると、空孔体積が少なくなり、二次リフロー加熱による前記半田成分の熱膨張による応力を吸収できないことがあり、５０質量％を超えると、半田による接合強度が低下してしまうことがある。
前記半田成分としては、前記空孔を有する第１の金属粒子の表面に前記第２の金属による被膜を有する被覆粒子を用いることができる。これにより、一つの被覆粒子からなる導電性接合材料が得られる点で好ましい。
前記被覆粒子としては、特に制限はなく、適宜製造したものを使用してもよいし、市販品を使用してもよい。
前記空孔を有する第１の金属粒子としては、前記第１の金属粒子と同じものを用いることができる。
前記第１の金属粒子の平均粒径は４０μｍ以下が好ましく、２０μｍ〜４０μｍが好ましい。
前記第２の金属による被膜の平均厚みは、５μｍ以上が好ましく、５μｍ〜２０μｍがより好ましい。前記平均厚みが、５μｍ未満であると、第２の金属の量が少なくなってしまい、１５０℃以下の低温接合が困難となることがある。
前記第１の金属粒子の表面を被覆する前記第２の金属による被膜は、例えば、無電解めっき、などにより形成することができる。
前記半田成分の前記導電性接合材料における含有量は、特に制限はなく、目的に応じて適宜選択することができるが、５０質量％〜９５質量％が好ましく、７０質量％〜９０質量％がより好ましい。
＜フラックス成分＞
前記フラックス成分としては、特に制限はなく、目的に応じて適宜選択することができるが、エポキシ系フラックス材料及びロジン系フラックス材料の少なくともいずれかが好ましい。これらの中でも、エポキシ樹脂の硬化により接合強度を向上させることができる点から、エポキシ系フラックス材料が特に好ましい。
−エポキシ系フラックス材料−
前記エポキシ系フラックス材料は、エポキシ樹脂、カルボン酸、及び溶剤を含有し、更に必要に応じてその他の成分を含有してなる。
前記エポキシ樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、又はこれらの変性エポキシ樹脂等の熱硬化性エポキシ樹脂、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記カルボン酸としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、飽和脂肪族系ジカルボン酸、不飽和脂肪族系ジカルボン酸、環状脂肪族系ジカルボン酸、アミノ基含有カルボン酸、水酸基含有カルボン酸、複素環系ジカルボン酸、又はこれらの混合物、などが挙げられる。前記カルボン酸としては、具体的には、コハク酸、グルタル酸、アジピン酸、アゼライン酸、ドデカン２酸、イタコン酸、メサコン酸、シクロブタンジカルボン酸、Ｌ−グルタミン酸、クエン酸、リンゴ酸、チオプロピオン酸、チオジブチル酸、ジチオグリコール酸、などが挙げられる。
前記溶剤としては、例えば、メタノール、エタノール、プロパノール等のアルコール類、エチレングリコール系溶剤、ジエチレングリコールモノヘキシルエーテル、オクタンジオール、などが挙げられる。
前記その他の成分として、例えば、チクソ剤、キレート化剤、界面活性剤、酸化防止剤等の添加剤、などが挙げられる。
前記エポキシ系フラックス材料としては、特に制限はなく、適宜合成したものを使用してもよいし、市販品を使用してもよい。
−ロジン系フラックス材料−
前記ロジン系フラックス材料は、ロジン樹脂、活性剤、及び溶剤を含有し、更に必要に応じてその他の成分を含有してなる。
前記ロジン樹脂としては、天然ロジン樹脂又は変性ロジン樹脂を主成分とするものが挙げられる。前記変性ロジン樹脂としては、例えば、重合ロジン、水添ロジン、フェノール樹脂変性ロジン、マレイン酸変性ロジン、などが挙げられる。
前記活性剤としては、金属表面に存在する酸化物、硫化物、水酸化物、塩化物、硫酸塩及び炭酸塩を還元して金属を清浄化する成分であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、ジエチルアミン塩酸塩、ジエチルアミンシュウ酸塩、などが挙げられる。
前記溶剤としては、例えば、エチレングリコール系溶剤、ジエチレングリコールモノヘキシルエーテル、オクタンジオール、などが挙げられる。
前記その他の成分としては、例えば、チクソ剤、キレート化剤、界面活性剤、酸化防止剤、などが挙げられる。
前記ロジン系フラックス材料としては、特に制限はなく、適宜合成したものを使用してもよいし、市販品を使用してもよい。
前記フラックス成分の前記導電性接合材料における含有量は、特に制限はなく、目的に応じて適宜選択することができるが、８質量％〜１４質量％が好ましい。
＜その他の成分＞
前記導電性接合材料は、前記金属成分及び前記フラックス成分以外にも、必要に応じてその他の成分を含有することができる。前記その他の成分としては、例えば、金属吸着成分、分散剤、酸化防止剤などが挙げられる。
前記金属吸着成分としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、イミダゾール、ベンゾイミダゾール、アルキルベンゾイミダゾール、ベンゾトリアゾール、メルカプトベンゾチアゾール、などが挙げられる。
本発明の前記導電性接合材料は、例えば、チップ部品、半導体部品等の部品を封止樹脂により封止する電子部品において、配線基板上の電極パッドに印刷等により供給されて使用される。前記配線基板上の電極パッドに供給された前記導電性接合材料上にチップ部品、半導体部品等の部品を載せ、一次リフロー加熱すると、前記電極パッドと前記チップ部品、半導体部品等の部品の電極とが接続される。次いで、前記配線基板上のチップ部品、半導体部品等の部品を封止樹脂により封止する。
次に、封止された前記電子部品は、マザーボード又はシステムボード等の大型の配線基板上に実装される。この際、前記電子部品の端子と前記配線基板のリード端子とが前記導電性接合材料を用いて二次リフロー加熱により接続される。この二次リフロー加熱の際に、前記電子部品内の導電性接合材料が再溶融することがある。その際に、電子部品内の隙間に再溶融した前記導電性接合材料が浸入し電極間がショートすることがある。
ここで、第１の金属粒子が内部に空孔を有さない従来の導電性接合材料を用いた場合について、図１Ａ及び図１Ｂを参照して説明する。
図１Ａに示すように、電子部品１００は、配線基板１と、該配線基板１上の電極パッド２と、導電性接合材料３と、導電性接合材料３により配線基板１に接続された部品（例えば、チップ部品）５と、該部品５の電極４と、前記部品５を封止する封止樹脂６とを有している。前記電子部品１００をマザーボード又はシステムボード等の大型の配線基板上に接続する二次リフロー加熱を行うと、前記導電性接合材料３の再溶融による体積膨張及び発生応力により封止樹脂６が変形等することに起因して、前記封止樹脂６に亀裂が生じたり、前記部品５と前記封止樹脂６との間にわずかな隙間７が生じることがある。次いで、図１Ｂに示すように、前記隙間７に、再溶融した前記導電性接合材料３が毛細管現象等により流れ込み、前記部品５の電極４間、又は隣接する前記部品５同士の電極４が電気的に接続され、ショートが生じることがある（以下「フラッシュ現象」と称することがある）。
本発明の導電性接合材料は、前記半田成分として、内部に空孔を有する第１の金属粒子と第２の金属粒子との組合せ、及び内部に空孔を有する第１の金属粒子の表面に前記第２の金属による被膜を有する被覆粒子のいずれかを用いることによって、前記フラッシュ現象の発生を防止することができる。
前記半田成分として内部に空孔を有する第１の金属粒子と第２の金属粒子との組合せ（混合物）を用いた場合には、図２Ａに示すように、配線基板上の電極パッドに印刷等により前記導電性接合材料が供給された段階では、内部に空孔１３を有する第１の金属粒子１１と、前記第１の金属よりも融点が低い第２の金属粒子１２とが混合された状態である（初期状態）。次に、一次リフロー加熱を行うと、図２Ｂに示すように、前記第２の金属粒子１２が溶融し、該溶融した第２の金属粒子１２’中に第１の金属粒子１１が存在している状態となる（一次リフロー加熱状態）。次に、二次リフロー加熱を行うと、図２Ｃに示すように、前記第１の金属粒子１１が溶融し、該溶融した第１の金属が内部の減圧乃至真空状態の空孔１３内に入り込み、前記第１の金属粒子の空孔１３が溶融した第１の金属で充填される。すると、前記第１の金属粒子の体積が減少し、前記体積が減少した第１の金属粒子の外側に存在する溶融した前記第２の金属１２’に対する外部方向に向けての発生応力が低下し、前記フラッシュ現象の発生を抑制することができる。なお、前記第１の金属粒子１１の空孔１３は、二次リフロー加熱後消滅する。
前記半田成分として内部に空孔を有する第１の金属による粒子の表面に前記第２の金属による被膜を有する被覆粒子を用いた場合には、図３Ａに示すように、配線基板上の電極パッドに印刷等により前記導電性接合材料が供給された段階では、内部に空孔１３を有する第１の金属粒子１１の表面に第２の金属層１４が被覆された被覆粒子１０として存在している状態である（初期状態）。次に、一次リフロー加熱を行うと、図３Ｂに示すように、第１の金属粒子１１の表面を被覆している第２の金属層１４が溶融し、該溶融した第２の金属１４’中に内部に減圧乃至真空状態の空孔１３を有している第１の金属粒子１１が存在している状態となる（一次リフロー加熱状態）。次に、二次リフロー加熱を行うと、図３Ｃに示すように、前記第１の金属粒子１１が溶融し、該溶融した第１の金属が内部の減圧乃至真空状態の空孔１３内に入り込み、前記第１の金属粒子の空孔１３が溶融した第１の金属で充填される。すると、前記第１の金属粒子の体積が減少し、前記体積が減少した第１の金属粒子の外側に存在する溶融した前記第２の金属１４’に対する外部方向に向けての発生応力が低下し、前記フラッシュ現象の発生を抑制することができる。なお、前記第１の金属粒子１１の空孔１３は、二次リフロー加熱後消滅する。
本発明の導電性接合材料は、内部に空孔を有する第１の金属粒子と第２の金属粒子との組合せ、及び内部に空孔を有する第１の金属粒子の表面に前記第２の金属による被膜を有する被覆粒子のいずれかを用いることにより、二次リフロー加熱によって溶融した導電性接合材料による体積膨張及び発生応力を防止することができ、前記フラッシュ現象の発生を防止できるので、各種分野に幅広く用いることができるが、以下に説明する本発明で用いられる前記導電性接合材料の製造方法、本発明の電子部品、本発明の電子機器、本発明の前記導電性接合材料を用いた電子部品の製造方法、及び本発明の前記導電性接合材料を用いた電子機器の製造方法に好適に用いることができる。
＜導電性接合材料の製造方法＞
本発明で用いられる導電性接合材料の製造方法は、第１の金属粒子作製工程と、組合せ工程とを含み、更に必要に応じてその他の工程を含んでなる。
＜＜第１の金属粒子作製工程＞＞
前記第１の金属粒子作製工程は、第１の形態では、第１の金属を溶融し、真空下で前記溶融した第１の金属を発泡処理して空孔を形成し、前記空孔を形成した第１の金属体を冷却し、冷却した前記第１の金属体を、真空下で切断し、流転加工して第１の金属粒子を作製する工程である。
前記第１の金属粒子作製工程は、第２の形態では、電解めっき法により形成した第１の金属の表面を活性化処理し、該活性化処理した前記第１の金属を酸化処理し、該酸化処理した前記第１の金属を微細化処理する工程を複数回繰り返して、内部に空孔を有する第１の金属粒子を作製する工程である。
前記第２の形態では、前記電解めっき法により形成した第１の金属の表面を活性化処理し、該活性化処理した前記第１の金属を酸化処理し、該酸化処理した前記第１の金属を微細化処理する工程を２回以上、２回〜１０回繰り返すことが好ましい。
前記第１の形態では、前記第１の金属粒子は、以下に示す発泡溶融法により製造することができる。
まず、第１の金属を該第１の金属の融点を超える温度で溶融する。前記溶融物は、必要に応じてＣａ等の増粘剤を添加し増粘させる。次に、前記溶融物に、発泡剤として、例えばＴｉＨ２を投入し、攪拌する。これを冷却処理し、発泡体を形成する。次に、前記発泡体を５０μｍ程度の大きさに切断加工する。切断した発泡体を流転加工により球状に成形する。以上により、内部に空孔を有する第１の金属粒子を作製することができる（図１０参照）。なお、前記発泡剤の代わりにガスを用いることもできる。
前記第２の形態では、前記第１の金属粒子は、以下に示す方法により製造することができる。
まず、電解めっき法により体積平均粒径が１０μｍの第１の金属粉末を形成する。前記第１の金属粉末を酸化処理する。次いで、前記酸化処理した第１の金属粉末を真空ジェットミル装置で体積平均粒径が３μｍ〜４μｍとなるように微細化処理する。
次に、前記第１の金属粉末を水素等の還元雰囲気中に投入し、前記第１の金属粉末表面を活性化処理する。表面が活性化することで結合した体積平均粒径が１０μｍ〜２０μｍの第１の金属粉末を酸化処理する。次いで、前記酸化処理した第１の金属粉末を真空ジェットミル装置で体積平均粒径が５μｍ〜６μｍとなるように微細化処理する。前記第１の金属粉末を水素等の還元雰囲気中に投入し、前記第１の金属粉末表面を活性化処理する。表面が活性化することで結合した体積平均粒径が１０μｍ〜２０μｍの第１の金属粉末を再度酸化処理する。次いで、前記酸化処理した第１の金属粉末を真空ジェットミル装置で体積平均粒径が５μｍ〜６μｍとなるように微細化処理する。必要に応じてこれらの処理を繰り返すことにより、ポーラス状の空孔を有する第１の金属粉末を形成することができる（図４Ａ及び図４Ｂ参照）。
前記第１の金属粉末を、溶融ノズルを通過させる前処理手段を設けたアトマイジング装置を用いて、減圧下で表面の溶解による封止及び体積平均粒径を揃えることにより、第１の金属粒子が得られる（図４Ｃ参照）。次いで、分級器により目標となる体積平均粒径を有する第１の金属粒子を回収する。以上により、内部に空孔を有する第１の金属粒子を作製することができる。
＜＜組合せ工程＞＞
前記組合せ工程は、前記第１の金属粒子と、前記第１の金属粒子の融点より低い融点を有する第２の金属とを組合せる工程である。
前記組合せの方法としては、前記第１の金属粒子と前記第２の金属粒子との組合せ（混合）、及び前記第１の金属粒子の表面に前記第２の金属による被膜を有する被覆粒子のいずれかが挙げられる。
前記第１の金属粒子と前記第２の金属粒子との組合せ（混合）の場合には、前記第１の金属粒子と前記第２の金属粒子との混合割合は、質量比率（Ａ：Ｂ）で、２０：８０〜５０：５０が好ましく、３０：７０〜５０：５０がより好ましい。
前記第１の金属粒子の表面に前記第２の金属による被膜を有する被覆粒子の場合には、前記第２の金属による被膜の平均厚みは、５μｍ以上が好ましく、５μｍ〜２０μｍがより好ましい。前記第２の金属の被覆方法としては、例えば、無電解めっき法、などが挙げられる。
＜その他の工程＞
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、混合工程、などが挙げられる。
前記混合工程は、前記半田成分、前記フラックス成分、及び必要に応じてその他の成分を混合して、導電性接合材料を調製する工程である。
前記混合工程における混合としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、非酸化雰囲気中で混合装置、撹拌装置などを用いて行うことができる。
（電子部品）
本発明の電子部品は、配線基板と、部品と、封止樹脂と、端子とを少なくとも有し、更に必要に応じて、その他の部材を有してなる。
前記配線基板は、電極パッドを有している。前記部品は複数の電極を有している。前記部品における複数の電極と前記配線基板の電極パッドとは、本発明の前記導電性接合材料により接続されている。
＜配線基板＞
前記配線基板としては、その形状、構造、大きさ等については、特に制限はなく、目的に応じて適宜選択することができ、前記形状としては、例えば、平板状、などが挙げられる。前記構造としては、単層構造であってもいし、積層構造であってもよい。前記大きさとしては、例えば、前記電子部品の大きさ等に応じて適宜選択することができる。
前記配線基板における基板としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基板、石英基板、シリコン基板、ＳｉＯ２膜被覆シリコン基板等の無機基板、エポキシ樹脂、フェノール樹脂、ポリエチレンテレフタレート基板、ポリカーボネート基板、ポリスチレン基板、ポリメチルメタクリレート基板等のポリマー基板、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、ガラス基板、石英基板、シリコン基板、ＳｉＯ２膜被覆シリコン基板が好ましく、シリコン基板、ＳｉＯ２膜被覆シリコン基板が特に好ましい。
前記基板は、適宜合成したものであってもよいし、市販品を使用してもよい。
前記基板の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１００μｍ以上が好ましく、５００μｍ以上がより好ましい。
前記配線基板の大きさとしては、特に制限はなく、目的に応じて適宜選択することができるが、縦１０ｍｍ〜２００ｍｍ、横１０ｍｍ〜２００ｍｍ、厚み０．５ｍｍ〜５ｍｍであることが好ましい。
前記配線基板における前記部品の載置面の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、正方形、長方形、円形、などが挙げられる。
前記配線基板としては、前記基板上に複数の電極からなる配線パターンが形成された配線回路基板が好適に用いられる。
前記配線回路基板としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、単層回路基板（単層プリント配線基板）、多層回路基板（多層プリント配線基板）、などが挙げられる。
前記配線回路基板の電極における金属としては、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｓｎ、Ａｌ、Ｔｉ、Ｐｄ、Ｓｉ、などが挙げられる。これらの中でも、Ｃｕ、Ａｇ、Ａｕが好ましい。
前記金属は、メッキ、貼り合わせ等の各種方法により前記配線基板上の電極の表面部分として形成される。
前記導電性接合材料を前記配線基板上の電極に塗布する際には、前記導電性接合材料と前記配線回路基板上の前記電極との接続を良好にするため、前記配線基板上の前記電極は表面被覆処理されていることが好ましい。前記表面被覆処理としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、フラックスコート、プリフラックスコート、各種金属メッキ、半田被覆、などが挙げられる。
＜部品＞
前記部品としては、複数の電極を有する限り特に制限はなく、目的に応じて適宜選択することができ、例えば、チップ部品、半導体部品、などが挙げられる。
前記部品は、前記配線基板に実装されている。
前記チップ部品としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、コンデンサ、抵抗、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記半導体部品としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記部品の大きさとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１６０８タイプ（１．６ｍｍ×０．８ｍｍ×０．８ｍｍ）、１００５タイプ（１ｍｍ×０．５ｍｍ×０．５ｍｍ）、０６０３タイプ（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、などが挙げられる。
前記配線基板上には、通常、複数の種類の前記部品が搭載されている。前記部品は、全ての部品が半田接続されている必要はなく、少なくとも一部が半田接続されていればよく、一部がリードフレーム接続されている部品があってもよい。
＜＜導電性接合材料の供給＞＞
前記導電性接合材料を前記配線基板の電極又は前記電子部品の端子に供給する方法としては、本発明の前記導電性接合材料を一定の厚み又は一定の塗布量で供給することができれば特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷法、転写印刷法、ディスペンス吐出法、インクジェット法、などが挙げられる。
−スクリーン印刷法−
前記スクリーン印刷法は、マスク版を備えた印刷機を用いて行うことができる。
前記マスク版を備えた印刷機は、
配線基板又は電子部品を固定する固定手段と、
前記マスク版と前記配線基板の電極又は前記電子部品の端子との位置合せを行う位置合せ手段と、
前記マスク版を前記配線基板又は電子部品に圧接し、前記マスク版上から該マスク版下の前記配線基板の電極又は電子部品の端子に対して、前記マスク版の開口部から本発明の前記導電性接合材料を塗布用スキージで刷込む刷込手段とを有し、更に必要に応じてその他の手段を有してなる。
前記マスク版としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、メッシュマスク、メタルマスク、などが挙げられる。これらの中でも、粒子サイズに幅広く対応でき、清掃も容易な点から、メタルマスクが特に好ましい。
−転写印刷法−
前記転写印刷法は、本発明の前記導電性接合材料からなる一定厚みの平塗り塗膜を一定のクリアランスを持つスキージ等で形成した後、前記平塗り塗膜をスタンパーで抜き取って前記配線基板の電極又は電子部品の端子にスタンプすることにより、前記配線基板の電極又は電子部品の端子に前記導電性接合材料を一定量供給する方式であり、転写印刷装置を用いて行うことができる。
前記転写印刷装置としては、前記平塗り塗膜を塗布する塗布手段と、前記配線基板を固定する固定手段と、三次元的に前記スタンパーを駆動させて前記平塗り塗膜の抜き取り及び転写押印を行う転写押印手段とを有し、更に必要に応じてその他の手段を有してなる。
−ディスペンス吐出法−
前記ディスペンス吐出法は、前記配線基板上の電極又は電子部品の端子に、一定量の本発明の前記導電性接合材料を吐出する方法であり、ディスペンサーを用いて行うことができる。
前記ディスペンサーとしては、シリンジ内に収容された前記導電性接合材料に対して吐出に必要な圧力をオンデマンドで付与し一定量の前記導電性接合材料を前記シリンジ先端のニードルから押出す押出手段と、
前記シリンジ自体を三次元的に駆動させ、前記配線基板の電極又は電子部品の端子を位置決めする位置決め手段と、
位置決めされた前記配線基板の電極又は電子部品の端子に必要量の前記導電性接合材料を吐出する吐出手段と、を有し、更に必要に応じてその他の手段を有してなる。
前記ディスペンス吐出法は、吐出位置及び吐出量がプログラムによって可変であるため、マスク版を圧接しにくい段差、凹凸のある配線基板、及び電子部品への導電性接合材料の塗布が可能である。
−インクジェット法−
前記インクジェット法は、微細なノズルを有するインクジェット装置を用い、前記微細なノズルから本発明の前記導電性接合材料を前記配線基板上の電極又は電子部品の端子に吐出させて、供給する方法である。
本発明の前記導電性接合材料が前記配線基板の電極又は電子部品の端子に供給された状態で、一定の温度を印加して接合が行われる。
前記接合に使用される装置としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、半田熱処理に適合する炉を有するリフロー装置、高温槽、などが挙げられる。
前記リフロー装置による熱処理の温度は、例えば、１００℃〜３００℃で１０分間〜１２０分間行うことが好ましい。
＜封止樹脂＞
前記封止樹脂としては、前記部品を覆うことができる樹脂であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、フェノール樹脂、メラミン樹脂、エポキシ樹脂、ポリエステル樹脂等の熱硬化性樹脂、などが挙げられる。
前記部品を封止する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記部品を包み込むように前記熱硬化性樹脂で固めるポッティング、前記熱硬化性樹脂を用いたトランスファ成型などが挙げられる。
前記電子部品における前記封止樹脂による封止は、前記部品のみに行ってもよいし、前記配線基板上全面に行われていてもよい。
＜端子＞
前記電子部品は、前記端子を複数有している。
前記端子としては、前記配線基板内の配線を、外部の基板と接続するための端子であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、リード線、などが挙げられる。
前記端子の形状としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、針金状、などが挙げられる。
前記リード線の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、金、銀、銅、などが挙げられる。
（電子機器）
本発明の電子機器は、電子部品を少なくとも有し、更に必要に応じて、その他の部材を有してなる。
前記電子部品は、本発明の前記電子部品が用いられる。
前記電子部品は、該電子部品の端子を、前記電子機器に本発明の前記導電性接合材料を用いて半田接続することにより、前記電子機器上に搭載されている。
本発明の電子機器としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、パーソナルコンピュータ、サーバ等の演算処理装置、携帯電話機、無線機等の通信機器、プリンター、コピー機等のオフィス機器、テレビ、オーディオコンポ等のＡＶ機器、エアコン、冷蔵庫等の家電製品、などが挙げられる。
ここで、図５は、本発明の前記電子部品の製造方法の一例、及び本発明の前記電子機器の製造方法の一例を示すフローチャートである。
＜導電性接合材料を用いた電子部品の製造方法＞
本発明で用いられる導電性接合材料を用いた電子機器の製造方法は、第１の金属粒子作製工程と、組合せ工程と、基板準備工程と、本発明の前記導電性接合材料としての半田ペーストの印刷工程と、チップ部品実装工程と、一次リフロー加熱工程と、リード線実装及び成形工程と、樹脂封止工程とを含み、更に必要に応じてその他の工程を含んでなる。
前記第１の金属粒子作製工程、前記組合せ工程、及び前記その他の工程としては、前記導電性接合材料の製造方法と同様なのでその説明を省略する。
−基板準備工程−
前記基板準備工程は、電極パッドを有する配線基板を準備する工程である。
−半田ペーストの印刷工程−
前記半田ペーストの印刷工程は、前記配線基板に本発明の前記導電性接合材料としての半田ペーストを印刷し、前記配線基板の前記電極パッド上に前記導電性接合材料を供給する工程である。前記印刷の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷などが挙げられる。
−チップ部品実装工程−
前記チップ部品実装工程は、チップ部品等の部品を前記配線基板の前記電極パッド上に配置し、実装する工程である。
−一次リフロー加熱工程−
前記一次リフロー加熱工程は、一次リフロー加熱を行い、前記チップ部品等の部品を前記配線基板上に半田接続する工程である。前記一次リフロー加熱は、例えば、ピーク温度１６０℃で１０分間行うことが好ましい。
−リード線実装及び成形工程−
前記リード線実装及び成形工程は、リード線を実装し、成形を行う工程である。
−樹脂封止工程−
前記樹脂封止工程は、封止樹脂による封止を行う工程である。前記封止樹脂としては、前記部品を覆うことができる樹脂であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、フェノール樹脂、メラミン樹脂、エポキシ樹脂、ポリエステル樹脂等の熱硬化性樹脂、などが挙げられる。
以上の電子部品の製造方法の各工程を行うことにより、前記配線基板上に前記部品が実装（一次実装）され、本発明の前記電子部品が作製される。
＜導電性接合材料を用いた電子機器の製造方法＞
本発明で用いられる導電性接合材料を用いた電子機器の製造方法は、第１の金属粒子作製工程と、組合せ工程と、プリント基板準備工程と、半田ペーストの印刷工程と、電子部品の実装工程と、二次リフロー加熱工程とを含み、更に必要に応じてその他の工程を含んでなる。
前記第１の金属粒子作製工程、前記組合せ工程、及び前記その他の工程としては、前記導電性接合材料の製造方法と同様なのでその説明を省略する。
−プリント基板準備工程−
前記プリント基板準備工程は、リード端子を有するプリント基板を準備する工程である。
−半田ペーストの印刷工程−
前記半田ペーストの印刷工程は、前記プリント基板上に導電性接合材料としての半田ペーストをスクリーン印刷により塗布し、前記リード端子上に前記導電性接合材料を載せる工程である。
−電子部品の実装工程−
前記電子部品の実装工程は、前記電子部品のリード線を前記プリント基板上のリード端子上に配置する工程である。
−二次リフロー加熱工程−
前記二次リフロー加熱工程は、二次リフロー加熱を行う工程である。前記電子部品を前記プリント基板に半田接続する（二次実装）。前記二次リフロー加熱は、ピーク温度２３５℃で５分間行うことが好ましい。
以上の前記電子機器の製造方法における各工程を行うことにより、前記プリント基板上に前記電子部品が実装（二次実装）され、本発明の前記電子機器が作製される。
ここで、図６Ａ〜図６Ｇは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略断面図である。図７Ａ〜図７Ｇは、本発明の電子部品の製造方法の一例、及び本発明の電子機器の製造方法の一例を説明するための概略上面図である。
以下、図６Ａ〜図６Ｇ及び図７Ａ〜図７Ｇに基づき、本発明の電子部品を製造する方法、及び本発明の電子機器を製造する方法について説明する。
まず、図６Ａ及び図７Ａに示すように、電極パッド２１を有する配線基板２０を準備する。
次に、図６Ｂ及び図７Ｂに示すように、前記配線基板２０に本発明の導電性接合材料２２としての半田ペーストを印刷し、電極パッド２１上に前記導電性接合材料２２を載せる。前記印刷の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷などが挙げられる。
次に、図６Ｃ及び図７Ｃに示すように、複数の部品２３を、前記導電性接合材料２２を介して前記電極パッド２１上に配置する。
次に、図６Ｄ及び図７Ｄに示すように、一次リフロー加熱を行い、部品２３の半田接続を行う。前記一次リフロー加熱は、例えば、ピーク温度１６０℃で１０分間行うことが好ましい。
次に、図６Ｅ及び図７Ｅに示すように、必要に応じて他の部品２３ａを実装し、リード線２４を実装した上で、必要に応じて成形を行う。
次に、図６Ｆ及び図７Ｆに示すように、封止樹脂２５による封止を行うことにより、前記部品２３が実装される（一次実装）。以上により、本発明の前記電子部品が作製される。
前記封止樹脂としては、前記部品を覆うことができる樹脂であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、フェノール樹脂、メラミン樹脂、エポキシ樹脂、ポリエステル樹脂等の熱硬化性樹脂、などが挙げられる。
次に、図６Ｇ及び図７Ｇに示すように、リード端子２７を有するプリント基板２６を準備する。前記プリント基板２６上にの半田ペーストをスクリーン印刷により塗布し、リード端子２７上に前記導電性接合材料２８を載せる。続いて、電子部品のリード線２４を前記プリント基板２６上のリード端子２７上に配置し、二次リフロー加熱を行うことにより、前記電子部品を前記プリント基板２６に半田接続する（二次実装）。前記二次リフロー加熱は、ピーク温度２３５℃で５分間行うことが好ましい。以上により、本発明の前記電子機器が作製される。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は、これらの実施例に何ら限定されるものではない。
下記の実施例及び比較例において、第１の金属粒子及び第２の金属粒子の体積平均粒径、被覆粒子における第２の金属の被膜の平均厚み、並びに第１の金属粒子及び第２の金属粒子の融点は、以下のようにして測定した。
＜第１の金属粒子及び第２の金属粒子の体積平均粒径の測定方法＞
前記金属粒子の体積平均粒径は、レーザー散乱回折式粒度分布測定装置（ＣＩＬＡＳ１０９０、シーラス株式会社製）を用いて測定母集団の各粒径を測定し、粒度分布測定結果により、体積平均粒径を求めた。
＜被覆粒子における第２の金属の被膜の平均厚みの測定方法＞
前記合金被膜の平均厚みは、蛍光Ｘ線分析方法（蛍光Ｘ線めっき厚測定装置、日本アレックス株式会社製）を用いて測定した。
＜第１の金属粒子及び第２の金属粒子の融点の測定方法＞
前記金属粒子の融点は、示差走査熱量測定（ＤＳＣ）（セイコーインスツル株式会社製、ＤＳＣ６２００）にて、温度勾配０．５℃／ｓｅｃ、測定温度範囲２５℃〜２５０℃の条件で測定した。
（製造例１）
−内部に空孔を有する第１の金属粒子の作製−
以下に示す方法により、内部に空孔を有する第１の金属粒子であるＳｎ−３．０Ａｇ−０．５Ｃｕ合金粒子を作製した。
まず、電解めっき法により、体積平均粒径が１０μｍのＳｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を形成した。前記Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を酸化処理した。次いで、前記酸化処理したＳｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を真空ジェットミル装置で体積平均粒径が３μｍ〜４μｍとなるように微細化処理した。
得られた前記Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を水素雰囲気中に投入し、前記Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金粉表面を活性化処理した。表面が活性化することで結合した体積平均粒径が１０μｍ〜２０μｍのＳｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を酸化処理した。次いで、前記酸化処理したＳｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を真空ジェットミル装置で体積平均粒径が５μｍ〜６μｍとなるように微細化処理した。前記微細化処理したＳｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を水素雰囲気中に投入し、前記Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金粉末表面を活性化処理した。表面が活性化することで結合した体積平均粒径１０μｍ〜２０μｍのＳｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を酸化処理した。次いで、前記酸化処理したＳｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を真空ジェットミル装置で体積平均粒径が５μｍ〜６μｍとなるように微細化処理し、ポーラス状の空孔を有するＳｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を作製した（図４Ａ及び図４Ｂ参照）。
得られた前記Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金粉末を、溶融ノズルを通過させる前処理手段を設けたアトマイジング装置を用いて、減圧下で表面の溶解による封止及び体積平均粒径を揃えることにより、Ｓｎ−３．０Ａｇ−０．５Ｃｕ合金粒子が得られた（図４Ｃ参照）。分級器により目標となる体積平均粒径を有するＳｎ−３．０Ａｇ−０．５Ｃｕ合金粒子を回収した。以上により、内部に空孔を有するＳｎ−３．０Ａｇ−０．５Ｃｕ合金（融点２１７℃、体積平均粒径４０μｍ、空孔の直径２０μｍ）を作製した。
（製造例２）
−内部に空孔を有さないＳｎ−３．０Ａｇ−０．５Ｃｕ合金粒子の作製−
アトマイズ法により溶融したＳｎ−３．０Ａｇ−０．５Ｃｕ合金を粒子化し、冷却後回収した。得られたＳｎ−３．０Ａｇ−０．５Ｃｕ合金粒子を篩にて任意の粒径範囲に分級し、製造例２のＳｎ−３．０Ａｇ−０．５Ｃｕ合金粒子（融点２１７℃、体積平均粒径４０μｍ）を作製した。
（製造例３）
−第２の金属粒子の作製−
アトマイズ法により溶融させたＳｎ−５７．０Ｂｉ−１．０Ａｇ合金を粒子化し、冷却後回収した。得られたＳｎ−５７．０Ｂｉ−１．０Ａｇ合金粒子を篩にて任意の粒径範囲に分級し、第２の金属粒子としてのＳｎ−５７．０Ｂｉ−１．０Ａｇ合金粒子（融点１３９℃、体積平均粒径４０μｍ）を作製した。
（製造例４）
−被覆粒子の作製−
製造例１と同様にして、第１の金属粒子としての内部に空孔を有するＳｎ−３Ａｇ−０．５Ｃｕ合金粒子（融点２１７℃、体積平均粒径３０μｍ、空孔の直径２０μｍ）を作製した。
作製した前記内部に空孔を有するＳｎ−３Ａｇ−０．５Ｃｕ合金粒子を、Ｓｎ−５７．０Ｂｉ−１．０Ａｇ合金の無電解めっき液の入っためっき槽に浸漬した。Ｓｎ−５７．０Ｂｉ−１．０Ａｇ合金めっき被膜を厚みが１０μｍとなるように形成後、洗浄し、乾燥した。以上により、製造例４の被覆粒子を作製した。
（実施例１）
下記の組成を非酸化雰囲気中で混練し、導電性接合材料としての半田ペーストを作製した。
＜フラックス成分＞：１０質量％
・重合ロジン（松脂）・・・４８質量％
・ジフェニルグアニジンＨＢｒ（活性剤）・・・２質量％
・硬化ひまし油（チキソ剤）・・・５質量％
・ジブロモヘキサン（脂肪族化合物）・・・５質量％
・α−テレピネオール（溶剤）・・・４０質量％
＜半田成分＞：９０質量％
＜＜第１の金属粒子＞＞：５０質量％
製造例１で作製した内部に空孔を有する第１の金属粒子を用いた。
・第１の金属粒子の組成：Ｓｎ−３．０Ａｇ−０．５Ｃｕ（質量％）
・体積平均粒径：４０μｍ
・平均体積：３３５１０．３２μｍ３
・融点：２１７℃
・空孔の定義：第１の金属粒子内部であって第１の金属が存在しない箇所（体積）
・空孔の体積：１２．５体積％（空孔の直径２０μｍ／第１の金属粒子の直径４０μｍ）
（４１８８．７９０２０μｍ３／３３５１０．３２μｍ３）×１００＝１２．５体積％
・熱膨張係数：２３．４ｐｐｍ／℃
・２５０℃での体積膨張：５０５．１８μｍ３
＜＜第２の金属粒子＞＞：５０質量％
製造例３で作製した第２の金属粒子を用いた。
・第２の金属粒子の組成：Ｓｎ−５７．０Ｂｉ−１．０Ａｇ（質量％）
・体積平均粒径：４０μｍ
・平均体積：３３５１０．３２μｍ３
・融点：１３９℃
・熱膨張係数：１５．０ｐｐｍ／℃
・２５０℃での体積膨張：３２７．７８μｍ３
次に、作製した前記導電性接合材料について、以下のようにして、空孔の体積、及び空孔の真空度を測定した。また、以下のようにして、半田溶融の発生率、及び電気的信頼性を評価した。これらの結果を表１に示した。
＜空孔の体積の測定方法＞
まず、溶融前の半田成分（第１の金属粒子又は被覆粒子）の体積を算出した。次に、溶融後の半田成分（第１の金属粒子又は被覆粒子）の体積を計測した。これらの値を、下記式に当てはめて、空孔の体積を算出した。前記空孔の体積を１０回計測し、平均値で表した。
空孔体積（μｍ３）＝溶融前の半田成分の体積−溶融後の半田成分の体積
＜空孔の真空度の測定方法＞
１０−７Ｔｏｒｒの真空中で半田成分（第１の金属粒子又は被覆粒子）を溶融させ、前記半田成分（第１の金属粒子又は被覆粒子）を溶融前後のモル数の変化を計測し、気体の状態方程式より増加したモル数(空孔内のモル数)を求め、空孔の真空度を求めた。前記空孔の真空度を１０回計測し、平均値で表した。
空孔の真空度（Ｔｏｒｒ）＝７６０Ｔｏｒｒ／(空孔内のモル数／通常大気圧モル数)
＜半田成分における二次リフロー加熱時の熱膨張による増加体積の理論値の求め方＞
二次リフロー加熱時の熱膨張による内部に空孔を有する第１の金属粒子（直径４０μｍ）の増加長δＬは、下記式から求めることができる。
常温（２５℃）での第１の金属粒子の直径×熱膨張係数×常温からの上昇温度＝二次リフロー加熱時の第１の金属粒子の直径
ここで、前記第１の金属粒子の熱膨張係数は２５ｐｐｍ／℃、前記二次リフロー加熱温度はピーク温度２６０℃（常温：２５℃）である。
熱膨張による前記第１の金属粒子の増加長δＬ＝４０μｍ×（２５×１０−６）×（２６０−２５）＝０．２３５μｍ
次に、二次リフロー加熱時の熱膨張による空孔を有する第１の金属粒子の増加体積δＶは、下記式から求めることができる。
熱膨張後の第１の金属粒子（直径４０μｍ＋０．２３５μｍ＝４０．２３５μｍ）の体積−熱膨張前の第１の金属粒子（直径４０μｍ）
熱膨張による第１の金属粒子の増加体積δＶ＝３４１０４．４２μｍ３−３３５１０．３２μｍ３＝５９４．１μｍ３
熱膨張による半田成分の増加体積δＶ＝５９４．１μｍ３×２（第１の金属粒子＋第２の金属粒子）＝１１８８．２μｍ３
＜内部に空孔を有する第１の金属粒子における空孔内の真空度の理論値の求め方＞
溶融した第１の金属粒子の表面積を最小にしようとする力は、液体表面が曲面になる瞬間を仮定し、下記のラプラスの式による圧力差から求めることができる。
＜＜ラプラスの式＞＞
圧力差ΔＰ＝Ｐ（ＡＩＲ）−Ｐ（ＬＩＱＵＩＤ）
ただし、前記Ｐ（ＡＩＲ）≒０である。
溶融した第１の金属粒子の凝集力は、２５０℃で５０，０００Ｐａである。
２５０℃で前記溶融した第１の金属粒子の凝集力（５０，０００Ｐａ）以下の気圧を発生する空孔内の真空度を求める。
前記第１の金属粒子の空孔の直径を２０μｍとすると、空孔の体積は、４１８８．７９μｍ３＝４．１８８７９×１０−１２リットルとなる。
真空度７６０Ｔｏｒｒ（大気圧）でのモル数は、４．１８８７９×１０−１２リットル÷２２．４リットルである。
これらの値を、下記のボイル・シャルルの方程式に当てはめ、２５０℃で第１の金属粒子の凝集力が５０，０００Ｐａ以下となるモル数から真空度（Ｔｏｒｒ）を求める。
＜＜ボイル・シャルルの方程式＞＞
Ｐ（５０，０００Ｐａ）＝（ｎ／Ｖ）ＲＴ（５２３Ｋ）
即ち、２５０℃での第１の金属粒子の凝集力５０，０００Ｐａと均衡する空孔内の真空度は１９５．８８Ｔｏｒｒとなる。
＜半田溶融（フラッシュ現象）の発生率の評価方法＞
配線基板（縦１１０ｍｍ×横１１０ｍｍ×厚み１．０ｍｍ）上に、銅パターン（パッドサイズ：縦０．３ｍｍ×横０．３ｍｍ、パッド間距離（ピッチ）：０．２ｍｍ）を形成した。
前記配線基板上に、メタルスクリーン版とメタルスキージを用い、作製した前記導電性接合材料をスクリーン印刷した。前記スクリーン印刷された導電性接合材料上に、チップ部品（０６０３チップ部品（縦０．６ｍｍ×横０．３ｍｍ×厚み０．３ｍｍ）、Ｓｎ電極）を載せ、非酸化雰囲気（酸素濃度１００ｐｐｍ未満）中、ピーク温度１６０℃で１０分間一次リフロー加熱してチップ部品を前記配線基板に一次実装した。
続いて、前記配線基板を洗浄後、封止樹脂（エポキシ接着剤）を前記配線基板上に塗布し、１５０℃で１時間加熱硬化を行った後、高温高湿下（８５℃／８５％ＲＨ）で２４時間放置し、電子部品を作製した。
作製した前記電子部品に対して、ピーク温度２３５℃で５分間二次リフロー加熱を行った（二次実装）。
二次リフロー加熱後の前記電子部品を目視で観察し、チップ部品間、及び同一部品内の半田溶融の発生したチップの数を測定した。４００個のチップ部品中の発生割合（％）で評価した。ここで、実施例１で評価した二次実装後の前記電子部品の写真を図８Ａ及び図８Ｂに示した。図８Ａ及び図８Ｂに示すように、実施例１では半田溶融は発生していなかった。
＜電気的信頼性の評価方法＞
前記半田溶融の発生率の評価方法と同様にして作製した電子部品に対して、ピーク温度２３５℃で５分間二次リフロー加熱を行った（二次実装）。前記二次実装後の前記電子部品の半田接合部の電気抵抗を、抵抗測定器（ＦＬＵＫＥ社製、７７ＭＵＬＴＩＭＥＴＥＲ）を用いて計測し、下記基準により電気的信頼性を評価した。
〔評価基準〕
○：電気抵抗値の上昇なし
△：電気抵抗値の上昇あり
×：オープン不良
（実施例２）
実施例１において、前記半田成分として製造例４で作製した被覆粒子を用いた以外は、実施例１と同様にして、実施例２の導電性接合材料を作製した。
得られた前記導電性接合材料について、実施例１と同様にして、空孔体積、及び空孔の真空度を測定した。また、実施例１と同様にして、半田溶融の発生率、及び電気的信頼性を評価した。これらの結果を表１に示した。
（実施例３）
実施例１において、製造例１における第１の金属粒子の製造条件を調整して、表１に示す空孔の体積及び空孔の真空度の第１の金属粒子を作製し、該第１の金属粒子を用いた以外は、実施例１と同様にして、実施例３の導電性接合材料を作製した。
得られた前記導電性接合材料について、実施例１と同様にして、空孔の体積、及び空孔の真空度を測定した。また、実施例１と同様にして、半田溶融の発生率、及び電気的信頼性を評価した。これらの結果を表１に示した。
（実施例４）
実施例１において、製造例１における第１の金属粒子の製造条件を調整して、表１に示す空孔の体積及び空孔の真空度の第１の金属粒子を作製し、該第１の金属粒子を用いた以外は、実施例１と同様にして、実施例４の導電性接合材料を作製した。
得られた前記導電性接合材料について、実施例１と同様にして、空孔の体積、及び空孔の真空度を測定した。また、実施例１と同様にして、半田溶融の発生率、及び電気的信頼性を評価した。これらの結果を表１に示した。
（比較例１）
実施例１において、下記の半田成分を用いた以外は、実施例１と同様にして、比較例１の導電性接合材料を作製した。
＜半田成分＞：９０質量％
・製造例２で作製した内部に空孔を有さないＳｎ−３Ａｇ−０．５Ｃｕ合金粒子（融点２１８℃、体積平均粒径４０μｍ）・・・５０質量％
・製造例３で作製した第２の金属粒子としてのＳｎ−５７．０Ｂｉ−１．０Ａｇ合金粒子（融点１３９℃、体積平均粒径４０μｍ）・・・５０質量％
得られた前記導電性接合材料について、実施例１と同様にして、空孔の体積、及び空孔の真空度を測定した。また、実施例１と同様にして、半田溶融の発生率、及び電気的信頼性を評価した。これらの結果を表１に示した。ここで、比較例１で評価した二次実装後の電子部品の写真を図９Ａ及び図９Ｂに示した。図９Ａ及び図９Ｂに示すように、比較例１では半田溶融が発生した。
表１の結果から、実施例１の空孔の体積は４１１２．３１μｍ３であり、半田成分の二次リフロー加熱時の熱膨張による増加体積の理論値１１８８．２μｍ３よりも大きい。また、実施例１の空孔の真空度は８５．２３Ｔｏｒｒであり、空孔の真空度の理論値１９５．８８Ｔｏｒｒよりも低い。したがって、実施例１では、第１の金属粒子の空孔により、二次リフロー加熱時の体積膨張及び発生応力は十分に吸収可能であり、半田溶融の発生率は０％であった。
また、実施例２の空孔の体積は４０９１．５６μｍ３であり、半田成分の二次リフロー加熱時の熱膨張による増加体積の理論値１１８８．２μｍ３よりも大きい。また、実施例２の空孔の真空度は６５．６５Ｔｏｒｒであり、空孔の真空度の理論値１９５．８８Ｔｏｒｒよりも低い。したがって、実施例２では、第１の金属粒子の空孔により、二次リフロー加熱時の体積膨張及び発生応力は十分に吸収可能であり、半田溶融の発生率は０％であった。
また、実施例３の空孔の体積は４１３２．１４μｍ３であり、半田成分の二次リフロー加熱時の熱膨張による増加体積の理論値１１８８．２μｍ３よりも大きい。また、実施例３の空孔の真空度は４２０．３１Ｔｏｒｒであり、空孔の真空度の理論値１９５．８８Ｔｏｒｒよりも高い。したがって、実施例３では、第１の金属粒子の空孔により、二次リフロー加熱時の体積膨張及び発生応力は吸収可能であるが、空孔の真空度が高いため溶融した第１の金属粒子の吸収が弱くなり、半田溶融の発生率は１０．５％であり、電気抵抗値の上昇が認められた。
また、実施例４の空孔の体積は１２１２．３４μｍ３であり、半田成分の二次リフロー加熱時の熱膨張による増加体積の理論値１１８８．２μｍ３よりも大きい。また、実施例４の空孔の真空度は６８．９７Ｔｏｒｒであり、空孔の真空度の理論値１９５．８８Ｔｏｒｒよりも低い。したがって、実施例４では、第１の金属粒子の空孔により、二次リフロー加熱時の体積膨張及び発生応力は吸収可能であるが、十分ではなく、半田溶融の発生率は２３．７５％であり、電気抵抗値の上昇が認められた。
また、比較例１は、第１の金属粒子が内部に空孔を有さず、二次リフロー加熱時の体積膨張及び発生応力を吸収できないので、半田溶融の発生率は３８．７５％となり、オープン不良が認められ、電気的信頼性が極めて低かった。
（実施例５）
＜電子部品の作製及び電子機器の作製＞
実施例１で作製した前記導電性接合材料を用い、以下のようにして、電子部品及び電子機器を作製した。
＜＜電子部品の作製＞＞
まず、配線基板（縦１１０ｍｍ×横１１０ｍｍ×厚み１．０ｍｍ）上に、銅パターン（パッドサイズ：縦０．３ｍｍ×横０．３ｍｍ、パッド間距離：０．２ｍｍ（ピッチ））を形成した。前記配線基板上に、メタルスクリーン版とメタルスキージを用い、実施例１の前記導電性接合材料をスクリーン印刷した。なお、前記メタルスクリーン版には、パッド開口１００％、版厚１５０μｍのものを用いた。印刷された前記導電性接合材料上に、チップ部品（０６０３チップ部品、Ｓｎ電極）を載せ、非酸化雰囲気中（酸素濃度１００ｐｐｍ未満）、ピーク温度１６０℃で１０分間一次リフロー加熱して、前記チップ部品を前記配線基板に一次実装した。
続いて、前記配線基板を洗浄後、封止樹脂（エポキシ接着剤）を前記配線基板上に塗布し、１５０℃で１時間加熱硬化を行った後、高温高湿下（８５℃で８５％ＲＨ）で２４時間放置し、電子部品を作製した。なお、リード線の接続は省略した。
＜＜電子機器の作製＞＞
次に、リード端子を有する配線基板上に半田ペーストとしての導電性接合材料をスクリーン印刷により塗布し、リード端子上に前記導電性接合材料を載せた。続いて、作製した電子部品のリード線を前記配線基板上のリード端子上に配置し、ピーク温度２３５℃で５分間二次リフロー加熱を行うことにより、前記電子部品を前記配線基板に半田接続した。以上により、電子機器を作製した。
＜＜評価＞＞
得られた前記電子機器について、実施例１と同様にして、半田溶融の発生率、及び電気的信頼性を評価したところ、半田溶融の発生率は０％であり、電気抵抗値の上昇もなく電気的信頼性も良好であった。
以上の実施例１〜５を含む実施形態に関し、更に以下の付記を開示する。
（付記１） 第１の金属からなり、かつ該第１の金属の融点よりも高い温度で加熱すると、溶融した第１の金属が吸収される空孔を有する第１の金属と、
前記第１の金属の融点より低い融点を有する第２の金属とからなる半田成分を含有することを特徴とする導電性接合材料。
（付記２） 半田成分が、第１の金属による粒子と第２の金属による粒子との組合せ、及び前記第１の金属による粒子の表面に前記第２の金属による被膜を有する被覆粒子のいずれかからなる付記１に記載の導電性接合材料。
（付記３） 第１の金属の融点が、１５０℃以上２３０℃以下であり、かつ第２の金属の融点が、１５０℃未満である付記１から２のいずれかに記載の導電性接合材料。
（付記４） 第１の金属が、Ｓｎ−Ｂｉ−Ｘ合金粒子及びＳｎ−Ｃｕ−Ｘ合金粒子（ただし、Ｘは、Ａｇ、Ｎｉ、Ｚｎ、Ｐｄ、又はＩｎである）のいずれかである付記１から３のいずれかに記載の導電性接合材料。
（付記５） 第２の金属が、Ｓｎ−Ｂｉ合金及びＳｎ−Ｂｉ−Ｙ合金（ただし、Ｙは、Ａｇ、Ｎｉ、Ｚｎ、Ｐｄ、又はＩｎである）のいずれかである付記１から４のいずれかに記載の導電性接合材料。
（付記６） 第１の金属による粒子Ａと、第２の金属による粒子Ｂとの混合割合が、質量比率（Ａ：Ｂ）で、２０：８０〜５０：５０である付記１から５のいずれかに記載の導電性接合材料。
（付記７） 半田成分の含有量が、導電性接合材料に対し５０質量％以上９５質量％以下である付記１から６のいずれかに記載の導電性接合材料。
（付記８） エポキシ系フラックス材料及びロジン系フラックス材料の少なくともいずれかからなるフラックス成分を含有する付記１から７のいずれかに記載の導電性接合材料。
（付記９）フラックス成分の含有量が、導電性接合材料に対し５質量％以上５０質量％以下である付記８に記載の導電性接合材料。
（付記１０） 電極パッドを有する配線基板と、前記配線基板に実装され、複数の電極を有する部品と、前記部品を覆う封止樹脂と、前記配線基板内の配線を、外部の配線基板と接続する複数の端子とを有し、
前記複数の電極が、前記電極パッドと、付記１から９のいずれかに記載の導電性接合材料により接続されていることを特徴とする電子部品。
（付記１１）封止樹脂が、フェノール樹脂、メラミン樹脂、エポキシ樹脂、及びポリエステル樹脂の少なくとも１種である付記１０に記載の電子部品。
（付記１２） 付記１０から１１のいずれかに記載の電子部品を有することを特徴とする電子機器。
（付記１３）演算処理装置、通信機器、オフィス機、オーディオビジュアル機器、及び家電製品のいずれかである付記１２に記載の電子機器。
（付記１４） 第１の金属を溶融し、真空下で前記溶融した第１の金属を発泡処理して空孔を形成し、前記空孔を形成した第１の金属体を冷却し、冷却した前記第１の金属体を、真空下で切断し、流転加工して第１の金属粒子を作製する工程と、
前記第１の金属粒子と、前記第１の金属粒子の融点より低い融点を有する第２の金属とを組合せる工程と、を含むことを特徴とする導電性接合材料を用いた電子部品の製造方法。
（付記１５） 半田成分が、前記第１の金属による粒子と前記第２の金属による粒子との組合せ、及び前記第１の金属による粒子の表面に前記第２の金属による被膜を有する被覆粒子のいずれかからなる付記１４に記載の導電性接合材料を用いた電子部品の製造方法。
（付記１６） 第１の金属の融点が、１５０℃以上２３０℃以下であり、かつ第２の金属の融点が、１５０℃未満である付記１４から１５のいずれかに記載の導電性接合材料を用いた電子部品の製造方法。
（付記１７） 第１の金属が、Ｓｎ−Ｂｉ−Ｘ合金粒子及びＳｎ−Ｃｕ−Ｘ合金粒子（ただし、Ｘは、Ａｇ、Ｎｉ、Ｚｎ、Ｐｄ、又はＩｎである）のいずれかである付記１４から１６のいずれかに記載の導電性接合材料を用いた電子部品の製造方法。
（付記１８） 第２の金属が、Ｓｎ−Ｂｉ合金及びＳｎ−Ｂｉ−Ｙ合金（ただし、Ｙは、Ａｇ、Ｎｉ、Ｚｎ、Ｐｄ、又はＩｎである）のいずれかである付記１４から１７のいずれかに記載の導電性接合材料を用いた電子部品の製造方法。
（付記１９） 半田成分の含有量が、導電性接合材料に対し５０質量％以上９５質量％以下である付記１４から１８のいずれかに記載の導電性接合材料を用いた電子部品の製造方法。
（付記２０） 第１の金属を溶融し、真空下で前記溶融した第１の金属を発泡処理して空孔を形成し、前記空孔を形成した第１の金属体を冷却し、冷却した前記第１の金属体を、真空下で切断し、流転加工して第１の金属粒子を作製する工程と、
前記第１の金属粒子と、前記第１の金属粒子の融点より低い融点を有する第２の金属とを組合せる工程と、を含むことを特徴とする導電性接合材料を用いた電子機器の製造方法。
（付記２１） 電解めっき法により形成した第１の金属の表面を活性化処理し、該活性化処理した前記第１の金属を酸化処理し、該酸化処理した前記第１の金属を微細化処理する工程を複数回繰り返して、内部に空孔を有する第１の金属粒子を作製する工程と、
前記第１の金属粒子と、前記第１の金属粒子の融点より低い融点を有する第２の金属とを組合せる工程と、を含むことを特徴とする導電性接合材料を用いた電子部品の製造方法。
（付記２２） 電解めっき法により形成した第１の金属の表面を活性化処理し、該活性化処理した前記第１の金属を酸化処理し、該酸化処理した前記第１の金属を微細化処理する工程を複数回繰り返して、内部に空孔を有する第１の金属粒子を作製する工程と、
前記第１の金属粒子と、前記第１の金属粒子の融点より低い融点を有する第２の金属とを組合せる工程と、を含むことを特徴とする導電性接合材料を用いた電子機器の製造方法。
１ 配線基板
２ 電極パッド
３ 導電性接合材料
４ 電極
５ 部品
６ 封止樹脂
７ 隙間
１０ 被覆粒子
１１ 第１の金属粒子
１２ 第２の金属粒子
１２’ 溶融した第２の金属粒子
１３ 空孔
１４ 第２の金属層
１４’ 溶融した第２の金属
２０ 配線基板
２１ 電極パッド
２２ 導電性接合材料
２３ 部品
２３ａ 他の部品
２４ リード線
２５ 封止樹脂
２６ プリント基板
２７ リード端子
２８ 導電性接合材料
１００ 電子部品

Claims (6)

  1. 第１の金属からなり、かつ該第１の金属の融点よりも高い温度で加熱すると、溶融した第１の金属が吸収される空孔を有する第１の金属と、
    前記第１の金属の融点より低い融点を有する第２の金属とからなる半田成分を含有することを特徴とする導電性接合材料。
  2. 半田成分が、第１の金属による粒子と第２の金属による粒子との組合せ、及び前記第１の金属による粒子の表面に前記第２の金属による被膜を有する被覆粒子のいずれかからなる請求項１に記載の導電性接合材料。
  3. 第１の金属の融点が、１５０℃以上２３０℃以下であり、かつ第２の金属の融点が、１５０℃未満である請求項１から２のいずれかに記載の導電性接合材料。
  4. 第１の金属が、Ｓｎ−Ｂｉ−Ｘ合金粒子及びＳｎ−Ｃｕ−Ｘ合金粒子（ただし、Ｘは、Ａｇ、Ｎｉ、Ｚｎ、Ｐｄ、又はＩｎである）のいずれかである請求項１から３のいずれかに記載の導電性接合材料。
  5. 電極パッドを有する配線基板と、前記配線基板に実装され、複数の電極を有する部品と、前記部品を覆う封止樹脂と、前記配線基板内の配線を、外部の配線基板と接続する複数の端子とを有し、
    前記複数の電極が、前記電極パッドと、請求項１から４のいずれかに記載の導電性接合材料により接続されていることを特徴とする電子部品。
  6. 請求項５に記載の電子部品を有することを特徴とする電子機器。
JP2012121202A 2012-05-28 2012-05-28 導電性接合材料、並びに電子部品及び電子機器 Pending JP2013247295A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012121202A JP2013247295A (ja) 2012-05-28 2012-05-28 導電性接合材料、並びに電子部品及び電子機器
TW102110855A TW201347892A (zh) 2012-05-28 2013-03-27 傳導性接合材料、製造該材料之方法及製造電子元件之方法
US13/852,289 US20130313309A1 (en) 2012-05-28 2013-03-28 Conductive bonding material, method of manufacturing the same, and method of manufacturing electronic device
KR1020130039126A KR20130133126A (ko) 2012-05-28 2013-04-10 도전성 접합 재료, 및 전자 부품 및 전자 기기
CN2013101250160A CN103447713A (zh) 2012-05-28 2013-04-11 导电键合材料、其制造方法以及电子装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012121202A JP2013247295A (ja) 2012-05-28 2012-05-28 導電性接合材料、並びに電子部品及び電子機器

Publications (1)

Publication Number Publication Date
JP2013247295A true JP2013247295A (ja) 2013-12-09

Family

ID=49620810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012121202A Pending JP2013247295A (ja) 2012-05-28 2012-05-28 導電性接合材料、並びに電子部品及び電子機器

Country Status (5)

Country Link
US (1) US20130313309A1 (ja)
JP (1) JP2013247295A (ja)
KR (1) KR20130133126A (ja)
CN (1) CN103447713A (ja)
TW (1) TW201347892A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022506217A (ja) * 2018-10-31 2022-01-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 混合合金はんだペースト、その製造方法、およびはんだ付け方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2526150B (en) * 2014-05-16 2016-07-13 Xyratex Tech Ltd An optical printed circuit board and a method of mounting a component onto an optical printed circuit board
JP2016004224A (ja) * 2014-06-19 2016-01-12 富士通株式会社 光学モジュール、光学モジュールの製造方法及び光学装置
JP6020631B2 (ja) * 2015-03-20 2016-11-02 ウシオ電機株式会社 蛍光光源装置
US9653411B1 (en) * 2015-12-18 2017-05-16 Intel Corporation Electronic package that includes fine powder coating
US10794642B2 (en) 2017-09-11 2020-10-06 Toyota Motor Engineering & Manufacturing North America, Inc. Low temperature sintering porous metal foam layers for enhanced cooling and processes for forming thereof
US10980160B2 (en) * 2018-09-26 2021-04-13 Canon Kabushiki Kaisha Image pickup module, method for manufacturing image pickup module, and electronic device
CN111273750A (zh) * 2018-12-04 2020-06-12 广州力及热管理科技有限公司 一种毛细结构元件
KR102343751B1 (ko) * 2020-01-23 2021-12-28 엔트리움 주식회사 솔더 페이스트, 이를 사용하여 형성된 솔더링 접합부 및 솔더링 접합부를 가지는 플렉시블 인쇄회로기판
JP7023302B2 (ja) * 2020-02-04 2022-02-21 田中貴金属工業株式会社 導電性接合材料を備える接合部材及び接合方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11514300A (ja) * 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
JP4084834B2 (ja) * 2005-03-29 2008-04-30 松下電器産業株式会社 フリップチップ実装方法およびバンプ形成方法
US7745013B2 (en) * 2005-12-30 2010-06-29 Intel Corporation Solder foams, nano-porous solders, foamed-solder bumps in chip packages, methods of assembling same, and systems containing same
US7705458B2 (en) * 2006-06-20 2010-04-27 Intel Corporation Bulk metallic glass solders, foamed bulk metallic glass solders, foamed-solder bond pads in chip packages, methods of assembling same, and systems containing same
US7758916B2 (en) * 2006-11-13 2010-07-20 Sulzer Metco (Us), Inc. Material and method of manufacture of a solder joint with high thermal conductivity and high electrical conductivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022506217A (ja) * 2018-10-31 2022-01-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 混合合金はんだペースト、その製造方法、およびはんだ付け方法

Also Published As

Publication number Publication date
CN103447713A (zh) 2013-12-18
KR20130133126A (ko) 2013-12-06
TW201347892A (zh) 2013-12-01
US20130313309A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP2013247295A (ja) 導電性接合材料、並びに電子部品及び電子機器
JP4342176B2 (ja) 機能性合金粒子
JP5166261B2 (ja) 導電性フィラー
JP5769205B2 (ja) 導電性接着剤とその製造方法及びそれを含む電子装置
JPWO2007034833A1 (ja) ペースト状銀粒子組成物、固形状銀の製造方法、固形状銀、接合方法およびプリント配線板の製造方法
JP5951339B2 (ja) 熱硬化性樹脂組成物を用いたはんだペースト
JPWO2009069273A1 (ja) 導電性ペーストおよびこれを用いた電気電子機器
JP5643972B2 (ja) 金属フィラー、低温接続鉛フリーはんだ、及び接続構造体
JP2013119089A (ja) 導電性接合材料、並びに電子部品及び電子機器
JP2011036901A (ja) はんだ接合剤組成物
JP2012250240A (ja) 金属フィラー、はんだペースト、及び接続構造体
US20110180311A1 (en) Solder, electronic part, and method of fabricating electronic part
JP4703581B2 (ja) 導電性フィラー、及びはんだペースト
JP5975377B2 (ja) 金属フィラー、はんだペースト、及び接続構造体
JP5724088B2 (ja) 金属フィラー及びこれを含む鉛フリーはんだ
JP2013221143A (ja) 熱硬化性樹脂組成物及びこれを用いた導電性ペースト
JP2014038909A (ja) 部品実装基板およびその製造方法
JP5652689B2 (ja) 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体
JP4662483B2 (ja) 導電性フィラー、及び中温はんだ材料
JP4312996B2 (ja) はんだペーストおよび半導体装置の製造方法
JP2020175415A (ja) 金属組成物、接着剤、焼結体、接合構造、接合体及びその製造方法、並びに焼結体付き支持部材及びその製造方法
JP2012250239A (ja) 金属フィラー、はんだペースト、及び接続構造体