KR20130133126A - 도전성 접합 재료, 및 전자 부품 및 전자 기기 - Google Patents

도전성 접합 재료, 및 전자 부품 및 전자 기기 Download PDF

Info

Publication number
KR20130133126A
KR20130133126A KR1020130039126A KR20130039126A KR20130133126A KR 20130133126 A KR20130133126 A KR 20130133126A KR 1020130039126 A KR1020130039126 A KR 1020130039126A KR 20130039126 A KR20130039126 A KR 20130039126A KR 20130133126 A KR20130133126 A KR 20130133126A
Authority
KR
South Korea
Prior art keywords
metal
bonding material
component
conductive bonding
wiring board
Prior art date
Application number
KR1020130039126A
Other languages
English (en)
Inventor
마사유키 기타지마
다카토요 야마카미
다카시 구보타
구니코 이시카와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20130133126A publication Critical patent/KR20130133126A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/362—Selection of compositions of fluxes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03829—Applying a precursor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29395—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/293 - H01L2224/29391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/83411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12222—Shaped configuration for melting [e.g., package, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)
  • Powder Metallurgy (AREA)

Abstract

본 발명은 2차 리플로우 가열에 의해서 재용융한 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 도전성 접합 재료, 및 이 도전성 접합 재료를 이용한 전자 부품, 및 이 전자 부품을 탑재한 전자 기기의 제공을 과제로 한다.
제1 금속으로 이루어지며, 또한 이 제1 금속의 융점보다 높은 온도에서 가열하면, 용융한 제1 금속이 흡수되는 공공을 갖는 제1 금속과, 상기 제1 금속의 융점보다 낮은 융점을 갖는 제2 금속을 포함하는 땜납 성분을 함유하는 도전성 접합 재료이다. 전극 패드를 갖는 모듈 기판과, 상기 모듈 기판에 실장되며 복수의 전극을 갖는 부품과, 상기 부품을 덮는 밀봉 수지와, 상기 모듈 기판 내의 배선을 외부의 배선 기판과 접속하는 복수의 단자를 가지며, 상기 복수의 전극이 상기 전극 패드와, 상기 도전성 접합 재료에 의해 접속되어 있는 전자 부품이다.

Description

도전성 접합 재료, 및 전자 부품 및 전자 기기{CONDUCTIVE BONDING MATERIAL, ELECTRONIC PART, AND ELECTRONIC DEVICE}
본 발명은, 도전성 접합 재료, 및 이 도전성 접합 재료를 이용한 전자 부품 및 이 전자 부품을 탑재한 전자 기기에 관한 것이다.
배선 기판 상에 칩 부품, 반도체 부품 등의 부품이 실장된 전자 부품이, 다시 마더 보드 또는 시스템 보드 등의 대형의 배선 기판(이하, 프린트 기판이라 칭하는 경우도 있음) 상에 실장되는 경우가 있다. 이 때, 상기 전자 부품은, 상기 칩 부품 등의 부품이, 도전성 접합 재료로서의 땜납 페이스트를 이용하여 상기 배선 기판 상에 실장되어 있다. 여기에서의 실장을 1차 실장이라고 부른다. 이 1차 실장은, 예컨대, 리플로우 가열(1차 리플로우)에 의해 행해진다. 이렇게 하여 상기 배선 기판 상에 상기 칩 부품 등의 부품이 1차 실장된 후, 전극 등의 일부를 제외하고 전체가 밀봉 수지에 의해 밀봉되는 경우가 있다. 이렇게 밀봉 수지에 의해 밀봉된 전자 부품을 「수지 모듈 부품」이라고 칭하는 경우도 있다.
전자 기기는, 상기 전자 부품이, 상기 도전성 접합 재료로서의 땜납 페이스트를 이용하여 상기 프린트 기판 상에 실장된 것이다. 여기에서의 실장을 2차 실장이라고 부른다. 상기 2차 실장은, 예컨대, 리플로우 가열(2차 리플로우)에 의해 행해진다.
이와 같이, 상기 수지 모듈 부품에 대하여 상기 2차 리플로우 가열을 행한 경우, 상기 2차 리플로우 가열시에, 상기 수지 모듈 부품의 내부에서 상기 도전성 접합 재료가 재용융해 버리는 경우가 있다. 상기 2차 리플로우 가열시에 상기 도전성 접합 재료가 재용융하면, 상기 전자 부품 내의 미세한 간극을 재용융한 상기 도전성 접합 재료가 유동하여 전극간의 쇼트를 일으킨다는 문제가 있다. 상기 간극은, 예컨대, 2차 리플로우 가열에 의해서 용융한 상기 도전성 접합 재료의 체적 팽창 및 발생 응력에 의한 상기 밀봉 수지의 균열, 상기 밀봉 수지의 상기 칩 부품 등의 부품으로부터의 박리 등에 의해 생긴다.
따라서, 상기 2차 리플로우 가열에 의해서 재용융한 상기 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지하는 것이 검토되어 있다. 예컨대, IC와 외부 구조와의 접합에 이용되는 제1 재료를 포함하는 발포 땜납을 포함하고, 이 발포 땜납은 셀 형상 발포 형태 및 메쉬 형상 발포 형태로부터 선택되는 형태를 가지고, 상기 발포 땜납과 이 발포 땜납이 접합되어 있는 기판과의 사이에 발생하는 열응력(충격 및 동하중을 포함함)의 완화를 도모할 수 있는 조성물이 제안되어 있다(특허문헌 1 참조). 이 제안은, 상기 수지 모듈 부품의 실장에 이용되는 것은 아니고, 상기 발포 땜납은 열응력의 완화를 목적으로 하고 있기 때문에, 2차 리플로우 가열 후(2차 실장 후)에도 중공 구조를 유지하고 있을 필요가 있다(특허문헌 1의 도 3, 도 4, 및 도 9b 참조).
따라서, 1차 리플로우 가열에 의해서 칩 부품, 반도체 부품 등의 부품이 배선 기판 상에 확실하게 1차 실장될 수 있고, 그리고 2차 리플로우 가열에 의해서 재용융한 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 도전성 접합 재료의 제공이 요구되고 있다.
[특허문헌 1] 일본 특허 공개 제2009-515711호
본건은, 2차 리플로우 가열에 의해서 재용융한 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 도전성 접합 재료, 및 이 도전성 접합 재료를 이용한 전자 부품, 및 이 전자 부품을 탑재한 전자 기기를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단으로서는, 후술하는 부기에 기재한 바와 같다. 즉,
개시의 도전성 접합 재료는, 제1 금속으로 이루어지며, 또한 이 제1 금속의 융점보다 높은 온도에서 가열하면, 용융한 제1 금속이 흡수되는 공공(空孔)을 갖는 제1 금속과,
상기 제1 금속의 융점보다 낮은 융점을 갖는 제2 금속
을 포함하는 땜납 성분을 함유하는 것을 특징으로 한다.
개시의 전자 부품은, 전극 패드를 갖는 배선 기판과, 상기 배선 기판에 실장되며 복수의 전극을 갖는 부품과, 상기 부품을 덮는 밀봉 수지와, 상기 배선 기판 내의 배선을 외부의 배선 기판과 접속하는 복수의 단자를 가지며,
상기 복수의 전극이, 상기 전극 패드와, 개시의 상기 도전성 접합 재료에 의해 접속되어 있는 것을 특징으로 한다.
개시의 전자 기기는, 개시의 상기 전자 부품을 갖는 것을 특징으로 한다.
개시의 도전성 접합 재료에 의하면, 종래에 있어서의 상기 제 문제를 해결하여, 상기 목적을 달성할 수 있고, 2차 리플로우 가열에 의해서 재용융한 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있다.
도 1a는, 2차 리플로우 가열시에 전자 부품 내에 간극이 생긴 상태를 도시하는 개략 단면도이다.
도 1b는, 전자 부품 내의 간극에 용융한 도전성 접합 재료가 침입하여 전극간이 쇼트한 상태를 도시하는 개략 단면도이다.
도 2a는, 2차 리플로우 가열에 의해서 재용융한 제1 금속 입자와 제2 금속 입자를 포함하는 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 원리를 설명하기 위한 도면이다(초기 상태).
도 2b는, 2차 리플로우 가열에 의해서 재용융한 제1 금속 입자와 제2 금속 입자를 포함하는 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 원리를 설명하기 위한 도면이다(1차 리플로우 가열 상태).
도 2c는, 2차 리플로우 가열에 의해서 재용융한 제1 금속 입자와 제2 금속 입자를 포함하는 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 원리를 설명하기 위한 도면이다(2차 리플로우 가열 상태).
도 3a는, 2차 리플로우 가열에 의해서 재용융한 제1 금속 입자의 표면에 제2 금속에 의한 피막을 갖는 피복 입자를 포함하는 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 원리를 설명하기 위한 도면이다(초기 상태).
도 3b는, 2차 리플로우 가열에 의해서 재용융한 제1 금속 입자의 표면에 제2 금속에 의한 피막을 갖는 피복 입자를 포함하는 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 원리를 설명하기 위한 도면이다(1차 리플로우 가열 상태).
도 3c는, 2차 리플로우 가열에 의해서 재용융한 제1 금속 입자의 표면에 제2 금속에 의한 피막을 갖는 피복 입자를 포함하는 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있는 원리를 설명하기 위한 도면이다(2차 리플로우 가열 상태).
도 4a는, 내부에 공공을 갖는 제1 금속 입자의 제작 방법을 도시하는 사진이다.
도 4b는, 도 4a의 부분 확대 사진이다.
도 4c는, 아토마이징 처리 후의 제1 금속 입자를 도시하는 사진이다.
도 5는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 도시하는 플로우도이다.
도 6a는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 단면도이다.
도 6b는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 단면도이다.
도 6c는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 단면도이다.
도 6d는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 단면도이다.
도 6e는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 단면도이다.
도 6f는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 단면도이다.
도 6g는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 단면도이다.
도 7a는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 평면도이다.
도 7b는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 평면도이다.
도 7c는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 평면도이다.
도 7d는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 평면도이다.
도 7e는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 평면도이다.
도 7f는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 평면도이다.
도 7g는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 평면도이다.
도 8a는, 실시예 1에 있어서의 2차 실장 후의 전자 부품의 땜납 용융의 발생률의 평가 결과를 도시하는 사진이다.
도 8b는, 도 8a의 부분 확대 사진이다.
도 9a는, 비교예 1에 있어서의 2차 실장 후의 전자 부품의 땜납 용융의 발생률의 평가 결과를 도시하는 사진이다.
도 9b는, 도 9a의 부분 확대 사진이다.
도 10은, 발포 용융법으로 제작한 내부에 공공을 갖는 제1 금속 입자를 도시하는 사진이다.
(도전성 접합 재료)
본 발명의 도전성 접합 재료는, 땜납 성분을 적어도 함유하고, 플럭스 성분, 필요에 따라서 그 밖의 성분을 더 함유하여 이루어진다.
<땜납 성분>
상기 땜납 성분은, 제1 금속과, 제2 금속을 포함한다.
상기 땜납 성분으로서는, 상기 제1 금속에 의한 입자(이하, 「제1 금속 입자」라고 칭하는 경우가 있음)와 상기 제2 금속에 의한 입자(이하, 「제2 금속 입자」라고 칭하는 경우가 있음)의 조합, 및 상기 제1 금속 입자의 표면에 상기 제2 금속에 의한 피막을 갖는 피복 입자 중 어느 하나인 것이 바람직하다.
<<제1 금속>>
상기 제1 금속은, 이 제1 금속으로 이루어지며, 또한 상기 제1 금속의 융점보다 높은 온도에서 가열하면, 용융한 상기 제1 금속이 흡수되는 공공을 갖고 있으면 그 형상, 크기, 구조, 재질 등에 대해서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다. 상기 제1 금속의 형상으로서는, 예컨대, 입자 형상 등을 들 수 있고, 상기 입자 형상으로서는, 예컨대, 구 형상, 진구 형상, 럭비공 형상 등을 들 수 있다. 상기 제1 금속의 구조로서는, 단층 구조라도 좋고, 적층 구조라도 좋다.
상기 제1 금속의 재질로서는, 예컨대, Sn-Bi-X 합금 및 Sn-Cu-X 합금(단, X는, Ag, Ni, Zn, Pd 또는 In임) 중 어느 하나가 바람직하다. 이들 중에서도, 납땜성의 점에서, Sn-Bi-Ag 합금, Sn-Cu-Ag 합금이 특히 바람직하다.
상기 Sn-Bi-Ag 합금으로서는, 예컨대, Sn을 주성분으로 하고, Bi를 58.0 질량% 정도, Ag를 1.0 질량% 정도 포함하는 Sn-58.0Bi-1.0Ag 합금 등을 들 수 있다.
상기 Sn-Cu-Ag 합금으로서는, 예컨대, Sn을 주성분으로 하고, Cu를 0.5 질량% 정도, Ag를 3.0 질량% 정도 포함하는 Sn-0.5Cu-3.0Ag 합금 등을 들 수 있다.
상기 제1 금속 입자의 체적 평균 입경은, 0.5 ㎛~50 ㎛가 바람직하고, 10 ㎛~40 ㎛가 보다 바람직하다. 상기 체적 평균 입경이 0.5 ㎛ 미만이면, 소직경의 제1 금속 입자를 제작하는 것이 곤란해지고, 상기 제1 금속 입자를 30 질량% 정도까지 첨가하는 것이 곤란해지며, 상기 도전성 접합 재료의 상기 배선 기판으로의 인쇄성이 저하되어 버리는 경우가 있다.
상기 체적 평균 입경은, 예컨대, 레이저 회절 산란법에 의한 입도 분포 측정 장치를 이용하여 측정할 수 있다.
상기 제1 금속의 융점은, 150℃ 이상 230℃ 이하가 바람직하고, 160℃~220℃가 보다 바람직하다. 상기 융점이, 230℃를 초과하면, 2차 리플로우 가열시의 온도를 높게 할 필요가 생기고, 이에 따라 상기 도전성 접합 재료의 재용융이 생겨 버리는 경우가 있다.
상기 융점은, 예컨대, 시차 주사 열량 측정 분석(DSC, Differential Scanning Calorimetry)을 이용하여 측정할 수 있다.
-공공-
상기 공공은, 상기 제1 금속의 융점보다 높은 온도에서 가열하면, 용융한 상기 제1 금속이 흡수되는 구멍이다.
상기 공공이란, 상기 제1 금속 입자의 내부에 존재하는 금속이 존재하지 않는 개소를 의미하고, 그 형상, 크기, 구조 등에 대해서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다. 상기 공공의 형상으로서는, 예컨대, 다공 형상, 메쉬 형상, 셀 형상, 중공 형상 등을 들 수 있다. 상기 공공의 구조로서는, 상기 공공의 주위에 제1 금속이 존재하는 상태로 2개 이상의 공공이 연결되어 있어도 좋고, 연결되어 있지 않아도 좋다.
상기 공공은, 상기 제1 금속 입자 내에 존재하고, 표면에 개구하고 있지 않고 폐쇄되어 있다. 상기 공공 내는, 2차 리플로우 가열에 의해서 재용융한 상기 도전성 접합 재료에 의한 체적 팽창 및 발생을 흡수할 수 있도록 감압 내지 진공 상태인 것이 바람직하다.
상기 공공의 존재는, 예컨대, 상기 제1 금속 입자의 단면을 광학현미경, 주사형 전자현미경에 의해 촬영한 사진을 화상 해석함으로써 확인할 수 있다.
상기 공공의 체적은, 2차 리플로우 가열에 의한 상기 도전성 접합 재료의 열팽창에 의한 응력을 흡수할 수 있는 체적을 갖고 있으면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 상기 제1 금속 입자 전체에 대하여, 5 체적%~30 체적%가 바람직하고, 10 체적%~20 체적%가 보다 바람직하다. 상기 공공의 체적이, 5 체적% 미만이면, 2차 리플로우 가열에 의해서 재용융한 상기 도전성 접합 재료에 의한 체적 팽창 및 발생을 흡수할 수 없는 경우가 있고, 30 체적%를 초과하면, 공공의 체적 비율이 지나치게 많아, 제1 금속 입자의 강도가 뒤떨어지는 경우가 있다.
여기서, 상기 공공의 체적은, 이하와 같이 하여 구할 수 있다. 우선, 용융 전의 상기 제1 금속 입자의 체적을 산출한다. 다음에, 용융 후의 상기 제1 금속 입자의 체적을 계측한다. 이들 값을, 하기 식에 적용시켜, 상기 제1 금속 입자의 공공의 체적을 산출할 수 있다.
공공의 체적(㎛3)=용융 전의 제1 금속 입자의 체적-용융 후의 제1 금속 입자의 체적
상기 제1 금속 입자로서는, 특별히 제한은 없고, 적절하게 제조한 것을 사용해도 좋고, 시판품을 사용해도 좋다. 상기 제1 금속 입자의 제조 방법에 대해서는, 후술하는 도전성 접합 재료의 제조 방법에서 설명한다.
<제2 금속>
상기 제2 금속은, 상기 제1 금속보다 낮은 융점을 갖고 있으면, 그 형상, 구조, 재질 등에 대해서는 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다. 상기 제2 금속의 형상으로서는, 예컨대, 입자 형상 등을 들 수 있고, 상기 입자 형상으로서는, 예컨대, 구 형상, 진구 형상, 럭비공 형상 등을 들 수 있다. 상기 제2 금속의 구조로서는, 단층 구조라도 좋고, 적층 구조라도 좋다.
상기 제2 금속의 재질로서는, 예컨대, Sn-Bi 합금, Sn-Bi-Y 합금(단, Y는, Ag, Ni, Zn, Pd 또는 In임) 등을 들 수 있다.
상기 Sn-Bi 합금으로서는, 예컨대, Sn을 주성분으로 하고, Bi를 58.0 질량% 정도 포함하는 Sn-58.0Bi 합금 등을 들 수 있다.
상기 Sn-Bi-Y 합금으로서는, 예컨대, Sn-Bi-Ag 합금 등을 들 수 있다.
상기 Sn-Bi-Ag 합금으로서는, 예컨대, Sn을 주성분으로 하고, Bi를 57.0 질량% 정도, Ag를 1.0 질량% 정도 포함하는 Sn-57.0Bi-1.0Ag 합금 등을 들 수 있다.
상기 제2 금속 입자의 체적 평균 입경은, 10 ㎛ 이상이 바람직하고, 10 ㎛~60 ㎛가 보다 바람직하며, 10 ㎛~40 ㎛가 더욱 바람직하다.
상기 체적 평균 입경은, 예컨대, 레이저 회절 산란법에 의한 입도 분포 측정 장치를 이용하여 측정할 수 있다.
상기 제2 금속의 융점은, 상기 제1 금속의 융점보다도 낮은 것이 필요하고, 150℃ 미만이 바람직하며, 80℃~140℃가 보다 바람직하다. 상기 융점이, 150℃ 이상이면, 상기 제1 금속과의 융점차가 작아져버려 저온 접합이 곤란해지는 경우가 있다.
상기 융점은, 예컨대, 시차 주사 열량 측정 분석(DSC, Differential Scanning Calorimetry)을 이용하여 측정할 수 있다.
상기 제2 금속 입자로서는, 특별히 제한은 없고, 적절하게 제조한 것을 사용해도 좋고, 시판품을 사용해도 좋다. 상기 제2 금속 입자의 제조 방법으로서는, 예컨대, 아토마이즈법에 의한 분체화 등을 들 수 있다. 상기 아토마이즈법이란, 용융한 상기 제2 금속을 노즐로부터 분출시키고, 분무 매체(기체 또는 액체)를 고속으로 충돌 비산시킴으로써 액적으로 하며, 냉각함으로써 응고시켜 입자로 하는 방법이다.
상기 땜납 성분으로서는, 상기 제1 금속 입자와 상기 제2 금속 입자의 조합(혼합물)인 것이 바람직하다.
상기 제1 금속 입자와 상기 제2 금속 입자의 혼합 비율은, 질량 비율(A: B)로 20: 80~50: 50이 바람직하고, 30: 70~50: 50이 보다 바람직하다. 상기 제1 금속 입자의 혼합 비율이, 20 질량% 미만이면, 공공 체적이 적어져, 2차 리플로우 가열에 의한 상기 땜납 성분의 열팽창에 의한 응력을 흡수할 수 없는 경우가 있고, 50 질량%를 초과하면 땜납에 의한 접합 강도가 저하되어 버리는 경우가 있다.
상기 땜납 성분으로서는, 상기 공공을 갖는 제1 금속 입자의 표면에 상기 제2 금속에 의한 피막을 갖는 피복 입자를 이용할 수 있다. 이에 따라, 하나의 피복 입자로 이루어지는 도전성 접합 재료가 얻어지는 점에서 바람직하다.
상기 피복 입자로서는, 특별히 제한은 없고, 적절하게 제조한 것을 사용해도 좋고, 시판품을 사용해도 좋다.
상기 공공을 갖는 제1 금속 입자로서는, 상기 제1 금속 입자와 동일한 것을 이용할 수 있다.
상기 제1 금속 입자의 평균 입경은 40 ㎛ 이하가 바람직하고, 20 ㎛~40 ㎛가 바람직하다.
상기 제2 금속에 의한 피막의 평균 두께는, 5 ㎛ 이상이 바람직하고, 5 ㎛~20 ㎛가 보다 바람직하다. 상기 평균 두께가, 5 ㎛ 미만이면, 제2 금속의 양이 적어져버려, 150℃ 이하의 저온 접합이 곤란해지는 경우가 있다.
상기 제1 금속 입자의 표면을 피복하는 상기 제2 금속에 의한 피막은, 예컨대, 무전해 도금 등에 의해 형성할 수 있다.
상기 땜납 성분의 상기 도전성 접합 재료에 있어서의 함유량은, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 50 질량%~95 질량%가 바람직하고, 70 질량%~90 질량%가 보다 바람직하다.
<플럭스 성분>
상기 플럭스 성분으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 에폭시계 플럭스 재료 및 로진계 플럭스 재료 중 적어도 어느 하나가 바람직하다. 이들 중에서도, 에폭시 수지의 경화에 의해 접합 강도를 향상시킬 수 있는 점에서, 에폭시계 플럭스 재료가 특히 바람직하다.
-에폭시계 플럭스 재료-
상기 에폭시계 플럭스 재료는, 에폭시 수지, 카르복실산, 및 용제를 함유하고, 필요에 따라서 그 밖의 성분을 더 함유하여 이루어진다.
상기 에폭시 수지로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 노볼락형 에폭시 수지, 또는 이들 변성 에폭시 수지 등의 열경화성 에폭시 수지 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
상기 카르복실산으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예컨대, 포화 지방족계 디카르복실산, 불포화 지방족계 디카르복실산, 환상 지방족계 디카르복실산, 아미노기 함유 카르복실산, 수산기 함유 카르복실산, 복소환계 디카르복실산, 또는 이들의 혼합물 등을 들 수 있다. 상기 카르복실산으로서는, 구체적으로는, 숙신산, 글루타르산, 아디프산, 아젤라산, 도데칸2산, 이타콘산, 메사콘산, 시클로부탄디카르복실산, L-글루타민산, 시트르산, 말산, 티오프로피온산, 티오디부틸산, 디티오글리콜산 등을 들 수 있다.
상기 용제로서는, 예컨대, 메탄올, 에탄올, 프로판올 등의 알코올류, 에틸렌 글리콜계 용제, 디에틸렌글리콜모노헥실에테르, 옥탄디올 등을 들 수 있다.
상기 그 밖의 성분으로서, 예컨대, 칙소제, 킬레이트화제, 계면활성제, 산화방지제 등의 첨가제 등을 들 수 있다.
상기 에폭시계 플럭스 재료로서는, 특별히 제한은 없고, 적절하게 합성한 것을 사용해도 좋고, 시판품을 사용해도 좋다.
-로진계 플럭스 재료-
상기 로진계 플럭스 재료는, 로진 수지, 활성제, 및 용제를 함유하고, 필요에 따라서 그 밖의 성분을 더 함유하여 이루어진다.
상기 로진 수지로서는, 천연 로진 수지 또는 변성 로진 수지를 주성분으로 하는 것을 들 수 있다. 상기 변성 로진 수지로서는, 예컨대, 중합 로진, 수소 첨가 로진, 페놀 수지 변성 로진, 말레산 변성 로진 등을 들 수 있다.
상기 활성제로서는, 금속 표면에 존재하는 산화물, 황화물, 수산화물, 염화물, 황산염 및 탄산염을 환원하여 금속을 청정화하는 성분이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예컨대, 디에틸아민염산염, 디에틸아민옥살산염 등을 들 수 있다.
상기 용제로서는, 예컨대, 에틸렌글리콜계 용제, 디에틸렌글리콜모노헥실에테르, 옥탄디올 등을 들 수 있다.
상기 그 밖의 성분으로서는, 예컨대, 칙소제, 킬레이트화제, 계면활성제, 산화방지제 등을 들 수 있다.
상기 로진계 플럭스 재료로서는, 특별히 제한은 없고, 적절하게 합성한 것을 사용해도 좋고, 시판품을 사용해도 좋다.
상기 플럭스 성분의 상기 도전성 접합 재료에 있어서의 함유량은, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 8 질량%~14 질량%가 바람직하다.
<그 밖의 성분>
상기 도전성 접합 재료는, 상기 금속 성분 및 상기 플럭스 성분 이외에도, 필요에 따라서 그 밖의 성분을 함유할 수 있다. 상기 그 밖의 성분으로서는, 예컨대, 금속 흡착 성분, 분산제, 산화 방지제 등을 들 수 있다.
상기 금속 흡착 성분으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예컨대, 이미다졸, 벤조이미다졸, 알킬벤조이미다졸, 벤조트리아졸, 머캅토벤조티아졸 등을 들 수 있다.
본 발명의 상기 도전성 접합 재료는, 예컨대, 칩 부품, 반도체 부품 등의 부품을 밀봉 수지에 의해 밀봉하는 전자 부품에 있어서, 배선 기판 상의 전극 패드에 인쇄 등에 의해 공급되어 사용된다. 상기 배선 기판 상의 전극 패드에 공급된 상기 도전성 접합 재료 상에 칩 부품, 반도체 부품 등의 부품을 적재하고, 1차 리플로우 가열하면, 상기 전극 패드와 상기 칩 부품, 반도체 부품 등의 부품의 전극이 접속된다. 계속해서, 상기 배선 기판 상의 칩 부품, 반도체 부품 등의 부품을 밀봉 수지에 의해 밀봉한다.
다음에, 밀봉된 상기 전자 부품은, 마더 보드 또는 시스템 보드 등의 대형의 배선 기판 상에 실장된다. 이 때, 상기 전자 부품의 단자와 상기 배선 기판의 리드단자가 상기 도전성 접합 재료를 이용하여 2차 리플로우 가열에 의해 접속된다. 이 2차 리플로우 가열 시에, 상기 전자 부품 내의 도전성 접합 재료가 재용융하는 경우가 있다. 그 때에, 전자 부품 내의 간극에 재용융한 상기 도전성 접합 재료가 침입하여 전극간이 쇼트하는 경우가 있다.
여기서, 제1 금속 입자가 내부에 공공을 갖지 않는 종래의 도전성 접합 재료를 이용한 경우에 대해서, 도 1a 및 도 1b를 참조하여 설명한다.
도 1a에 도시한 바와 같이, 전자 부품(100)은, 배선 기판(1)과, 이 배선 기판(1) 상의 전극 패드(2)와, 도전성 접합 재료(3)와, 도전성 접합 재료(3)에 의해 배선 기판(1)에 접속된 부품(예컨대, 칩 부품)(5)과, 이 부품(5)의 전극(4)과, 상기 부품(5)을 밀봉하는 밀봉 수지(6)를 갖고 있다. 상기 전자 부품(100)을 마더 보드 또는 시스템 보드 등의 대형의 배선 기판 상에 접속하는 2차 리플로우 가열을 행하면, 상기 도전성 접합 재료(3)의 재용융에 의한 체적 팽창 및 발생 응력에 의해 밀봉 수지(6)가 변형 등하는 것에 기인하여, 상기 밀봉 수지(6)에 균열이 생기거나, 상기 부품(5)과 상기 밀봉 수지(6)와의 사이에 약간의 간극(7)이 생기는 경우가 있다. 계속해서, 도 1b에 도시한 바와 같이, 상기 간극(7)에, 재용융한 상기 도전성 접합 재료(3)가 모세관 현상 등에 의해 유입되어, 상기 부품(5)의 전극(4)간, 또는 인접하는 상기 부품(5)끼리의 전극(4)이 전기적으로 접속되어, 쇼트가 생기는 경우가 있다(이하 「플래시 현상」이라고 칭하는 경우가 있음).
본 발명의 도전성 접합 재료는, 상기 땜납 성분으로서, 내부에 공공을 갖는 제1 금속 입자와 제2 금속 입자의 조합, 및 내부에 공공을 갖는 제1 금속 입자의 표면에 상기 제2 금속에 의한 피막을 갖는 피복 입자 중 어느 하나를 이용함에 따라, 상기 플래시 현상의 발생을 방지할 수 있다.
상기 땜납 성분으로서 내부에 공공을 갖는 제1 금속 입자와 제2 금속 입자의 조합(혼합물)을 이용한 경우에는, 도 2a에 도시한 바와 같이, 배선 기판 상의 전극 패드에 인쇄 등에 의해 상기 도전성 접합 재료가 공급된 단계에서는, 내부에 공공(13)을 갖는 제1 금속 입자(11)와, 상기 제1 금속보다도 융점이 낮은 제2 금속 입자(12)가 혼합된 상태이다(초기 상태). 다음에, 1차 리플로우 가열을 행하면, 도 2b에 도시한 바와 같이, 상기 제2 금속 입자(12)가 용융하고, 이 용융한 제2 금속 입자(12') 중에 제1 금속 입자(11)가 존재하고 있는 상태가 된다(1차 리플로우 가열 상태). 다음에, 2차 리플로우 가열을 행하면, 도 2c에 도시한 바와 같이, 상기 제1 금속 입자(11)가 용융하고, 이 용융한 제1 금속이 내부의 감압 내지 진공 상태의 공공(13) 내에 들어가, 상기 제1 금속 입자의 공공(13)이 용융한 제1 금속으로 충전된다. 그러면, 상기 제1 금속 입자의 체적이 감소하고, 상기 체적이 감소한 제1 금속 입자의 외측에 존재하는 용융한 상기 제2 금속(12')에 대한 외부 방향을 항한 발생 응력이 저하되어, 상기 플래시 현상의 발생을 억제할 수 있다. 또한, 상기 제1 금속 입자(11)의 공공(13)은, 2차 리플로우 가열 후 소멸한다.
상기 땜납 성분으로서 내부에 공공을 갖는 제1 금속에 의한 입자의 표면에 상기 제2 금속에 의한 피막을 갖는 피복 입자를 이용한 경우에는, 도 3a에 도시한 바와 같이, 배선 기판 상의 전극 패드에 인쇄 등에 의해 상기 도전성 접합 재료가 공급된 단계에서는, 내부에 공공(13)을 갖는 제1 금속 입자(11)의 표면에 제2 금속층(14)이 피복된 피복 입자(10)로서 존재하고 있는 상태이다(초기 상태). 다음에, 1차 리플로우 가열을 행하면, 도 3b에 도시한 바와 같이, 제1 금속 입자(11)의 표면을 피복하고 있는 제2 금속층(14)이 용융하고, 이 용융한 제2 금속(14') 중에 내부에 감압 내지 진공 상태의 공공(13)을 갖고 있는 제1 금속 입자(11)가 존재하고 있는 상태가 된다(1차 리플로우 가열 상태). 다음에, 2차 리플로우 가열을 행하면, 도 3c에 도시한 바와 같이, 상기 제1 금속 입자(11)가 용융하고, 이 용융한 제1 금속이 내부의 감압 내지 진공 상태의 공공(13) 내에 들어가, 상기 제1 금속 입자의 공공(13)이 용융한 제1 금속으로 충전된다. 그러면, 상기 제1 금속 입자의 체적이 감소하고, 상기 체적이 감소한 제1 금속 입자의 외측에 존재하는 용융한 상기 제2 금속(14')에 대한 외부 방향을 항한 발생 응력이 저하되어, 상기 플래시 현상의 발생을 억제할 수 있다. 또한, 상기 제1 금속 입자(11)의 공공(13)은, 2차 리플로우 가열 후 소멸한다.
본 발명의 도전성 접합 재료는, 내부에 공공을 갖는 제1 금속 입자와 제2 금속 입자의 조합, 및 내부에 공공을 갖는 제1 금속 입자의 표면에 상기 제2 금속에 의한 피막을 갖는 피복 입자 중 어느 하나를 이용함에 따라, 2차 리플로우 가열에 의해서 용융한 도전성 접합 재료에 의한 체적 팽창 및 발생 응력을 방지할 수 있고, 상기 플래시 현상의 발생을 방지할 수 있기 때문에, 각종 분야에 폭넓게 이용할 수 있지만, 이하에 설명하는 본 발명에서 이용되는 상기 도전성 접합 재료의 제조 방법, 본 발명의 전자 부품, 본 발명의 전자 기기, 본 발명의 상기 도전성 접합 재료를 이용한 전자 부품의 제조 방법, 및 본 발명의 상기 도전성 접합 재료를 이용한 전자 기기의 제조 방법에 적합하게 이용할 수 있다.
<도전성 접합 재료의 제조 방법>
본 발명에서 이용되는 도전성 접합 재료의 제조 방법은, 제1 금속 입자 제작공정과, 조합 공정을 포함하고, 필요에 따라서 그 밖의 공정을 더 포함하여 이루어진다.
<<제1 금속 입자 제작 공정>>
상기 제1 금속 입자 제작 공정은, 제1 형태에서는, 제1 금속을 용융하고, 진공 하에서 상기 용융한 제1 금속을 발포 처리하여 공공을 형성하며, 상기 공공을 형성한 제1 금속체를 냉각하고, 냉각한 상기 제1 금속체를, 진공 하에서 절단하며, 유전(流轉) 가공하여 제1 금속 입자를 제작하는 공정이다.
상기 제1 금속 입자 제작 공정은, 제2 형태에서는, 전해 도금법에 의해 형성한 제1 금속의 표면을 활성화 처리하고, 이 활성화 처리한 상기 제1 금속을 산화 처리하며, 이 산화 처리한 상기 제1 금속을 미세화 처리하는 공정을 복수 회 반복하여, 내부에 공공을 갖는 제1 금속 입자를 제작하는 공정이다.
상기 제2 형태에서는, 상기 전해 도금법에 의해 형성한 제1 금속의 표면을 활성화 처리하고, 이 활성화 처리한 상기 제1 금속을 산화 처리하며, 이 산화 처리한 상기 제1 금속을 미세화 처리하는 공정을 2회 이상, 2회~10회 반복하는 것이 바람직하다.
상기 제1 형태에서는, 상기 제1 금속 입자는, 이하에 나타내는 발포 용융법에 의해 제조할 수 있다.
우선, 제1 금속을 이 제1 금속의 융점을 초과하는 온도에서 용융한다. 상기 용융물은, 필요에 따라서 Ca 등의 증점제를 첨가하여 증점시킨다. 다음에, 상기 용융물에, 발포제로서, 예컨대 TiH2를 투입하여 교반한다. 이것을 냉각 처리하여, 발포체를 형성한다. 다음에, 상기 발포체를 50 ㎛ 정도의 크기로 절단 가공한다. 절단한 발포체를 유전 가공에 의해 구 형상으로 성형한다. 이상에 의해, 내부에 공공을 갖는 제1 금속 입자를 제작할 수 있다(도 10 참조). 또한, 상기 발포제 대신에 가스를 이용할 수도 있다.
상기 제2 형태에서는, 상기 제1 금속 입자는, 이하에 나타내는 방법에 의해 제조할 수 있다.
우선, 전해 도금법에 의해 체적 평균 입경이 10 ㎛인 제1 금속 분말을 형성한다. 상기 제1 금속 분말을 산화 처리한다. 계속해서, 상기 산화 처리한 제1 금속 분말을 진공 제트밀 장치로 체적 평균 입경이 3 ㎛~4 ㎛가 되도록 미세화 처리한다.
다음에, 상기 제1 금속 분말을 수소 등의 환원 분위기 중에 투입하고, 상기 제1 금속 분말 표면을 활성화 처리한다. 표면이 활성화함으로써 결합한 체적 평균 입경이 10 ㎛~20 ㎛인 제1 금속 분말을 산화 처리한다. 계속해서, 상기 산화 처리한 제1 금속 분말을 진공 제트밀 장치로 체적 평균 입경이 5 ㎛~6 ㎛가 되도록 미세화 처리한다. 상기 제1 금속 분말을 수소 등의 환원 분위기 중에 투입하고, 상기 제1 금속 분말 표면을 활성화 처리한다. 표면이 활성화함으로써 결합한 체적 평균 입경이 10 ㎛~20 ㎛인 제1 금속 분말을 재차 산화 처리한다. 계속해서, 상기 산화 처리한 제1 금속 분말을 진공 제트밀 장치로 체적 평균 입경이 5 ㎛~6 ㎛가 되도록 미세화 처리한다. 필요에 따라서 이들 처리를 반복함으로써 다공 형상의 공공을 갖는 제1 금속 분말을 형성할 수 있다(도 4a 및 도 4b 참조).
상기 제1 금속 분말을, 용융 노즐을 통과시키는 전처리 수단을 설치한 아토마이징 장치를 이용하여, 감압 하에서 표면의 용해에 의한 밀봉 및 체적 평균 입경을 균일하게 하는 것에 의해, 제1 금속 입자가 얻어진다(도 4c 참조). 계속해서, 분급기에 의해 목표가 되는 체적 평균 입경을 갖는 제1 금속 입자를 회수한다. 이상에 의해, 내부에 공공을 갖는 제1 금속 입자를 제작할 수 있다.
<<조합 공정>>
상기 조합 공정은, 상기 제1 금속 입자와, 상기 제1 금속 입자의 융점보다 낮은 융점을 갖는 제2 금속을 조합하는 공정이다.
상기 조합의 방법으로서는, 상기 제1 금속 입자와 상기 제2 금속 입자의 조합(혼합), 및 상기 제1 금속 입자의 표면에 상기 제2 금속에 의한 피막을 갖는 피복 입자 중 어느 하나를 들 수 있다.
상기 제1 금속 입자와 상기 제2 금속 입자의 조합(혼합)의 경우에는, 상기 제1 금속 입자와 상기 제2 금속 입자의 혼합 비율은, 질량 비율 (A: B)로 20: 80~50: 50이 바람직하고, 30: 70~50: 50이 보다 바람직하다.
상기 제1 금속 입자의 표면에 상기 제2 금속에 의한 피막을 갖는 피복 입자의 경우에는, 상기 제2 금속에 의한 피막의 평균 두께는, 5 ㎛ 이상이 바람직하고, 5 ㎛~20 ㎛가 보다 바람직하다. 상기 제2 금속의 피복 방법으로서는, 예컨대, 무전해 도금법 등을 들 수 있다.
<그 밖의 공정>
상기 그 밖의 공정으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예컨대, 혼합 공정 등을 들 수 있다.
상기 혼합 공정은, 상기 땜납 성분, 상기 플럭스 성분, 및 필요에 따라서 그 밖의 성분을 혼합하여, 도전성 접합 재료를 조제하는 공정이다.
상기 혼합 공정에서의 혼합으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 비산화 분위기 중에서 혼합 장치, 교반 장치 등을 이용하여 행할 수 있다.
(전자 부품)
본 발명의 전자 부품은, 배선 기판과, 부품과, 밀봉 수지와, 단자를 적어도 가지고, 필요에 따라서 그 밖의 부재를 더 갖고 이루어진다.
상기 배선 기판은, 전극 패드를 갖고 있다. 상기 부품은 복수의 전극을 갖고 있다. 상기 부품에 있어서의 복수의 전극과 상기 배선 기판의 전극 패드는, 본 발명의 상기 도전성 접합 재료에 의해 접속되어 있다.
<배선 기판>
상기 배선 기판으로서는, 그 형상, 구조, 크기 등에 대해서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 상기 형상으로서는, 예컨대, 평판 형상 등을 들 수 있다. 상기 구조로서는, 단층 구조라도 좋고, 적층 구조라도 좋다. 상기 크기로서는, 예컨대, 상기 전자 부품의 크기 등에 따라서 적절하게 선택할 수 있다.
상기 배선 기판에 있어서의 기판으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 유리 기판, 석영 기판, 실리콘 기판, SiO2막 피복 실리콘 기판 등의 무기 기판, 에폭시 수지, 페놀 수지, 폴리에틸렌테레프탈레이트 기판, 폴리카보네이트 기판, 폴리스티렌 기판, 폴리메틸메타크릴레이트 기판 등의 폴리머 기판 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다. 이들 중에서도, 유리 기판, 석영 기판, 실리콘 기판, SiO2막 피복 실리콘 기판이 바람직하고, 실리콘 기판, SiO2막 피복 실리콘 기판이 특히 바람직하다.
상기 기판은, 적절하게 합성한 것이라도 좋고, 시판품을 사용해도 좋다.
상기 기판의 평균 두께로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 100 ㎛ 이상이 바람직하고, 500 ㎛ 이상이 보다 바람직하다.
상기 배선 기판의 크기로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있지만, 세로 10 ㎜~200 ㎜, 가로 10 ㎜~200 ㎜, 두께 0.5 ㎜~5 ㎜의 것이 바람직하다.
상기 배선 기판에 있어서의 상기 부품의 적재면의 형상으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 정방형, 장방형, 원형 등을 들 수 있다.
상기 배선 기판으로서는, 상기 기판 상에 복수의 전극으로 이루어지는 배선패턴이 형성된 배선 회로 기판이 적합하게 이용된다.
상기 배선 회로 기판으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 단층 회로 기판(단층 프린트 배선 기판), 다층 회로 기판(다층 프린트 배선 기판) 등을 들 수 있다.
상기 배선 회로 기판의 전극에 있어서의 금속으로서는, 예컨대, Cu, Ag, Au, Ni, Sn, Al, Ti, Pd, Si 등을 들 수 있다. 이들 중에서도, Cu, Ag, Au가 바람직하다.
상기 금속은, 도금, 접합 등의 각종 방법에 의해 상기 배선 기판 상의 전극의 표면 부분으로서 형성된다.
상기 도전성 접합 재료를 상기 배선 기판 상의 전극에 도포할 때에는, 상기 도전성 접합 재료와 상기 배선 회로 기판 상의 상기 전극과의 접속을 양호하게 하기 위해서, 상기 배선 기판 상의 상기 전극은 표면 피복 처리되어 있는 것이 바람직하다. 상기 표면 피복 처리로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있고, 예컨대, 플럭스 코팅, 프리 플럭스 코팅, 각종 금속 도금, 땜납 피복 등을 들 수 있다.
<부품>
상기 부품으로서는, 복수의 전극을 갖는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 칩 부품, 반도체 부품 등을 들 수 있다.
상기 부품은, 상기 배선 기판에 실장되어 있다.
상기 칩 부품으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 콘덴서, 저항 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
상기 반도체 부품으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 집적 회로, 대규모 집적 회로, 트랜지스터, 사이리스터, 다이오드 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 좋고, 2종 이상을 병용해도 좋다.
상기 부품의 크기로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 1608 타입(1.6 ㎜×0.8 ㎜×0.8 ㎜), 1005 타입(1 ㎜×0.5 ㎜×0.5 ㎜), 0603 타입(0.6 ㎜×0.3 ㎜×0.3 ㎜) 등을 들 수 있다.
상기 배선 기판 상에는, 통상, 복수의 종류의 상기 부품이 탑재되어 있다. 상기 부품은, 모든 부품이 땜납 접속되어 있을 필요는 없고, 적어도 일부가 땜납 접속되어 있으면 좋고, 일부가 리드 프레임 접속되어 있는 부품이 있어도 좋다.
<<도전성 접합 재료의 공급>>
상기 도전성 접합 재료를 상기 배선 기판의 전극 또는 상기 전자 부품의 단자에 공급하는 방법으로서는, 본 발명의 상기 도전성 접합 재료를 일정한 두께 또는 일정한 도포량으로 공급할 수 있으면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 스크린 인쇄법, 전사 인쇄법, 디스펜스 토출법, 잉크젯법 등을 들 수 있다.
-스크린 인쇄법-
상기 스크린 인쇄법은, 마스크판을 구비한 인쇄기를 이용하여 행할 수 있다.
상기 마스크판을 구비한 인쇄기는,
배선 기판 또는 전자 부품을 고정하는 고정 수단과,
상기 마스크판과 상기 배선 기판의 전극 또는 상기 전자 부품의 단자와의 위치 맞춤을 행하는 위치 맞춤 수단과,
상기 마스크판을 상기 배선 기판 또는 전자 부품에 압접하고, 상기 마스크판 위로부터 이 마스크판 아래의 상기 배선 기판의 전극 또는 전자 부품의 단자에 대하여, 상기 마스크판의 개구부로부터 본 발명의 상기 도전성 접합 재료를 도포용 스퀴지로 찍어넣는 찍어넣기 수단을 가지고, 필요에 따라서 그 밖의 수단을 더 갖고 이루어진다.
상기 마스크판으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 메쉬 마스크, 메탈 마스크 등을 들 수 있다. 이들 중에서도, 입자 사이즈에 폭넓게 대응할 수 있고, 청소도 용이한 점에서, 메탈 마스크가 특히 바람직하다.
-전사 인쇄법-
상기 전사 인쇄법은, 본 발명의 상기 도전성 접합 재료로 이루어지는 일정 두께의 플랫 코팅 도막을 일정한 클리어런스를 갖는 스퀴지 등으로 형성한 후, 상기 플랫 코팅 도막을 스탬퍼로 빼내서 상기 배선 기판의 전극 또는 전자 부품의 단자에 스탬프함으로써, 상기 배선 기판의 전극 또는 전자 부품의 단자에 상기 도전성 접합 재료를 일정량 공급하는 방식이며, 전사 인쇄 장치를 이용하여 행할 수 있다.
상기 전사 인쇄 장치로서는, 상기 플랫 코팅 도막을 도포하는 도포 수단과, 상기 배선 기판을 고정하는 고정 수단과, 3차원적으로 상기 스탬퍼를 구동시켜 상기 플랫 코팅 도막의 빼내기 및 전사 압인을 행하는 전사 압인 수단을 가지고, 필요에 따라서 그 밖의 수단을 더 갖고 이루어진다.
-디스펜스 토출법-
상기 디스펜스 토출법은, 상기 배선 기판 상의 전극 또는 전자 부품의 단자에, 일정량의 본 발명의 상기 도전성 접합 재료를 토출하는 방법으로, 디스펜서를 이용하여 행할 수 있다.
상기 디스펜서로서는, 실린지 내에 수용된 상기 도전성 접합 재료에 대하여 토출에 필요한 압력을 온디맨드로 부여하여 일정량의 상기 도전성 접합 재료를 상기 실린지 선단의 니들로부터 압출하는 압출 수단과,
상기 실린지 자체를 3차원적으로 구동시켜, 상기 배선 기판의 전극 또는 전자 부품의 단자를 위치 결정하는 위치 결정 수단과,
위치 결정된 상기 배선 기판의 전극 또는 전자 부품의 단자에 필요량의 상기 도전성 접합 재료를 토출하는 토출 수단을 가지고, 필요에 따라서 그 밖의 수단을 더 갖고 이루어진다.
상기 디스펜스 토출법은, 토출 위치 및 토출량이 프로그램에 따라서 가변이기 때문에, 마스크판을 압접하기 어려운 단차, 요철이 있는 배선 기판, 및 전자 부품으로의 도전성 접합 재료의 도포가 가능하다.
-잉크젯법-
상기 잉크젯법은, 미세한 노즐을 갖는 잉크젯 장치를 이용하여, 상기 미세한 노즐로부터 본 발명의 상기 도전성 접합 재료를 상기 배선 기판 상의 전극 또는 전자 부품의 단자에 토출시켜 공급하는 방법이다.
본 발명의 상기 도전성 접합 재료가 상기 배선 기판의 전극 또는 전자 부품의 단자에 공급된 상태로, 일정한 온도를 인가하여 접합이 행해진다.
상기 접합에 사용되는 장치로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 땜납 열처리에 적합한 노(爐)를 갖는 리플로우 장치, 고온조 등을 들 수 있다.
상기 리플로우 장치에 의한 열처리의 온도는, 예컨대, 100℃~300℃에서 10분간~120분간 행하는 것이 바람직하다.
<밀봉 수지>
상기 밀봉 수지로서는, 상기 부품을 덮을 수 있는 수지이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 페놀 수지, 멜라민 수지, 에폭시 수지, 폴리에스테르 수지 등의 열경화성 수지 등을 들 수 있다.
상기 부품을 밀봉하는 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 상기 부품을 감싸도록 상기 열경화성 수지로 굳히는 포팅, 상기 열경화성 수지를 이용한 트랜스퍼 성형 등을 들 수 있다.
상기 전자 부품에 있어서의 상기 밀봉 수지에 의한 밀봉은, 상기 부품에만 행해도 좋고, 상기 배선 기판 상 전면에 행해져 있어도 좋다.
<단자>
상기 전자 부품은, 상기 단자를 복수 갖고 있다.
상기 단자로서는, 상기 배선 기판 내의 배선을 외부의 기판과 접속하기 위한 단자이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 리드선 등을 들 수 있다.
상기 단자의 형상으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 철사 형상 등을 들 수 있다.
상기 리드선의 재질로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 금, 은, 구리 등을 들 수 있다.
(전자 기기)
본 발명의 전자 기기는, 전자 부품을 적어도 가지며, 필요에 따라서 그 밖의 부재를 더 갖고 이루어진다
상기 전자 부품은, 본 발명의 상기 전자 부품이 이용된다.
상기 전자 부품은, 이 전자 부품의 단자를, 상기 전자 기기에 본 발명의 상기 도전성 접합 재료를 이용하여 땜납 접속함으로써, 상기 전자 기기 상에 탑재되어 있다.
본 발명의 전자 기기로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 퍼스널 컴퓨터, 서버 등의 연산 처리 장치, 휴대 전화기, 무선기 등의 통신 기기, 프린터, 복사기 등의 사무실 기기, 텔레비전, 오디오 컴포넌트 등의 AV 기기, 에어컨, 냉장고 등의 가전 제품 등을 들 수 있다.
여기서, 도 5는, 본 발명의 상기 전자 부품의 제조 방법의 일례, 및 본 발명의 상기 전자 기기의 제조 방법의 일례를 도시하는 플로우차트이다.
<도전성 접합 재료를 이용한 전자 부품의 제조 방법>
본 발명에서 이용되는 도전성 접합 재료를 이용한 전자 기기의 제조 방법은, 제1 금속 입자 제작 공정과, 조합 공정과, 기판 준비 공정과, 본 발명의 상기 도전성 접합 재료로서의 땜납 페이스트의 인쇄 공정과, 칩 부품 실장 공정과, 1차 리플로우 가열 공정과, 리드선 실장 및 성형 공정과, 수지 밀봉 공정을 포함하고, 필요에 따라서 그 밖의 공정을 더 포함하여 이루어진다.
상기 제1 금속 입자 제작 공정, 상기 조합 공정, 및 상기 그 밖의 공정으로서는, 상기 도전성 접합 재료의 제조 방법과 동일하기 때문에, 그 설명을 생략한다.
-기판 준비 공정-
상기 기판 준비 공정은, 전극 패드를 갖는 배선 기판을 준비하는 공정이다.
-땜납 페이스트의 인쇄 공정-
상기 땜납 페이스트의 인쇄 공정은, 상기 배선 기판에 본 발명의 상기 도전성 접합 재료로서의 땜납 페이스트를 인쇄하여, 상기 배선 기판의 상기 전극 패드상에 상기 도전성 접합 재료를 공급하는 공정이다. 상기 인쇄의 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 스크린 인쇄 등을 들 수 있다.
-칩 부품 실장 공정-
상기 칩 부품 실장 공정은, 칩 부품 등의 부품을 상기 배선 기판의 상기 전극 패드 상에 배치하여 실장하는 공정이다.
-1차 리플로우 가열 공정-
상기 1차 리플로우 가열 공정은, 1차 리플로우 가열을 행하고, 상기 칩 부품 등의 부품을 상기 배선 기판 상에 땜납 접속하는 공정이다. 상기 1차 리플로우 가열은, 예컨대, 피크 온도 160℃에서 10분간 행하는 것이 바람직하다.
-리드선 실장 및 성형 공정-
상기 리드선 실장 및 성형 공정은, 리드선을 실장하여, 성형을 행하는 공정이다.
-수지 밀봉 공정-
상기 수지 밀봉 공정은, 밀봉 수지에 의한 밀봉을 행하는 공정이다. 상기 밀봉 수지로서는, 상기 부품을 덮을 수 있는 수지이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 페놀 수지, 멜라민 수지, 에폭시 수지, 폴리에스테르 수지 등의 열경화성 수지 등을 들 수 있다.
이상의 전자 부품의 제조 방법의 각 공정을 행함으로써, 상기 배선 기판 상에 상기 부품이 실장(1차 실장)되고, 본 발명의 상기 전자 부품이 제작된다.
<도전성 접합 재료를 이용한 전자 기기의 제조 방법>
본 발명에서 이용되는 도전성 접합 재료를 이용한 전자 기기의 제조 방법은, 제1 금속 입자 제작 공정과, 조합 공정과, 프린트 기판 준비 공정과, 땜납 페이스트의 인쇄 공정과, 전자 부품의 실장 공정과, 2차 리플로우 가열 공정을 포함하고, 필요에 따라서 그 밖의 공정을 더 포함하여 이루어진다.
상기 제1 금속 입자 제작 공정, 상기 조합 공정, 및 상기 그 밖의 공정으로서는, 상기 도전성 접합 재료의 제조 방법과 동일하기 때문에, 그 설명을 생략한다.
-프린트 기판 준비 공정-
상기 프린트 기판 준비 공정은, 리드 단자를 갖는 프린트 기판을 준비하는 공정이다.
-땜납 페이스트의 인쇄 공정-
상기 땜납 페이스트의 인쇄 공정은, 상기 프린트 기판 상에 도전성 접합 재료로서의 땜납 페이스트를 스크린 인쇄에 의해 도포하고, 상기 리드 단자 상에 상기 도전성 접합 재료를 적재하는 공정이다.
-전자 부품의 실장 공정-
상기 전자 부품의 실장 공정은, 상기 전자 부품의 리드선을 상기 프린트 기판 상의 리드 단자 상에 배치하는 공정이다.
-2차 리플로우 가열 공정-
상기 2차 리플로우 가열 공정은, 2차 리플로우 가열을 행하는 공정이다. 상기 전자 부품을 상기 프린트 기판에 땜납 접속한다(2차 실장). 상기 2차 리플로우 가열은, 피크 온도 235℃에서 5분간 행하는 것이 바람직하다.
이상의 상기 전자 기기의 제조 방법에 있어서의 각 공정을 행함으로써, 상기 프린트 기판 상에 상기 전자 부품이 실장(2차 실장)되어, 본 발명의 상기 전자 기기가 제작된다.
여기서, 도 6a~도 6g는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 단면도이다. 도 7a~도 7g는, 본 발명의 전자 부품의 제조 방법의 일례, 및 본 발명의 전자 기기의 제조 방법의 일례를 설명하기 위한 개략 평면도이다.
이하, 도 6a~도 6g 및 도 7a~도 7g에 기초하여, 본 발명의 전자 부품을 제조하는 방법, 및 본 발명의 전자 기기를 제조하는 방법에 대해서 설명한다.
우선, 도 6a 및 도 7a에 도시한 바와 같이, 전극 패드(21)를 갖는 배선 기판(20)을 준비한다.
다음에, 도 6b 및 도 7b에 도시한 바와 같이, 상기 배선 기판(20)에 본 발명의 도전성 접합 재료(22)로서의 땜납 페이스트를 인쇄하고, 전극 패드(21) 상에 상기 도전성 접합 재료(22)를 적재한다. 상기 인쇄의 방법으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 스크린 인쇄 등을 들 수 있다.
다음에, 도 6c 및 도 7c에 도시한 바와 같이, 복수의 부품(23)을, 상기 도전성 접합 재료(22)를 개재하여 상기 전극 패드(21) 상에 배치한다.
다음에, 도 6d 및 도 7d에 도시한 바와 같이, 1차 리플로우 가열을 행하여 부품(23)의 땜납 접속을 행한다. 상기 1차 리플로우 가열은, 예컨대, 피크 온도 160℃에서 10분간 행하는 것이 바람직하다.
다음에, 도 6e 및 도 7e에 도시한 바와 같이, 필요에 따라서 다른 부품(23a)을 실장하고, 리드선(24)을 실장한 후에, 필요에 따라서 성형을 행한다.
다음에, 도 6f 및 도 7f에 도시한 바와 같이, 밀봉 수지(25)에 의한 밀봉을 행함으로써, 상기 부품(23)이 실장된다(1차 실장). 이상에 의해, 본 발명의 상기 전자 부품이 제작된다.
상기 밀봉 수지로서는, 상기 부품을 덮을 수 있는 수지이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 페놀 수지, 멜라민 수지, 에폭시 수지, 폴리에스테르 수지 등의 열경화성 수지 등을 들 수 있다.
다음에, 도 6g 및 도 7g에 도시한 바와 같이, 리드 단자(27)를 갖는 프린트 기판(26)을 준비한다. 상기 프린트 기판(26) 상에의 땜납 페이스트를 스크린 인쇄에 의해 도포하고, 리드 단자(27) 상에 상기 도전성 접합 재료(28)를 적재한다. 계속해서, 전자 부품의 리드선(24)을 상기 프린트 기판(26) 상의 리드 단자(27) 상에 배치하고, 2차 리플로우 가열을 행함으로써, 상기 전자 부품을 상기 프린트 기판(26)에 땜납 접속한다(2차 실장). 상기 2차 리플로우 가열은, 피크 온도 235℃에서 5분간 행하는 것이 바람직하다. 이상에 의해, 본 발명의 상기 전자 기기가 제작된다.
실시예
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은, 이들 실시예에 전혀 한정되는 것이 아니다.
하기의 실시예 및 비교예에 있어서, 제1 금속 입자 및 제2 금속 입자의 체적 평균 입경, 피복 입자에 있어서의 제2 금속의 피막의 평균 두께, 및 제1 금속 입자 및 제2 금속 입자의 융점은, 이하와 같이 하여 측정하였다.
<제1 금속 입자 및 제2 금속 입자의 체적 평균 입경의 측정 방법>
상기 금속 입자의 체적 평균 입경은, 레이저 산란 회절식 입도 분포 측정 장치(CILAS1090, Cilas 주식회사 제조)를 이용하여 측정 모집단의 각 입경을 측정하고, 입도 분포 측정 결과에 의해, 체적 평균 입경을 구하였다.
<피복 입자에 있어서의 제2 금속의 피막의 평균 두께의 측정 방법>
상기 합금 피막의 평균 두께는, 형광 X선 분석 방법(형광 X선 도금 두께 측정 장치, 일본 아렉스 가부시키가이샤 제조)를 이용하여 측정하였다.
<제1 금속 입자 및 제2 금속 입자의 융점의 측정 방법>
상기 금속 입자의 융점은, 시차 주사 열량 측정(DSC)(세이코인스트루먼트 가부시키가이샤 제조, DSC6200)으로, 온도 구배 0.5℃/sec, 측정 온도 범위 25℃~250℃의 조건으로 측정하였다.
(제조예 1)
-내부에 공공을 갖는 제1 금속 입자의 제작-
이하에 나타내는 방법에 의해, 내부에 공공을 갖는 제1 금속 입자인 Sn-3.0Ag-0.5Cu 합금 입자를 제작하였다.
우선, 전해 도금법에 의해, 체적 평균 입경이 10 ㎛인 Sn-3.0Ag-0.5Cu 합금 분말을 형성하였다. 상기 Sn-3.0Ag-0.5Cu 합금 분말을 산화 처리하였다. 계속해서, 상기 산화 처리한 Sn-3.0Ag-0.5Cu 합금 분말을 진공 제트밀 장치로 체적 평균 입경이 3 ㎛~4 ㎛가 되도록 미세화 처리하였다.
얻어진 상기 Sn-3.0Ag-0.5Cu 합금 분말을 수소 분위기 중에 투입하고, 상기 Sn-3.0Ag-0.5Cu 합금 분말 표면을 활성화 처리하였다. 표면이 활성화함으로써 결합한 체적 평균 입경이 10 ㎛~20 ㎛인 Sn-3.0Ag-0.5Cu 합금 분말을 산화 처리하였다. 계속해서, 상기 산화 처리한 Sn-3.0Ag-0.5Cu 합금 분말을 진공 제트밀 장치로 체적 평균 입경이 5 ㎛~6 ㎛가 되도록 미세화 처리하였다. 상기 미세화 처리한 Sn-3.0Ag-0.5Cu 합금 분말을 수소 분위기 중에 투입하고, 상기 Sn-3.0Ag-0.5Cu 합금 분말 표면을 활성화 처리하였다. 표면이 활성화함으로써 결합한 체적 평균 입경10 ㎛~20 ㎛의 Sn-3.0Ag-0.5Cu 합금 분말을 산화 처리하였다. 계속해서, 상기 산화 처리한 Sn-3.0Ag-0.5Cu 합금 분말을 진공 제트밀 장치로 체적 평균 입경이 5 ㎛~6 ㎛가 되도록 미세화 처리하여, 다공 형상의 공공을 갖는 Sn-3.0Ag-0.5Cu 합금 분말을 제작하였다(도 4a 및 도 4b 참조).
얻어진 상기 Sn-3.0Ag-0.5Cu 합금 분말을, 용융 노즐을 통과시키는 전처리 수단을 설치한 아토마이징 장치를 이용하여, 감압 하에서 표면의 용해에 의한 밀봉 및 체적 평균 입경을 일치시킴으로써 Sn-3.0Ag-0.5Cu 합금 입자가 얻어졌다(도 4c 참조). 분급기에 의해 목표가 되는 체적 평균 입경을 갖는 Sn-3.0Ag-0.5Cu 합금 입자를 회수하였다. 이상에 의해, 내부에 공공을 갖는 Sn-3.0Ag-0.5Cu 합금(융점 217℃, 체적 평균 입경 40 ㎛, 공공의 직경 20 ㎛)을 제작하였다.
(제조예 2)
-내부에 공공을 갖지 않는 Sn-3.0Ag-0.5Cu 합금 입자의 제작-
아토마이즈법에 의해 용융한 Sn-3.0Ag-0.5Cu 합금을 입자화하고, 냉각 후 회수하였다. 얻어진 Sn-3.0Ag-0.5Cu 합금 입자를 체로 임의의 입경 범위로 분급하고, 제조예 2의 Sn-3.0Ag-0.5Cu 합금 입자(융점 217℃, 체적 평균 입경 40 ㎛)를 제작하였다.
(제조예 3)
-제2 금속 입자의 제작-
아토마이즈법에 의해 용융시킨 Sn-57.0Bi-1.0Ag 합금을 입자화하고, 냉각 후 회수하였다. 얻어진 Sn-57.0Bi-1.0Ag 합금 입자를 체로 임의의 입경 범위로 분급하고, 제2 금속 입자로서의 Sn-57.0Bi-1.0Ag 합금 입자(융점 139℃, 체적 평균 입경 40 ㎛)를 제작하였다.
(제조예 4)
-피복 입자의 제작-
제조예 1과 동일하게 하여, 제1 금속 입자로서의 내부에 공공을 갖는 Sn-3Ag-0.5Cu 합금 입자(융점 217℃, 체적 평균 입경 30 ㎛, 공공의 직경 20 ㎛)를 제작하였다.
제작한 상기 내부에 공공을 갖는 Sn-3Ag-0.5Cu 합금 입자를, Sn-57.0Bi-1.0Ag 합금의 무전해 도금액이 들어간 도금조에 침지하였다. Sn-57.0Bi-1.0Ag 합금 도금 피막을 두께가 10 ㎛가 되도록 형성 후, 세정하여 건조하였다. 이상에 의해, 제조예 4의 피복 입자를 제작하였다.
(실시예 1)
하기의 조성을 비산화 분위기 중에서 혼련하고, 도전성 접합 재료로서의 땜납 페이스트를 제작하였다.
<플럭스 성분>: 10 질량%
· 중합 로진(송진)· · · 48 질량%
· 디페닐구아니딘 HBr(활성제)· · · 2 질량%
· 경화 피마자유(칙소제)· · · 5 질량%
· 디브로모헥산(지방족 화합물)· · · 5 질량%
· α-테르피네올(용제)· · · 40 질량%
<땜납 성분>: 90 질량%
<<제1 금속 입자>>: 50 질량%
제조예 1에서 제작한 내부에 공공을 갖는 제1 금속 입자를 이용하였다.
· 제1 금속 입자의 조성: Sn-3.0Ag-0.5Cu(질량%)
· 체적 평균 입경: 40 ㎛
· 평균 체적: 33510.32 ㎛3
· 융점: 217℃
· 공공의 정의: 제1 금속 입자 내부로서 제1 금속이 존재하지 않는 개소(체적)
· 공공의 체적: 12.5 체적%(공공의 직경 20 ㎛/제1 금속 입자의 직경 40 ㎛)(4188.79020 ㎛3/33510.32 ㎛3)×100= 12.5 체적%
· 열팽창 계수: 23.4 ppm/℃
· 250℃에서의 체적 팽창: 505.18 ㎛3
<<제2 금속 입자>>: 50 질량%
제조예 3에서 제작한 제2 금속 입자를 이용하였다.
· 제2 금속 입자의 조성: Sn-57.0Bi-1.0Ag(질량%)
· 체적 평균 입경: 40 ㎛
· 평균 체적: 33510.32 ㎛3
· 융점: 139℃
· 열팽창 계수: 15.0 ppm/℃
· 250℃에서의 체적 팽창: 327.78 ㎛3
다음에, 제작한 상기 도전성 접합 재료에 대해서, 이하와 같이 하여, 공공의 체적 및 공공의 진공도를 측정하였다. 또한, 이하와 같이 하여, 땜납 용융의 발생률 및 전기적 신뢰성을 평가하였다. 이들 결과를 표 1에 나타냈다.
<공공의 체적의 측정 방법>
우선, 용융 전의 땜납 성분(제1 금속 입자 또는 피복 입자)의 체적을 산출하였다. 다음에, 용융 후의 땜납 성분(제1 금속 입자 또는 피복 입자)의 체적을 계측하였다. 이들 값을, 하기 식에 적용시켜, 공공의 체적을 산출하였다. 상기 공공의 체적을 10회 계측하여, 평균값으로 나타냈다.
공공 체적(㎛3)=용융 전의 땜납 성분의 체적-용융 후의 땜납 성분의 체적
<공공의 진공도의 측정 방법>
10-7 Torr의 진공 중에서 땜납 성분(제1 금속 입자 또는 피복 입자)을 용융시켜, 상기 땜납 성분(제1 금속 입자 또는 피복 입자)을 용융 전후의 몰수의 변화를 계측하고, 기체의 상태 방정식보다 증가한 몰수(공공 내의 몰수)를 구하여, 공공의 진공도를 구하였다. 상기 공공의 진공도를 10회 계측하여, 평균값으로 나타냈다.
공공의 진공도(Torr)=760 Torr/(공공 내의 몰수/통상 대기압 몰수)
<땜납 성분에 있어서의 2차 리플로우 가열시의 열팽창에 의한 증가 체적의 이론값을 구하는 방법>
2차 리플로우 가열시의 열팽창에 의한 내부에 공공을 갖는 제1 금속 입자(직경 40 ㎛)의 증가 길이 δL은, 하기 식으로부터 구할 수 있다.
상온(25℃)에서의 제1 금속 입자의 직경×열팽창 계수×상온으로부터의 상승 온도=2차 리플로우 가열시의 제1 금속 입자의 직경
여기서, 상기 제1 금속 입자의 열팽창 계수는 25 ppm/℃, 상기 2차 리플로우 가열 온도는 피크 온도 260℃(상온: 25℃)이다.
열팽창에 의한 상기 제1 금속 입자의 증가 길이 δL=40 ㎛×(25×10-6)×(260-25)= 0.235 ㎛
다음에, 2차 리플로우 가열시의 열팽창에 의한 공공을 갖는 제1 금속 입자의 증가 체적 δV는, 하기 식으로부터 구할 수 있다.
열팽창 후의 제1 금속 입자(직경 40 ㎛+0.235 ㎛=40.235 ㎛)의 체적-열팽창 전의 제1 금속 입자(직경 40 ㎛)
열팽창에 의한 제1 금속 입자의 증가 체적 δV=34104.42 ㎛3-33510.32 ㎛3=594.1 ㎛3
열팽창에 의한 땜납 성분의 증가 체적 δV=594.1 ㎛3×2(제1 금속 입자+제2 금속 입자)=1188.2 ㎛3
<내부에 공공을 갖는 제1 금속 입자에 있어서의 공공 내의 진공도의 이론값을 구하는 방법>
용융한 제1 금속 입자의 표면적을 최소로 하고자 하는 힘은, 액체 표면이 곡면이 되는 순간을 가정하여, 하기의 라플라스의 식에 의한 압력차로부터 구할 수 있다.
<<라플라스의 식>>
압력차 ΔP= P(AIR)-P(LIQUID)
단, 상기 P(AIR)≒0이다.
용융한 제1 금속 입자의 응집력은, 250℃에서 50,000 Pa이다.
250℃에서 상기 용융한 제1 금속 입자의 응집력(50,000 Pa) 이하의 기압을 발생하는 공공 내의 진공도를 구한다.
상기 제1 금속 입자의 공공의 직경을 20 ㎛로 하면, 공공의 체적은, 4188.79 ㎛3=4.18879×10-12 리터가 된다.
진공도 760 Torr(대기압)에서의 몰수는, 4.18879×10-12 리터÷22.4리터이다.
이들 값을, 하기의 보일· 샤를 방정식에 적용시켜, 250℃에서 제1 금속 입자의 응집력이 50,000 Pa 이하가 되는 몰수로부터 진공도(Torr)를 구한다.
<<보일· 샤를 방정식>>
P(50,000 Pa)=(n/V)RT(523 K)
즉, 250℃에서의 제1 금속 입자의 응집력 50,000 Pa와 균형하는 공공 내의 진공도는 195.88 Torr가 된다.
<땜납 용융(플래시 현상)의 발생률의 평가 방법>
배선 기판(세로 110 ㎜×가로 110 ㎜×두께 1.0 ㎜) 상에, 구리 패턴(패드 사이즈: 세로 0.3 ㎜×가로 0.3 ㎜, 패드간 거리(피치): 0.2 ㎜)을 형성하였다.
상기 배선 기판 상에, 메탈 스크린판과 메탈 스퀴지를 이용하여, 제작한 상기 도전성 접합 재료를 스크린 인쇄하였다. 상기 스크린 인쇄된 도전성 접합 재료상에, 칩 부품(0603 칩 부품(세로 0.6 ㎜×가로 0.3 ㎜×두께 0.3 ㎜), Sn 전극)을 적재하고, 비산화 분위기(산소 농도 100 ppm 미만) 중, 피크 온도 160℃에서 10분간 1차 리플로우 가열하여 칩 부품을 상기 배선 기판에 1차 실장하였다.
계속해서, 상기 배선 기판을 세정 후, 밀봉 수지(에폭시 접착제)를 상기 배선 기판 상에 도포하고, 150℃에서 1시간 가열 경화를 행한 후, 고온 고습 하(85℃/85% RH)에서 24시간 방치하여, 전자 부품을 제작하였다.
제작한 상기 전자 부품에 대하여, 피크 온도 235℃에서 5분간 2차 리플로우 가열을 행하였다(2차 실장).
2차 리플로우 가열 후의 상기 전자 부품을 육안으로 관찰하여, 칩 부품간, 및 동일 부품 내의 땜납 용융이 발생한 칩의 수를 측정하였다. 400개의 칩 부품 중의 발생 비율(%)로 평가하였다. 여기서, 실시예 1에서 평가한 2차 실장 후의 상기 전자 부품의 사진을 도 8a 및 도 8b에 도시하였다. 도 8a 및 도 8b에 도시한 바와 같이, 실시예 1에서는 땜납 용융은 발생하고 있지 않았다.
<전기적 신뢰성의 평가 방법>
상기 땜납 용융의 발생률의 평가 방법과 동일하게 하여 제작한 전자 부품에 대하여, 피크 온도 235℃에서 5분간 2차 리플로우 가열을 행하였다(2차 실장). 상기 2차 실장 후의 상기 전자 부품의 땜납 접합부의 전기 저항을, 저항 측정기(FLUKE사 제조, 77 MULTIMETER)를 이용하여 계측하고, 하기 기준에 의해 전기적 신뢰성을 평가하였다.
〔평가 기준〕
○: 전기 저항값의 상승 없음
△: 전기 저항값의 상승 있음
×: 오픈 불량
(실시예 2)
실시예 1에 있어서, 상기 땜납 성분으로서 제조예 4에서 제작한 피복 입자를 이용한 것 이외에는, 실시예 1과 동일하게 하여, 실시예 2의 도전성 접합 재료를 제작하였다.
얻어진 상기 도전성 접합 재료에 대해서, 실시예 1와 동일하게 하여, 공공 체적 및 공공의 진공도를 측정하였다. 또한, 실시예 1과 동일하게 하여, 땜납 용융의 발생률 및 전기적 신뢰성을 평가하였다. 이들 결과를 표 1에 나타냈다.
(실시예 3)
실시예 1에 있어서, 제조예 1에 있어서의 제1 금속 입자의 제조 조건을 조정하여, 표 1에 나타내는 공공의 체적 및 공공의 진공도의 제1 금속 입자를 제작하고, 이 제1 금속 입자를 이용한 것 이외에는, 실시예 1과 동일하게 하여, 실시예 3의 도전성 접합 재료를 제작하였다.
얻어진 상기 도전성 접합 재료에 대해서, 실시예 1과 동일하게 하여, 공공의 체적 및 공공의 진공도를 측정하였다. 또한, 실시예 1과 동일하게 하여, 땜납 용융의 발생률 및 전기적 신뢰성을 평가하였다. 이들 결과를 표 1에 나타냈다.
(실시예 4)
실시예 1에 있어서, 제조예 1에 있어서의 제1 금속 입자의 제조 조건을 조정하여, 표 1에 나타내는 공공의 체적 및 공공의 진공도의 제1 금속 입자를 제작하고, 이 제1 금속 입자를 이용한 것 이외에는, 실시예 1과 동일하게 하여, 실시예 4의 도전성 접합 재료를 제작하였다.
얻어진 상기 도전성 접합 재료에 대해서, 실시예 1과 동일하게 하여, 공공의 체적 및 공공의 진공도를 측정하였다. 또한, 실시예 1과 동일하게 하여, 땜납 용융의 발생률 및 전기적 신뢰성을 평가하였다. 이들 결과를 표 1에 나타냈다.
(비교예 1)
실시예 1에 있어서, 하기의 땜납 성분을 이용한 것 이외에는, 실시예 1과 동일하게 하여, 비교예 1의 도전성 접합 재료를 제작하였다.
<땜납 성분>: 90 질량%
· 제조예 2에서 제작한 내부에 공공을 갖지 않는 Sn-3Ag-0.5Cu 합금 입자(융점 218℃, 체적 평균 입경 40 ㎛)· · · 50 질량%
· 제조예 3에서 제작한 제2 금속 입자로서의 Sn-57.0Bi-1.0Ag 합금 입자(융점 139℃, 체적 평균 입경 40 ㎛)· · · 50 질량%
얻어진 상기 도전성 접합 재료에 대해서, 실시예 1과 동일하게 하여, 공공의 체적 및 공공의 진공도를 측정하였다. 또한, 실시예 1과 동일하게 하여, 땜납 용융의 발생률 및 전기적 신뢰성을 평가하였다. 이들 결과를 표 1에 나타냈다. 여기서, 비교예 1에서 평가한 2차 실장 후의 전자 부품의 사진을 도 9a 및 도 9b에 도시하였다. 도 9a 및 도 9b에 도시한 바와 같이, 비교예 1에서는 땜납 용융이 발생하였다.
Figure pat00001
표 1의 결과로부터, 실시예 1의 공공의 체적은 4112.31 ㎛3이며, 땜납 성분의 2차 리플로우 가열시의 열팽창에 의한 증가 체적의 이론값 1188.2 ㎛3보다도 크다. 또한, 실시예 1의 공공의 진공도는 85.23 Torr이며, 공공의 진공도의 이론값 195.88 Torr보다도 낮다. 따라서, 실시예 1에서는, 제1 금속 입자의 공공에 의해, 2차 리플로우 가열시의 체적 팽창 및 발생 응력은 충분히 흡수 가능하고, 땜납 용융의 발생률은 0%였다.
또한, 실시예 2의 공공의 체적은 4091.56 ㎛3이며, 땜납 성분의 2차 리플로우 가열시의 열팽창에 의한 증가 체적의 이론값 1188.2 ㎛3보다도 크다. 또한, 실시예 2의 공공의 진공도는 65.65 Torr이며, 공공의 진공도의 이론값 195.88 Torr보다도 낮다. 따라서, 실시예 2에서는, 제1 금속 입자의 공공에 의해, 2차 리플로우 가열시의 체적 팽창 및 발생 응력은 충분히 흡수 가능하고, 땜납 용융의 발생률은 0%였다.
또한, 실시예 3의 공공의 체적은 4132.14 ㎛3이며, 땜납 성분의 2차 리플로우 가열시의 열팽창에 의한 증가 체적의 이론값 1188.2 ㎛3보다도 크다. 또한, 실시예 3의 공공의 진공도는 420.31 Torr이며, 공공의 진공도의 이론값 195.88 Torr보다도 높다. 따라서, 실시예 3에서는, 제1 금속 입자의 공공에 의해, 2차 리플로우 가열시의 체적 팽창 및 발생 응력은 흡수 가능하지만, 공공의 진공도가 높기 때문에 용융한 제1 금속 입자의 흡수가 약해지고, 땜납 용융의 발생률은 10.5%이며, 전기 저항값의 상승이 확인되었다.
또한, 실시예 4의 공공의 체적은 1212.34 ㎛3이며, 땜납 성분의 2차 리플로우 가열시의 열팽창에 의한 증가 체적의 이론값 1188.2 ㎛3보다도 크다. 또한, 실시예 4의 공공의 진공도는 68.97 Torr이며, 공공의 진공도의 이론값 195.88 Torr보다도 낮다. 따라서, 실시예 4에서는, 제1 금속 입자의 공공에 의해, 2차 리플로우 가열시의 체적 팽창 및 발생 응력은 흡수 가능하지만, 충분하지는 않고, 땜납 용융의 발생률은 23.75%이며, 전기 저항값의 상승이 확인되었다.
또한, 비교예 1은, 제1 금속 입자가 내부에 공공을 갖지 않고, 2차 리플로우 가열시의 체적 팽창 및 발생 응력을 흡수할 수 없기 때문에, 땜납 용융의 발생률은 38.75%가 되며, 오픈 불량이 확인되어 전기적 신뢰성이 매우 낮았다.
(실시예 5)
<전자 부품의 제작 및 전자 기기의 제작>
실시예 1에서 제작한 상기 도전성 접합 재료를 이용하여, 이하와 같이 하여, 전자 부품 및 전자 기기를 제작하였다.
<<전자 부품의 제작>>
우선, 배선 기판(세로 110 ㎜×가로 110 ㎜×두께 1.0 ㎜) 상에, 구리 패턴(패드 사이즈: 세로 0.3 ㎜×가로 0.3 ㎜, 패드간 거리: 0.2 ㎜(피치))을 형성하였다. 상기 배선 기판 상에, 메탈 스크린판과 메탈 스퀴지를 이용하여, 실시예 1의 상기 도전성 접합 재료를 스크린 인쇄하였다. 또한, 상기 메탈 스크린판에는, 패드 개구 100%, 판 두께 150 ㎛의 것을 이용하였다. 인쇄된 상기 도전성 접합 재료 상에, 칩 부품(0603 칩 부품, Sn 전극)을 적재하고, 비산화 분위기 중(산소 농도 100 ppm 미만), 피크 온도 160℃에서 10분간 1차 리플로우 가열하여, 상기 칩 부품을 상기 배선 기판에 1차 실장하였다.
계속해서, 상기 배선 기판을 세정 후, 밀봉 수지(에폭시 접착제)를 상기 배선 기판 상에 도포하여, 150℃에서 1시간 가열 경화를 행한 후, 고온 고습 하(85℃에서 85% RH)에서 24시간 방치하여, 전자 부품을 제작하였다. 또한, 리드선의 접속은 생략하였다.
<<전자 기기의 제작>>
다음에, 리드 단자를 갖는 배선 기판 상에 땜납 페이스트로서의 도전성 접합 재료를 스크린 인쇄에 의해 도포하고, 리드 단자 상에 상기 도전성 접합 재료를 적재하였다. 계속해서, 제작한 전자 부품의 리드선을 상기 배선 기판 상의 리드 단자 상에 배치하고, 피크 온도 235℃에서 5분간 2차 리플로우 가열을 행함으로써, 상기 전자 부품을 상기 배선 기판에 땜납 접속하였다. 이상에 의해, 전자 기기를 제작하였다.
<<평가>>
얻어진 상기 전자 기기에 대해서, 실시예 1과 동일하게 하여, 땜납 용융의 발생률 및 전기적 신뢰성을 평가한 바, 땜납 용융의 발생률은 0%이며, 전기 저항값의 상승도 없고 전기적 신뢰성도 양호하였다.
1: 배선 기판 2: 전극 패드
3: 도전성 접합 재료 4: 전극
5: 부품 6: 밀봉 수지
7: 간극 10: 피복 입자
11: 제1 금속 입자 12: 제2 금속 입자
12': 용융한 제2 금속 입자 13: 공공
14: 제2 금속층 14': 용융한 제2 금속
20: 배선 기판 21: 전극 패드
22: 도전성 접합 재료 23: 부품
23a: 다른 부품 24: 리드선
25: 밀봉 수지 26: 프린트 기판
27: 리드 단자 28: 도전성 접합 재료
100: 전자 부품

Claims (10)

  1. 제1 금속으로 이루어지며, 또한 이 제1 금속의 융점보다 높은 온도에서 가열하면, 용융한 제1 금속이 흡수되는 공공(空孔)을 갖는 제1 금속과,
    상기 제1 금속의 융점보다 낮은 융점을 갖는 제2 금속
    을 포함하는 땜납 성분을 함유하는 것을 특징으로 하는 도전성 접합 재료.
  2. 제1항에 있어서, 땜납 성분이, 제1 금속에 의한 입자와 제2 금속에 의한 입자의 조합, 및 상기 제1 금속에 의한 입자의 표면에 상기 제2 금속에 의한 피막을 갖는 피복 입자 중 어느 하나를 포함하는 것을 특징으로 하는 도전성 접합 재료.
  3. 제1항 또는 제2항에 있어서, 제1 금속의 융점이, 150℃ 이상 230℃ 이하이며, 또한 제2 금속의 융점이, 150℃ 미만인 것을 특징으로 하는 도전성 접합 재료.
  4. 제1항 또는 제2항에 있어서, 제1 금속이, Sn-Bi-X 합금 입자 및 Sn-Cu-X 합금 입자(단, X는, Ag, Ni, Zn, Pd 또는 In임) 중 어느 하나인 것을 특징으로 하는 도전성 접합 재료.
  5. 제1항에 있어서, 제2 금속이, Sn-Bi 합금 및 Sn-Bi-Y 합금(단, Y는, Ag, Ni, Zn, Pd 또는 In임) 중 어느 하나인 도전성 접합 재료.
  6. 제1항에 있어서, 제1 금속에 의한 입자 A와, 제2 금속에 의한 입자 B의 혼합 비율이, 질량 비율(A: B)로 20: 80~50: 50인 도전성 접합 재료.
  7. 제1항에 있어서, 땜납 성분의 함유량이, 도전성 접합 재료에 대하여 50 질량% 이상 95 질량% 이하인 도전성 접합 재료.
  8. 제1항에 있어서, 에폭시계 플럭스 재료 및 로진계 플럭스 재료 중 적어도 어느 하나로 이루어진 플럭스 성분을 함유하는 도전성 접합 재료.
  9. 전극 패드를 갖는 배선 기판과, 상기 배선 기판에 실장되며 복수의 전극을 갖는 부품과, 상기 부품을 덮는 밀봉 수지와, 상기 배선 기판 내의 배선을 외부의 배선 기판과 접속하는 복수의 단자를 가지며,
    상기 복수의 전극이, 상기 전극 패드와, 제1항에 기재된 도전성 접합 재료에 의해 접속되어 있는 것을 특징으로 하는 전자 부품.
  10. 제9항에 기재된 전자 부품을 갖는 것을 특징으로 하는 전자 기기.
KR1020130039126A 2012-05-28 2013-04-10 도전성 접합 재료, 및 전자 부품 및 전자 기기 KR20130133126A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-121202 2012-05-28
JP2012121202A JP2013247295A (ja) 2012-05-28 2012-05-28 導電性接合材料、並びに電子部品及び電子機器

Publications (1)

Publication Number Publication Date
KR20130133126A true KR20130133126A (ko) 2013-12-06

Family

ID=49620810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130039126A KR20130133126A (ko) 2012-05-28 2013-04-10 도전성 접합 재료, 및 전자 부품 및 전자 기기

Country Status (5)

Country Link
US (1) US20130313309A1 (ko)
JP (1) JP2013247295A (ko)
KR (1) KR20130133126A (ko)
CN (1) CN103447713A (ko)
TW (1) TW201347892A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210095316A (ko) * 2020-01-23 2021-08-02 엔트리움 주식회사 솔더 페이스트, 이를 사용하여 형성된 솔더링 접합부 및 솔더링 접합부를 가지는 플렉시블 인쇄회로기판

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2526150B (en) * 2014-05-16 2016-07-13 Xyratex Tech Ltd An optical printed circuit board and a method of mounting a component onto an optical printed circuit board
JP2016004224A (ja) * 2014-06-19 2016-01-12 富士通株式会社 光学モジュール、光学モジュールの製造方法及び光学装置
JP6020631B2 (ja) * 2015-03-20 2016-11-02 ウシオ電機株式会社 蛍光光源装置
US9653411B1 (en) * 2015-12-18 2017-05-16 Intel Corporation Electronic package that includes fine powder coating
US10794642B2 (en) 2017-09-11 2020-10-06 Toyota Motor Engineering & Manufacturing North America, Inc. Low temperature sintering porous metal foam layers for enhanced cooling and processes for forming thereof
US10980160B2 (en) * 2018-09-26 2021-04-13 Canon Kabushiki Kaisha Image pickup module, method for manufacturing image pickup module, and electronic device
TW202027899A (zh) * 2018-10-31 2020-08-01 德商羅伯特博斯奇股份有限公司 混合合金焊膏、其製造方法以及焊接方法
CN111273750A (zh) * 2018-12-04 2020-06-12 广州力及热管理科技有限公司 一种毛细结构元件
JP7023302B2 (ja) * 2020-02-04 2022-02-21 田中貴金属工業株式会社 導電性接合材料を備える接合部材及び接合方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854768A1 (en) * 1995-10-06 1998-07-29 Brown University Research Foundation Soldering methods and compositions
EP1865549A4 (en) * 2005-03-29 2012-07-11 Panasonic Corp RETURN CHIP MOUNTING METHOD AND DAMPER FORMING METHOD
US7745013B2 (en) * 2005-12-30 2010-06-29 Intel Corporation Solder foams, nano-porous solders, foamed-solder bumps in chip packages, methods of assembling same, and systems containing same
US7705458B2 (en) * 2006-06-20 2010-04-27 Intel Corporation Bulk metallic glass solders, foamed bulk metallic glass solders, foamed-solder bond pads in chip packages, methods of assembling same, and systems containing same
US7758916B2 (en) * 2006-11-13 2010-07-20 Sulzer Metco (Us), Inc. Material and method of manufacture of a solder joint with high thermal conductivity and high electrical conductivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210095316A (ko) * 2020-01-23 2021-08-02 엔트리움 주식회사 솔더 페이스트, 이를 사용하여 형성된 솔더링 접합부 및 솔더링 접합부를 가지는 플렉시블 인쇄회로기판

Also Published As

Publication number Publication date
CN103447713A (zh) 2013-12-18
US20130313309A1 (en) 2013-11-28
JP2013247295A (ja) 2013-12-09
TW201347892A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
KR20130133126A (ko) 도전성 접합 재료, 및 전자 부품 및 전자 기기
JP4342176B2 (ja) 機能性合金粒子
JP4353380B2 (ja) ペースト状銀粒子組成物、固形状銀の製造方法、固形状銀、接合方法およびプリント配線板の製造方法
JP5769205B2 (ja) 導電性接着剤とその製造方法及びそれを含む電子装置
JP5342453B2 (ja) 導電性ペーストおよびこれを用いた電気電子機器
JP5166261B2 (ja) 導電性フィラー
KR101086358B1 (ko) 도전성 페이스트
JP5887086B2 (ja) 導電性材料
US20130140069A1 (en) Conductive bonding material, electronic component, and electronic device
KR20130037631A (ko) 도전성 접합 재료 및 도체의 접합 방법과 반도체 장치의 제조 방법
JP5242521B2 (ja) はんだ接合剤組成物
JP2012092296A (ja) 導電性接着剤、及びそれを用いた回路基板、電子部品モジュール
US20200010707A1 (en) Method of finishing a metallic conductive layer
JP2000290617A (ja) 導電性接着剤およびその使用法
US20160143145A1 (en) Electrical device
JPH10279902A (ja) 導電性接着剤
KR20200131264A (ko) 2 성분 인쇄 가능한 전도성 조성물
JP4662483B2 (ja) 導電性フィラー、及び中温はんだ材料
JP2020175415A (ja) 金属組成物、接着剤、焼結体、接合構造、接合体及びその製造方法、並びに焼結体付き支持部材及びその製造方法
KR100619390B1 (ko) 도전성 접착제 및 그것을 이용한 회로
JP2001294844A (ja) 導電性接着剤
JPH11120819A (ja) 異方導電性組成物及びフィルム
JP2005302845A (ja) 電子部品実装体、電子部品実装体の製造方法、および導電性接着剤

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application