CN100563001C - 安装体及其制造方法 - Google Patents

安装体及其制造方法 Download PDF

Info

Publication number
CN100563001C
CN100563001C CNB2006800072944A CN200680007294A CN100563001C CN 100563001 C CN100563001 C CN 100563001C CN B2006800072944 A CNB2006800072944 A CN B2006800072944A CN 200680007294 A CN200680007294 A CN 200680007294A CN 100563001 C CN100563001 C CN 100563001C
Authority
CN
China
Prior art keywords
semiconductor chip
mentioned
soldering
resin
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006800072944A
Other languages
English (en)
Other versions
CN101138087A (zh
Inventor
小松慎五
中谷诚一
辛岛靖治
小岛俊之
北江孝史
山下嘉久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101138087A publication Critical patent/CN101138087A/zh
Application granted granted Critical
Publication of CN100563001C publication Critical patent/CN100563001C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的安装体包括层叠了多个半导体芯片(10(10a、10b))的层叠半导体芯片(20)和安装有层叠半导体芯片(20)的安装基板(13)，在层叠半导体芯片(20)的各半导体芯片(10(10a、10b))上，在面对安装基板(13)侧的芯片表面(21(21a、21b))上形成有多个元件电极(12(12a、12b))，在安装基板(13)上对应于多个元件电极(12a，12b)的每一个而形成有电极端子(14)，安装基板(13)的电极端子(14)与元件电极(12a，12b)通过钎焊粒子集合形成的钎焊凸块电连接。由此，能够容易地制造安装的层叠封装的安装体。

Description

安装体及其制造方法
技术领域
本发明涉及安装体及其制造方法，特别涉及将半导体元件(例如芯片层叠封装)安装在安装基板上的安装体及其制造方法。
背景技术
随着近年来的电子设备的小型化、高功能化，要求半导体元件(半导体封装)的高密度化、小型化、薄型化，因此，大致小型化到芯片尺寸的半导体元件即CSP(Chip Size Package)正在普及。
此外，在便携信息设备等中，以存储器等的附加价值的追加及容量的增加为目的，使用将多个半导体芯片在平面方向上排列、安装的多芯片模块。为了实现该多芯片模块的安装面积的降低，提出了将多个半导体芯片层叠来提高安装密度的称作层叠封装的构造，进而，还提出了将层叠封装CSP化的技术(专利文献1～10)。
图13表示在专利文献1中公开的层叠封装1000。在层叠封装1000中，将层叠的半导体芯片101、102通过接合线108与绝缘性基板103上的布线层104连接，用树脂109塑封。在绝缘性基板103的背面形成有安装用外部端子110。专利文献2中公开的层叠封装也具有同样的构造。
此外，如图14所示，还有组合了引线接合和倒装片接合的层叠封装1100(参照专利文献3)。在图14所示的层叠封装1100中，用引线108连接半导体芯片101，另一方面，通过凸块107连接半导体芯片102，在半导体芯片102与布线基板103之间形成有底部填料树脂105。在专利文献4、5中公开了同样的构造。
进而，如图15所示，还有将闪存器101倒装片安装在内插器(interposer)111上并经由间隔基板112层叠的层叠封装1200(专利文献6)。在专利文献7中公开了同样的构造。
除此以外，在专利文献8、9及10中公开了以倒装片安装为基本的层叠封装。图16表示专利文献8中公开的层叠封装1300。在图16所示的层叠封装1300中，使用布线基板103a～103c倒装片安装各半导体芯片101a～101c。在专利文献9中公开了同样的构造。此外，图17表示专利文献10中公开的层叠封装1400。在图17所示的层叠封装1400中，半导体芯片101通过凸块107与布线图案104连接，另外，半导体芯片102经由凸块107及取出电极113与布线图案104连接。
图13～图17所示的层叠封装为将多个半导体芯片层叠的结构，所以与平面地安装半导体芯片的情况相比，能够实现提高安装密度。但是，本发明者们对于目前提出的层叠封装的结构不拘泥于常识而锐意地进行了研究，结果了解了潜在如下的问题。为了使说明容易理解，将为了比较研究图13～图15所示的层叠封装1000、1100、1200的结构而表示的图分别示于图18到图20。
首先，在图18所示的层叠封装1000的情况下，虽然能够通过引线接合(WB)将各半导体芯片101、102安装在布线基板103上，但是需要用来进行WB的高度(引线108的环高度)，并且需要在布线基板103侧用于进行WB的较多的安装面积。因而，必然对薄型化及小型化带来限制。此外，由于WB为前提，所以在只有外围(peripheral)型的半导体芯片的情况下是可以的，但不能使用面阵列(area array)型的半导体芯片。进而，由于进行多个WB，所以因对每1条引线进行的WB工序增加而烦琐性增加，并且容易产生在执行多级芯片的WB方面的技术上的困难性及制约。特别是，由于位于上侧的半导体芯片的引线的连接距离变长，所以存在需要较低地环绕的技术上的困难性。
接着，在图19所示的层叠封装1100的情况下，由于使用WB和倒装片(FC)两者，所以难以避免执行两工序带来的制造工序的烦琐性。此外，由于使用WB，所以WB的引线的高度(环高度)、以及布线基板103侧的安装面积带来的制约与图18所示的例子同样地存在，因此在实现进一步的薄型化、小型化时产生问题。
进而，在图20所示的层叠封装1200的情况下，由于需要内插器111及间隔基板112，所以容易发生成本上升，并且制造工序也容易变得烦琐。此外，通过使用间隔基板112，薄型化的实现变得困难。图16及图17所示的层叠封装1300、1400的制造工序也容易变得烦琐。
专利文献1：(日本)特开平11-204720号公报
专利文献2：(日本)特开2000-349228号公报
专利文献3：(日本)特开2004-273706号公报
专利文献4：(日本)特开平11-3969号公报
专利文献5：(日本)特开2000-294722号公报
专利文献6：(日本)特开2002-9227号公报
专利文献7：(日本)特开平5-75015号公报
专利文献8：(目本)特开2004-153210号公报
专利文献9：(日本)特开2002-33443号公报
专利文献10：(日本)特开2002-170921号公报
发明内容
本发明是鉴于这样的问题而做出的，目的是提供一种安装层叠封装的新的安装体、以及能够容易地制造该安装体的技术。
本发明的安装体包括层叠了多个半导体芯片的层叠半导体芯片和安装有上述层叠半导体芯片的安装基板，其特征在于，在上述层叠半导体芯片的各半导体芯片上，在面对上述安装基板侧的芯片表面形成有多个元件电极；在上述安装基板上，对应于上述多个元件电极的每一个而形成有电极端子；上述安装基板的电极端子和上述元件电极通过钎焊粒子集合形成的钎焊凸块电连接。
本发明的安装体的制造方法的特征在于，将含有树脂、钎焊粉、和被加热时沸腾的对流添加剂的钎焊树脂糊料置于层叠了多个半导体芯片的层叠半导体芯片、和安装上述层叠半导体芯片的安装基板之间；通过加热上述钎焊树脂糊料，使上述对流添加剂沸腾，在上述树脂中产生对流，使上述钎焊粉集合而形成钎焊凸块，将上述层叠半导体芯片的各半导体芯片的元件电极、和对应于上述元件电极而形成在上述安装基板上的电极端子总括起来电连接。
本发明的另一种安装体的制造方法的特征在于，将含有树脂、钎焊粉、和被加热时沸腾的对流添加剂的钎焊树脂糊料置于第1半导体芯片、和安装上述第1半导体芯片的安装基板之间；通过加热上述钎焊树脂糊料，使上述对流添加剂沸腾，在上述树脂中产生对流，使上述钎焊粉集合而形成钎焊凸块，将上述第1半导体芯片的元件电极、和对应于上述元件电极而形成在上述安装基板上的电极端子总括起来电连接；将具有接合上述第1半导体芯片的背面的主面、和形成在上述主面上的第2元件电极的第2半导体芯片接合在上述第1半导体芯片的背面，并且，将上述钎焊树脂糊料置于上述安装基板与上述第2半导体芯片之间；通过加热上述钎焊树脂糊料，使上述对流添加剂沸腾，在上述树脂中产生对流，使上述钎焊粉集合而形成钎焊凸块，将上述第2半导体芯片的元件电极、和对应于上述元件电极而形成在上述安装基板上的电极端子总括起来电连接。
附图说明
图1是示意地表示有关本发明的实施方式1的安装体的结构的剖面图。
图2是示意地表示有关本发明的实施方式1的安装体的结构的剖面图。
图3A～图3C是用来说明有关本发明的实施方式1的安装体的制造方法的工序剖面图。
图4A～图4C是用来说明有关本发明的实施方式2的安装体的制造方法的工序剖面图。
图5A～图5B是用来说明有关本发明的实施方式3的安装体的制造方法的工序剖面图。
图6是示意地表示有关本发明的实施方式4的安装体的剖面图。
图7是示意地表示有关本发明的实施方式4的安装体的应用例的剖面图。
图8是示意地表示有关本发明的实施方式4的安装体的应用例的剖面图。
图9是示意地表示有关本发明的实施方式4的安装体的应用例的剖面图。
图10是示意地表示有关本发明的实施方式5的安装体的剖面图。
图11是示意地表示有关本发明的实施方式6的安装体的结构的剖面图。
图12是示意地表示有关本发明的实施方式7的多层基板模块的结构的剖面图。
图13是表示以往的层叠封装的结构的剖面图。
图14是表示以往的层叠封装的结构的剖面图。
图15是表示以往的层叠封装的结构的剖面图。
图16是表示以往的层叠封装的结构的剖面图。
图17是表示以往的层叠封装的结构的剖面图。
图18是示意地表示以往的层叠封装的结构的剖面图。
图19是示意地表示以往的层叠封装的结构的剖面图。
图20是示意地表示以往的层叠封装的结构的剖面图。
图21A～图21C是说明本发明的一实施例的钎焊接合体的形成机理的剖面图。
具体实施方式
在本发明的安装体中，半导体元件的元件电极与形成在安装基板上的布线图案的电极端子通过钎焊粒子自集合而形成的钎焊接合体电连接。通过加热含有钎焊粒子、树脂和对流添加剂的钎焊树脂糊料加热，使对流添加剂沸腾而产生对流，使钎焊粒子自集合，钎焊接合体将元件电极与电极端子之间电连接。
在本发明中，上述层叠半导体芯片包括：第1半导体芯片，具有形成有上述元件电极的表面、和与上述表面相对的背面；及第2半导体芯片，具有接合上述第1半导体芯片的上述背面的主面、和形成在上述主面的周缘区域的上述元件电极。
上述层叠半导体芯片也可以是层叠了3个以上的半导体芯片的层叠半导体芯片。
优选在上述层叠半导体芯片与上述安装基板之间填充有树脂。如果存在树脂，则能够做成机械上牢固而稳定的安装体。该树脂可以将后面说明的钎焊树脂糊料的树脂成分按原样使用。
优选上述层叠半导体芯片中的至少与上述安装基板接近的半导体芯片是厚度为10μm以上100μm以下的薄型半导体芯片。
优选上述层叠半导体芯片是将第1半导体芯片通过钎焊凸块电连接在第2半导体芯片的片上片(Chip On Chip)模块即COC模块。
本发明的第1制造方法是使用层叠了多个半导体芯片的层叠半导体芯片与安装基板总括起来连接的方法。
本发明的第2制造方法是将半导体芯片与安装基板依次连接的方法。
在上述第1～第2制造方法中，优选上述层叠半导体芯片中的至少与上述安装基板接近的半导体芯片是厚度为100μm以下的薄型半导体芯片。
此外，上述钎焊粒子的熔点优选为10℃以上330℃以下的范围。
此外，上述钎焊粒子的平均粒子直径优选为1～50μm的范围。
此外，上述钎焊树脂糊料的加热温度优选为钎焊的熔点以上。
根据本发明，在安装基板上安装有层叠半导体芯片的安装体中，由于通过自集合地形成的钎焊凸块将安装基板的电极端子和半导体芯片的元件电极总括起来电连接，所以能够容易地制造具备层叠半导体芯片的安装体。
钎焊树脂糊料由树脂、钎焊粒子、和上述树脂被加热时沸腾的对流添加剂构成，作为树脂使用热硬化性树脂(例如环氧树脂)，作为钎焊粒子使用无铅钎焊粒子。作为对流添加剂使用溶剂(例如有机溶剂)，如果举出一例，则可以使用异丙醇(沸点82.4℃)、乙酸丁酯(沸点125～126℃)、丁基卡必醇(二甘醇-单丁基醚，沸点201.9℃)、乙二醇(沸点197.6℃)等。对流添加剂在树脂中的含有量并没有特别限制，但优选为以0.1～20重量％的比例包含在树脂中。
此外，所谓对流添加剂的“对流”是指作为运动方式的对流，只要是通过沸腾的对流添加剂在树脂中运动，从而对分散在树脂中的钎焊粒子给予运动能量，施加促进钎焊粒子的移动的作用的运动，是怎样的方式都可以。另外，对流添加剂除了其自身沸腾而产生对流的物质以外，也可以使用通过树脂的加热而产生气体(H2O、CO2、N2等的气体)的对流添加剂，作为这样的例子，可以举出含有结晶水的化合物、通过加热而分解的化合物、或者发泡剂。
钎焊粒子可以选择任意的组成来使用。例如可以举出下表1所示的组成。作为一例举出的表1所示的材料既可以单独使用，也可以适当组合来使用。另外，如果使用钎焊粒子的熔点比热硬化性树脂的硬化温度低的材料，则能够在使树脂流动而自集合后，进一步加热树脂而使其硬化，进行电连接和树脂的密封这一点较好。
[表1]
  钎焊粒子的组成   熔点(固相线)(℃)
  Sn-58Bi   139
  Sn-37Pb   183
  Sn-9Zn   199
  Sn-3.0Ag-0.5Cu   217
  Sn-3.5Ag   221
  Sn-0.7Cu   228
  12Sn-2.0Ag-10Sb-Pb   240
钎焊粒子的优选的熔点是10～330℃，更优选为100～300℃，特别优选地如表1所示为139～240℃。在熔点不到10℃的情况下，有在耐久性方面产生问题的倾向。如果熔点超过330℃，则树脂的选择变得困难。
钎焊粒子的优选的平均粒子直径是1～30μm的范围，更优选为5～20μm的范围。在平均粒子直径不到1μm的情况下，因钎焊粒子的表面氧化而难以熔融，并且，有对于形成电连接体需要花费过多时间的倾向。如果平均粒子直径超过30μm，则因沉降而难以得到电连接体。另外，平均粒子直径可以通过市售的粒子分布仪测量。例如，可以使用堀场制作所激光衍射粒度测量器(LA920)、岛津制作所激光衍射粒度测量器(SALD2100)等测量。
接着，对树脂进行说明。作为树脂的代表性的例子，可以使用环氧树脂、酚醛树脂、硅树脂、邻苯二甲酸二烯丙脂树脂、呋喃树脂、三聚氰胺树脂甲筌树脂等的热硬化性树脂、聚酯弹性体、含氟树脂、聚酰亚胺树脂、聚酰胺树脂、芳族聚酰胺树脂等的热塑性树脂、或光(紫外线)硬化树脂等、或者将它们组合的材料。
钎焊粒子与树脂的配合比例优选为，重量比中导电粒子∶树脂＝95～4∶5～96的范围，更优选为钎焊粒子∶树脂＝70～30∶30～70。钎焊粒子与树脂优选地在均匀混合后使用。例如，使钎焊粒子为50重量％、环氧树脂为50重量％，在混匀器中使其成为均匀混合状态而使用。另外，既可以在钎焊粒子仍然保持分散状态而做成糊料状，也可以使用以片状形成的树脂。
进而，在本发明的优选例中，作为钎焊粒子，可以使用例如无铅且熔点200～230℃的钎焊合金粒子。此外，在树脂是热硬化性树脂的情况下，优选为树脂的硬化温度比钎焊的熔点高。如果这样，则能够在形成电连接体、或形成金属凸块的工序中使树脂硬化，能够缩短作业工序。
接着，利用附图对形成本发明的一实施例的钎焊接合体的机理进行说明。
首先，如图21A所示，对形成有多个连接端子211的电路基板210上，供给含有金属粒子(例如钎焊粉)212及对流添加剂213和树脂214的钎焊树脂糊料215。对流添加剂213是在钎焊树脂糊料215被加热时沸腾而产生对流的添加剂。
接着，如图21B所示，使具有多个电极端子221的半导体芯片220抵接在钎焊树脂糊料215的表面上。此时，半导体芯片220的电极端子221配置成与电路基板210的连接端子211对置。接着，在该状态下加热钎焊树脂糊料215。这里，使钎焊树脂糊料215的加热温度为比金属粒子212的熔点及对流添加剂213的沸点高的温度。
通过加热而熔融的金属粒子212在钎焊树脂糊料215中相互结合，如图21C所示，自集合在浸润性较高的连接端子211与电极端子221之间。由此，形成将半导体芯片220的电极端子221、和电路基板210的连接端子211之间电连接的钎焊接合体222。然后，使树脂214硬化或固化，使半导体芯片220固定在电路基板210上。
该技术特征是，在钎焊树脂糊料215被加热时，对流添加剂213沸腾，沸腾的对流添加剂213在钎焊树脂糊料215中产生对流，由此来促进分散在钎焊树脂糊料215中的金属粒子212的移动。由此，金属粒子212的结合均匀地进行，能够自集合地形成钎焊接合体(钎焊凸块)222。这里，钎焊树脂糊料215中的树脂214可以认为具有金属粒子能够自由地浮游、移动的“海”的作用，而金属粒子212彼此的结合过程在很短时间内结束，所以设置怎样的金属粒子212能够自由地移动的“海”，都只进行局部的结合，所以作为该“海”的树脂214与对流添加剂212的对流促进是重要的。通过该树脂214与对流添加剂212的组合，自集合地形成钎焊凸块222。另外，钎焊凸块222在自集合地形成的同时，作为钎焊凸块的性质而自整合地形成。
本发明者们得到了上述那样的构思，并进一步进行应用展开，实现了本发明。
以下，参照附图对本发明的实施方式进行说明。在以下的附图中，为了说明的简洁化，将实质上具有相同功能的结构要素用相同的参照标号表示。另外，本发明并不限于以下的实施方式。
(实施方式1)
首先，参照图1，对有关本发明的实施方式的安装体100进行说明。图1示意地表示本实施方式的安装体100的剖面结构。
本实施方式的安装体100由层叠有多个半导体芯片10a、10b的层叠半导体芯片20和安装有层叠半导体芯片20的安装基板13构成。在层叠半导体芯片20的各半导体芯片10a、10b上，在面对安装基板13侧的芯片表面21a、21b上形成有多个元件电极12a、12b。在安装基板13上，分别对应于多个元件电极12a、12b而形成有电极端子14。
安装基板13的电极端子14与元件电极12a、12b通过自集合地形成的钎焊凸块17a、17b电连接。这里，自集合地形成的钎焊凸块(钎焊部件)17(17a、17b)不是将预先制作的钎焊凸块配置在元件电极12a、12b上，而是经过规定的工艺生长在元件电极12、电极端子14上而形成的。该工艺的内容在后面叙述。
构成钎焊凸块(钎焊部件)17(17a、17b)的金属(钎焊)是低熔点金属，使用例如Sn-Ag类钎焊(也包括添加了Cu等的钎焊)。另外，并不限于Sn-Ag类钎焊(也包括添加了Cu等的钎焊)，只要是在10～330℃的范围内具有熔点的低熔点金属就能够使用，例如，作为其他钎焊粉，可以使用Sn-Zn类、Sn-Bi类钎焊等的无铅钎焊、Pb-Sn共晶钎焊、或者Cu-Ag合金等的低熔点金属。此外，钎焊凸块17的形状可以是正中间隆起的大致球状、或者相反正中间陷进的鼓状，但在图1中，为了容易表述而用圆柱状表示。实际的钎焊凸块17的形状根据各种条件来决定。
图1所示的安装基板13是刚性基板(典型的印刷基板)，形成在安装基板13上的电极端子14例如由铜构成，构成为布线电路的一部分。另外，作为安装基板13，也可以使用柔性基板。
本实施方式的层叠半导体芯片20由第1半导体芯片10a和第2半导体芯片10b构成，第2半导体芯片10b具有接合第1半导体芯片10a的背面的主面21b，在该主面21b的周缘区域形成有元件电极12b。在该例子中，在第1半导体芯片10a中，在该主面21a的周缘区域形成有元件电极12a，但是元件电极12a也可以是二维地形成在主面21a上。此外，层叠半导体芯片20也可以层叠3个以上的半导体芯片而构成。构成层叠半导体芯片20的半导体芯片10例如是裸片。另外，半导体芯片(裸片)10的厚度优选为例如30～600μm，更优选为50～400μm。
在本实施方式的结构中，构成层叠半导体芯片20的半导体芯片优选地使用厚度较薄的薄型芯片。位于最上级的半导体芯片(10b)即使较厚也没有问题，但是位于其下级的半导体芯片(10a)优选地使用例如厚度10μm以上100μm以下的薄型半导体芯片。此外，最下层以外的半导体芯片10(10b)为了在中央确保接合区域，优选地将元件电极12(12b)排列(外围排列)在主面21(21b)的周缘区域，但最下层的半导体芯片10(10a)的元件电极12(12a)可以是外围排列、也可以是面阵列排列。
在本实施方式的安装体100中，如图2所示，也可以在层叠半导体芯片20与安装基板13之间填充树脂15。树脂15发挥倒装片安装中的底部填料的作用。在该例中，作为树脂15使用环氧树脂等的热硬化性树脂。
如果例示地表示图1或图2所示的构造的尺寸等，则如下。下级的半导体芯片10a的厚度是50μm，半导体芯片10a的芯片表面21a与安装基板30的表面之间的间隙是30μm。因而，钎焊凸块17a的高度是30μm，钎焊凸块17b的高度是约80μm。安装基板30的布线图案以250μm以下的间距形成，例如以150μm间距或100μm间距形成。
接着，参照图3A到图3C，对本实施方式的安装体100的制造方法进行说明。图3A到图3C是用来说明本实施方式的制造方法的工序剖面图。
首先，如图3A所示，将包含树脂被加热时沸腾的对流添加剂和钎焊粉的钎焊树脂糊料30添加到安装基板13上后，将层叠半导体芯片20配置在安装基板13上，以便夹着钎焊树脂糊料30。于是，钎焊树脂糊料30覆盖半导体芯片10a、10b的电极形成面(主面)21a、21b、以及安装基板13的一部分(包括电极端子14的部位)。
本实施方式的钎焊树脂糊料30如上所述是在树脂中含有钎焊粉、和在树脂被加热时沸腾的对流添加剂。换言之，钎焊树脂糊料30由树脂、分散在树脂中的钎焊粉、和该树脂被加热时沸腾的对流添加剂构成。在本实施方式中，作为树脂使用热硬化性树脂(例如环氧树脂)，作为钎焊粉使用无铅钎焊粉。作为对流添加剂可以使用溶剂(例如高沸点有机溶剂)，举出一例可以使用异丙醇、乙酸丁酯、丁基卡必醇、乙二醇等。对于对流添加剂在树脂中的含有量并没有特别限制，但优选为相对于树脂以0.1～20重量％的比例包含。
此外，所谓对流添加剂的“对流”是指作为运动方式的对流，只要是通过沸腾的对流添加剂在树脂中运动，对分散在树脂中的钎焊粒子给予运动能量并施加促进钎焊粒子的移动的作用的运动，是怎样的方式都可以。另外，对流添加剂除了其自身沸腾而产生对流的物质以外，也可以使用通过树脂的加热而产生气体(H2O、CO2、N2等的气体)的对流添加剂，作为这样的例子可以举出含有结晶水的化合物、通过加热而分解的化合物、或者发泡剂。
接着，如图3B所示，通过加热钎焊树脂糊料30加热，使对流添加剂沸腾而在树脂中产生对流35。通过对流添加剂的沸腾，从半导体芯片10b和安装基板13之间喷出蒸气的情况较多。该加热在钎焊粉的熔点以上、按照产生对流添加剂的沸腾的温度以上那样的曲线执行。通过该加热下的对流，使钎焊树脂糊料30中的钎焊粉自集合。即，通过该对流添加剂带来的对流35，钎焊树脂糊料中的钎焊粉自集合到元件电极12(12a、12b)、电极端子14之上。另外，如果没有对流添加剂带来的对流35(或者沸腾)，则不能实现钎焊粉的生长促进，成为残留有钎焊粉的团聚体(凝聚块)的状态。
如果进行钎焊粉的自集合，则如图3C所示在元件电极12(12a、12b)和电极端子14之间形成钎焊凸块17。即，通过自集合地形成钎焊凸块17(17a、17b)，将层叠半导体芯片20的各半导体芯片10(10a、10b)的元件电极12(12a、12b)、和对应于元件电极12而形成在安装基板13上的电极端子14总括起来电连接。这里，元件电极12与电极端子14通过钎焊凸块17直接连接。
图3B到图3C的钎焊凸块17的形成时间根据条件而不同，但例如是5秒～30秒左右，优选为约5秒。另外，在钎焊凸块17的形成中，可以导入事先加热钎焊树脂糊料30的预加热工序。
如果说明具体的一例，钎焊树脂糊料使用将双酚F型环氧树脂(ジャパンェポキシレジン公司制ェピコ一ト806)57重量部、粒径为10～25μm的SnAgCu粉40重量部、作为对流添加剂的异丙醇3重量部均匀地混合的糊料。使用分配器将该钎焊糊料注入到芯片表面10a与安装基板13的上表面40a之间，从室温(25℃)升温到250℃，保持30秒钟。然后冷却、观察截面，则可以确认为图1的状态。
钎焊凸块17自集合地形成，并且相对于元件电极12及电极端子14自调整地形成。因而，实质上没有元件电极12及电极端子14与钎焊凸块17之间的位置偏移，自动地对应于元件电极12及电极端子14的图案而形成钎焊凸块17。
进而，钎焊凸块17是钎焊树脂糊料30中的钎焊粒子自集合而形成的。此外，对流添加剂通过加热变为气体而被排出到外部。另外，在形成钎焊凸块17后，清洗钎焊树脂糊料30之后，也可以填充其他树脂(也可以是同种的树脂)。
如果使构成钎焊树脂糊料30的树脂(或者其他树脂)硬化，则能够得到本实施方式的安装体100。在填充该其他树脂的情况下，作为构成钎焊树脂糊料30的树脂，也可以使用热硬化性树脂以外的树脂(热塑性树脂、光硬化性树脂等)。
根据本发明的实施方式，将层叠半导体芯片20安装在安装基板13上的安装体100通过自集合地形成的钎焊凸块17将安装基板13的电极端子14与半导体芯片10的元件电极12总括起来电连接，从而实现。因而，能够容易地制造具备层叠半导体芯片20的安装体100。
如果更详细地说明，则在本实施方式的安装体100中，由于能够通过自集合地形成的钎焊凸块17总括起来进行元件电极12的电连接，所以与图19或图13所示的层叠封装1000不同，也可以不进行每1条引线的连接(WB连接)，因此能够消除这方面的烦琐性。
即，即使不像WB那样一根根地接线，也能够通过钎焊凸块17总括起来将元件电极12和电极端子14电连接。因而，与WB相比能够减轻作业的劳动。此外，由于通过该钎焊凸块17进行的电连接能够自集合地进行，所以只要使条件的设定匹配，就能够与WB法相比非常简便地进行，并且设备投资也较少就够了。进而，由于钎焊凸块17自调整地形成，所以能够避免伴随着电连接的高精度的校正调节、基于公差的位置偏差的问题，技术上的意义很大。
并且，与图19或图14所示的层叠封装1100不同，不是进行WB与FC两者，所以在这方面也消除了烦琐性。除此以外，与图20或图15所示的层叠封装1200不同，能够不使用内插器111及间隔基板112进行构建，所以在这方面也消除了烦琐性，并且能够消除成本上升的问题。对图16及图17所示的层叠封装1300及1400而言也同样。
在图18及图19所示的层叠封装1000及1100中由于使用WB，并且在图20所示的层叠封装1200中由于使用间隔基板112，所以安装基板103侧的安装面积变大，但根据本实施方式的安装体100，可以比其减小安装面积。在图1所示的结构中，能够实现与半导体芯片10b的面积相同或大致相同的安装面积。
除此以外，在层叠封装1000、1100中因为WB的引线108的存在，在层叠封装1200中因为内插器111及间隔基板112的存在，难以实现进一步的薄型化，但在本实施方式的安装体100中，能够与其相比更容易地实现薄型化。
此外，在本实施方式的安装体100中，如图1所示，由于实现了半导体芯片10的元件电极12与安装基板13的电极端子14的布线化，所以能够实现信号处理的高速化、低噪音化。
此外，在图19所示的层叠封装1100的半导体芯片101中，由于使用倒装片安装，所以半导体芯片101向安装基板103的安装要求较高的位置对准精度，这带来成本上升。另一方面，在本实施方式的安装体100中，能够自整合地进行半导体芯片10(10a、10b)的安装，能够避免该高度的位置对准的问题。此外，能够将钎焊凸块17的形成与倒装片安装的执行进行一个步骤(即同时)，这方面的好处也较大。进而，根据情况，如图3C所示，也可以同时形成底部填料15，所以能够享受更大的好处。
在本实施方式的安装体100的情况下，半导体元件10的元件电极12可以使用没有形成钎焊凸块的电极，所以能够抑制这部分成本上升。特别是，在多管脚、窄间距的元件电极12上形成凸块要求高度的技术，并且会带来成本上升，所以能够省略这部分的优点也较大。即，与FC的情况不同，还有不事先在元件电极12上形成钎焊凸块而能够将半导体芯片10与安装基板13电连接的好处。
(实施方式2)
接着，参照图4A～图4C对有关本实施方式的安装体100的另一制造方法进行说明。
首先，如图4A所示，将第1半导体芯片10a安装在安装基板13上。该安装是通过自集合地形成钎焊凸块的倒装片安装来进行的。换言之，在从图3A到图3C所示的工序中，通过使用没有第2半导体芯片10b的、即单独使用第1半导体芯片10a进行钎焊接合步骤，从而自集合地形成钎焊凸块17a。这里，如果原样使用钎焊树脂糊料30的树脂，则能够得到底部填料，所以能够得到图4B所示的构造。此外，也可以将钎焊树脂糊料30的树脂暂时除去来做成图4A所示的构造后，在第1半导体芯片10a与安装基板13之间填充底部填料。
接着，在图4所示的构造的第1半导体芯片10a之上放置第2半导体芯片10b，并且将钎焊树脂糊料30添加在第2半导体芯片10b与安装基板13之间。既可以使第2半导体芯片10b的放置在先、使钎焊树脂糊料30的填充在后，也可以使钎焊树脂糊料30的涂布在先、使第2半导体芯片10b的放置在后。接着，与图3A～图3C所示的工序同样，自集合地形成钎焊凸块17b。如果原样利用钎焊树脂糊料30，则得到底部填料15’，能够得到具有图4C所示的构造的安装体100。
(实施方式3)
接着，如图5A～图5B所示，也能够制造有关本实施方式的安装体100。
首先，与图4A同样，准备图5A所示的构造。在图5A所示的构造中，将第1半导体芯片10a与安装基板13之间的树脂除去。接着，在第1半导体芯片10a上放置第2半导体芯片10b，并且对第2半导体芯片10b与安装基板13之间添加钎焊树脂糊料30。然后，与图3A～图3C所示的工序同样，自集合地形成钎焊凸块17b。如果原样利用钎焊树脂糊料30的树脂，则能够形成底层填料，如果将该树脂除去，则能够得到图5B所示的构造。
根据图4A～图4C所示的制造方法，如图4B所示，钎焊凸块17a被树脂(底层填料)15加强，因此，在第二次的自集合形成(即钎焊凸块17b的形成)时，能够抑制钎焊凸块17a熔融。另一方面，根据图5A～图5B所示的制造方法，最初形成的钎焊凸块17a在第二次的自集合形成(即，钎焊凸块17b的形成)时有可能熔融，但相反，也可以使钎焊凸块17a熔融，与钎焊凸块17b一起自调节。采用哪种制造方法只要根据制造的条件等适当决定就可以。
(实施方式4)
接着，参照图6～图9，说明有关本实施方式的安装体100的应用例。
图6表示由3个半导体芯片10(10a、10b、10c)构成的层叠半导体芯片20安装在安装基板13上的安装体100的结构。各半导体芯片10(10a、10b、10c)通过自集合形成的钎焊凸块17(17a、17b、17c)总括起来连接在安装基板13上。当然，在图6所示的构造中，也可以如图2所示那样形成底部填料15。
图7表示在下级的半导体芯片10a中使用面阵列型的半导体芯片的安装体100的结构。在该结构中，由于使用面阵列型的半导体芯片10a，所以也能够应用在多管脚、窄间距的芯片中。
图8表示作为下级的半导体芯片10a而使用没有芯片表面的周缘(外围)、在中央部形成有元件电极12a的半导体芯片的安装体100的结构。也可以采用这样的结构。此外，如图9所示，也可以采用使用了在单侧形成有元件电极12b的半导体芯片10b的结构。通过使用这些结构，能够对应于多种焊盘电极(元件电极或电极端子)的配置。
(实施方式5)
在本实施方式中，如图10所示，也可以作为位于下侧的第1半导体芯片10a而并列地配置多个芯片(10a-1、10a-2)，来构建本实施方式的安装体100。
(实施方式6)
进而，根据本发明的实施方式，可以构建图11所示那样的安装体200。图11所示的安装体200具有通过钎焊凸块17a将第1半导体芯片10a电连接在第2半导体芯片10b上的COC模块(chip on chip)22，COC模块22通过自集合地形成的钎焊凸块17b安装在安装基板13上。此外，COC模块22的钎焊凸块17a也可以使用自集合地形成的凸块。在该例中，在第1半导体芯片10a与第2半导体芯片10b之间形成有底部填料15，在COC模块22与安装基板13之间形成有底部填料15’。
(实施方式7)
利用本实施方式的技术，也可以构建图12所示那样的多层基板模块300。图12所示的多层基板模块300在本实施方式的安装体100之上放置有半导体芯片25，该半导体芯片25经由连接部件27连接在安装基板23的电极端子24上。该多层基板模块300的构造对于包括芯片层叠半导体安装100、具有基板间连接构造的、更大规模模块的构建有用。
以上，通过优选的实施方式说明了本发明，但这样的记述并不是限定事项，当然能够进行各种应用。
在上述本发明的实施方式中，对半导体芯片(半导体元件)10为裸片的情况进行了说明，但并不限于裸片，例如也可以使用芯片尺寸封装(CSP)那样的半导体封装作为半导体芯片10。此外，半导体芯片10典型地是存储器IC芯片、逻辑IC芯片、或者系统LSI芯片，但其种类并没有特别限定。
此外，有关本发明的实施方式的安装体或多层基板模块可以搭载在安装面积受限制那样的薄型、小型的电子设备中。此外，并不限于便携电话，也可以在PDA或笔记本电脑中使用，此外，也可以应用于其他用途(例如数字静像照相机、壁挂型的薄型电视机(FPD，平板显示器)中。
工业实用性
根据本发明，能够容易地制造安装有层叠半导体芯片(层叠封装)的安装体。

Claims (12)

1、一种安装体，包括层叠了多个半导体芯片的层叠半导体芯片、和安装有上述层叠半导体芯片的安装基板，其特征在于，
在上述层叠半导体芯片的各半导体芯片上，在面对上述安装基板侧的芯片表面形成有多个元件电极；
在上述安装基板上，对应于上述多个元件电极的每一个而形成有电极端子；
上述安装基板的电极端子和上述元件电极通过含有树脂、钎焊粉、和对流添加剂的钎焊树脂糊料中的钎焊粒子集合形成的钎焊凸块电连接。
2、如权利要求1所述的安装体，其特征在于，
上述层叠半导体芯片包括：
第1半导体芯片，具有形成有上述元件电极的表面、和与上述表面相对的背面；及
第2半导体芯片，具有接合上述第1半导体芯片的上述背面的主面、和形成在上述主面的周缘区域的上述元件电极。
3、如权利要求1所述的安装体，其特征在于，上述层叠半导体芯片是层叠了3个以上的半导体芯片的层叠半导体芯片。
4、如权利要求1所述的安装体，其特征在于，在上述层叠半导体芯片与上述安装基板之间填充有树脂。
5、如权利要求1所述的安装体，其特征在于，上述层叠半导体芯片中的至少与上述安装基板接近的半导体芯片是厚度为100μm以下的薄型半导体芯片。
6、如权利要求1所述的安装体，其特征在于，上述层叠半导体芯片是通过钎焊凸块将第1半导体芯片与第2半导体芯片电连接的片上片模块即COC模块。
7、一种安装体的制造方法，其特征在于，
将含有树脂、钎焊粉、和被加热时沸腾的对流添加剂的钎焊树脂糊料置于层叠了多个半导体芯片的层叠半导体芯片和安装上述层叠半导体芯片的安装基板之间；
通过加热上述钎焊树脂糊料，使上述对流添加剂沸腾，在上述树脂中产生对流，使上述钎焊粉集合而形成钎焊凸块，并将上述层叠半导体芯片的各半导体芯片的元件电极、和对应于上述元件电极而形成在上述安装基板上的电极端子总括起来电连接。
8、如权利要求7所述的安装体的制造方法，其特征在于，上述层叠半导体芯片中的至少与上述安装基板接近的半导体芯片是厚度为100μm以下的薄型半导体芯片。
9、如权利要求7所述的安装体的制造方法，其特征在于，上述钎焊粉的熔点在10℃以上330℃以下的范围。
10、一种安装体的制造方法，其特征在于，
将含有树脂、钎焊粉、和被加热时沸腾的对流添加剂的钎焊树脂糊料置于第1半导体芯片和安装有上述第1半导体芯片的安装基板之间；
通过加热上述钎焊树脂糊料，使上述对流添加剂沸腾，在上述树脂中产生对流，使上述钎焊粉集合而形成钎焊凸块，将上述第1半导体芯片的元件电极、和对应于上述元件电极而形成在上述安装基板上的电极端子总括起来电连接；
将具有接合上述第1半导体芯片的背面的主面、和形成在上述主面上的第2元件电极的第2半导体芯片，接合在上述第1半导体芯片的背面，并且，将上述钎焊树脂糊料置于上述安装基板与上述第2半导体芯片之间；
通过加热上述钎焊树脂糊料，使上述对流添加剂沸腾，在上述树脂中产生对流，使上述钎焊粉集合而形成钎焊凸块，将上述第2半导体芯片的元件电极、和对应于上述元件电极而形成在上述安装基板上的电极端子总括起来电连接。
11、如权利要求10所述的安装体的制造方法，其特征在于，上述层叠半导体芯片中的至少与上述安装基板接近的半导体芯片是厚度为100μm以下的薄型半导体芯片。
12、如权利要求10所述的安装体的制造方法，其特征在于，上述钎焊粉的熔点在10℃以上330℃以下的范围。
CNB2006800072944A 2005-03-07 2006-02-28 安装体及其制造方法 Active CN100563001C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP061963/2005 2005-03-07
JP2005061963 2005-03-07

Publications (2)

Publication Number Publication Date
CN101138087A CN101138087A (zh) 2008-03-05
CN100563001C true CN100563001C (zh) 2009-11-25

Family

ID=36953203

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800072944A Active CN100563001C (zh) 2005-03-07 2006-02-28 安装体及其制造方法

Country Status (4)

Country Link
US (1) US7911064B2 (zh)
JP (1) JP4477001B2 (zh)
CN (1) CN100563001C (zh)
WO (1) WO2006095602A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927997B2 (en) * 2005-03-15 2011-04-19 Panasonic Corporation Flip-chip mounting method and bump formation method
US8816807B2 (en) * 2010-05-21 2014-08-26 Purdue Research Foundation Controlled self assembly of anisotropic conductive adhesives based on ferromagnetic particles
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101346420B1 (ko) * 2011-12-29 2014-01-10 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
JP6062106B1 (ja) * 2015-02-19 2017-01-18 積水化学工業株式会社 接続構造体の製造方法
CN109599390A (zh) * 2018-12-29 2019-04-09 华进半导体封装先导技术研发中心有限公司 一种扇出型封装结构和封装方法
US20220351880A1 (en) * 2019-09-20 2022-11-03 Sumitomo Electric Industries, Ltd. Superconducting wire holding structure

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575015A (ja) 1991-09-13 1993-03-26 Sharp Corp 半導体デバイス
DE69526287T2 (de) 1994-01-27 2002-10-31 Loctite (Ireland) Ltd., Dublin Zusammenstellungen und methoden zur anordnung anisotropisch leitender bahnen und verbindungen zwischen zwei sätzen von leitern
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US6142609A (en) * 1995-08-01 2000-11-07 Brother Kogyo Kabushiki Kaisha End portion structure for connecting leads of flexible printed circuit board
JPH113969A (ja) 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2000294722A (ja) 1999-04-01 2000-10-20 Nec Corp 積層化チップ半導体装置
JP2000349228A (ja) 1999-06-09 2000-12-15 Hitachi Ltd 積層型半導体パッケージ
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP2002009227A (ja) 2000-06-20 2002-01-11 Sony Corp 半導体装置とその製造方法
JP4083376B2 (ja) 2000-07-18 2008-04-30 株式会社東芝 半導体モジュール
JP2002170921A (ja) 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4536291B2 (ja) 2001-06-13 2010-09-01 パナソニック株式会社 半導体チップの実装構造体及びその製造方法
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2004153210A (ja) 2002-11-01 2004-05-27 Nec Corp 積層半導体構造
JP2004273706A (ja) 2003-03-07 2004-09-30 Sony Corp 電子回路装置

Also Published As

Publication number Publication date
CN101138087A (zh) 2008-03-05
JP4477001B2 (ja) 2010-06-09
JPWO2006095602A1 (ja) 2008-08-14
US20090230546A1 (en) 2009-09-17
US7911064B2 (en) 2011-03-22
WO2006095602A1 (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
CN100563001C (zh) 安装体及其制造方法
CN100533701C (zh) 使用了导电性粒子的倒装片安装方法
JP4477062B2 (ja) フリップチップ実装方法
USRE44524E1 (en) Bump-on-lead flip chip interconnection
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
CN100511618C (zh) 金属粒子分散组合物以及使用了它的方法
CN101156236B (zh) 倒装片安装方法及凸块形成方法
CN100501982C (zh) 带半导体部件的布线基板
CN100573840C (zh) 安装体及其制造方法
CN100495675C (zh) 包括半导体芯片的组装体及其制造方法
US20080092991A1 (en) Solder bumps formation using solder paste with shape retaining attribute
JP5465942B2 (ja) 半導体装置およびその製造方法
US20180228022A1 (en) Implementing reworkable strain relief packaging structure for electronic component interconnects
US20050196907A1 (en) Underfill system for die-over-die arrangements
TW202105537A (zh) 電子零件裝置的製造方法及用於其的積層膜
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
KR102101346B1 (ko) Led 플립칩 어레이 및 그 결합방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant