KR100216991B1 - 접착층이 형성된 리드 프레임 - Google Patents

접착층이 형성된 리드 프레임 Download PDF

Info

Publication number
KR100216991B1
KR100216991B1 KR1019960052966A KR19960052966A KR100216991B1 KR 100216991 B1 KR100216991 B1 KR 100216991B1 KR 1019960052966 A KR1019960052966 A KR 1019960052966A KR 19960052966 A KR19960052966 A KR 19960052966A KR 100216991 B1 KR100216991 B1 KR 100216991B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
leads
adhesive
lead frame
Prior art date
Application number
KR1019960052966A
Other languages
English (en)
Other versions
KR19980023898A (ko
Inventor
송영재
이민호
안승호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960052966A priority Critical patent/KR100216991B1/ko
Priority to CN97110718A priority patent/CN1091300C/zh
Priority to TW086104721A priority patent/TW464997B/zh
Priority to JP9102038A priority patent/JP2882780B2/ja
Priority to US08/915,668 priority patent/US5897339A/en
Publication of KR19980023898A publication Critical patent/KR19980023898A/ko
Application granted granted Critical
Publication of KR100216991B1 publication Critical patent/KR100216991B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 내부 리드 상에 반도체 칩이 직접 실장되는 반도체 칩 패키지의 리드 프레임에 관한 것으로서, 복수의 본딩패드가 형성된 반도체 칩의 본딩패드 형성면에, 내측 말단부가 마주보도록 하여 서로 이격되어 열을 이루도록 형성되어 있는 리드들이 부착되는 LOC형 패키지용 리드 프레임에 있어서, 리드 프레임은 리드들의 내측 말단부의 상면을 포함하여 반도체 칩과 리드가 단일층으로 부착되도록 소정의 점도를 갖는 액상의 접착제가 리드를 가로지르도록 도포되어 경화된 접착층을 갖고 있으며, 그 접착층들은 리드의 한 면 뿐만 아니라 리드 사이의 공간에도 형성되어 있는 것을 특징으로 한다. 이에 따르면, 접착 계면의 수의 감소에 따른 패키지의 신뢰성 향상과 양면 접착 폴리이미드를 사용하지 않음에 따른 제조 원가 절감을 할 수 있고, 반도체 칩의 주변부와 접촉되는 리드 부위에 접착층이 더 형성되어 있어서 리드와 반도체 칩에 접촉에 대한 완충역할을 할 수 있기 때문에 반도체 칩을 리드에 부착하기 위하여 열압착 할 때 반도체 칩에 가해지는 기계적 손상을 방지할 수 있고, 열압착 수단의 수평도의 차이가 발생하여도 본딩 후 반도체 칩과 리드의 간격을 전체적으로 일정하게 유지시킬 수 있다.

Description

접착층이 형성된 리드 프레임{LEADFRAME HAVING ADHESIVE LAYER}
본 발명은 리드 프레임에 관한 것으로, 더욱 상세하게는 내부 리드 상에 반도체 칩이 직접 실장되는 반도체 칩 패키지의 리드 프레임에 관한 것이다.
최근 반도체 산업에 있어서, 크기는 작아지고 집적회로 수는 향상된 고집적 회로 소자가 개발되고 있다. 이러한 집적회로 소자의 크기 축소와 대용량화에 따라 전자기기의 경박단소화 경향은 더욱더 진전되고 있으며, 그에 대한 많은 연구와 노력이 집중되고 있는 실정이다. 그러나 이러한 연구와 노력들에도 불구하고 종래 구조의 반도체 칩 패키지의 탑재 능력에는 한계가 있기 때문에 새로운 구조의 반도체 칩 패키지 구조가 필요하게 되었다.
이러한 필요성에 따라 개발된 반도체 칩 패키지 형태 중의 하나가 리드 온 칩(Lead On Chip)형 반도체 칩 패키지(이하 LOC형 패키지라 한다)이다. LOC형 패키지는 폴리이미드 필름의 양면에 접착제가 도포된 양면 접착성의 폴리이미드 테이프를 이용하여 다이 패드없이 반도체 칩을 리드 상에 직접 실장시킨 구조이다. 이러한 LOC형 패키지의 개발은 패키지 내에 탑재 가능한 반도체 소자의 크기의 확대와 리드 프레임 설계 자유도의 증가 및 소자의 특성 향상 등 다양한 장점의 부여를 가능하게 하였다. 일반적인 LOC형 패키지를 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래 기술에 따른 리드 프레임을 이용하는 LOC형 패키지의 요부를 절개한 사시도이다.
도 1을 참조하면, LOC형 패키지(50)는 소정의 간격으로 배열되어 있으며 마주보는 두 개의 열을 이루고 있는 리드(62)들을 구비한다. 하나의 열에 위치한 리드(62)들의 끝단은 마주보는 다른 열에 위치한 리드(62)들의 끝단과 일정한 간격으로 이격되어 있다. 리드(62)의 내측 말단부의 아래면에는 반도체 칩(52)이 양면 접착성을 갖는 폴리이미드 테이프(90)에 의해 부착되어 있다. 중앙부에 일렬로 배열되도록 형성된 본딩 패드(54)를 갖고 있는 반도체 칩(52)은 그 본딩 패드(54)들이 마주보는 리드(62)들의 사이에 위치하도록 하여 실장되어 있다. 그리고 반도체 칩(52)의 각각의 본딩 패드(54)들은 그에 대응되는 리드(62)의 내측 말단부와 금선(72)으로 와이어 본딩(wire bonding)되어 있고, 반도체 칩(52)의 동작의 신뢰성을 내부와 외부의 환경으로부터 확보하기 위하여 에폭시 성형 수지로 패키지 몸체(80)가 형성되어 있다. 리드(62)들은 패키지 몸체(80) 외부로 노출된 부분이 실장에 적당한 형태로 굴곡되어 있다.
이와 같은 LOC형 패키지 제조 공정은 다음과 같은 리드 프레임에 반도체 칩을 실장시키는 공정을 포함한다.
도 2는 종래 기술에 따른 리드 프레임을 이용한 LOC형 패키지에 있어서, 리드 프레임에 반도체 칩을 실장시키는 공정을 설명하기 위한 조립 사시도이다.
도 2를 참조하면, 먼저 양면 접착성을 갖는 폴리이미드 테이프(90)를 리드 프레임(60)의 밑면에 실장시킨다. 폴리이미드 테이프(90)를 리드(62)의 내측 말단부의 밑면에 위치시키고 열압착하면 폴리이미드 테이프(90)가 리드 프레임(60)에 부착된다. 이때 폴리이미드 테이프(90)는 폴리이미드 필름(91)의 양면에 접착제(92)가 도포되어 양면 접착성을 갖고 있다. 약 150℃-400℃정도의 열을 가하여 폴리이미드 필름(91)에 도포되어 있는 접착제(92)를 용해시킨 후 가압수단으로 가압시키고 경화시키면 리드 프레임(60)의 리드(62) 밑면에 폴리이미드 테이프(90)가 부착될 수 있다. 그리고 반도체 칩(52)을 폴리이미드 테이프(90)가 부착된 리드 프레임(60)의 밑면에 위치시킨 후 열압착하여 경화시키면 반도체 칩(52)이 리드 프레임(60)의 밑면에 부착된다. 여기서 접착수단으로 사용된 폴리이미드 테이프(90)는 보통 와이어 본딩 전에 50㎛이상이고, 반도체 칩(52)과의 접착 후에도 40㎛이상의 두께를 갖는다.
상기 폴리이미드 테이프를 이용하여 반도체 칩을 실장시킨 LOC형 패키지는 폴리이미드 테이프가 폴리이미드 필름의 양면에 접착제가 도포되어 있는 상태이기 때문에 리드와 반도체 칩 사이에 3개의 층을 갖게 된다. 따라서 접착 계면은 4개가 된다. 이러한 리드 프레임과 반도체 칩 사이의 접착 계면에서는 LOC형 패키지 내부의 재료들간의 열 응력에 의해 크랙(crack)이 발생되며, LOC형 패키지에 열이 발생되면 폴리이미드 필름이나 폴리이미드 필름에 도포된 접착제의 흡습성으로 인해 접착 계면에서 팝콘 크랙(Popcorn Crack)등이 발생되기도 한다.
그리고 반도체 칩의 실장에 사용된 양면 접착성을 갖는 폴리이미드 테이프는 베이스 필름인 폴리이미드 필름의 일면에 접착제를 도포하여 경화시키고, 다시 반대면에 접착제를 도포한 한 후 경화시키는 공정을 거쳐서 제조된다. 이렇게 제조된 폴리이미드 테이프는 다시 롤(roll)에 감아 요구되는 크기로 만들어진다. 결국 양면 접착성을 갖는 폴리이미드 테이프는 제조 공정의 복잡함 때문에 접착제와 같은 일반적인 접착 수단에 비해 고가이다. 따라서, 폴리이미드 테이프를 사용하는 LOC패키지는 통상적인 반도체 칩 패키지에 비해 많은 원가 부담이 따르게 된다.
따라서 본 발명의 목적은 리드 상에 반도체 칩이 실장되는 LOC형 패키지에 있어서, 접착 계면의 수를 감소시켜 패키지의 신뢰성을 향상시킬 수 있는, 그리고 양면 접착성을 갖는 폴리이미드를 사용하지 않음으로써 제조 원가를 절감시킬 수 있는 접착층이 형성된 리드 프레임에 관한 것이다.
도 1은 종래 기술에 따른 리드 프레임을 이용하는 리드 온 칩(Lead On Chip)형 반도체 칩 패키지의 요부를 절개한 사시도.
도 2는 종래 기술에 따른 리드 프레임을 이용한 리드 온 칩형 패키지에 있어서, 리드 프레임에 반도체 칩을 실장시키는 공정을 설명하기 위한 조립 사시도.
도 3은 본 발명에 따른 접착층이 형성된 리드 프레임의 일 실시 예를 나타낸 사시도.
도 4는 본 발명에 따른 리드 프레임의 리드상에 접착층을 형성시키는 과정을 설명하기 위한 개략도.
도 5는 리드가 반도체 칩에 접촉된 상태를 나타낸 상태도.
도 6은 본 발명에 의한 리드 프레임을 이용한 리드 온 칩형 패키지를 나타낸 정단면도.
도 7은 본 발명에 의한 리드 프레임을 이용한 리드 온 칩형 패키지를 나타낸 측단면도.
* 도면의 주요부분에 대한 부호의 설명
10,60 : 리드 프레임 12,62 : 리드
14 : 더미 리드 15 : 접착제
16,17 : 접착층 18,52 : 반도체 칩
20,80 : 에폭시 성형 수지 22,72 : 금선
24,54 : 본딩 패드 30,50 : 반도체 칩 패키지
40 : 시린지 41 : 노즐
43 : 공기 주입관 72 : 금선
90 : 양면 접착성 폴리이미드 테이프 91 : 폴리이미드 필름
100 : 탑재대 200 : 열압착 수단
이와 같은 목적을 달성하기 위한 본 발명에 따른 접착층이 형성된 리드 프레임은 복수의 본딩패드가 형성된 반도체 칩의 본딩패드 형성면에, 내측 말단부가 마주보도록 하여 서로 이격되어 열을 이루도록 형성되어 있는 리드들이 부착되는 LOC형 패키지용 리드 프레임에 있어서, 리드 프레임은 리드들의 내측 말단부의 상면을 포함하여 반도체 칩과 리드가 단일층으로 부착되도록 소정의 점도를 갖는 액상의 접착제가 리드를 가로지르도록 도포되어 경화된 접착층을 갖고 있으며, 그 접착층들은 리드의 한 면 뿐만 아니라 리드 사이의 공간에도 형성되어 있는 것을 특징으로 한다. 바람직하게는 접착층으로부터 이격되고 반도체 칩의 주변부를 따라 위치하는 별도의 접착층이 더 형성되도록 한다.
이하 첨부 도면을 참조하여 본 발명에 의한 접착층이 형성된 리드 프레임을 보다 상세히 설명하고자 한다.
도 3은 본 발명에 따른 접착층이 형성된 LOC형 패키지의 리드 프레임의 일 실시 예를 나타낸 사시도이다.
도 3을 참조하면, 리드 프레임(10)은 소정의 간격으로 배열되어 있으며 마주보는 두 개의 열을 이루고 있는 리드(12)들을 구비한다. 하나의 열에 위치한 리드(12)들의 끝단이 마주보는 다른 열에 위치한 리드(12)들의 끝단과 일정한 간격으로 이격되어 있다. 이때 리드(12)들이 배열된 열의 중앙부분에는 이웃하는 리드(12)와 일정한 간격을 갖도록 더미 리드(14)가 형성되어 있다. 리드(12)의 내측 말단부의 윗면에는 그 리드(12)의 단방향으로 2개의 열을 이루도록 하여 접착제가 도포되어 경화된 상태의 접착층(16)들이 형성되어 있다. 이 접착층(16)은 리드(12)들간의 공간에도 형성되어 있다. 이러한 접착층(16)은 다음과 같은 방법으로 형성시켜줄 수 있다.
도 4는 본 발명에 따른 LOC형 패키지용 리드 프레임의 리드상에 접착층을 형성시키는 과정을 설명하기 위한 개략도이다.
도 4를 참조하면, 소정의 간격으로 배열되어 있는 리드(14)들의 상부에서 액체 상태의 폴리에테르아미드(polyetheramide)와 같은 열경화성을 갖는 접착제(15)가 담긴 시린지(40)를 열방향으로 이동시키면서 접착제(15)를 리드(12)들의 상면에 연속적으로 도포시킨다. 시린지(40)의 상부와 연결되어 있는 공기 주입관(43)을 통해 압력을 가하면 시린지(40) 내의 액체 상태의 접착제(15)가 노즐을 통하여 가장 바깥쪽에 위치한 리드(12a)의 상면에 도포된다. 시린지(40)를 열방향으로 이동시키면서 계속 접착제(15)를 도포하여 동일한 열에 배열되어 있는 마지막 리드(12b)까지 도포시킨다. 이때 리드 프레임(10)의 리드(12)들간의 간격과 접착제의 점도는 도포된 접착제(16)가 표면장력에 의해 제거되지 않는 간격과 점도를 갖고 있어서 리드(12)들간의 공간에 도포된 접착제(16b)가 리드(12)의 윗면에 도포된 접착제(16a)와 분리되어 아래로 떨어지지 않고 그대로 남아있다. 예컨대, 본 발명의 일 실시예에서는 접착제(15)의 점도가 22000cp인 것을 사용하였고 리드 프레임(10)의 리드(12)들의 폭과 리드(12)간의 간격은 각각 16mil(0.4064㎜), 6mil(0.1524㎜)인 것을 사용하였다. 아울러 같은 점도의 접착제(15)를 사용하여 리드 폭과 리드간의 간격을 10-11mil(0.254-0.2794㎜), 10mil(0.254㎜)로 하였을 경우에는 리드간의 사이에 위치한 접착제(16)가 남아있지 않았다. 이와 같이 만일 리드(12)들간의 간격이 표면 장력에 의해 세 나갈 정도의 간격을 갖고 있다하더라도 접착제(15)의 점도를 높여 줌으로써 리드들간의 공간에 접착제(16)가 남아있을 수 있다. 그리고 건조공정을 거쳐 접착제(16) 내의 솔벤트 성분을 제거시키면 리드(12)상에 도포된 접착제(16)는 경화된다. 즉 리드(12)간의 공간에 접착제(16)가 남아있게 하는 것은 리드 폭과 리드간의 간격 및 점도에 따라서 달라질 수 있다.
여기서 상기한 리드 프레임의 리드간에까지 접착제가 남아 있도록 리드간의 간격을 감소시키는 것은 중요하다. 리드간의 간격이 감소되지 않은 경우에 리드간의 공간에 도포된 접착제는 리드 표면과의 표면장력에 의해 제거된다. 이때 각 리드 표면과의 표면장력이 균일하지 않기 때문에 접착제가 특정 리드에 몰려 경화되면 그 특정 리드의 접착제는 다른 리드들에 도포된 접착제보다 두껍게 된다. 따라서 리드들에 도포된 접착제는 균일하지 못하게 된다. 이렇게 불균일하게 형성된 접착제는 반도체 칩의 실장 공정에서 특정 리드와 반도체 칩의 불완전 접착을 유발한다. 이러한 불완전 접착은 리드와 반도체 칩의 본딩 패드를 연결하는 와이어 본딩 공정에서 와이어의 개방불량을 유발한다. 그러므로 리드 상에 접착제가 균일하게 형성될 수 있는 방법을 설명하면 다음과 같다.
리드 상에 형성된 접착제의 균일한 분포를 위해 반도체 칩의 본딩 패드와 관계없이 리드의 내측 부분의 말단부를 균일하게 동일한 간격, 특히 스탬핑에 의해 제작이 가능한 최소 간격을 갖도록 하여 접착제 도포시 어느 특정 리드상의 접착제가 두껍지 않게 할 수 있고, 리드간의 공간에도 접착제가 제거되지 않고 남아 있게 된다. 표면장력에 의해 어느 특정 리드쪽에 접착제가 두꺼워지는 것을 방지할 수 있다. 물론 리드 프레임의 리드 간격을 그대로 유지하고 접착제의 점도를 증가시킴으로써, 리드간의 공간에 접착제가 남아 있도록 해 주어도 된다. 더욱 바람직하게는 리드의 내측 말단의 형상을 균일하게 그리고 그 리드들의 배열을 일정한 간격을 갖도록 해주어 접착층의 두께가 일정하도록 하여준다.
한편 상기한 바와 같이 리드 온 칩 패키지 공정에서는 유체 상태의 접착층을 리드 프레임의 리드 내측 말단부에 형성시키는 방법으로 접착제의 점도와 코팅되어질 리드의 형상에 따라 어느 정도 코팅 두께의 제어가 가능하나, 접착제 도포중 유체 상태인 접착제의 드리핑 현상 등으로 인해 종래의 폴리이미드 테이프에 비하여 상대적으로 얇은 코팅 두께를 갖게 되며, 개별 리드에서의 균일한 접착제 두께의 형성 측면과 상충되어 약 20㎛정도의 두께를 갖는 것이 일반적이다. 그리고, 통상적인 LOC형 패키지는 본딩 패드들이 반도체 칩의 중앙에 형성되어 있는 센터 패드를 갖는 구조 때문에 리드 길이가 일반적인 반도체 칩 패키지의 리드에 비하여 길다. 이러한 리드 온 칩형 패키지에서 리드 내측 말단에만 접착제를 도포하는 경우는 문제점이 발생한다.
도 5는 리드가 반도체 칩에 접촉된 상태를 나타낸 상태도이다.
도 5를 참조하면, 탑재대(200)에 탑재된 반도체 칩(18)의 상면에 접착층(16)이 형성된 리드(12)의 내측 말단이 놓여지고, 그 상태에서 열압착 수단(100)으로 열압착하여 부착하게 된다. 리드(12)의 내측 말단에 형성되어 있는 접착층(16)의 두께로 인하여 접착층(16)이 형성되어 있는 부분의 외측 리드 부분과 반도체 칩이 접촉된다.(B 부분)
리드 프레임과 공정상의 오차에 의해서 접착층이 형성되어 있지 않은 리드 부분이 반도체 칩의 표면과 접촉되어 반도체 칩의 상면에 기계적 손상을 줄 수 있다. 또한 반도체 칩과 접착될 개별 리드에서의 접착층의 두께가 종래의 폴리이미드 테이프와 같은 시트형태의 접착수단에 비해 얇게 형성되어 리드 프레임의 리드 편평도와 반도체 칩과 리드 프레임을 열압착하는 상하 금형의 수평 오차에 의해 코팅되어 있지 않은 리드 부분이 반도체 칩의 표면에 접촉되어 손상을 주어 반도체 소자의 동작불량을 일으킬 수도 있다. 이러한 문제점들은 상기한 리드 프레임에 접착층들을 다수개의 열을 이루도록 형성시켜줌으로써, 즉 리드 내측 말단부에 형성되어 있는 접착층의 외측에 또다른 접착층들을 형성시켜 줌으로써, 열압착수단으로 가압할 때 리드 프레임을 지지해주게 되어 상기한 문제점들은 해결될 수 있다.
도 6은 본 발명에 의한 리드 프레임을 이용한 LOC형 패키지를 나타낸 정단면도이다.
도 6을 참조하면, 즉, 반도체 칩(18)과 리드(12)의 와이어 본딩시 안정적인 와이어 본딩 영역을 확보하기 위해 형성된 접착층(16) 외에 반도체 칩(18)의 주변부와 접촉되는 리드 부위에 접착층(17)을 형성하여 리드(12)와 반도체 칩(18)에 접촉에 대한 완충역할을 할 수 있도록 2열의 접착층(16,17)이 형성되어 있어서 반도체 칩(18)에 가해지는 기계적 손상을 방지할 수 있다. 반도체 칩(18)과 리드(12)를 열압착하는 열압착 수단(도시 안됨)의 수평도의 차이가 발생하여도 본딩후 반도체 칩(18)과 리드(12)의 간격은 최소 10㎛이상의 두께를 유지할 수 있다.
도 7은 본 발명에 의한 리드 프레임을 이용한 LOC형 패키지를 나타낸 단면도이다.
도 7을 참조하면, 상기한 접착층(16)이 형성된 리드 프레임(도 3의 10)을 이용하여 제조된 반도체 칩 패키지(30)는 리드(12)와 반도체 칩(18)의 사이에 두 개의 접착 계면이 형성되어 있다. 그리고 리드(12)와 반도체 칩(18)을 감싸 보호하도록 에폭시 성형 수지로 패키지 몸체(18)가 형성되어 있다.
이렇게 접착제가 형성된 리드 프레임은 양면 접착 폴리이미드 테이프를 사용하여 제조된 반도체 칩 패키지보다 반도체 칩과 리드간의 사이에 접착 계면의 수가 감소된다.
이상과 같은 본 발명에 의한 접착층이 형성된 리드 프레임 구조에 따르면, 접착 계면의 수를 감소시켜 패키지의 신뢰성을 향상시킬 수 있는, 그리고 양면 접착성을 갖는 폴리이미드를 사용하지 않음으로써 제조 원가를 절감시킬 수 있는 이점(利點)이 있다.
또한, 반도체 칩의 주변부와 접촉되는 리드 부위에 접착층이 더 형성되어 있기 때문에 리드와 반도체 칩에 접촉에 대한 완충역할을 할 수 있기 때문에 반도체 칩을 리드에 부착하기 위하여 열압착 할 때 반도체 칩에 가해지는 기계적 손상을 방지할 수 있고, 열압착 수단의 수평도의 차이가 발생하여도 본딩후 반도체 칩과 리드의 간격을 전체적으로 일정하게 유지시킬 수 있다.

Claims (5)

  1. 복수의 본딩 패드가 형성된 반도체 칩의 본딩 패드 형성면에, 내측 말단부가 마주보도록 하여 서로 이격되어 열을 이루도록 형성되어 있는 리드들이 부착되는 LOC형 패키지용 리드 프레임에 있어서, 상기 리드 프레임은 상기 리드들의 내측 말단부의 상면을 포함하여 상기 반도체 칩과 리드가 단일층으로 부착되도록 소정의 점도를 갖는 액상의 접착제가 상기 리드를 가로지르도록 도포되어 경화된 접착층을 갖고 있으며, 상기 접착층들은 상기 리드의 한 면 뿐만 아니라 상기 리드 사이의 공간에도 형성되어 있는 것을 특징으로 하는 접착층이 형성된 리드 프레임.
  2. 제 1항에 있어서, 상기 리드 프레임은 상기 리드들의 사이에 배치되는 하나 이상의 더미 리드를 더 포함하고, 상기 더미 리드는 상기 반도체 칩과 전기적으로 접속되지 않는 것을 특징으로 하는 접착층이 형성된 리드 프레임.
  3. 제 1항에 있어서, 상기 리드들은 동일한 간격으로 배치되어 있는 것을 특징으로 하는 접착층이 형성된 리드 프레임.
  4. 제 1항 또는 제 2항에 있어서, 상기 리드들과 상기 더미 리드들의 각각의 간격이 동일한 간격인 것을 특징으로 하는 접착층이 형성된 리드 프레임.
  5. 제 1항에 있어서, 상기 리드 프레임은 상기 접착층으로부터 이격되고 상기 반도체 칩의 주변부를 따라 위치하는 별도의 접착층이 형성되어 있는 것을 특징으로 하는 접착층이 형성된 리드 프레임.
KR1019960052966A 1996-09-11 1996-11-08 접착층이 형성된 리드 프레임 KR100216991B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960052966A KR100216991B1 (ko) 1996-09-11 1996-11-08 접착층이 형성된 리드 프레임
CN97110718A CN1091300C (zh) 1996-09-11 1997-04-11 芯片上的半导体器件封装及其制造方法
TW086104721A TW464997B (en) 1996-09-11 1997-04-12 Lead-on-chip semiconductor device package having an adhesive layer formed from liquid adhesive and method for manufacturing the same
JP9102038A JP2882780B2 (ja) 1996-09-11 1997-04-18 リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US08/915,668 US5897339A (en) 1996-09-11 1997-08-21 Lead-on-chip semiconductor device package having an adhesive layer formed from liquid adhesive and method for manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1996-39323 1996-09-11
KR101996039323 1996-09-11
KR19960039323 1996-09-11
KR1019960052966A KR100216991B1 (ko) 1996-09-11 1996-11-08 접착층이 형성된 리드 프레임

Publications (2)

Publication Number Publication Date
KR19980023898A KR19980023898A (ko) 1998-07-06
KR100216991B1 true KR100216991B1 (ko) 1999-09-01

Family

ID=26632134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052966A KR100216991B1 (ko) 1996-09-11 1996-11-08 접착층이 형성된 리드 프레임

Country Status (5)

Country Link
US (1) US5897339A (ko)
JP (1) JP2882780B2 (ko)
KR (1) KR100216991B1 (ko)
CN (1) CN1091300C (ko)
TW (1) TW464997B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070230A (ja) * 1996-08-27 1998-03-10 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
KR100220709B1 (ko) * 1997-03-14 1999-09-15 윤종용 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
US6110761A (en) 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
WO2000074131A1 (en) * 1999-05-31 2000-12-07 Infineon Technologies A.G. A method of assembling a semiconductor device package
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
JP2005277415A (ja) * 2004-03-23 2005-10-06 Samsung Electronics Co Ltd リードチップ直接付着型半導体パッケージ、その製造方法及び装置
CN100367481C (zh) * 2005-06-03 2008-02-06 天水华天科技股份有限公司 长引线低弧度大面积薄型集成电路塑封生产方法
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP2008270302A (ja) 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195468A (ja) * 1995-01-17 1996-07-30 Hitachi Cable Ltd リードフレーム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195468A (ja) * 1995-01-17 1996-07-30 Hitachi Cable Ltd リードフレーム

Also Published As

Publication number Publication date
CN1176489A (zh) 1998-03-18
TW464997B (en) 2001-11-21
JP2882780B2 (ja) 1999-04-12
JPH1098147A (ja) 1998-04-14
CN1091300C (zh) 2002-09-18
US5897339A (en) 1999-04-27
KR19980023898A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
KR100216991B1 (ko) 접착층이 형성된 리드 프레임
US6841863B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
KR100730259B1 (ko) 반도체 집적 회로 장치
JP3779789B2 (ja) 半導体装置およびその製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH063819B2 (ja) 半導体装置の実装構造および実装方法
KR0174983B1 (ko) 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임
KR100381979B1 (ko) 반도체 장치 및 그 제조방법
KR100600690B1 (ko) 반도체장치및그제조방법
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
KR100193904B1 (ko) 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR100220709B1 (ko) 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
US20040256705A1 (en) Substrate-based IC package
KR100229223B1 (ko) 리드 온 칩형 반도체 패키지
KR200179421Y1 (ko) 적층형 반도체 패캐이지
JPH08250529A (ja) 樹脂封止型半導体装置及びその製造方法
KR0142842B1 (ko) 초박형 패키지용 테이프 케리어
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
KR19980032080A (ko) 열응력에 의한 본딩 불량이 억제되는 탭 테이프 및 이를 이용한 탭 패키지
KR100325180B1 (ko) 엘오씨(ｌｏｃ)형 반도체 패키지와 그 제조방법
JPH04368160A (ja) 半導体パッケージ
JPH0684979A (ja) 樹脂封止型半導体装置
KR19990002948A (ko) 내부리드 그리퍼를 갖는 리드 프레임
KR19990001110A (ko) 칩-리드간의 확장 접착부를 갖는 엘오씨 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee