JPH1098147A - リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法 - Google Patents

リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法

Info

Publication number
JPH1098147A
JPH1098147A JP9102038A JP10203897A JPH1098147A JP H1098147 A JPH1098147 A JP H1098147A JP 9102038 A JP9102038 A JP 9102038A JP 10203897 A JP10203897 A JP 10203897A JP H1098147 A JPH1098147 A JP H1098147A
Authority
JP
Japan
Prior art keywords
lead
lead frame
internal leads
chip
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9102038A
Other languages
English (en)
Other versions
JP2882780B2 (ja
Inventor
Eisai So
榮 宰 宋
Seiyo Go
世 容 呉
Taisai Cho
泰 濟 趙
Shoko An
昇 晧 安
Minko Ri
ミン 鎬 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1098147A publication Critical patent/JPH1098147A/ja
Application granted granted Critical
Publication of JP2882780B2 publication Critical patent/JP2882780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

(57)【要約】 【課題】液状の接着剤をリードフレームに塗布して形成
された接着層により、半導体チップとリードフレーム間
の接着を実現するＬＯＣ半導体パッケージの製造方法を
提供する。 【解決手段】半導体チップの電極パッド１１２とリード
フレーム１２０の内部リード１２２は、ボンディングワ
イヤ１４０により電気的に連結され、封止手段にて封止
される。接着剤を内部リードの一面および内部リード間
の空間１２２ｂにも粘度を調節して連続的に塗布して硬
化させ接着層１３０を形成する。接着層１３０は均一の
厚さを有し、リード間隔は同一である。また、最外側リ
ード２２３は他の内部リードに比べ広い幅を有する。接
着層の形成のための接着剤は、熱可塑性樹脂が好ましい
が熱硬化性樹脂も可能である。熱可塑性樹脂では硬化温
度は約２００℃±５０℃、チップ接着段階の温度は約４
００℃±５０℃である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードオンチップ
半導体パッケージに関し、より詳細には、液状の接着剤
をリードフレームに塗布して形成された接着層により、
半導体チップとリードフレーム間の接着を実現するリー
ドオンチップ半導体パッケージ及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体集積回路素子の集積度が増加する
に従って、半導体チップのサイズが増加している。しか
しながら、半導体チップを収容し、かつ外部システムに
実装されるパッケージでは、そのサイズの減少が要望さ
れている。このようなパッケージの小型化に対する要求
に応じて、多くのパッケージング技術が開発されている
が、その一つが、リードオンチップ（ＬＯＣ）半導体パ
ッケージである。ＬＯＣパッケージでは、複数のリード
が半導体チップの活性面の上部に配置され取り付けら
れ、これによりリードオンチップ構造を形成する。
【０００３】ＬＯＣパッケージでは、ダイパッド（又は
リードフレームパッド）無しに半導体チップがリードに
直接取り付けられるため、パッケージ内に搭載可能な半
導体素子のサイズが増加するという長所を有する。その
他にも、リードフレームの設計自由度が増加するだけで
なく、半導体素子の特性が向上するという長所なども有
する。
【０００４】従来の一般的なＬＯＣパッケージを図面を
参照として説明する。図７は、従来技術によるリードフ
レームを用いたＬＯＣ半導体パッケージ５０の部分切欠
斜視図であり、図８は、図７に示したＬＯＣ半導体パッ
ケージ５０における半導体チップ１０、接着テープ３
０、リードフレーム２０の関係を示す分解斜視図であ
る。
【０００５】図７及び図８を参照すると、従来のＬＯＣ
半導体パッケージ５０は、リードフレーム２０の内部リ
ード２２が半導体チップ１０の活性面に取り付けられる
構造を有する。リードフレーム２０と半導体チップ１０
とは、接着テープ３０により取り付けられている。接着
テープ３０は、３つの層よりなるが、つまり、ポリイミ
ド等のベースフィルム３２の両面に、熱硬化性エポキシ
のような接着層３４、３６が塗布された構造を有する。
半導体チップ１０は、電極パッド１２が半導体チップ１
０の活性面の中央部に配設された、いわゆるセンタパッ
ド型チップである。リードフレーム２０は、電極パッド
１２が外部に露出されるように中央部が離隔配置された
内部リード２２を含む。電極パッド１２は、内部リード
２２間の隙間を横に延び、ボンディングワイヤ４０によ
り内部リード２２とに電気的に連結される。
【０００６】半導体チップ１０とリードフレーム２０間
の電気的連結は、ボンディングワイヤ４０により行われ
る。リードフレーム２０の内部リード２２が半導体チッ
プ１０の中央部に配設された電極パッド１２に非常に近
接しているので、ボンディングワイヤ４０は短くてよ
い。半導体チップ１０と内部リード２２及びボンディン
グワイヤ４０は、外部環境からの汚染を防止するため、
エポキシ樹脂等の封止手段により封止されることによ
り、パッケージ胴体５２が形成される。封止工程後、図
８に示したリードフレーム２０のダムバー２６及び縁部
２８は、除去される。次いで、図７に示したようにパッ
ケージ胴体５２から露出した外部リード２４は、外部シ
ステム（図示せず）に実装するのに適合する形態に変形
される。タイバー２７は、パッケージ胴体５２を形成す
るエポキシ樹脂との結合力を増加させる役割をし、半導
体チップに電源を安定的に供給するためのバスバーを形
成するときに使用される。
【０００７】かかる構造を有するＬＯＣパッケージ５０
の製造方法を簡単に説明する。まず、両面接着性を有す
る接着テープ３０をリードフレーム２０の内部リード２
２の下部に位置させる。接着テープ３０の下部に半導体
チップ１０を位置させる。すなわち、接着テープ３０
は、第１接着層３４によりリードフレーム２０の内部リ
ード２２、第２接着層３６により半導体チップ１０に取
り付けられる。このようなチップ接着段階は、接着テー
プ３０を適当なサイズで切断する工程を含む。同時に、
所定の温度でテープ３０に圧力を加えながら、テープ３
０をチップ１０に接着する。その後、ワイヤボンディン
グ、封止、折曲等の工程を経てＬＯＣパッケージ５０が
完成される。
【０００８】しかるに、従来のＬＯＣ構造では、次のよ
うな問題点を有する。一つは、接着テープの構造上の問
題である。接着テープは、３つの層を有するので、半導
体チップとリードフレーム間の接着界面は、各２つの合
計４つになる。性質の異なる２物質間の接着界面では、
熱応力によるクラック又は剥離等の不良が生じやすい
し、吸湿性も高くて、パッケージの品質に対する信頼性
を低下させる要因になる。
【０００９】他の問題点は、接着テープの製造に関連す
ることである。接着テープは、ベースフィルムの一方の
面に接着物質を塗布し硬化した後、さらにベースフィル
ムの他方の面に接着物質を塗布し硬化させることによ
り、製造される。従って、製造工程が複雑であるだけで
なく、両面に接着層が存在するため、接着テープの取扱
いも容易ではない。
【００１０】さらに他の問題点は、ＬＯＣパッケージの
組立工程に関連することである。接着テープは、チップ
接着工程の際、チップ接着と同時に適当なサイズで切断
されなければならない。したがって、製造工程が煩雑で
あり、接着テープの切断に起因するバリのような機械的
不良が生じ、パッケージの品質に対する信頼性が低下す
る。
【００１１】さらに、接着テープのベースフィルムとし
て使用されるポリイミドの価格が高いだけでなく、接着
テープの製造及びチップ接着工程が複雑であるので、製
造コストが上昇するという問題もある。
【００１２】
【発明が解決しようとする課題】したがって、本発明の
目的は、半導体チップとリードフレーム間の接着界面の
数を減少させることにより、ＬＯＣ半導体パッケージの
品質に対する信頼性を向上させるにある。
【００１３】本発明の他の目的は、液状の接着剤をリー
ドフレームに塗布して形成された接着層により、半導体
チップとリードフレーム間の接着を実現するＬＯＣ半導
体パッケージの製造方法を提供することにある。
【００１４】本発明のさらに他の目的は、ＬＯＣ半導体
パッケージの製造費用を減少させるにある。
【００１５】
【課題を解決するための手段】かかる目的を達成するた
め、本発明は、所定の粘度を有する液状の接着剤をリー
ドフレームに塗布して形成した接着層により、半導体チ
ップとリードフレーム間の接着を達成するリードオンチ
ップ半導体パッケージを提供する。半導体チップは、そ
の主面に形成された複数の電極パッドを有する。好まし
くは、電極パッドが、主面の中央部に形成される。リー
ドフレームは、複数の内部リードと複数の外部リードと
を含み、内部リードは半導体チップの主面の上部に位置
し、電極パッドが露出されるように離隔配置される。単
一層よりなる接着層は、半導体チップの主面とリードフ
レームの内部リードの間に介在し、両者をお互いに接着
させる。接着層は、所定の粘度を有する液状の接着剤を
塗布してなり、内部リードを横切って連続的に形成され
る。すなわち、接着層は、内部リードの一面だけでな
く、内部リード間の空間にも形成される。液状の接着剤
は、粘度を有するため、リード間の間隔を考慮して接着
剤の粘度を調節することにより、接着層を均一な厚さで
形成することができる。接着層を均一に形成するため、
内部リードを同一の間隔で配設することが好ましく、間
隔を同一にするために内部リードの間にダミーリードを
挿入するようにしてもよい。また、内部リードの最外側
に、他の内部リードに比べて幅の広い最外側リードを形
成することができる。各々の電極パッド及び各々の内部
リードは、ボンディングワイヤにより電気的に連結さ
れ、半導体チップと接着層と内部リード及びボンディン
グワイヤは、封止手段より封止される。
【００１６】半導体チップ接合時に、半導体チップの縁
部と内部リード間の接触を防止するため、半導体チップ
の縁部に対応するリードフレームに、別途の接着層を形
成することもできる。
【００１７】また、本発明によると、上記リードオンチ
ップ半導体パッケージが以下の方法で製造される。
【００１８】まず、複数の電極パッドが形成された主面
を有する半導体チップと、複数の内部リード及び複数の
外部リードを含むリードフレームとを準備する。リード
フレームの内部リードに所定の粘度を有する液状の接着
剤を塗布して接着層を形成する。この際、内部リードの
上面だけでなく、内部リード間の空間にも液状の接着剤
が連続的に塗布される。次に、電極パッドが対向する内
部リード間の空間を介して露出されるようにして、リー
ドフレームの内部リードを半導体チップの主面上に位置
させた後、内部リードに形成された接着層によりリード
フレームと半導体チップとを接着する。その後、各々の
電極パッド及び各々の内部リードは、ボンディングワイ
ヤにより電気的に連結される。半導体チップ、接着層、
リードフレームの内部リード及びボンディングワイヤ
は、封止手段にて封止される。
【００１９】液状の接着剤を内部リードに塗布する方法
としては、好ましくは、ディスペンサーを用いた塗布方
法が使用される。ディスペンサーによる塗布は、同一の
列にある内部リードに対して連続的な工程を可能にす
る。接着剤としては、例えば、ポリエーテルアミド、ポ
リイミドシロキサン、ポリイミド等の熱可塑性樹脂又は
エポキシ樹脂等の熱硬化性樹脂が好ましく使用される。
使用される樹脂の種類や溶剤の含有量などにより異なる
が、一般に、熱可塑性樹脂の場合、約２００±５０℃の
温度で硬化することにより半硬化状態の接着層を形成
し、約４００±５０℃の温度で接着層を熱圧着すること
によりチップ接着工程が行なわれる。熱硬化性樹脂の場
合、約１５０±５０℃の温度で半硬化状態の接着層を形
成し、約２００±５０℃の温度で熱圧着してチップ接着
工程が行なわれる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照として説明する。
【００２１】図１は、本発明の一実施形態によるＬＯＣ
半導体パッケージ１００を示す部分切欠斜視図であり、
図２は、図１に示したパッケージに使用されるリードフ
レームであって、液状の接着剤を塗布して形成された接
着層を有するリードフレームを示す斜視図である。
【００２２】図１及び図２を参照すると、本発明のＬＯ
Ｃ半導体パッケージ１００は、従来と同様に、リードフ
レーム１２０の内部リード１２２が半導体チップ１１０
の主面に接着される構造を有する。この際、半導体チッ
プ１１０とリードフレーム１２０間の接着は、単一の接
着層１３０により達成される。半導体チップ１１０は、
その主面に形成された複数の電極パッド１１２を有す
る。電極パッド１１２の位置は、好ましくは主面の中央
部に形成されるが、中央部に限定されるものではない。
半導体チップ１１０とリードフレーム１２０が接着され
た後、半導体チップ１１０の電極パッド１１２は、リー
ドフレーム１２０の内部リード１２２と電気的に連結さ
れなければならないので、内部リード１２２は、電極パ
ッド１１２が外部に露出するように配列された形態を有
する。
【００２３】半導体チップ１１０とリードフレーム１２
０間の電気的接続は、従来の同様に、ボンディングワイ
ヤ１４０のような接続手段により行われる。また、半導
体チップ１１０と内部リード１２２及びボンディングワ
イヤ１４０は、外部環境からの汚染を防止するため、エ
ポキシのような封止手段により封止されてパッケージ胴
体１５０を形成する。封止工程後、図２に示したリード
フレーム１２０のダムバー１２６と縁部１２８は除去さ
れ、パッケージ胴体１５０から突出した外部リード１２
４は、図１に示したように、外部システム（図示せず）
に実装するのに適合する形態に折曲される。内部リード
１２２と外部リード１２４の間に位置するダムバー１２
６は、リードフレーム１２０を支持するだけでなく、封
止工程において封止手段の流れを防止する役割をする。
また、リードフレーム１２０の縁部１２８は、製造工程
中にリードフレーム１２０を安定的に維持させる役割を
する。パッケージ胴体の内部に残存するタイバー１２７
は、パッケージ胴体１５０を形成するエポキシ樹脂との
結合力を増加させる役割をし、半導体チップ１１０に電
源を安定的に供給するためのバスバー（図示せず）を形
成する時にも使用される。図１の参照符号１２５は、ダ
ミーリードを示したものであり、これについては後述す
る。
【００２４】本発明では、接着層１３０により半導体チ
ップ１１０とリードフレーム１２０間の接着を行うこと
が特徴的である。接着層１３０は、従来の３層からなる
接着テープとは異なり、単一層よりなる。また、接着層
１３０は、所定の粘度を有する液状の接着剤がリードフ
レーム１２０の内部リード１２２上に連続的に塗布さ
れ、硬化する一連の工程を経て形成される。図３は、図
２の接着層１３０を形成するため、液状の接着剤１３２
をリードフレームの内部リード１２２に塗布する過程を
説明するための概略図である。
【００２５】図２及び図３を参照すると、まず、液状の
接着剤１３２が、図３に示したように、塗布手段により
内部リード１２２に塗布され、次いで、図示しない硬化
工程を経ることにより、図２のように半硬化状態の接着
層１３０が得られる。接着剤１３２としては、電気的に
絶縁性を有する熱可塑性樹脂や熱硬化性樹脂のいずれも
使用可能であるが、再作業が可能であり、取扱いが容易
である点から、ポリエーテルアミドやポリイミドシロキ
サン、ポリイミド等の熱可塑性樹脂が主に使用される。
また、熱硬化性樹脂としては、エポキシ系の樹脂が挙げ
られる。
【００２６】接着剤１３２は、液状であり所定の粘度を
有する。ほとんどの接着剤は、液状を維持するに充分な
溶剤を含有し、その溶媒の含有量を適切に調節すること
により、接着剤１３２を所定の粘度に調節することがで
きる。接着剤１３２は液状であるので、内部リード１２
２に接着剤１３２を連続的に塗布することにより、接着
層１３０を形成することができる。また、接着剤１３２
は所定の粘度を有するので、塗布工程の制御が可能なだ
けでなく、内部リード間の空間１２２ｂに接着剤１３２
ｂを存在させることができる。
【００２７】図３における内部リード１２２の上部面だ
けでなく、内部リード間の空間１２２ｂにも接着剤１３
２が存在すること、つまり、接着剤１３２がリード間の
空間１２２ｂで絶えることなく、帯形状に連続的に形成
されることは、重要である。なぜならば、内部リード１
２２に形成される接着層１３０は、均一な厚さを有しな
ければならないからである。もし接着層１３０の厚さが
均一でなければ、不均一な接着層に起因して以後のチッ
プ接着段階やワイヤボンディング段階で不良が発生する
おそれがある。すなわち、リード間の空間１２２ｂに塗
布された接着剤１３２が内部リードの表面張力によって
落下すれば、これにより内部リードの上面に存在する液
状接着剤１３２ａが不均一に形成されるおそれがある。
したがって、リード間の間隔を考慮して接着剤１３２の
粘度を適切に調節することにより、内部リード１２２の
上面だけでなく、リード間の空間１２２ｂにも接着剤１
３２が存在するようにしなければならない。これは、内
部リード１２２の扁平度を維持するにも寄与する。本発
明の実施の形態では、内部リードの幅と内部リード間の
間隔が、各々０．４１ｍｍ（１６ｍｉｌ）及び０．１５
ｍｍ（６ｍｉｌ）である場合、接着剤の粘度は、約２
２，０００ｃｐｓであれば、十分である。
【００２８】また、接着層１３０を均一な厚さで形成す
るために、内部リード１２２を同一な間隔で形成するこ
とが好ましい。内部リード１２２間の間隔が同一である
と、接着剤１３２の塗布工程を実行するに役に立つ。す
なわち、接着剤１３２の塗布工程は、工程を簡単にする
ため、一連の連続的な工程で進行することが好ましい
が、この際、内部リード１２２は、同一の間隔で形成さ
れていることが品質に対する信頼性の面から好ましい。
従来のリードフレーム（図７及び図８の２０）と異なり
本発明のリードフレーム１２０では、半導体チップ１１
０と電気的に連結しないダミーリード１２５を別途に形
成することにより、リード間の間隔を同一にしている。
【００２９】さらに、本発明の実施の形態の図面には示
されていないが、最外側の内部リードが他の内部リード
より大きい幅を有することが好ましい。これについて
は、図６を参照として詳述する。
【００３０】接着剤１３２の塗布手段としては、図３に
示したように、ディスペンサー８０を使用することがで
きる。ディスペンサー８０は、液状の接着剤１３２が入
っているシリンジ８２と、接着剤１３２をシリンジ８２
から噴射するための通路であるノズル８４と、シリンジ
８２内の接着剤１３２をノズル８４を介して噴射させる
手段である空気注入管８６とを含む。また、図示しない
が、ディスペンサー８０には駆動手段が含まれていても
よい。駆動手段は、ディスペンサー８０を内部リードに
対して平行にすなわち複数の内部リードを横切る方向に
移動させることが可能である。空気注入管８６を介して
シリンジ８２内の接着剤１３２に一定の圧力を加え、駆
動手段（図示せず）によりディスペンサー８０を一定の
速度で移動させながら、内部リード１２２に液状接着剤
１３２を塗布する。
【００３１】塗布段階後、液状の接着剤１３２を硬化さ
せることにより、液状の接着剤１３２が半硬化状態の接
着層１３０に変化する。溶剤が含有されている場合、硬
化段階において溶剤を除去する。接着剤の硬化温度は接
着剤に含まれる樹脂および溶剤の種類および含有量によ
り異なる。一般に接着剤の硬化は、熱可塑性樹脂である
場合、約２００±５０℃で行い、熱硬化性樹脂である場
合、約１５０±５０℃で行い、半硬化状態の接着層を形
成する。半硬化状態の接着層１３０が形成されてから、
図４に示したように、熱圧着によるチップ接着工程が進
行される。これについては、図４を参照として詳述す
る。
【００３２】図４は、図２の接着層１３０を有するリー
ドフレーム１２０を半導体チップ１１０に取り付けるチ
ップ接着段階を説明するための概略図である。図４に示
したように、半硬化状態の接着層１３０を有するリード
フレーム１２０を、半導体チップ１１０の主面上に位置
させた後、熱圧着により半導体チップ１１０に取り付け
る。一般に、熱可塑性樹脂の場合、約４００±５０℃で
チップ接着段階が行われ、熱硬化性樹脂の場合、約２０
０±５０℃で行われる。なお、接着段階における各熱圧
着温度は接着剤に含まれる樹脂の種類により異なる。熱
可塑性樹脂は、熱硬化性樹脂に比べてガラス転移温度が
高いため、チップ接着段階の際に熱硬化性樹脂より高い
温度で接着されるべきである。以後のワイヤボンディン
グ段階では温度の影響を受けない。
【００３３】結論的に、図３に示したように、接着剤塗
布段階が行われ、次に、図示しないが、塗布された接着
剤の硬化段階が行われ、図４に示したように、熱圧着に
よるチップ接着段階が行われる。図２に示したリードフ
レームは、硬化した接着層を含み、図１に示したＬＯＣ
パッケージは、チップ接着が完了したリードフレームを
含む。
【００３４】図１から図４を参照として本発明の一実施
形態を説明したように、本発明の接着層１３０は、従来
の３層構造の接着テープとは異なり、単一層を有するの
で、接着界面の数が減少し、これにより改善された品質
に対する信頼性を有するＬＯＣパッケージ１００が得ら
れる。また、接着層１３０は、接着剤１３２を塗布する
簡単な工程により形成されるので、従来の接着テープに
比べて簡単な製造工程及び低コストを達成することがき
る。さらに、接着テープの切断による品質に対する信頼
性低下の問題も解決することができる。
【００３５】しかし、従来の接着テープの場合、その厚
さが４０から５０μｍである反面、本発明の接着層１３
０の厚さは、約２０μｍである。したがって、チップ接
着工程で工程誤差により半導体チップ１１０の外側部が
リード１２２と接触するおそれがある。このような接触
を防止するため、次の実施の形態に示すように、２列の
接着層を形成することができる。
【００３６】図５は、本発明の他の実施形態によるＬＯ
Ｃ半導体パッケージ２００を示す断面図であり、図６
は、図５に示したパッケージに使用される２つの接着層
を有するリードフレームを示す斜視図である。
【００３７】図５及び図６を参照すると、半導体チップ
２１０の外側部に、内部リード２２２との接触を防止す
るための別途の接着層２３１が形成されている。また、
内部リードの最外側リード２２３は、他の内部リード２
２２より広い幅を有する。その理由は、ディスペンサー
（図示せず）で接着剤２３２を塗布するとき、接着剤１
３２の滴下、ディスペンサーの速度差異等の好ましくな
い現象、例えば、ディスペンサーの移動速度は接着剤滴
下開始および終了時において遅く接着剤滴下量が多くな
るといった現象に起因して、開始点と終了点において塗
布された接着剤１３２の厚さが不均一になることがあ
る。したがって、開始点と終了点に位置した最外側リー
ド２２３の幅を、他の内部リード２２２の幅より大きく
することにより、液状接着剤２３２の厚さを均一に形成
することができる。
【００３８】本発明の実施の形態では、別途の接着層２
３１及び最外側リード２２３以外は、上述した実施の形
態と同様の構造及び作用を有するので、詳細は省略す
る。
【００３９】以上、好ましい実施の形態に関連して本発
明を説明したが、本発明は、その精神又は主要な特徴か
ら逸脱することなく、他の種々の形態で実施することが
できる。例えば、液状の接着剤を塗布する方法として、
スクリ−ンプリント法やスプレー法も可能である。した
がって、本発明の請求範囲の要旨及び範囲は、ここに開
示した実施の形態に限定するものではない。
【００４０】
【発明の効果】以上説明したように、本発明は、次のよ
うな利点を有する。
【００４１】本発明のリードオンチップ半導体パッケー
ジは、単一接着層を有するので、半導体チップとリード
フレーム間の接着界面の数が減少し、これにより半導体
パッケージの品質に対する信頼性が向上する。また、本
発明によると、液状の接着剤をリードフレームの内部リ
ードに塗布し、硬化させる簡単な工程により、接着層を
容易に製造することができる。つまり、本発明による
と、ＬＯＣ半導体パッケージの製造工程を簡単にするこ
とができ、低コスト及び高品質に対する信頼性を図るこ
とができる。
【００４２】
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態によるＬＯＣ半導体パッケ
ージを示す部分切欠斜視図である。
【００４４】
【図２】図１に示したパッケージに使用されるリードフ
レームであって、液状の接着剤を塗布して形成された接
着層を有するリードフレームを示す斜視図である。
【００４５】
【図３】図２の接着層を形成するために液状の接着剤を
リードフレームに塗布する過程を説明するための概略図
である。
【００４６】
【図４】図２の接着層を有するリードフレームを半導体
チップに取り付ける過程を説明するための概略図ある。
【００４７】
【図５】本発明の他の実施形態によるＬＯＣ半導体パッ
ケージを示す断面図である。
【００４８】
【図６】図５に示したパッケージに使用される２つの接
着層を有するリードフレームを示す斜視図である。
【００４９】
【図７】従来技術によるＬＯＣ半導体パッケージの部分
切欠斜視図である。
【００５０】
【図８】図７に示したＬＯＣ半導体パッケージにおける
半導体チップ、接着テープ、リードフレームの関係を示
す分解斜視図である。
【００５１】
【符号の説明】
１００、２００ 半導体パッケージ １１０ 半導体チップ １１２ 電極パッド １２０ リードフレーム １２２、２２２ 内部リード １２２ｂ 空間 １２４ 外部リード １２５ ダミーリード １２６ ダムバー １２７ タイバー １２８ 縁部 １３０、２３０、２３１ 接着層 １３２、２３２ 接着剤 ２２３ 最外側リード ８０ ディスペンサー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｋ (72)発明者 安 昇 晧 大韓民国京畿道水原市長安区亭子洞銅神ア パートメント210洞808号 (72)発明者 李 ミン 鎬 大韓民国京畿道龍仁市基興邑農西里山24番 地

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】複数の電極パッドが形成された主面を有す
    る半導体チップと、 前記半導体チップの主面上に位置し、前記電極パッドが
    露出されるように配列された複数の内部リードと複数の
    外部リードとを有するリードフレームと、前記半導体チ
    ップの主面と前記リードフレームの複数の内部リードと
    の間に位置し、前記複数の内部リードを横切って連続的
    に所定の粘度を有する液状の接着剤より形成され、前記
    リードフレームの前記複数の内部リードと前記半導体チ
    ップの主面とを接着させる接着層と、前記各々の電極パ
    ッドと前記各々の内部リードとを、電気的に相互接続す
    る複数のボンディングワイヤと、前記半導体チップ、前
    記接着層、前記リードフレームの複数の内部リード及び
    前記ボンディングワイヤを封止する封止手段とを含むこ
    とを特徴とするリードオンチップ半導体パッケージ。
  2. 【請求項２】前記接着層は、前記複数の内部リードの一
    面だけでなく、内部リード間の空間にも形成されること
    を特徴とする請求項１記載のリードオンチップ半導体パ
    ッケージ。
  3. 【請求項３】前記接着層は、単一層よりなることを特徴
    とする請求項１記載のリードオンチップ半導体パッケー
    ジ。
  4. 【請求項４】前記接着層から離隔され、前記半導体チッ
    プの縁部に沿って位置する別途の接着層をさらに含むこ
    とを特徴とする請求項１記載のリードオンチップ半導体
    パッケージ。
  5. 【請求項５】前記リードフレームの複数の内部リード
    は、各々同一の間隔で配設されることを特徴とするリー
    ドオンチップ半導体パッケージ。
  6. 【請求項６】前記リードフレームの複数の内部リード
    は、前記内部リードの間に配置される１つ以上のダミー
    リードをさらに含み、前記ダミーリードは、前記半導体
    チップと電気的に接続しないことを特徴とする請求項５
    記載のリードオンチップ半導体パッケージ。
  7. 【請求項７】前記リードフレームの複数の内部リード
    は、前記内部リードの最外側に形成される１つ以上の最
    外側リードをさらに含み、前記最外側リードは、他の内
    部リードより広い幅を有することを特徴とする請求項１
    記載のリードオンチップ半導体パッケージ。
  8. 【請求項８】前記半導体チップの電極パッドは、前記半
    導体チップの主面の中央部に形成されることを特徴とす
    る請求項１記載のリードオンチップ半導体パッケージ。
  9. 【請求項９】複数の電極パッドが形成された主面を有す
    る半導体チップと、複数の内部リード及び複数の外部リ
    ードを有するリードフレームとを用意する段階と、前記
    リードフレームの前記複数の内部リードに所定の粘度を
    有する液状の接着剤を塗布して接着層を形成する段階で
    あって、前記液状の接着剤が、前記複数の内部リードの
    上面だけでなく、前記内部リード間の空間にも連続的に
    塗布される段階と、前記電極パッドが前記複数の内部リ
    ードの間に露出されるように前記リードフレームを前記
    半導体チップの主面上に位置させた後、前記内部リード
    に形成された前記接着層を介して前記リードフレームと
    前記半導体チップとを接着する段階と、前記各々の電極
    パッドと前記各々の内部リードとをボンディングワイヤ
    にてお互いに電気的に連結させる段階と、前記半導体チ
    ップ、前記接着層、前記リードフレームの複数の内部リ
    ード及び前記ボンディングワイヤを封止手段で封止する
    段階とを含むことを特徴とするリードオンチップ半導体
    パッケージの製造方法。
  10. 【請求項１０】前記リードフレームの前記複数の内部リ
    ードに前記液状の接着剤を塗布する段階は、ディスペン
    サーを用いて接着剤を塗布することを特徴とする請求項
    ９記載のリードオンチップ半導体パッケージの製造方
    法。
  11. 【請求項１１】前記ディスペンサーを用いて前記複数の
    内部リードに前記液状の接着剤を塗布する段階は、同一
    の列に配置された内部リードに対して連続的に行われる
    ことを特徴とする請求項１０記載のリードオンチップ半
    導体パッケージの製造方法。
  12. 【請求項１２】前記複数の内部リードに塗布された前記
    液状の接着剤は、熱可塑性樹脂であることを特徴とする
    請求項９記載のリードオンチップ半導体パッケージの製
    造方法。
  13. 【請求項１３】前記熱可塑性樹脂は、ポリエーテルアミ
    ド、ポリイミドシロキサン、ポリイミドよりなる群から
    選ばれた一種であることを特徴とする請求項１２記載の
    リードオンチップ半導体パッケージの製造方法。
  14. 【請求項１４】前記複数の内部リードに前記熱可塑性樹
    脂を塗布して前記接着層を形成する段階は、約２００±
    ５０℃で行われる硬化段階を含むことを特徴とする請求
    項１２記載のリードオンチップ半導体パッケージの製造
    方法。
  15. 【請求項１５】前記接着層により前記リードフレームと
    前記半導体チップとを接着する段階は、約４００±５０
    ℃で行われる熱圧着段階を含むことを特徴とする請求項
    １２記載のリードオンチップ半導体パッケージの製造方
    法。
  16. 【請求項１６】前記複数の内部リードに塗布された前記
    液状の接着剤は、熱硬化性樹脂であることを特徴とする
    請求項９記載のリードオンチップ半導体パッケージの製
    造方法。
  17. 【請求項１７】前記複数の内部リードに前記熱硬化性樹
    脂を塗布して前記接着層を形成する段階は、約１５０±
    ５０℃で行われる硬化段階を含むことを特徴とする請求
    項１６記載のリードオンチップ半導体パッケージの製造
    方法。
  18. 【請求項１８】前記接着層により前記リードフレームと
    前記半導体チップとを接着する段階は、約２００±５０
    ℃で行われる熱圧着段階を含むことを特徴とする請求項
    １６記載のリードオンチップ半導体パッケージの製造方
    法。
JP9102038A 1996-09-11 1997-04-18 リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法 Expired - Fee Related JP2882780B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19960039323 1996-09-11
KR1996-39323 1996-09-11
KR1996-52966 1996-11-08
KR1019960052966A KR100216991B1 (ko) 1996-09-11 1996-11-08 접착층이 형성된 리드 프레임

Publications (2)

Publication Number Publication Date
JPH1098147A true JPH1098147A (ja) 1998-04-14
JP2882780B2 JP2882780B2 (ja) 1999-04-12

Family

ID=26632134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9102038A Expired - Fee Related JP2882780B2 (ja) 1996-09-11 1997-04-18 リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法

Country Status (5)

Country Link
US (1) US5897339A (ja)
JP (1) JP2882780B2 (ja)
KR (1) KR100216991B1 (ja)
CN (1) CN1091300C (ja)
TW (1) TW464997B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277415A (ja) * 2004-03-23 2005-10-06 Samsung Electronics Co Ltd リードチップ直接付着型半導体パッケージ、その製造方法及び装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070230A (ja) * 1996-08-27 1998-03-10 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
KR100220709B1 (ko) * 1997-03-14 1999-09-15 윤종용 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
US6110761A (en) 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
WO2000074131A1 (en) * 1999-05-31 2000-12-07 Infineon Technologies A.G. A method of assembling a semiconductor device package
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
CN100367481C (zh) * 2005-06-03 2008-02-06 天水华天科技股份有限公司 长引线低弧度大面积薄型集成电路塑封生产方法
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP2008270302A (ja) 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261049A (ja) * 1991-01-31 1992-09-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH0797594B2 (ja) * 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JP3238004B2 (ja) * 1993-07-29 2001-12-10 株式会社東芝 半導体装置の製造方法
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
JPH08195468A (ja) * 1995-01-17 1996-07-30 Hitachi Cable Ltd リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277415A (ja) * 2004-03-23 2005-10-06 Samsung Electronics Co Ltd リードチップ直接付着型半導体パッケージ、その製造方法及び装置

Also Published As

Publication number Publication date
KR100216991B1 (ko) 1999-09-01
JP2882780B2 (ja) 1999-04-12
CN1176489A (zh) 1998-03-18
US5897339A (en) 1999-04-27
CN1091300C (zh) 2002-09-18
TW464997B (en) 2001-11-21
KR19980023898A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
JP2882780B2 (ja) リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US4974057A (en) Semiconductor device package with circuit board and resin
US6756689B2 (en) Power device having multi-chip package structure
JP2972096B2 (ja) 樹脂封止型半導体装置
US20030042615A1 (en) Stacked microelectronic devices and methods of fabricating same
TW200414471A (en) Semiconductor device and manufacturing method for the same
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
US8980692B2 (en) Semiconductor device manufacturing method
JP2914624B2 (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JP2001250833A (ja) 半導体装置及びその製造方法
JPH0722454A (ja) 半導体集積回路装置
KR100220709B1 (ko) 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JP2824175B2 (ja) 半導体装置及びその製造方法
JP2600617B2 (ja) 半導体装置およびその製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
US7638880B2 (en) Chip package
KR100203935B1 (ko) 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
JP4679991B2 (ja) 半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH06268153A (ja) 半導体装置
JPH0982846A (ja) 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム
JP3019046B2 (ja) 半導体装置用リードフレーム及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100205

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees