JPH1070230A - Ｌｏｃ用リードフレーム - Google Patents

Ｌｏｃ用リードフレーム

Info

Publication number
JPH1070230A
JPH1070230A JP8225546A JP22554696A JPH1070230A JP H1070230 A JPH1070230 A JP H1070230A JP 8225546 A JP8225546 A JP 8225546A JP 22554696 A JP22554696 A JP 22554696A JP H1070230 A JPH1070230 A JP H1070230A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
lead frame
bonding
loc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8225546A
Other languages
English (en)
Inventor
Hiroshi Sugimoto
洋 杉本
Shigeo Hagitani
重男 萩谷
Noriaki Takeya
則明 竹谷
Takaharu Yonemoto
隆治 米本
Osamu Yoshioka
修 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP8225546A priority Critical patent/JPH1070230A/ja
Priority to KR1019970040726A priority patent/KR19980018984A/ko
Priority to SG1997003037A priority patent/SG54550A1/en
Priority to TW087209863U priority patent/TW520077U/zh
Priority to US08/917,916 priority patent/US6268646B1/en
Publication of JPH1070230A publication Critical patent/JPH1070230A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ＬＯＣ用リードフレームにおいて、半導体チ
ップとリードとの間の接着安定性を向上させ、樹脂モー
ルドが安定に行えるようにする。 【解決手段】 インナーリード１１の半導体チップの搭
載領域１３に半導体チップが接着固定されるＬＯＣ用リ
ードフレームであって、絶縁性接着剤１５を従来より設
けている場所である半導体チップのパッドにワイヤボン
ディングを行うためのインナーリード先端部の裏面に塗
布し、更に、絶縁性接着剤１６を搭載領域１３の周辺近
傍に塗布する。これにより、半導体チップの接着面積が
拡大し、リードと半導体チップとの接着安定性が向上
し、ワイヤボンディングの安定性の向上、樹脂モールド
の安定性の向上等が図れるようになる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に用い
られるリードフレーム、特に、ＬＯＣ構造でモールドパ
ッケージが施される半導体装置に用いられるＬＯＣ用リ
ードフレームに関するものである。
【０００２】
【従来の技術】高密度実装が可能なＬＯＣ（Lead On Ch
ip）構造等の半導体装置に用いられるリードフレームと
して、その片面または両面に熱可塑性や熱硬化性の接着
層（厚さ５０μｍ程度の高耐熱絶縁フィルムと、この両
面に２５μｍ程度の厚さに塗布された接着剤からなる）
を形成し、その高耐熱絶縁フィルムの表面に半導体チッ
プを加熱及び加圧して搭載する方式のリードフレームが
ある。
【０００３】この方式のリードフレームの場合、高耐熱
絶縁フィルムには、通常、ポリイミド系フィルムが用い
られている。そして、リードフレームへの貼り付け方法
としては、金型による打ち抜き貼り付け方法が採用され
ている。具体的には、リール状に巻かれたフィルムを金
型で所定の形に打ち抜き、これをリードフレームに加熱
及び加圧することにより貼付している。
【０００４】しかし、この方法によると、フィルムを金
型で打ち抜き、この打ち抜きフィルムをリードフレーム
の所定位置に貼付しているため、テープの使用量が多く
なるのでコストアップを招くほか、フィルムの打ち抜き
カスが生じるので材料に無駄を生じる。また、ポリイミ
ドフィルムの吸湿によって、パッケージクラックを発生
する恐れもある。
【０００５】このような不具合を解消するため、ディス
ペンサを用いてリードフレーム上の半導体チップの搭載
領域（インナーリードの先端部等）にワニス状で熱可塑
性の接着剤を塗布する方法が開発されている。特に、リ
ードの先端部に接着剤を塗布する場合、点塗布方式が用
いられる。この方法は、必要量をリードフレーム上に塗
布するのみであるため、材料に余りが発生せず、かつ高
価な金型も必要としないので、製造コストを低減できる
という利点がある。
【０００６】ワニス状の接着剤（例えば、接着性の樹脂
を溶媒で溶いたもの）の塗布は、リードフレーム上に細
管状のニードル（又はノズル）を移動させながら接着剤
をニードルからリードフレームの所定部分に空気圧によ
って吐出することにより行われる。図２は絶縁性接着剤
を塗布した従来のリードフレームを示す平面図である。
リードフレーム１は半導体チップの搭載部に集中し、且
つ両方向から対向するように配設されたインナーリード
２、このインナーリード２の夫々に接続され且つ平行す
るように設けられたアウターリード３、このアウターリ
ード３の樹脂封止後に露出する部分にリード間を連結す
るように設けられたバー４、このバー４を支持するよう
にして両側に設けられる枠部５を備えている。
【０００７】このような構造のリードフレームにおい
て、インナーリード２の先端部には、絶縁性接着剤６が
上記した方法により塗布（吐出）される。このようなイ
ンナーリード２をヒータで加熱しながら、搭載領域７に
半導体チップ（不図示）を位置決めした後、半導体チッ
プを絶縁性接着剤６に圧接して固定する。この後、半導
体チップ及びインナーリード部に樹脂モールドを施し、
アウターリードを所定の位置で切断後、所定の形状に曲
げ加工を施せば、半導体装置が完成する。
【０００８】
【発明が解決しようとする課題】しかし、従来のＬＯＣ
用リードフレームによると、ディスペンサでリードフレ
ームに絶縁性接着剤を塗布する際、１本のニードルで１
度に塗布できる範囲が比較的狭いことから、ワイヤボン
ディング用に銀めっきを設けたリードの裏側の一部にの
み設けている。この結果、塗布がリードの裏側の一部に
のみ行われ、リードフレーム上の半導体チップの接着状
態が不安定になる。半導体チップが不安定な状態のまま
樹脂モールドが行われると、モールド時に半導体チップ
が傾いてモールドが行えなくなったり、半導体装置とし
ての信頼性に悪影響を与える可能性がある。
【０００９】そこで本発明は、半導体チップとリードと
の間の接着安定性を向上させ、樹脂モールドが安定に行
えるようにしたＬＯＣ用リードフレームを提供すること
を目的としている。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、インナーリードの半導体チップの搭
載領域に前記半導体チップを接着固定するための絶縁性
接着剤が塗布されたＬＯＣ用リードフレームにおいて、
前記絶縁性接着剤は、前記半導体チップの搭載領域内の
前記インナーリード上の長さ方向の複数箇所に設けるよ
うにしている。
【００１１】この構成によれば、従来からのワイヤボン
ディング部のほか、半導体チップの搭載領域の周辺部等
に設けられることにより、半導体チップの接着面積が拡
大する。したがって、リードと半導体チップとの接着安
定性が向上し、ワイヤボンディングの安定性の向上、樹
脂モールドの安定性の向上等が図れるようになる。前記
長さ方向の複数箇所の１つは、半導体チップのパッドに
ワイヤボンディングを行うためのインナーリード先端部
の裏面にすることができる。
【００１２】この構成によれば、半導体チップのパッド
にワイヤボンディングを行うためのインナーリード先端
部の裏面への絶縁性接着剤の塗布は、従来より半導体チ
ップをインナーリード先端部に固定するために用いられ
ており、この部分に絶縁性接着剤を塗布することは必須
である。したがって、この部位に絶縁性接着剤を塗布す
ることにより、ワイヤボンディングの安定性及び半導体
チップの固定性が向上する。
【００１３】前記長さ方向の複数箇所の１つは、前記搭
載領域の周辺近傍にすることができる。この構成によれ
ば、従来より絶縁性接着剤が設けられているインナーリ
ード先端部は、半導体チップのサイズから見れば比較的
狭い部分であり、半導体チップを安定に貼着・固定する
ためには、他の部分に塗布して接着面積を拡大するこ
と、特に、半導体チップの搭載領域の周辺近傍に塗布す
ることが有効である。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図１は本発明によるＬＯＣ用リ
ードフレームを示す平面図である。リードフレーム１０
は、インナーリード１１及びアウターリード１２を主体
に構成されている。インナーリード１１は、半導体チッ
プの搭載領域１３の中心部に集中するように、対向する
ように２列に平行配設され、他端はアウターリード１２
に向かうにつれて拡がりを持つように展開し、終端はア
ウターリード１２に連結されている。アウターリード１
２は一定間隔をもって平行配置され、端部はバー１４で
相互に結合されている。なお、１７は、一対のアウター
リードを両側で連結するための枠部である。
【００１５】インナーリード１１の先端部の銀めっきが
施された部位（ワイヤボンディングが行われる部位）の
裏面には絶縁性接着剤１５が塗布され、搭載領域１３の
周辺部（図１では、インナーリード１１とアウターリー
ド１２の境界付近）には絶縁性接着剤１６が塗布されて
いる。絶縁性接着剤１５，１６は樹脂材が用いられ、そ
のガラス転移温度が２２０℃の熱可塑性の接着材を溶媒
でワニス状に溶かしたものである。そして、そのワニス
粘度及び固形分は、本発明の場合、ワニス粘度＝１０，
０００ｃｐ、固形分＝２０％のものを用いている。
【００１６】絶縁性接着剤１５，１６の塗布方法は、ワ
ニス状の絶縁性接着剤をディスペンサにより塗布する。
ディスペンサは、ワニス状の絶縁性接着剤を収納する容
器、この容器に空気を圧送する加圧手段、容器の先端部
に連結されたニードル、このニードルをリードフレーム
上を塗布方向へ移動させる駆動手段から構成されてい
る。容器内に空気を圧送することにより、ニードルから
絶縁性接着剤がインナーリード１１上に吐出され、ニー
ドルをリードの隣接方向へ順次移動させることにより、
絶縁性接着剤１５，１６が形成される。
【００１７】このように、リードの２ヵ所に絶縁性接着
剤１５，１６が塗布されたことにより、半導体チップの
確実な固定（接着安定性の向上）、ワイヤボンディング
の安定性の向上、樹脂モールドの安定性の向上等が図れ
るようになる。なお、図１においては、絶縁性接着剤を
２ヵ所に設けるものとしたが、２ヵ所以上であってもよ
い。
【００１８】
【発明の効果】以上説明した通り、この発明は、インナ
ーリードの半導体チップの搭載領域に塗布する絶縁性接
着剤が、半導体チップの搭載領域内のリード上の複数箇
所に設けるようにしたので、半導体チップの接着面積が
拡大し、リードと半導体チップとの接着安定性の向上、
ワイヤボンディングの安定性の向上、及び樹脂モールド
の安定性の向上が図れるようになる。
【図面の簡単な説明】
【図１】本発明によるＬＯＣ用リードフレームを示す平
面図である。
【図２】絶縁性接着剤を塗布した従来のリードフレーム
を示す平面図である。
【符号の説明】
１０ リードフレーム １１ インナーリード １２ アウターリード １３ 搭載領域 １５，１６ 絶縁性接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米本 隆治 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 インナーリードの半導体チップの搭載領
    域に前記半導体チップを接着固定するための絶縁性接着
    剤が塗布されたＬＯＣ用リードフレームにおいて、 前記絶縁性接着剤は、前記半導体チップの搭載領域内の
    前記インナーリード上の長さ方向の複数箇所に設けるこ
    とを特徴とするＬＯＣ用リードフレーム。
  2. 【請求項２】 前記長さ方向の複数箇所の１つは、半導
    体チップのパッドにワイヤボンディングを行うためのイ
    ンナーリード先端部の裏面であることを特徴とする請求
    項１記載のＬＯＣ用リードフレーム。
  3. 【請求項３】 前記長さ方向の複数箇所の１つは、前記
    搭載領域の周辺近傍であることを特徴とする請求項１記
    載のＬＯＣ用リードフレーム。
JP8225546A 1996-08-27 1996-08-27 Ｌｏｃ用リードフレーム Pending JPH1070230A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8225546A JPH1070230A (ja) 1996-08-27 1996-08-27 Ｌｏｃ用リードフレーム
KR1019970040726A KR19980018984A (ko) 1996-08-27 1997-08-25 리드 온 칩용 리드 프레임(lead frame for lead on chip)
SG1997003037A SG54550A1 (en) 1996-08-27 1997-08-25 Lead frame for lead on chip
TW087209863U TW520077U (en) 1996-08-27 1997-08-26 Lead frame for lead on chip
US08/917,916 US6268646B1 (en) 1996-08-27 1997-08-27 Lead frame for lead on chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8225546A JPH1070230A (ja) 1996-08-27 1996-08-27 Ｌｏｃ用リードフレーム

Publications (1)

Publication Number Publication Date
JPH1070230A true JPH1070230A (ja) 1998-03-10

Family

ID=16830995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8225546A Pending JPH1070230A (ja) 1996-08-27 1996-08-27 Ｌｏｃ用リードフレーム

Country Status (5)

Country Link
US (1) US6268646B1 (ja)
JP (1) JPH1070230A (ja)
KR (1) KR19980018984A (ja)
SG (1) SG54550A1 (ja)
TW (1) TW520077U (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925602B2 (ja) * 1999-06-14 2007-06-06 セイコーエプソン株式会社 接着材料の貼着方法及び半導体装置の製造方法
US6975021B1 (en) * 1999-09-03 2005-12-13 Micron Technology, Inc. Carrier for substrate film
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
US6515354B1 (en) * 2000-06-28 2003-02-04 Advanced Micro Devices, Inc. Micro-BGA beam lead connection with cantilevered beam leads
JP2004103996A (ja) * 2002-09-12 2004-04-02 Nec Semiconductors Kyushu Ltd フリップチップｂｇａ型半導体装置
TWM253056U (en) * 2004-02-13 2004-12-11 Optimum Care Int Tech Inc Compact chip packaging structure
JP2005277201A (ja) * 2004-03-25 2005-10-06 Renesas Technology Corp 半導体装置、半導体設計装置および半導体装置の製造方法
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
US8884414B2 (en) 2013-01-09 2014-11-11 Texas Instruments Incorporated Integrated circuit module with dual leadframe
JP2015177080A (ja) * 2014-03-15 2015-10-05 新日本無線株式会社 リード内蔵型回路パッケージ及びその製造方法
CN111199942B (zh) * 2018-11-16 2022-05-06 泰州友润电子科技股份有限公司 一种高绝缘型引线框架及塑封方法
CN111199941B (zh) * 2018-11-16 2022-03-25 泰州友润电子科技股份有限公司 一种高绝缘型引线框架及涂胶方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234866A (en) 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JP2503738B2 (ja) 1990-07-18 1996-06-05 日立電線株式会社 リ―ドフレ―ムへの半導体素子の接合方法
JPH04320052A (ja) * 1991-04-18 1992-11-10 Mitsubishi Electric Corp 半導体装置
JPH05335474A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd 樹脂封止半導体装置
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
US6046072A (en) * 1993-03-29 2000-04-04 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5807767A (en) * 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5733800A (en) * 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
TW335545B (en) * 1996-06-12 1998-07-01 Hitachi Cable Lead frame, method of making the same and semiconductor device using the same
US6040620A (en) * 1996-07-05 2000-03-21 Hitachi Cable, Ltd. Lead frame for LOC having a regulating lead to prevent variation in adhesive coverage
JP3261987B2 (ja) * 1996-07-24 2002-03-04 日立電線株式会社 Ｌｏｃ用リードフレームおよびそれを利用した半導体装置
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임

Also Published As

Publication number Publication date
KR19980018984A (ko) 1998-06-05
US6268646B1 (en) 2001-07-31
SG54550A1 (en) 1998-11-16
TW520077U (en) 2003-02-01

Similar Documents

Publication Publication Date Title
JP2882780B2 (ja) リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US5548160A (en) Method and structure for attaching a semiconductor die to a lead frame
JPH10154786A (ja) 半導体集積回路装置およびその製造方法
JPH1070230A (ja) Ｌｏｃ用リードフレーム
JP2914624B2 (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US6040620A (en) Lead frame for LOC having a regulating lead to prevent variation in adhesive coverage
JPH1022443A (ja) リードフレーム
JPS62172676A (ja) 難ハンダ付性材料への端子の取付方法
JP2754534B2 (ja) 半導体装置及びその製造方法
JP2998484B2 (ja) 半導体装置用リードフレーム
JP3306981B2 (ja) 半導体装置用リードフレームへの接着剤塗布方法
KR100432348B1 (ko) 리드온칩(loc)용리드프레임
JP2000077597A (ja) 半導体装置用リードフレーム
JPH07201928A (ja) フィルムキャリア及び半導体装置
JPH1070231A (ja) Ｌｏｃ用リードフレーム及びその製造方法
KR980012388A (ko) 리이드 온 칩(엘오씨)용 리이드 프레임 및 그것을 이용한반도체 장치
JPH0366152A (ja) 半導体集積回路モジュール
JPH1041325A (ja) Ｌｏｃ用リードフレーム
JPS6349454A (ja) サ−マルヘツド
JPH11135539A (ja) 半導体装置及びその製造方法
JPH09283545A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1022437A (ja) リードフレーム用接着剤塗布装置
JPH06291157A (ja) リードフレーム上への絶縁材塗布方法及び半導体装置の製造方法
JP2002057265A (ja) 半導体装置およびその製造方法
JP2004095603A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置並びにその製造方法