JP2503738B2 - リ―ドフレ―ムへの半導体素子の接合方法 - Google Patents
リ―ドフレ―ムへの半導体素子の接合方法Info
- Publication number
- JP2503738B2 JP2503738B2 JP18980790A JP18980790A JP2503738B2 JP 2503738 B2 JP2503738 B2 JP 2503738B2 JP 18980790 A JP18980790 A JP 18980790A JP 18980790 A JP18980790 A JP 18980790A JP 2503738 B2 JP2503738 B2 JP 2503738B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- bonding agent
- semiconductor element
- lead
- spot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明はリードフレームに半導体素子を接合する方
法に関するものである。
法に関するものである。
＜従来の技術＞ 近年、ASIC（Application Spesific IC（＝用途特定I
C））化への対応と、ICの大型化および高信頼性の両面
からの要求とから、シリコンチップの絶縁層としてポリ
イミドなどのフィルムを貼り付けるリードフレームが実
用化されている。これらのフィルムは、テープ状でリー
ドフレームに貼り付けられ、さらにフィルムに予め塗布
された接着剤により、あるいはその都度フィルムに接着
剤を塗布してシリコンチップを貼付するものであり、LO
C（Lead on Chip）,COL（Chip on Lead）のタイプのそ
れぞれにおいて検討および実用化されている。
C））化への対応と、ICの大型化および高信頼性の両面
からの要求とから、シリコンチップの絶縁層としてポリ
イミドなどのフィルムを貼り付けるリードフレームが実
用化されている。これらのフィルムは、テープ状でリー
ドフレームに貼り付けられ、さらにフィルムに予め塗布
された接着剤により、あるいはその都度フィルムに接着
剤を塗布してシリコンチップを貼付するものであり、LO
C（Lead on Chip）,COL（Chip on Lead）のタイプのそ
れぞれにおいて検討および実用化されている。
これらテープ状フィルムにはポリエーテルアミドイミ
ド系などの高温熱可塑性の接着剤が使用されることがあ
る。上記のようにして接着剤がフィルムに塗布された半
導体装置は、信頼性試験の、特にリフロー試験におい
て、テープ状フィルムに吸い込まれた水分が試験実施時
に急激に膨張し、パッケージクラックが発生する原因と
なることが分かっている。
ド系などの高温熱可塑性の接着剤が使用されることがあ
る。上記のようにして接着剤がフィルムに塗布された半
導体装置は、信頼性試験の、特にリフロー試験におい
て、テープ状フィルムに吸い込まれた水分が試験実施時
に急激に膨張し、パッケージクラックが発生する原因と
なることが分かっている。
＜発明が解決しようとする課題＞ 従来の絶縁層としての、ポリエーテルアミドイミド系
接着剤を塗布したポリイミド系テープの場合には、全体
としての面積が増大化するとともに、上述した絶縁フィ
ルムが吸湿性および保湿性を有するため、製作された半
導体装置の絶縁層からの電流リークが発生することや、
また、信頼性試験、特にリフローテスト時に半導体装置
にパッケージクラックが生じやすい。このため最近で
は、使用される絶縁フィルムの小面積化および省略化が
検討され始めている。
接着剤を塗布したポリイミド系テープの場合には、全体
としての面積が増大化するとともに、上述した絶縁フィ
ルムが吸湿性および保湿性を有するため、製作された半
導体装置の絶縁層からの電流リークが発生することや、
また、信頼性試験、特にリフローテスト時に半導体装置
にパッケージクラックが生じやすい。このため最近で
は、使用される絶縁フィルムの小面積化および省略化が
検討され始めている。
接着剤付きの絶縁性フィルムにシリコンチップを貼り
付ける方法では、加熱して高温で貼付するため、高温貼
付時に導体パターンと絶縁性フィルムとの熱膨張差か
ら、絶縁性フィルムの反りの問題が生じる。因みに、42
Ni−Fe合金の熱膨張率は、４×10-6/℃、ポリイミドフ
ィルムの熱膨張率は、17〜20×10-6/℃である。
付ける方法では、加熱して高温で貼付するため、高温貼
付時に導体パターンと絶縁性フィルムとの熱膨張差か
ら、絶縁性フィルムの反りの問題が生じる。因みに、42
Ni−Fe合金の熱膨張率は、４×10-6/℃、ポリイミドフ
ィルムの熱膨張率は、17〜20×10-6/℃である。
この発明の目的は、上記問題点を解消し、耐熱性のあ
る構成とし、かつ高信頼性を得る仕方でリードフレーム
に半導体素子を接合する方法を提供するにある。
る構成とし、かつ高信頼性を得る仕方でリードフレーム
に半導体素子を接合する方法を提供するにある。
＜課題を解決するための手段＞ 上記目的を達成するため、この発明によれば、リード
フレームに半導体素子を接合するにあたり、リードフレ
ームの半導体素子を搭載する予定の領域に、絶縁性高温
軟化型の接着剤を直接点滴下し、この点滴下された接着
剤の上に半導体素子を載せて接合することを特徴とする
リードフレームへの半導体素子の接合方法を提供する。
フレームに半導体素子を接合するにあたり、リードフレ
ームの半導体素子を搭載する予定の領域に、絶縁性高温
軟化型の接着剤を直接点滴下し、この点滴下された接着
剤の上に半導体素子を載せて接合することを特徴とする
リードフレームへの半導体素子の接合方法を提供する。
この発明は、リードフレームに半導体素子を接合する
場合に、接着剤付きの絶縁性フィルムを使用することな
く、絶縁性高温軟化型の接着剤を直接に点滴下し、その
上に半導体素子を接合するものである。
場合に、接着剤付きの絶縁性フィルムを使用することな
く、絶縁性高温軟化型の接着剤を直接に点滴下し、その
上に半導体素子を接合するものである。
以下にこの発明を詳細に説明する。
この発明に用いられるリードフレームは、外枠と、リ
ード部と、半導体素子を載置するためのタブとを有す
る。このタブはタブ吊リードを介して外枠に結合されて
いる。
ード部と、半導体素子を載置するためのタブとを有す
る。このタブはタブ吊リードを介して外枠に結合されて
いる。
リード部は樹脂封止時に封止材に封止されるインナー
リードと、封止材の外側に出るアウターリードとを有す
る。
リードと、封止材の外側に出るアウターリードとを有す
る。
半導体素子の搭載される予定領域としては、タブの他
にインナーリードの先端部を含めることができる。この
ようにすると、インナーリードと半導体素子との間のダ
イボンディングが容易になるとともに、ボンディングワ
イヤの長さも短くすることができる。
にインナーリードの先端部を含めることができる。この
ようにすると、インナーリードと半導体素子との間のダ
イボンディングが容易になるとともに、ボンディングワ
イヤの長さも短くすることができる。
上述したリードフレームの搭載予定領域に熱されて溶
液状または半溶液状になった絶縁性の高温軟化型の接着
剤を所定距離から点滴下する。接着剤を点滴下する箇所
は、タブにおいては、絶縁が確実にでき、半導体素子と
の接合を十分なものとする箇所に少なくとも必要であ
る。その他の箇所として、必要に応じインナーリード先
端部に点滴下する。
液状または半溶液状になった絶縁性の高温軟化型の接着
剤を所定距離から点滴下する。接着剤を点滴下する箇所
は、タブにおいては、絶縁が確実にでき、半導体素子と
の接合を十分なものとする箇所に少なくとも必要であ
る。その他の箇所として、必要に応じインナーリード先
端部に点滴下する。
接着剤の点滴下の方法としては、リードフレームの上
記予定領域（箇所）に正確に点滴下できる方法、例えば
ディスペンサー方式の自動滴下装置が挙げられる。
記予定領域（箇所）に正確に点滴下できる方法、例えば
ディスペンサー方式の自動滴下装置が挙げられる。
滴下を行うために、例えばポリエーテルイミド、ある
いはポリエーテルアミドイミドなどの高温軟化型接着剤
を高温で溶融して行うもので、他の方法としては接着性
樹脂を溶媒で溶いていわゆるワニス状にして行う方法が
ある。
いはポリエーテルアミドイミドなどの高温軟化型接着剤
を高温で溶融して行うもので、他の方法としては接着性
樹脂を溶媒で溶いていわゆるワニス状にして行う方法が
ある。
また、実装時に、上記絶縁性接着剤に加えてダイボン
ディング剤を半導体素子の接合面側に塗布し、このダイ
ボンディング剤付きの半導体素子をリードフレームに接
合すると、点滴下された接着剤とダイボンディング剤と
のつきが良くなり接合強度が比較的に大きくなり好まし
い。
ディング剤を半導体素子の接合面側に塗布し、このダイ
ボンディング剤付きの半導体素子をリードフレームに接
合すると、点滴下された接着剤とダイボンディング剤と
のつきが良くなり接合強度が比較的に大きくなり好まし
い。
次いで、半導体素子が接合されたリードフレームに、
半導体素子の電極端子と、インナーリードとをボンディ
ングワイヤにより接続し、最後に封止材で樹脂封止し、
外枠をカットし、アウターリードを屈曲させて、半導体
装置を得る。得られた半導体装置の断面形状を第１図に
示す。図中、11は樹脂封止型半導体装置を、13は樹脂封
止材を、15はボンディングワイヤを、17はアウターリー
ドを、19はインナーリードを、21は絶縁性接着剤を、23
は半導体ペレットを、25はダイボンディング剤を、27は
タブをそれぞれ示す。
半導体素子の電極端子と、インナーリードとをボンディ
ングワイヤにより接続し、最後に封止材で樹脂封止し、
外枠をカットし、アウターリードを屈曲させて、半導体
装置を得る。得られた半導体装置の断面形状を第１図に
示す。図中、11は樹脂封止型半導体装置を、13は樹脂封
止材を、15はボンディングワイヤを、17はアウターリー
ドを、19はインナーリードを、21は絶縁性接着剤を、23
は半導体ペレットを、25はダイボンディング剤を、27は
タブをそれぞれ示す。
本発明に用いられるリードフレームの材料としては、
Cu、Cu合金およびFe合金等の通常のリードフレーム材と
して用いられるものであれば何でもよい。例えば42％Ni
−Fe合金は低熱膨張化がある程度なされているので、本
発明に用いられるリードフレーム材料として有効であ
る。
Cu、Cu合金およびFe合金等の通常のリードフレーム材と
して用いられるものであれば何でもよい。例えば42％Ni
−Fe合金は低熱膨張化がある程度なされているので、本
発明に用いられるリードフレーム材料として有効であ
る。
＜実施例＞ 以下にこの発明の実施例を説明する。
（実施例１） 厚さ250μｍの42Ni−Fe合金製のリードフレームに、
主にポリエーテルアミドイミドよりなる接着剤約1.5mg
を、接合部分にあたるインナーリード部にディスペンサ
ー方式の自動滴下装置にて、それぞれ所定箇所に点滴下
して、リードフレームを作製した。
主にポリエーテルアミドイミドよりなる接着剤約1.5mg
を、接合部分にあたるインナーリード部にディスペンサ
ー方式の自動滴下装置にて、それぞれ所定箇所に点滴下
して、リードフレームを作製した。
このリードフレームに、接合される面にダイボンディ
ング剤が予め塗布された半導体素子をギャングボンディ
ングにより接合し、リードフレームに搭載された半導体
素子の電極端子とインナーリードの先端部とをワイヤボ
ンディングにより搭載し、樹脂モールドにてインナーリ
ードおよび半導体素子を封止して、半導体装置を作製し
た。
ング剤が予め塗布された半導体素子をギャングボンディ
ングにより接合し、リードフレームに搭載された半導体
素子の電極端子とインナーリードの先端部とをワイヤボ
ンディングにより搭載し、樹脂モールドにてインナーリ
ードおよび半導体素子を封止して、半導体装置を作製し
た。
得られた半導体装置の製品に対し、プリント基板への
実装時の半田リフロー温度に相当する215℃に1.5分間さ
らしたが、パッケージクラックが生じることがなかっ
た。
実装時の半田リフロー温度に相当する215℃に1.5分間さ
らしたが、パッケージクラックが生じることがなかっ
た。
＜発明の効果＞ 以上の説明から明らかなように、絶縁性フィルムを省
略し、絶縁性高温軟化型の接着剤を直接滴下して半導体
素子をリードフレームに接合したことにより、絶縁性フ
ィルムを用いた場合のようにリードフレームに反りが発
生することはなく、実装時に半導体パッケージにクラッ
クが発生することがない。したがって、この発明方法を
用いて得られた半導体パッケージの耐熱性が向上し、高
信頼性が得られる。また絶縁性高温軟化型の接着剤が自
動的に所定位置に点滴下されることにより、製造工程を
簡略化できる。
略し、絶縁性高温軟化型の接着剤を直接滴下して半導体
素子をリードフレームに接合したことにより、絶縁性フ
ィルムを用いた場合のようにリードフレームに反りが発
生することはなく、実装時に半導体パッケージにクラッ
クが発生することがない。したがって、この発明方法を
用いて得られた半導体パッケージの耐熱性が向上し、高
信頼性が得られる。また絶縁性高温軟化型の接着剤が自
動的に所定位置に点滴下されることにより、製造工程を
簡略化できる。
第１図はこの発明の一実施例を示す樹脂封止型半導体装
置の断面図である。 符号の説明 11……樹脂封止型半導体装置、 13……樹脂封止材、 15……ボンディングワイヤ、 17……アウターリード、 19……インナーリード、 21……絶縁性接着剤、 23……半導体ペレット、 25……ダイボンディング剤
置の断面図である。 符号の説明 11……樹脂封止型半導体装置、 13……樹脂封止材、 15……ボンディングワイヤ、 17……アウターリード、 19……インナーリード、 21……絶縁性接着剤、 23……半導体ペレット、 25……ダイボンディング剤
Claims (1)
- 【請求項１】リードフレームに半導体素子を接合するに
あたり、リードフレームの半導体素子を搭載する予定の
領域に、絶縁性高温軟化型の接着剤を直接点滴下し、こ
の点滴下された接着剤の上に半導体素子を載せて接合す
ることを特徴とするリードフレームへの半導体素子の接
合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18980790A JP2503738B2 (ja) | 1990-07-18 | 1990-07-18 | リ―ドフレ―ムへの半導体素子の接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18980790A JP2503738B2 (ja) | 1990-07-18 | 1990-07-18 | リ―ドフレ―ムへの半導体素子の接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0475355A JPH0475355A (ja) | 1992-03-10 |
| JP2503738B2 true JP2503738B2 (ja) | 1996-06-05 |
Family
ID=16247538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18980790A Expired - Lifetime JP2503738B2 (ja) | 1990-07-18 | 1990-07-18 | リ―ドフレ―ムへの半導体素子の接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503738B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW335545B (en) * | 1996-06-12 | 1998-07-01 | Hitachi Cable | Lead frame, method of making the same and semiconductor device using the same |
| US6040620A (en) * | 1996-07-05 | 2000-03-21 | Hitachi Cable, Ltd. | Lead frame for LOC having a regulating lead to prevent variation in adhesive coverage |
| JPH1022443A (ja) | 1996-07-05 | 1998-01-23 | Hitachi Cable Ltd | リードフレーム |
| JP3261987B2 (ja) * | 1996-07-24 | 2002-03-04 | 日立電線株式会社 | Ｌｏｃ用リードフレームおよびそれを利用した半導体装置 |
| JPH1070230A (ja) | 1996-08-27 | 1998-03-10 | Hitachi Cable Ltd | Ｌｏｃ用リードフレーム |
| JP4653672B2 (ja) * | 2006-03-03 | 2011-03-16 | 三井化学株式会社 | 接着フィルム |
-
1990
- 1990-07-18 JP JP18980790A patent/JP2503738B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0475355A (ja) | 1992-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577766B2 (ja) | 半導体デバイスの実装方法およびその実装化装置 | |
| JP2503738B2 (ja) | リ―ドフレ―ムへの半導体素子の接合方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPS6039841A (ja) | 予め取り付けた導電性マウント媒体を有する集積回路及びその製造方法 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JPH0817870A (ja) | 半導体装置 | |
| US11631627B2 (en) | Method of manufacturing semiconductor having double-sided substrate | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2956480B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH0546271Y2 (ja) | ||
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JPS63107127A (ja) | 半導体装置 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JP4123719B2 (ja) | テープキャリアおよびこれを用いた半導体装置 | |
| JPH10261732A (ja) | 半導体装置及びその製造方法 | |
| JP2929885B2 (ja) | 複合リードフレーム，及びその製造方法 | |
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JP3042468B2 (ja) | 半導体装置のボンディング方法 | |
| JPH04100265A (ja) | 樹脂封止型半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 |