JPH09283545A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JPH09283545A
JPH09283545A JP8086968A JP8696896A JPH09283545A JP H09283545 A JPH09283545 A JP H09283545A JP 8086968 A JP8086968 A JP 8086968A JP 8696896 A JP8696896 A JP 8696896A JP H09283545 A JPH09283545 A JP H09283545A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
lead
liquid adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8086968A
Other languages
English (en)
Inventor
Nobuhito Oouchi
伸仁 大内
Etsuo Yamada
悦夫 山田
Yasushi Shiraishi
靖 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8086968A priority Critical patent/JPH09283545A/ja
Priority to TW086104250A priority patent/TW494507B/zh
Priority to EP97105675A priority patent/EP0801424B1/en
Priority to DE69735032T priority patent/DE69735032T2/de
Priority to KR1019970013295A priority patent/KR100366110B1/ko
Priority to US08/827,693 priority patent/US6097083A/en
Priority to CN97111651A priority patent/CN1091950C/zh
Publication of JPH09283545A publication Critical patent/JPH09283545A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 クラックの発生を抑えるとともに、半導体装
置の薄型化を図ることができる樹脂封止型半導体装置及
びその製造方法を提供する。 【解決手段】 半導体素子の表面にリードが延在されて
いる樹脂封止型半導体装置において、リード１２と半導
体素子１１とを液状接着剤樹脂１５で接着し、かつその
接着を半導体素子１１の側面で行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、特開昭６１−２１８１３９号公報に開示される
ものがあった。図８はかかる従来の樹脂封止型半導体装
置の断面図である。この図において、１は半導体素子、
２は絶縁テープ、３はリード、４は金属メッキ、５は金
球、６は金線、７はモールド樹脂である。
【０００３】図８に示すように、半導体素子１表面に絶
縁テープ２でリード３を接着させたＬＯＣ構造（Ｌｅａ
ｄ Ｏｎ Ｃｈｉｐ）の半導体装置となっている。この
ような樹脂封止型半導体装置においては、半導体素子
（ペレット）１の大型化に伴い、パッケージ側端と半導
体素子１との間の寸法が一段と狭くなる傾向にある。こ
れは、半導体素子１が大型化されているのに、これを収
納するパッケージのサイズが規格化されているため、パ
ッケージを大きくすることができないことに起因する。
【０００４】
【発明が解決しようとする課題】上記した従来の半導体
装置の重要な課題として、図９に示すように、基板実装
時の熱によって本体にクラック８が生じ、機能を損ねる
ことがある。その原因は、半導体装置が空気中で保管さ
れた時に水分が吸湿され、基板実装時の熱で水分が蒸気
化され、その力でクラック８が発生する。
【０００５】特に、絶縁テープ２は水分を吸収しやす
く、絶縁テープ２からのクラック８の発生率が高い。更
に、半導体装置の薄型化に対しては、絶縁テープ２があ
るため、その阻害要因となっている。本発明は、上記問
題点を除去し、クラックの発生を抑えるとともに、半導
体装置の薄型化を図ることができる樹脂封止型半導体装
置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体素子の表面にリードが延在されている樹脂
封止型半導体装置において、リードと半導体素子とを液
状接着剤樹脂で接着し、かつその接着を半導体素子の側
面で行うようにしたものである。
【０００７】このように、リードと半導体素子との固定
を半導体素子の側面で液状接着剤樹脂による接着とした
ため、半導体装置の厚さは接着剤によって増えることな
く、薄型化が可能となる。また、接着剤が各リードのみ
に塗布されるので、接着剤の占める面積が小さいため、
水分の吸湿も少なくすることができ、基板実装時の樹脂
クラックもそれだけ発生し難くなる。
【０００８】〔２〕半導体素子の表面にリードが延在さ
れている樹脂封止型半導体装置の製造方法において、前
記リードの前記半導体素子の周辺に位置する箇所に液状
接着剤樹脂を塗布する工程と、前記リードを反転させ
て、前記半導体素子の側面を前記液状接着剤樹脂により
接着し、乾燥させる工程とを施すようにしたものであ
る。
【０００９】このように、液状接着剤樹脂を圧力によっ
て、ある一定量を半導体素子の周辺部にあたるリードの
部分に塗布し、そこに半導体素子を接着させるようにし
たので、薄型で樹脂クラックが発生し難い樹脂封止型半
導体装置を得ることができる。 〔３〕半導体素子の表面にリードが延在されている樹脂
封止型半導体装置の製造方法において、前記リードの前
記半導体素子の周辺に位置する箇所に塗布される液状接
着剤樹脂の入った接着剤浸漬槽上にリードフレームを通
して前記液状接着剤樹脂を塗布する工程と、前記リード
にそのまま前記半導体素子の側面を前記液状接着剤樹脂
により接着し、乾燥させる工程とを施すようにしたもの
である。
【００１０】このように、リードへの液状接着剤樹脂の
塗布を接着剤浸漬槽に通すことにより行うようにしたの
で、リードフレームの反転は不要となり、スムーズに半
導体素子の接着が可能となる。 〔４〕半導体素子の表面にリードが延在されている樹脂
封止型半導体装置において、前記リードと前記半導体素
子とを液状接着剤樹脂で接着し、かつその液状接着剤樹
脂は前記リードの凹部に設けられ、その接着を前記半導
体素子のコーナと側面で行うようにしたものである。
【００１１】このように、リードと半導体素子との固定
を液状接着剤樹脂で行い、半導体素子コーナ、かつ側面
で接着を行うようにしたので、より接着面積が広くな
り、強度が保てる。また、リードに凹部を設けるように
したので、液状接着剤樹脂の塗布時のはみ出しがなくな
る。
【００１２】〔５〕半導体素子の表面にリードが延在さ
れている樹脂封止型半導体装置において、前記リードと
前記半導体素子とを液状接着剤樹脂で接着し、かつその
液状接着剤樹脂は前記リードの凹部に設けられ、この凹
部は前記リード先端まで延びる溝を有し、その接着を前
記半導体素子のコーナと側面で行うようにしたものであ
る。
【００１３】このように、リードと半導体素子との固定
を液状接着剤樹脂で行い、半導体素子コーナ、側面、リ
ード下で接着を行ったので、より接着面積が広くなり、
強度が保てる。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して詳細に説明する。図１は本発明の第
１実施例を示す樹脂封止型半導体装置の断面図である。
この図に示すように、半導体素子１１と金線１３により
電気的に接続されているリード１２は、半導体素子１１
表面に位置している。
【００１５】リード１２と半導体素子１１との固定は半
導体素子１１の表面でなく、側面で液状接着剤樹脂１５
によって固定されている。リード１２と半導体素子１１
との固定は、予め半導体素子１１の周辺部に位置する箇
所のリード１２上に液状接着剤樹脂１５が塗布されてお
り、その液状接着剤樹脂１５により、リード１２と半導
体素子１１との接着は、半導体素子１１の表面でなく、
半導体素子１１の側面とリード１２の表面で行われる。
【００１６】以上のように、第１実施例によれば、リー
ド１２と半導体素子１１との固定を半導体素子１１の側
面で液状接着剤樹脂１５による接着としたため、半導体
装置の厚さは接着剤によって増えることなく、薄型化が
可能となる。また、液状接着剤樹脂１５が各リード１２
のみに塗布され、その液状接着剤樹脂１５の占める面積
が小さいため、水分の吸湿も少なくすることができ、基
板実装時の樹脂クラックもそれだけ発生し難くなる。な
お、１４はモールド樹脂である。
【００１７】以下、本発明の第１実施例を示す樹脂封止
型半導体装置の製造方法について、図２を参照して説明
する。まず、図２（ａ）に示すように、リードフレーム
１６は、半導体素子（図示なし）の表面に接するように
リード１２が形成されている。次に、図２（ｂ）に示す
ように、そのリード１２へ、液状接着剤樹脂１５をディ
スペンサー１７から、ある一定量を塗布する。塗布する
位置は、半導体素子１１の周辺部とほぼ同じところで各
リード１２上となる。
【００１８】その後、図２（ｃ）に示すように、リード
フレーム１６を反転させて、リード１２を半導体素子１
１の側面に接着させる。液状接着剤樹脂１５は乾燥後、
固定され、以降通常工程に入る。このように、第１実施
例の製造方法によれば、液状接着剤樹脂１５を圧力によ
って、ある一定量を半導体素子１１の周辺部に位置する
リード１２に塗布し、そこに半導体素子１１を接着させ
るようにしたので、薄型で樹脂クラックが発生し難い樹
脂封止型半導体装置を得ることができる。
【００１９】本発明の第１実施例を示す樹脂封止型半導
体装置の他の製造方法について、図３を参照して説明す
る。図２に示したように、リードフレーム１６は、半導
体素子１１表面に接するようにリード１２が形成されて
いる。このリードフレーム１６を、図３（ａ）に示すよ
うに、液状接着剤樹脂２２の入った接着剤浸漬槽２１の
上を通し、必要な場所のみに液状接着剤樹脂２２を付け
る。
【００２０】その接着剤浸漬槽２１は、必要な場所、つ
まり、半導体素子（図示なし）の大きさに合わせて変え
ることができ、図３（ｂ）に示すように、各々のリード
１２に一定量付けられる。その後、図示しないが、その
まま半導体素子１１をリード１２下に設置し、半導体素
子１１の側面に接着させる。液状接着剤樹脂２２は乾燥
後、固定され、以降通常工程に入る。
【００２１】以上のように、この実施例の製造方法によ
れば、リード１２への液状接着剤樹脂２２の塗布を、接
着剤浸漬槽２１に通すことにより行うようにしたので、
リードフレーム１６の反転は不要となり、スムーズに半
導体素子１１の接着が可能となる。次に、本発明の第２
実施例について説明する。
【００２２】図４は本発明の第２実施例を示す樹脂封止
型半導体装置の断面図、図５はその樹脂封止型半導体装
置のリードフレームの部分平面図である。これらの図に
示すように、半導体素子１１と金線１３で電気的に接続
されているリードフレーム３３のリード３１は、半導体
素子１１とは、半導体素子１１の表面コーナ、かつ側面
で液状接着剤樹脂３５によって固定されている。
【００２３】このように、リード３１は半導体素子１１
の表面に位置している。また、リード３１と半導体素子
１１との接着は、予め半導体素子１１の周辺部が位置す
るリード３１上に液状接着剤樹脂３５を塗布しておき、
また、その部分のリード３１は、ハーフエッチで凹部３
２が設けられており、半導体素子１１コーナ、かつ側面
とリード３１の表面で接着されるようになっている。
【００２４】以上のように、第２実施例によれば、リー
ド３１と半導体素子１１との固定を液状接着剤樹脂３５
で行い、半導体素子１１コーナ、かつ側面で接着を行っ
たので、より接着面積が広くなり、強度を保つことがで
きる。また、リード３１に凹部３２を設けるようにした
ので、液状接着剤樹脂３５の塗布時のはみ出しがなくな
る。なお、１４はモールド樹脂である。
【００２５】図６は本発明の第３実施例を示す樹脂封止
型半導体装置の断面図、図７はその樹脂封止型半導体装
置のリードフレームの部分平面図である。この実施例で
は、半導体素子１１と金線１３で電気的に接続されてい
るリード３１は半導体素子１１の表面に位置している。
リード３１と半導体素子１１は、半導体素子１１の表面
コーナ、側面、リード３１下部分で液状接着剤樹脂３５
によって固定されている。
【００２６】このように、リード３１は半導体素子１１
の表面に位置している。また、リード３１と半導体素子
１１との固定は、予め半導体素子１１の周辺部が位置す
るリード３１上に、液状接着剤樹脂３５があり、また、
その部分のリードは、ハーフエッチで凹部３２が設けら
れ、この凹部３２から各リードの先端まで達するハーフ
エッチ溝３６を有しており、半導体素子１１のコーナ、
側面、リード３１下で接着されることになる。
【００２７】以上のように、第３実施例によれば、リー
ド３１と半導体素子１１との固定を液状接着剤樹脂３５
で行い、半導体素子１１コーナ、側面、リード３１下で
接着を行ったので、より接着面積が広くなり強度が保て
る。なお、１４はモールド樹脂である。なお、本発明は
上記実施例に限定されるものではなく、本発明の趣旨に
基づいて種々の変形が可能であり、これらを本発明の範
囲から排除するものではない。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、リードと半導体素
子との固定を半導体素子の側面で液状接着剤樹脂による
接着としたため、半導体装置の厚さは、接着剤によって
増えることなく、薄型化が可能となる。
【００２９】また、接着剤が各リードのみに塗布される
ので、接着剤の占める面積が小さいため、水分の吸湿も
少なくすることができ、基板実装時の樹脂クラックもそ
れだけ発生し難くなる。 （２）請求項２記載の発明によれば、液状接着剤樹脂を
圧力によって、ある一定量を半導体素子の周辺部にあた
るリードの部分に塗布し、そこに半導体素子を接着させ
るようにしたので、薄型で樹脂クラックが発生し難い樹
脂封止型半導体装置を得ることができる。
【００３０】（３）請求項３記載の発明によれば、リー
ドへの液状接着剤樹脂の塗布を接着剤浸漬槽に通すこと
により行うようにしたので、リードフレームの反転は不
要となり、スムーズに半導体素子の接着が可能となる。 （４）請求項４記載の発明によれば、リードと半導体素
子との固定を液状接着剤樹脂で行い、半導体素子コー
ナ、かつ側面で接着を行ったので、より接着面積が広く
なり強度が保てる。
【００３１】また、リードに凹部を設けるようにしたの
で、液状接着剤樹脂の塗布時のはみ出しがなくなる。 （５）請求項５記載の発明によれば、リードと半導体素
子との固定を液状接着剤樹脂で行い、半導体素子コー
ナ、側面、リード下で接着を行うようにしたので、より
接着面積が広くなり、強度が保てる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す樹脂封止型半導体装
置の断面図である。
【図２】本発明の第１実施例を示す樹脂封止型半導体装
置の製造方法を示す図である。
【図３】本発明の第１実施例を示す樹脂封止型半導体装
置の他の製造方法を示す図である。
【図４】本発明の第２実施例を示す樹脂封止型半導体装
置の断面図である。
【図５】本発明の第２実施例を示す樹脂封止型半導体装
置のリードフレームの部分平面図である。
【図６】本発明の第３実施例を示す樹脂封止型半導体装
置の断面図である。
【図７】本発明の第３実施例を示す樹脂封止型半導体装
置のリードフレームの部分平面図である。
【図８】従来の樹脂封止型半導体装置の断面図である。
【図９】従来技術の問題点を示す樹脂封止型半導体装置
の断面図である。
【符号の説明】
１１ 半導体素子 １２，３１ リード １３ 金線 １４ モールド樹脂 １５，２２，３５ 液状接着剤樹脂 １６，３３ リードフレーム １７ ディスペンサー ２１ 接着剤浸漬槽 ３２ 凹部 ３６ ハーフエッチ溝

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の表面にリードが延在されて
    いる樹脂封止型半導体装置において、 前記リードと前記半導体素子とを液状接着剤樹脂で接着
    し、かつ該接着を前記半導体素子の側面で行うことを特
    徴とする樹脂封止型半導体装置。
  2. 【請求項２】 半導体素子の表面にリードが延在されて
    いる樹脂封止型半導体装置の製造方法において、（ａ）
    前記リードの前記半導体素子の周辺に位置する箇所に液
    状接着剤樹脂を塗布する工程と、（ｂ）前記リードを反
    転させて、前記半導体素子の側面を前記液状接着剤樹脂
    により接着し、乾燥させる工程とを施すことを特徴とす
    る樹脂封止型半導体装置の製造方法。
  3. 【請求項３】 半導体素子の表面にリードが延在されて
    いる樹脂封止型半導体装置の製造方法において、（ａ）
    前記リードの前記半導体素子の周辺に位置する箇所に塗
    布される液状接着剤樹脂の入った接着剤浸漬槽上にリー
    ドフレームを通して前記液状接着剤樹脂を塗布する工程
    と、（ｂ）前記リードにそのまま前記半導体素子の側面
    を前記液状接着剤樹脂により接着し、乾燥させる工程と
    を施すことを特徴とする樹脂封止型半導体装置の製造方
    法。
  4. 【請求項４】 半導体素子の表面にリードが延在されて
    いる樹脂封止型半導体装置において、 前記リードと前記半導体素子とを液状接着剤樹脂で接着
    し、かつ前記液状接着剤樹脂は前記リードの凹部に設け
    られ、前記接着を前記半導体素子のコーナと側面で行う
    ことを特徴とする樹脂封止型半導体装置。
  5. 【請求項５】 半導体素子の表面にリードが延在されて
    いる樹脂封止型半導体装置において、 前記リードと前記半導体素子とを液状接着剤樹脂で接着
    し、かつ前記液状接着剤樹脂はリードの凹部に設けら
    れ、該凹部は前記リード先端まで延びる溝を有し、その
    接着を前記半導体素子のコーナと側面で行うことを特徴
    とする樹脂封止型半導体装置。
JP8086968A 1996-04-10 1996-04-10 樹脂封止型半導体装置及びその製造方法 Withdrawn JPH09283545A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP8086968A JPH09283545A (ja) 1996-04-10 1996-04-10 樹脂封止型半導体装置及びその製造方法
TW086104250A TW494507B (en) 1996-04-10 1997-04-02 Semiconductor device and its assembling method
EP97105675A EP0801424B1 (en) 1996-04-10 1997-04-07 Semiconductor device and assembling method thereof
DE69735032T DE69735032T2 (de) 1996-04-10 1997-04-07 Halbleiteranordnung und Verfahren zum Zusammensetzen derselben
KR1019970013295A KR100366110B1 (ko) 1996-04-10 1997-04-10 반도체장치및그실장방법
US08/827,693 US6097083A (en) 1996-04-10 1997-04-10 Semiconductor device which is crack resistant
CN97111651A CN1091950C (zh) 1996-04-10 1997-04-10 半导体器件及其装配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8086968A JPH09283545A (ja) 1996-04-10 1996-04-10 樹脂封止型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09283545A true JPH09283545A (ja) 1997-10-31

Family

ID=13901682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8086968A Withdrawn JPH09283545A (ja) 1996-04-10 1996-04-10 樹脂封止型半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US6097083A (ja)
EP (1) EP0801424B1 (ja)
JP (1) JPH09283545A (ja)
KR (1) KR100366110B1 (ja)
CN (1) CN1091950C (ja)
DE (1) DE69735032T2 (ja)
TW (1) TW494507B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277415A (ja) * 2004-03-23 2005-10-06 Samsung Electronics Co Ltd リードチップ直接付着型半導体パッケージ、その製造方法及び装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969410A (en) * 1996-05-09 1999-10-19 Oki Electric Industry Co., Ltd. Semiconductor IC device having chip support element and electrodes on the same surface
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105721B2 (ja) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 半導体装置
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
JPS6437132U (ja) * 1987-08-31 1989-03-06
JPH02125454A (ja) * 1988-11-02 1990-05-14 Nec Corp 樹脂封止型半導体装置
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
DE69322334T2 (de) * 1992-09-09 1999-06-02 Texas Instruments Inc Leiterrahmen mit reduzierter Kapazitanz für Leiter-auf-Chip-Packung
JP3137518B2 (ja) * 1993-10-29 2001-02-26 株式会社巴川製紙所 電子部品用液状接着剤およびそれを用いる絶縁接着層の形成方法
TW270213B (ja) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
TW314650B (ja) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277415A (ja) * 2004-03-23 2005-10-06 Samsung Electronics Co Ltd リードチップ直接付着型半導体パッケージ、その製造方法及び装置

Also Published As

Publication number Publication date
EP0801424A3 (ja) 1997-10-22
EP0801424B1 (en) 2006-01-04
EP0801424A2 (en) 1997-10-15
DE69735032T2 (de) 2006-08-31
DE69735032D1 (de) 2006-03-30
KR970072220A (ko) 1997-11-07
CN1091950C (zh) 2002-10-02
TW494507B (en) 2002-07-11
KR100366110B1 (ko) 2003-02-19
CN1165400A (zh) 1997-11-19
US6097083A (en) 2000-08-01

Similar Documents

Publication Publication Date Title
US20050001295A1 (en) Adhesion enhanced semiconductor die for mold compound packaging
JP2000188353A (ja) ボールグリッドアレイ型半導体装置及びその製造方法
JP2891692B1 (ja) 半導体装置
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JPH09283545A (ja) 樹脂封止型半導体装置及びその製造方法
JP3716101B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP2990968B2 (ja) 半導体チップの実装構造
KR100373891B1 (ko) 반도체장치
JP2634249B2 (ja) 半導体集積回路モジュール
JPH09326463A (ja) 樹脂封止型半導体装置
JPH09162330A (ja) 半導体集積回路装置
JPS634945B2 (ja)
JPS62296541A (ja) 樹脂封止型半導体装置
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
JP2732731B2 (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JPH0778910A (ja) 半導体装置
JP2003318346A (ja) 樹脂封止型半導体装置およびその製造方法
JP3013611B2 (ja) 半導体装置の製造方法
JPH02178953A (ja) 樹脂封止型半導体装置
JPH0745755A (ja) 樹脂封止型半導体装置とその製造方法
JPH04278548A (ja) 樹脂封止型半導体装置
JPH04179245A (ja) 半導体装置
KR200169834Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030701