JP2000188353A - ボールグリッドアレイ型半導体装置及びその製造方法 - Google Patents
ボールグリッドアレイ型半導体装置及びその製造方法Info
- Publication number
- JP2000188353A JP2000188353A JP10363557A JP36355798A JP2000188353A JP 2000188353 A JP2000188353 A JP 2000188353A JP 10363557 A JP10363557 A JP 10363557A JP 36355798 A JP36355798 A JP 36355798A JP 2000188353 A JP2000188353 A JP 2000188353A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- grid array
- type semiconductor
- ball grid
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 基板実装後のパッケージ、基板間のフラック
ス洗浄を容易に行うことができ、かつ資材費・加工費を
大幅に低減すること。 【解決手段】 ボールグリッドアレイ型半導体装置1
は、ハーフエッチング加工により端子部10aが形成さ
れ接着テープ12が設けられたリードフレーム10上に
半導体素子14が搭載されている。この半導体素子14
はボンディングワイヤ16によりリードフレーム10と
半導体素子電極とを接続した後、樹脂18により所定の
パッケージ形状になるように封止されている。樹脂封止
では端子部10aをパッケージ面より凸となるように形
成し、半田めっき19をその端子凸部に施すことにより
そのまま端子として使用する構成となっている。
ス洗浄を容易に行うことができ、かつ資材費・加工費を
大幅に低減すること。 【解決手段】 ボールグリッドアレイ型半導体装置1
は、ハーフエッチング加工により端子部10aが形成さ
れ接着テープ12が設けられたリードフレーム10上に
半導体素子14が搭載されている。この半導体素子14
はボンディングワイヤ16によりリードフレーム10と
半導体素子電極とを接続した後、樹脂18により所定の
パッケージ形状になるように封止されている。樹脂封止
では端子部10aをパッケージ面より凸となるように形
成し、半田めっき19をその端子凸部に施すことにより
そのまま端子として使用する構成となっている。
Description
【0001】
【発明の属する技術分野】本発明は、ボールグリッドア
レイ型半導体装置及びその製造方法に係り、特にハーフ
エッチング加工を施し、端子部を導出するリードフレー
ムを用いたボールグリッドアレイ型半導体装置及びその
製造方法に関する。
レイ型半導体装置及びその製造方法に係り、特にハーフ
エッチング加工を施し、端子部を導出するリードフレー
ムを用いたボールグリッドアレイ型半導体装置及びその
製造方法に関する。
【0002】
【従来の技術】半導体装置の高集積化、小型化、薄型
化、多ピン化等の要請により製品化された半導体装置の
パッケージ形態の一つとしてリードフレームを用いたも
のがある。特開昭60−52050号公報(図2,3)
には、ボールグリッドアレイ型半導体装置に適用できる
リードフレームの製造方法についての発明が記載されて
いる。この発明は、金属板をエッチングしてリードフレ
ームを製造する過程で金属板の片面をハーフエッチング
してその面側に金属板の厚み方向に突出した外部端子用
突起部を形成することにより外部接続用の端子部を備え
たリードフレームを一工程で製造するものである。
化、多ピン化等の要請により製品化された半導体装置の
パッケージ形態の一つとしてリードフレームを用いたも
のがある。特開昭60−52050号公報(図2,3)
には、ボールグリッドアレイ型半導体装置に適用できる
リードフレームの製造方法についての発明が記載されて
いる。この発明は、金属板をエッチングしてリードフレ
ームを製造する過程で金属板の片面をハーフエッチング
してその面側に金属板の厚み方向に突出した外部端子用
突起部を形成することにより外部接続用の端子部を備え
たリードフレームを一工程で製造するものである。
【0003】
【発明が解決しようとする課題】この発明では、外部端
子とパッケージ面が同一面となるように形成されるた
め、基板実装後に行われるパッケージ、基板間のフラッ
クス洗浄が困難であるという問題があった。
子とパッケージ面が同一面となるように形成されるた
め、基板実装後に行われるパッケージ、基板間のフラッ
クス洗浄が困難であるという問題があった。
【0004】またこの問題を解決するためにはリードフ
レーム上に半田ボールを搭載する必要があり、資材費・
加工費を低減することが困難であるという問題があっ
た。
レーム上に半田ボールを搭載する必要があり、資材費・
加工費を低減することが困難であるという問題があっ
た。
【0005】本発明はこのような事情に鑑みてなされた
ものであり、基板実装後のパッケージ、基板間のフラッ
クス洗浄を容易に行うことができ、かつ資材費・加工費
を大幅に低減することができるボールグリッドアレイ型
半導体装置及びその製造方法を提供することを目的とす
る。
ものであり、基板実装後のパッケージ、基板間のフラッ
クス洗浄を容易に行うことができ、かつ資材費・加工費
を大幅に低減することができるボールグリッドアレイ型
半導体装置及びその製造方法を提供することを目的とす
る。
【0006】
【課題を解決するための手段】上記目的を達成するため
に請求項1に記載の発明は、ハーフエッチング加工を施
し端子部を導出するリードフレームを用いたボールグリ
ッドアレイ型半導体装置において、前記端子部をパッケ
ージ面より凸となるように形成し、該端子部の表面に半
田めっきを施すことによりそのまま端子として使用する
ように形成したことを特徴とする。
に請求項1に記載の発明は、ハーフエッチング加工を施
し端子部を導出するリードフレームを用いたボールグリ
ッドアレイ型半導体装置において、前記端子部をパッケ
ージ面より凸となるように形成し、該端子部の表面に半
田めっきを施すことによりそのまま端子として使用する
ように形成したことを特徴とする。
【0007】請求項1に記載の発明によれば、ハーフエ
ッチング加工を施し端子部を導出するリードフレームを
用いたボールグリッドアレイ型半導体装置において、前
記端子部をパッケージ面より凸となるように形成し、該
端子部の表面に半田めっきを施すことによりそのまま端
子として使用するようにしたので、基板実装後のフラッ
クス洗浄を容易に行うことができる。また従来のボール
グリッドアレイ型半導体装置では、端子として半田ボー
ルをパッケージに搭載する必要が有るが、請求項1に記
載の発明では半田ボールをパッケージに搭載する必要が
ないので、資材費・加工費を大幅に低減することができ
る。
ッチング加工を施し端子部を導出するリードフレームを
用いたボールグリッドアレイ型半導体装置において、前
記端子部をパッケージ面より凸となるように形成し、該
端子部の表面に半田めっきを施すことによりそのまま端
子として使用するようにしたので、基板実装後のフラッ
クス洗浄を容易に行うことができる。また従来のボール
グリッドアレイ型半導体装置では、端子として半田ボー
ルをパッケージに搭載する必要が有るが、請求項1に記
載の発明では半田ボールをパッケージに搭載する必要が
ないので、資材費・加工費を大幅に低減することができ
る。
【0008】また請求項2に記載の発明は、リードフレ
ームに半導体素子を搭載し該半導体素子電極とリードフ
レームとをボンディングワイヤにより接続した後、所定
のパッケージ形状になるように形成されたキャビティ部
を有する上金型と下金型により挟持してキャビティ部に
連通するゲート部より樹脂を流入させることにより樹脂
封止するボールグリッドアレイ型半導体装置の製造方法
において、前記リードフレームの底面にハーフエッチン
グ加工により凸状の端子部を形成すると共に、前記凸状
の端子部を収容する凹部を形成された前記下金型を用い
て樹脂封止することにより前記端子部をパッケージ面よ
り凸となるように形成することを特徴とする。
ームに半導体素子を搭載し該半導体素子電極とリードフ
レームとをボンディングワイヤにより接続した後、所定
のパッケージ形状になるように形成されたキャビティ部
を有する上金型と下金型により挟持してキャビティ部に
連通するゲート部より樹脂を流入させることにより樹脂
封止するボールグリッドアレイ型半導体装置の製造方法
において、前記リードフレームの底面にハーフエッチン
グ加工により凸状の端子部を形成すると共に、前記凸状
の端子部を収容する凹部を形成された前記下金型を用い
て樹脂封止することにより前記端子部をパッケージ面よ
り凸となるように形成することを特徴とする。
【0009】請求項2に記載の発明によれば、リードフ
レームに半導体素子を搭載し該半導体素子電極とリード
フレームとをボンディングワイヤにより接続した後、所
定のパッケージ形状になるように形成されたキャビティ
部を有する上金型と下金型により挟持してキャビティ部
に連通するゲート部より樹脂を流入させることにより樹
脂封止するボールグリッドアレイ型半導体装置の製造方
法において、前記リードフレームの底面にハーフエッチ
ング加工により凸状の端子部を形成すると共に、前記凸
状の端子部を収容する凹部を形成された前記下金型を用
いて樹脂封止することにより前記端子部をパッケージ面
より凸となるように形成するようにしたので、請求項2
に記載の発明により得られるボールグリッドアレイ型半
導体装置の基板実装後のフラックス洗浄を容易に行うこ
とができる。また従来のボールグリッドアレイ型半導体
装置では、端子として半田ボールをパッケージに搭載す
る必要が有るが、請求項2に記載の発明により得られる
ボールグリッドアレイ型半導体装置では半田ボールをパ
ッケージに搭載する必要がないので、資材費・加工費を
大幅に低減することができる。
レームに半導体素子を搭載し該半導体素子電極とリード
フレームとをボンディングワイヤにより接続した後、所
定のパッケージ形状になるように形成されたキャビティ
部を有する上金型と下金型により挟持してキャビティ部
に連通するゲート部より樹脂を流入させることにより樹
脂封止するボールグリッドアレイ型半導体装置の製造方
法において、前記リードフレームの底面にハーフエッチ
ング加工により凸状の端子部を形成すると共に、前記凸
状の端子部を収容する凹部を形成された前記下金型を用
いて樹脂封止することにより前記端子部をパッケージ面
より凸となるように形成するようにしたので、請求項2
に記載の発明により得られるボールグリッドアレイ型半
導体装置の基板実装後のフラックス洗浄を容易に行うこ
とができる。また従来のボールグリッドアレイ型半導体
装置では、端子として半田ボールをパッケージに搭載す
る必要が有るが、請求項2に記載の発明により得られる
ボールグリッドアレイ型半導体装置では半田ボールをパ
ッケージに搭載する必要がないので、資材費・加工費を
大幅に低減することができる。
【0010】
【発明の実施の形態】本発明の実施の形態を図面を参照
して詳細に説明する。図1は本発明の実施の形態に係る
ボールグリッドアレイ型半導体装置の構造を示す断面図
であり、図2は図1の底面図である。これらの図におい
て、本実施の形態に係るボールグリッドアレイ型半導体
装置1は、ハーフエッチング加工により端子部10aが
形成され接着テープ12が設けられたリードフレーム1
0上に半導体素子14が搭載されている。この半導体素
子14はボンディングワイヤ16によりリードフレーム
10と半導体素子電極とを接続した後、樹脂18により
所定のパッケージ形状になるように封止されている。樹
脂封止では端子部10aをパッケージ面より凸となるよ
うに形成し、半田めっき19をその端子凸部に施すこと
によりそのまま端子として使用する構成となっている。
して詳細に説明する。図1は本発明の実施の形態に係る
ボールグリッドアレイ型半導体装置の構造を示す断面図
であり、図2は図1の底面図である。これらの図におい
て、本実施の形態に係るボールグリッドアレイ型半導体
装置1は、ハーフエッチング加工により端子部10aが
形成され接着テープ12が設けられたリードフレーム1
0上に半導体素子14が搭載されている。この半導体素
子14はボンディングワイヤ16によりリードフレーム
10と半導体素子電極とを接続した後、樹脂18により
所定のパッケージ形状になるように封止されている。樹
脂封止では端子部10aをパッケージ面より凸となるよ
うに形成し、半田めっき19をその端子凸部に施すこと
によりそのまま端子として使用する構成となっている。
【0011】端子部10aの形状は円柱や角柱型等ハー
フエッチング加工により様々な形状とすることが可能で
あるが、実装後の耐温度サイクル性を考慮すると応力が
発生しにくい円柱型が望ましい。またパッケージ面から
の端子高さは実装後のフラックス洗浄性を考慮し、0.
1〜0.3mm程度が望ましい。更に端子部10aに施す
半田めっき厚は、従来のクワッド・フラット・パック
(QFP)型に代表される樹脂封止型半導体装置のアウ
ターリードに施される半田めっき厚:5〜10μm程度
が望ましい。
フエッチング加工により様々な形状とすることが可能で
あるが、実装後の耐温度サイクル性を考慮すると応力が
発生しにくい円柱型が望ましい。またパッケージ面から
の端子高さは実装後のフラックス洗浄性を考慮し、0.
1〜0.3mm程度が望ましい。更に端子部10aに施す
半田めっき厚は、従来のクワッド・フラット・パック
(QFP)型に代表される樹脂封止型半導体装置のアウ
ターリードに施される半田めっき厚:5〜10μm程度
が望ましい。
【0012】図3は本発明の実施の形態に係るボールグ
リッドアレイ型半導体装置の樹脂封止時の状態を示す断
面図である。図3に示すように片面にハーフエッチング
加工により凸状の端子部10aを形成したリードフレー
ム10接着テープ12を介して半導体素子14を搭載
し、該半導体素子14に形成された電極とリードフレー
ム10とをボンディングワイヤ16により接続する。そ
の後、所定のパッケージ形状になるように形成されたキ
ャビティ部22aを有する上金型22と、前記凸状の端
子部10aを収容するキャビティ部としての凹部20a
が形成された下金型20により挟持してキャビティ部2
0a,22aに連通する図示してないゲート部より樹脂
を流入させることにより樹脂封止することによりリード
フレーム10の端子部10aをパッケージ面より凸とな
るように形成する。
リッドアレイ型半導体装置の樹脂封止時の状態を示す断
面図である。図3に示すように片面にハーフエッチング
加工により凸状の端子部10aを形成したリードフレー
ム10接着テープ12を介して半導体素子14を搭載
し、該半導体素子14に形成された電極とリードフレー
ム10とをボンディングワイヤ16により接続する。そ
の後、所定のパッケージ形状になるように形成されたキ
ャビティ部22aを有する上金型22と、前記凸状の端
子部10aを収容するキャビティ部としての凹部20a
が形成された下金型20により挟持してキャビティ部2
0a,22aに連通する図示してないゲート部より樹脂
を流入させることにより樹脂封止することによりリード
フレーム10の端子部10aをパッケージ面より凸とな
るように形成する。
【0013】またリードフレーム10の端子部分には樹
脂封止後に薄バリが発生するため、レーザホーニングや
サンドブラスト、ウォ−タージェットホーニング等にて
この薄バリを除去し、リードフレーム10の端子部10
aを露出させ、半田めっきを施す必要がある。
脂封止後に薄バリが発生するため、レーザホーニングや
サンドブラスト、ウォ−タージェットホーニング等にて
この薄バリを除去し、リードフレーム10の端子部10
aを露出させ、半田めっきを施す必要がある。
【0014】本発明の実施の形態にによれば、ハーフエ
ッチング加工を施し端子部を導出するリードフレームを
用いたボールグリッドアレイ型半導体装置の端子部をパ
ッケージ面より凸となるように形成し、該端子部の表面
に半田めっきを施すことによりそのまま端子として使用
するようにしたので、基板実装後のフラックス洗浄を容
易に行うことができる。また従来のボールグリッドアレ
イ型半導体装置では、端子として半田ボールをパッケー
ジに搭載する必要が有るが、本発明の実施の形態では半
田ボールをパッケージに搭載する必要がないので、資材
費・加工費を大幅に低減することができる。
ッチング加工を施し端子部を導出するリードフレームを
用いたボールグリッドアレイ型半導体装置の端子部をパ
ッケージ面より凸となるように形成し、該端子部の表面
に半田めっきを施すことによりそのまま端子として使用
するようにしたので、基板実装後のフラックス洗浄を容
易に行うことができる。また従来のボールグリッドアレ
イ型半導体装置では、端子として半田ボールをパッケー
ジに搭載する必要が有るが、本発明の実施の形態では半
田ボールをパッケージに搭載する必要がないので、資材
費・加工費を大幅に低減することができる。
【0015】
【発明の効果】請求項1に記載の請求項1に記載の発明
によれば、ハーフエッチング加工を施し端子部を導出す
るリードフレームを用いたボールグリッドアレイ型半導
体装置において、前記端子部をパッケージ面より凸とな
るように形成し、該端子部の表面に半田めっきを施すこ
とによりそのまま端子として使用するようにしたので、
基板実装後のフラックス洗浄を容易に行うことができ
る。また従来のボールグリッドアレイ型半導体装置で
は、端子として半田ボールをパッケージに搭載する必要
が有るが、請求項1に記載の発明では半田ボールをパッ
ケージに搭載する必要がないので、資材費・加工費を大
幅に低減することができる。
によれば、ハーフエッチング加工を施し端子部を導出す
るリードフレームを用いたボールグリッドアレイ型半導
体装置において、前記端子部をパッケージ面より凸とな
るように形成し、該端子部の表面に半田めっきを施すこ
とによりそのまま端子として使用するようにしたので、
基板実装後のフラックス洗浄を容易に行うことができ
る。また従来のボールグリッドアレイ型半導体装置で
は、端子として半田ボールをパッケージに搭載する必要
が有るが、請求項1に記載の発明では半田ボールをパッ
ケージに搭載する必要がないので、資材費・加工費を大
幅に低減することができる。
【0016】また請求項2に記載の発明によれば、リー
ドフレームに半導体素子を搭載し該半導体素子電極とリ
ードフレームとをボンディングワイヤにより接続した
後、所定のパッケージ形状になるように形成されたキャ
ビティ部を有する上金型と下金型により挟持してキャビ
ティ部に連通するゲート部より樹脂を流入させることに
より樹脂封止するボールグリッドアレイ型半導体装置の
製造方法において、前記リードフレームの底面にハーフ
エッチング加工により凸状の端子部を形成すると共に、
前記凸状の端子部を収容する凹部を形成された前記下金
型を用いて樹脂封止することにより前記端子部をパッケ
ージ面より凸となるように形成するようにしたので、請
求項2に記載の発明により得られるボールグリッドアレ
イ型半導体装置の基板実装後のフラックス洗浄を容易に
行うことができる。また従来のボールグリッドアレイ型
半導体装置では、端子として半田ボールをパッケージに
搭載する必要が有るが、請求項2に記載の発明により得
られるボールグリッドアレイ型半導体装置では半田ボー
ルをパッケージに搭載する必要がないので、資材費・加
工費を大幅に低減することができる。
ドフレームに半導体素子を搭載し該半導体素子電極とリ
ードフレームとをボンディングワイヤにより接続した
後、所定のパッケージ形状になるように形成されたキャ
ビティ部を有する上金型と下金型により挟持してキャビ
ティ部に連通するゲート部より樹脂を流入させることに
より樹脂封止するボールグリッドアレイ型半導体装置の
製造方法において、前記リードフレームの底面にハーフ
エッチング加工により凸状の端子部を形成すると共に、
前記凸状の端子部を収容する凹部を形成された前記下金
型を用いて樹脂封止することにより前記端子部をパッケ
ージ面より凸となるように形成するようにしたので、請
求項2に記載の発明により得られるボールグリッドアレ
イ型半導体装置の基板実装後のフラックス洗浄を容易に
行うことができる。また従来のボールグリッドアレイ型
半導体装置では、端子として半田ボールをパッケージに
搭載する必要が有るが、請求項2に記載の発明により得
られるボールグリッドアレイ型半導体装置では半田ボー
ルをパッケージに搭載する必要がないので、資材費・加
工費を大幅に低減することができる。
【図1】 本発明の実施の形態に係るボールグリッドア
レイ型半導体装置の構造を示す断面図。
レイ型半導体装置の構造を示す断面図。
【図2】 図1に示したボールグリッドアレイ型半導体
装置の底面図。
装置の底面図。
【図3】 本発明の実施の形態に係るボールグリッドア
レイ型半導体装置の樹脂封止時の状態を示す断面図。
レイ型半導体装置の樹脂封止時の状態を示す断面図。
1 ボールグリッドアレイ型半導体装置 10 リードフレーム 10a 端子部 12 接着テープ 14 半導体素子 16 ボンディングワイヤ 18 樹脂 19 半田めっき 20 下金型 20a 凹部 22 上金型 22a キャビティ部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年10月4日(1999.10.
4)
4)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項2
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】また請求項2に記載の発明は、リードフレ
ームに半導体素子を搭載し、前記半導体素子の電極とリ
ードフレームとをボンディングワイヤにより接続した
後、所定のパッケージ形状になるように形成されたキャ
ビティ部を有する上金型と下金型により挟持してキャビ
ティ部に連通するゲート部より樹脂を流入させることに
より樹脂封止するボールグリッドアレイ型半導体装置の
製造方法において、前記リードフレームの底面にハーフ
エッチング加工により凸状の端子部を形成すると共に、
前記凸状の端子部を収容する凹部を形成された前記下金
型を用いて樹脂封止することにより前記端子部をパッケ
ージ面より凸となるように形成することを特徴とする。
ームに半導体素子を搭載し、前記半導体素子の電極とリ
ードフレームとをボンディングワイヤにより接続した
後、所定のパッケージ形状になるように形成されたキャ
ビティ部を有する上金型と下金型により挟持してキャビ
ティ部に連通するゲート部より樹脂を流入させることに
より樹脂封止するボールグリッドアレイ型半導体装置の
製造方法において、前記リードフレームの底面にハーフ
エッチング加工により凸状の端子部を形成すると共に、
前記凸状の端子部を収容する凹部を形成された前記下金
型を用いて樹脂封止することにより前記端子部をパッケ
ージ面より凸となるように形成することを特徴とする。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】請求項2に記載の発明によれば、リードフ
レームに半導体素子を搭載し、前記半導体素子の電極と
リードフレームとをボンディングワイヤにより接続した
後、所定のパッケージ形状になるように形成されたキャ
ビティ部を有する上金型と下金型により挟持してキャビ
ティ部に連通するゲート部より樹脂を流入させることに
より樹脂封止するボールグリッドアレイ型半導体装置の
製造方法において、前記リードフレームの底面にハーフ
エッチング加工により凸状の端子部を形成すると共に、
前記凸状の端子部を収容する凹部を形成された前記下金
型を用いて樹脂封止することにより前記端子部をパッケ
ージ面より凸となるように形成するようにしたので、請
求項2に記載の発明により得られるボールグリッドアレ
イ型半導体装置の基板実装後のフラックス洗浄を容易に
行うことができる。また従来のボールグリッドアレイ型
半導体装置では、端子として半田ボールをパッケージに
搭載する必要が有るが、請求項2に記載の発明により得
られるボールグリッドアレイ型半導体装置では半田ボー
ルをパッケージに搭載する必要がないので、資材費・加
工費を大幅に低減することができる。
レームに半導体素子を搭載し、前記半導体素子の電極と
リードフレームとをボンディングワイヤにより接続した
後、所定のパッケージ形状になるように形成されたキャ
ビティ部を有する上金型と下金型により挟持してキャビ
ティ部に連通するゲート部より樹脂を流入させることに
より樹脂封止するボールグリッドアレイ型半導体装置の
製造方法において、前記リードフレームの底面にハーフ
エッチング加工により凸状の端子部を形成すると共に、
前記凸状の端子部を収容する凹部を形成された前記下金
型を用いて樹脂封止することにより前記端子部をパッケ
ージ面より凸となるように形成するようにしたので、請
求項2に記載の発明により得られるボールグリッドアレ
イ型半導体装置の基板実装後のフラックス洗浄を容易に
行うことができる。また従来のボールグリッドアレイ型
半導体装置では、端子として半田ボールをパッケージに
搭載する必要が有るが、請求項2に記載の発明により得
られるボールグリッドアレイ型半導体装置では半田ボー
ルをパッケージに搭載する必要がないので、資材費・加
工費を大幅に低減することができる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】また請求項2に記載の発明によれば、リー
ドフレームに半導体素子を搭載し、前記半導体素子の電
極とリードフレームとをボンディングワイヤにより接続
した後、所定のパッケージ形状になるように形成された
キャビティ部を有する上金型と下金型により挟持してキ
ャビティ部に連通するゲート部より樹脂を流入させるこ
とにより樹脂封止するボールグリッドアレイ型半導体装
置の製造方法において、前記リードフレームの底面にハ
ーフエッチング加工により凸状の端子部を形成すると共
に、前記凸状の端子部を収容する凹部を形成された前記
下金型を用いて樹脂封止することにより前記端子部をパ
ッケージ面より凸となるように形成するようにしたの
で、請求項2に記載の発明により得られるボールグリッ
ドアレイ型半導体装置の基板実装後のフラックス洗浄を
容易に行うことができる。また従来のボールグリッドア
レイ型半導体装置では、端子として半田ボールをパッケ
ージに搭載する必要が有るが、請求項2に記載の発明に
より得られるボールグリッドアレイ型半導体装置では半
田ボールをパッケージに搭載する必要がないので、資材
費・加工費を大幅に低減することができる。
ドフレームに半導体素子を搭載し、前記半導体素子の電
極とリードフレームとをボンディングワイヤにより接続
した後、所定のパッケージ形状になるように形成された
キャビティ部を有する上金型と下金型により挟持してキ
ャビティ部に連通するゲート部より樹脂を流入させるこ
とにより樹脂封止するボールグリッドアレイ型半導体装
置の製造方法において、前記リードフレームの底面にハ
ーフエッチング加工により凸状の端子部を形成すると共
に、前記凸状の端子部を収容する凹部を形成された前記
下金型を用いて樹脂封止することにより前記端子部をパ
ッケージ面より凸となるように形成するようにしたの
で、請求項2に記載の発明により得られるボールグリッ
ドアレイ型半導体装置の基板実装後のフラックス洗浄を
容易に行うことができる。また従来のボールグリッドア
レイ型半導体装置では、端子として半田ボールをパッケ
ージに搭載する必要が有るが、請求項2に記載の発明に
より得られるボールグリッドアレイ型半導体装置では半
田ボールをパッケージに搭載する必要がないので、資材
費・加工費を大幅に低減することができる。
Claims (2)
- 【請求項1】ハーフエッチング加工を施し端子部を導出
するリードフレームを用いたボールグリッドアレイ型半
導体装置において、 前記端子部をパッケージ面より凸となるように形成し、
該端子部の表面に半田めっきを施すことによりそのまま
端子として使用するように形成したことを特徴とするボ
ールグリッドアレイ型半導体装置。 - 【請求項2】リードフレームに半導体素子を搭載し該半
導体素子電極とリードフレームとをボンディングワイヤ
により接続した後、所定のパッケージ形状になるように
形成されたキャビティ部を有する上金型と下金型により
挟持してキャビティ部に連通するゲート部より樹脂を流
入させることにより樹脂封止するボールグリッドアレイ
型半導体装置の製造方法において、 前記リードフレームの底面にハーフエッチング加工によ
り凸状の端子部を形成すると共に、前記凸状の端子部を
収容する凹部を形成された前記下金型を用いて樹脂封止
することにより前記端子部をパッケージ面より凸となる
ように形成することを特徴とするボールグリッドアレイ
型半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36355798A JP3169919B2 (ja) | 1998-12-21 | 1998-12-21 | ボールグリッドアレイ型半導体装置及びその製造方法 |
US09/465,755 US6410979B2 (en) | 1998-12-21 | 1999-12-17 | Ball-grid-array semiconductor device with protruding terminals |
KR1019990058640A KR100350759B1 (ko) | 1998-12-21 | 1999-12-17 | 볼 그리드 어레이형 반도체 장치 및 그 제조 방법 |
CN99126384A CN1258935A (zh) | 1998-12-21 | 1999-12-17 | 栅格焊球阵列半导体器件及其制造方法 |
TW088122462A TW437026B (en) | 1998-12-21 | 1999-12-17 | Ball-grid-array semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36355798A JP3169919B2 (ja) | 1998-12-21 | 1998-12-21 | ボールグリッドアレイ型半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188353A true JP2000188353A (ja) | 2000-07-04 |
JP3169919B2 JP3169919B2 (ja) | 2001-05-28 |
Family
ID=18479614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36355798A Expired - Fee Related JP3169919B2 (ja) | 1998-12-21 | 1998-12-21 | ボールグリッドアレイ型半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6410979B2 (ja) |
JP (1) | JP3169919B2 (ja) |
KR (1) | KR100350759B1 (ja) |
CN (1) | CN1258935A (ja) |
TW (1) | TW437026B (ja) |
Families Citing this family (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
KR100403142B1 (ko) * | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6333252B1 (en) * | 2000-01-05 | 2001-12-25 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
JP4549491B2 (ja) * | 2000-03-13 | 2010-09-22 | 大日本印刷株式会社 | 樹脂封止型半導体装置 |
KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US7042068B2 (en) * | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US6667544B1 (en) * | 2000-06-30 | 2003-12-23 | Amkor Technology, Inc. | Stackable package having clips for fastening package and tool for opening clips |
US7273769B1 (en) * | 2000-08-16 | 2007-09-25 | Micron Technology, Inc. | Method and apparatus for removing encapsulating material from a packaged microelectronic device |
DE10047135B4 (de) * | 2000-09-22 | 2006-08-24 | Infineon Technologies Ag | Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement |
KR100731007B1 (ko) * | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
JP2003007921A (ja) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
US20070108609A1 (en) * | 2001-07-19 | 2007-05-17 | Samsung Electronics Co., Ltd. | Bumped chip carrier package using lead frame and method for manufacturing the same |
KR100445072B1 (ko) * | 2001-07-19 | 2004-08-21 | 삼성전자주식회사 | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 |
AUPR811101A0 (en) * | 2001-10-05 | 2001-10-25 | Talmor, Eyal Mr | Retractable cable assemblies and devices including the same |
US6512286B1 (en) * | 2001-10-09 | 2003-01-28 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with no void in encapsulant and method for fabricating the same |
US7535093B1 (en) * | 2002-03-08 | 2009-05-19 | Raytheon Company | Method and apparatus for packaging circuit devices |
JP2003332508A (ja) * | 2002-05-16 | 2003-11-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US6927483B1 (en) * | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
JP2004349316A (ja) * | 2003-05-20 | 2004-12-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2007096196A (ja) * | 2005-09-30 | 2007-04-12 | Renesas Technology Corp | 半導体装置の製造方法 |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
SG138501A1 (en) * | 2006-07-05 | 2008-01-28 | Micron Technology Inc | Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames |
US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
US8106496B2 (en) * | 2007-06-04 | 2012-01-31 | Stats Chippac, Inc. | Semiconductor packaging system with stacking and method of manufacturing thereof |
US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
US7892894B2 (en) * | 2007-09-20 | 2011-02-22 | Stats Chippac Ltd. | Method of manufacturing integrated circuit package system with warp-free chip |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
JP5532570B2 (ja) * | 2008-09-29 | 2014-06-25 | 凸版印刷株式会社 | リードフレーム型基板とその製造方法ならびに半導体装置 |
JP5549066B2 (ja) * | 2008-09-30 | 2014-07-16 | 凸版印刷株式会社 | リードフレーム型基板とその製造方法、及び半導体装置 |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
CN102290356B (zh) * | 2011-09-02 | 2012-11-21 | 四川卫士通信息安全平台技术有限公司 | 一种适用于bga芯片贴片焊接后进行封装保护的方法 |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
MY176915A (en) * | 2012-02-13 | 2020-08-26 | Semiconductor Components Ind Llc | Method of forming an electronic package and structure |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
KR101538543B1 (ko) * | 2013-08-13 | 2015-07-22 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9949378B2 (en) | 2014-04-14 | 2018-04-17 | Presidio Components, Inc. | Electrical devices with solder dam |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
KR101650171B1 (ko) | 2014-10-08 | 2016-08-23 | 주식회사 박의지 | 보행 안정성을 위한 의족 및 의족 프레임 |
DE102016224631B4 (de) * | 2016-12-09 | 2020-06-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist |
JP7284298B2 (ja) * | 2020-08-06 | 2023-05-30 | グーグル エルエルシー | デジタルコンテンツの視覚的品質の評価 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5258649A (en) * | 1989-05-20 | 1993-11-02 | Hitachi, Ltd. | Semiconductor device and electronic apparatus using semiconductor device |
JPH0547958A (ja) | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JPH05129473A (ja) | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
US5612576A (en) * | 1992-10-13 | 1997-03-18 | Motorola | Self-opening vent hole in an overmolded semiconductor device |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
EP1213754A3 (en) * | 1994-03-18 | 2005-05-25 | Hitachi Chemical Co., Ltd. | Fabrication process of semiconductor package and semiconductor package |
KR970010676B1 (ko) * | 1994-03-29 | 1997-06-30 | 엘지반도체 주식회사 | 반도체 패키지 및 이에 사용되는 리드 프레임 |
US5656550A (en) * | 1994-08-24 | 1997-08-12 | Fujitsu Limited | Method of producing a semicondutor device having a lead portion with outer connecting terminal |
JPH08306853A (ja) | 1995-05-09 | 1996-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
US5847455A (en) * | 1995-11-07 | 1998-12-08 | Vlsi Technology, Inc. | Molded leadframe ball grid array |
US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
KR100206910B1 (ko) * | 1996-06-14 | 1999-07-01 | 구본준 | 반도체 패키지의 디플래쉬 방법 |
JPH1041432A (ja) | 1996-07-24 | 1998-02-13 | Dainippon Printing Co Ltd | リードフレーム部材および表面実装型半導体装置 |
KR0185512B1 (ko) * | 1996-08-19 | 1999-03-20 | 김광호 | 칼럼리드구조를갖는패키지및그의제조방법 |
US5902959A (en) * | 1996-09-05 | 1999-05-11 | International Rectifier Corporation | Lead frame with waffled front and rear surfaces |
JP3793628B2 (ja) * | 1997-01-20 | 2006-07-05 | 沖電気工業株式会社 | 樹脂封止型半導体装置 |
JP3137323B2 (ja) | 1997-03-04 | 2001-02-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
TW428295B (en) * | 1999-02-24 | 2001-04-01 | Matsushita Electronics Corp | Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof |
KR20010009350A (ko) * | 1999-07-09 | 2001-02-05 | 윤종용 | 기판이 없는 칩 스케일 패키지 및 그 제조방법 |
-
1998
- 1998-12-21 JP JP36355798A patent/JP3169919B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-17 KR KR1019990058640A patent/KR100350759B1/ko not_active IP Right Cessation
- 1999-12-17 TW TW088122462A patent/TW437026B/zh not_active IP Right Cessation
- 1999-12-17 US US09/465,755 patent/US6410979B2/en not_active Expired - Fee Related
- 1999-12-17 CN CN99126384A patent/CN1258935A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US6410979B2 (en) | 2002-06-25 |
KR20000048222A (ko) | 2000-07-25 |
JP3169919B2 (ja) | 2001-05-28 |
KR100350759B1 (ko) | 2002-08-28 |
CN1258935A (zh) | 2000-07-05 |
US20010013639A1 (en) | 2001-08-16 |
TW437026B (en) | 2001-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3169919B2 (ja) | ボールグリッドアレイ型半導体装置及びその製造方法 | |
JP3780122B2 (ja) | 半導体装置の製造方法 | |
KR101131353B1 (ko) | 반도체 장치 | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH11195742A (ja) | 半導体装置及びその製造方法とそれに用いるリードフレーム | |
JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
JPH098207A (ja) | 樹脂封止型半導体装置 | |
JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
JPH05226564A (ja) | 半導体装置 | |
JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
JP2001077287A (ja) | 半導体装置用リードフレーム | |
JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
JP2003068958A (ja) | ディスクリート用パッケージ及びその製造方法 | |
JP2002033345A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4243178B2 (ja) | 半導体装置の製造方法 | |
TWI387080B (zh) | 四方扁平無引腳之半導體封裝結構及封裝方法 | |
JPH11186467A (ja) | 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法 | |
JPH08279575A (ja) | 半導体パッケージ | |
JP2004200719A (ja) | 半導体装置 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JP2001044351A (ja) | 半導体装置およびその製造方法 | |
JPH02303056A (ja) | 半導体集積回路の製造方法 | |
JPH0817988A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH0194643A (ja) | 薄型構造の半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000711 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |