KR100350759B1 - 볼 그리드 어레이형 반도체 장치 및 그 제조 방법 - Google Patents

볼 그리드 어레이형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100350759B1
KR100350759B1 KR1019990058640A KR19990058640A KR100350759B1 KR 100350759 B1 KR100350759 B1 KR 100350759B1 KR 1019990058640 A KR1019990058640 A KR 1019990058640A KR 19990058640 A KR19990058640 A KR 19990058640A KR 100350759 B1 KR100350759 B1 KR 100350759B1
Authority
KR
South Korea
Prior art keywords
lead frame
terminal portion
semiconductor device
substrate
leg
Prior art date
Application number
KR1019990058640A
Other languages
English (en)
Other versions
KR20000048222A (ko
Inventor
아베마사아끼
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR20000048222A publication Critical patent/KR20000048222A/ko
Application granted granted Critical
Publication of KR100350759B1 publication Critical patent/KR100350759B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

볼 그리드 어레이형 반도체가 제공된다. 반도체 장치는 수지 재료로 밀봉된 반도체 소자를 가진다. 추가적으로, 리드 프레임은 수지 재료에서 반도체 소자와 접속된다. 리드 프레임에는 수지 재료의 표면을 통하여 돌출하는 단자부가 제공된다.

Description

볼 그리드 어레이형 반도체 장치 및 그 제조 방법{BALL-GRID-ARRAY SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR}
본 발명은 볼 그리드 어레이형 반도체 및 그 제조 방법에 관한 것이며, 보다 구체적으로는 에칭에 의하여 돌출하도록 형성된 단자부를 가지는 리드 프레임을 가지는 볼 그리드 어레이형 반도체 및 그 제조 방법에 관한 것이다.
리드 프레임을 포함하는 패키지는 반도체 장치의 고집적화, 소형화, 박형화, 다핀화 등의 요청을 충족시키기 위하여 제조되는 반도체 장치 패키지의 1개로서 사용 가능하다. 볼 그리드 어레이형 반도체에 적용할 수 있는 리드 프레임의 제조 방법에 관한 기술은 일본 특개소 60-52050 호에 기재된다. 도 1 은 일본 특개소 60-52050 호에 기재된 리드 프레임을 가지는 종래의 반도체 장치를 도시하는 단면도이다.
이 공보에 기재된 종래 기술에 따르면, 금속판이 에칭되어 리드 프레임을 형성하는 공정에서, 금속판의 편면의 거의 절반이 에칭된다. 이것은 편면에서 외부 단자용 돌기부 (110a) 를 형성하게 하여, 금속판의 두께 방향으로 돌출한다. 이어서, 집적 회로 (114) 는 리드 프레임 (110) 의 돌기부 (110a) 가 형성되지 않은 타면에 본딩부 (112) 로서 부착된다. 그 후, 이것들은 수지 (118) 로서 밀봉된다. 이 경우, 돌기부 (110a) 의 에지와 수지 (118) 의 편면 부분은 동일 평면상에 있다. 종래 반도체 장치에서, 그러한 방법은 1 공정에서 외부 접속용 단자를 가지는 리드 프레임 (110) 을 제조하도록 채용된다.
하지만, 이것은 패키지가 기판 상에 탑재된 후에 패키지와 기판 사이에 잔존하는 플럭스 잔류물을 세정하기 어렵다는 문제점을 제시한다. 이것은 돌기부 (110a), 또는 외부 단자 및 수지 (118) 의 편면 부분이 동일 평면상에 있기 때문에 발생한다.
돌기부 (110a) 상에 땜납 볼을 탑재하는 방법이 이 문제를 해결하는데 사용될 수 있으나, 이러한 방법은 재료 및 제조 비용이 저감될 수 없다는 문제점을 제시한다.
본 발명의 목적은 볼 그리드 어레이형 반도체 장치 및 그 제조 방법을 제공하여, 기판 상에 탑재된 후 패키지와 기판 사이에 잔존하는 플럭스 잔류물의 세정을 용이하게 하며, 재료 및 제조 비용을 현저하게 감소시킬 수 있다.
도 1 은 일본 특개소 60-52050 호에 기재된 리드 프레임을 가지는 종래의 반도체 장치를 도시하는 단면도.
도 2 는 본 발명의 실시예에 따른 볼 그리드 어레이형 반도체 장치의 구조를 도시하는 단면도.
도 3 은 본 발명의 실시예에 따른 볼 그리드 어레이형 반도체 장치의 구조를 도시하는 저면도.
도 4 는 본 발명의 실시예에 따른 볼 그리드 어레이형 반도체 장치를 제조하는 방법을 도시하며, 그 장치가 수지로 밀봉되는 단계를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1 볼 그리드 어레이형 반도체 10 리드 프레임
10a 단자부 12 접착 테이프
14 반도체 소자 16 본딩 와이어
18 수지 19 땜납
본 발명의 제 1 실시예에 따르면, 볼 그리드 어레이형 반도체 장치는 반도체 소자; 상기 반도체 소자를 밀봉하는 수지 재료; 및 상기 수지 재료내의 상기 반도체 소자에 접속되는 리드 프레임을 구비한다. 리드 프레임은 수지 재료의 표면을 통하여 돌출하는 단자부를 가진다.
본 발명의 또 다른 실시예에 따르면, 볼 그리드 어레이형 반도체 장치를 제조하는 방법은 그 두께 방향으로 돌출하는 단자부를 가지는 리드 프레임을 형성하는 단계; 상기 리드 프레임 상에 반도체 장치를 탑재하는 단계; 본딩 와이어의 수단에 의하여 상기 반도체 장치 상에 제공된 전극을 상기 리드 프레임에 접속하는 단계; 수지 재료로서 상기 반도체 소자를 밀봉하는 단계를 구비한다. 단자부는 수지 재료의 표면을 통하여 돌출한다.
본 발명은 단자부가 수지 재료의 표면을 통하여 돌출하도록 허용한다. 따라서, 단자부는 기판에 직접 탑재되도록 그대로 단자를 접속하는 것으로 사용될 수 있으며, 탑재 후 플럭스 잔류물의 세정은 즉시 실시될 수 있다. 따라서, 종래 볼 그리드 어레이형 반도체 장치는 플러스 잔류물 세정을 용이하게 하기 위하여 패키지 상에 탑재된 땜납 볼을 필요로 하는 한편, 본 발명은 그럴 필요가 없어서 재료 및 제조 비용을 현저하게 감소시킬 수 있다.
본 발명은 첨부 도면을 참조하여 구체적으로 설명된다. 도 2 는 본 발명의 실시예에 따른 볼 그리드 어레이형 반도체 장치의 구조를 도시하는 단면도이다. 도 3 은 본 발명의 실시예에 따른 볼 그리드 어레이형 반도체 장치의 구조를 도시하는 저면도이다.
본 실시예에 따른 볼 그리드 어레이형 반도체 장치 (1) 는 반도체 소자 (14) 가 그 두께 방향으로 돌출한 단자부 (10a) 로 제공된 리드 프레임 (10) 상에 접착 테이프 (12) 를 가지고 탑재되도록 허용한다. 예를 들어, 리드 프레임 (10) 은 그 두께의 거의 절반만큼 금속판을 에칭함으로써 형성된다.
또한, 본딩 와이어 (16) 는 반도체 소자 (14) 상에 제공된 전극에 리드 프레임 (10) 을 접속한다. 이어서, 그것들은 소정 패키지 형상으로 형성되기 위하여 수지 재료 (18) 로 밀봉된다. 부수적으로, 단자부 (10a) 는 수지 재료 (18) 의 기판 탑재 표면을 통하여 돌출한다. 또한, 땜납층 (19) 은 단자부 (10a) 의 에지 상에 형성된다.
본 실시예의 그와 같이 구성된 볼 그리드 어레이형 반도체 장치 (1) 는 땜납층 (19) 이 형성된 단자부 (10a) 가 기판 상에 탑재되는 그대로 단자로서 사용되도록 한다.
부수적으로, 단자부 (10a) 는 실린더형 또는 각주형과 같은 다양한 형상으로 에칭될 수 있다. 하지만, 기판 상에 탑재된 후의 그 내온도 사이클 성능을 고려하면 응력이 잘 발생하지 않는 실린더형이 바람직하다.
추가적으로, 탑재 후의 플럭스 잔류물 세정의 용이성을 고려할 때, 단자부 (10a) 는 기판 탑재 표면으로부터 0.1 내지 0.3 mm 의 높이 범위를 갖는 것이 바람직하다.
또한, 단자부 (10a) 의 에지 상에 형성된 땜납 (19) 은 두께에서 약 5 내지 10㎛ 인 것이 바람직하며, 종래 QFP (Quad Flat Pack) 반도체 장치로 대표되는 수지 밀봉형 반도체 장치의 외부 리드에 적용되는 땜납층의 두께와 동일하게 된다.
다음으로, 본 실시예의 전술한 반도체 장치의 제조 방법이 설명된다. 도 4 는 본 발명의 실시예에 따른 볼 그리드 어레이형 반도체 장치를 제조하는 방법을 도시하며, 그 장치가 수지로 밀봉되는 단계를 도시하는 단면도이다.
우선, 금속판은 그 두께의 거의 절반에 의하여 에칭되어 두께 방향으로 돌출한 단자부 (10a) 를 가지는 리드 프레임 (10) 을 형성한다. 후속적으로, 반도체 소자 (14) 는 접착 테이프로서 리드 프레임 (10) 상에 탑재된다. 그 후, 반도체 소자 (14) 상에 제공된 전극은 본딩 와이어 (16) 의 수단에 의하여 리드 프레임 (10) 에 접속된다.
후속적으로, 도 4 에 도시된 바와 같이, 리드 프레임 (10), 반도체 소자(14) 등은 소정 형상의 캐비티 (22a) 를 가지는 상부 금형 (22) 및 단자부 (10a) 를 수용하는 캐비티로서 오목부 (20a) 를 가지는 저부 금형 (20) 사이에 끼워진다. 그 후, 캐비티 (20a 및 22a) 와 접속된 주입부 (도시 생략) 로부터 유입되도록 허용하여, 수지로 리드 프레임 (10) 및 반도체 소자 (14) 를 밀봉한다.
수지로 밀봉하는 것이 완료된 후에, 단자부 (10a) 의 에지 상에 가는 요철 부분이 발생한다. 따라서, 그러한 가는 요철 부분은 리드 프레임 (10) 의 단자부 (10a) 가 노출되도록 레이저 호닝, 샌드 블래스트, 워터 제트 호닝 등에 의하여 제거된다. 따라서, 땜납층 (19) 은 단자부 (10a) 의 에지 상에 형성된다.
전술한 그러한 방법은 리드 프레임 (10) 의 단자부 (10a) 가 수지 재료 (18) 의 기판 탑재 표면을 통하여 돌출되도록 허용한다.
전술한 바와 같이, 본 실시예는 단자부 (10a) 가 패키지의 기판 탑재 표면을 통하여 돌출하고 땜납층 (19) 이 그 에지 상에 형성되도록 허용한다. 따라서, 단자부는 기판에 직접 탑재되도록 단자를 접속하는 것으로 사용될 수 있으며, 탑재 후 플럭스 잔류물의 세정은 즉시 실시될 수 있다. 따라서, 종래 볼 그리드 어레이형 반도체 장치는 플럭스 잔류물 세정을 용이하게 하기 위하여 패키지 상에 탑재된 땜납 볼을 필요로 하는 한편, 본 발명은 그럴 필요가 없어서 재료 및 제조 비용을 현저하게 감소시킬 수 있다.

Claims (19)

  1. 반도체 소자;
    상기 반도체 소자를 밀봉하며, 바닥부와 상기 바닥부 아래로 연장된 레그(leg)부들을 갖는 수지 재료로서, 상기 레그부들은 평행한 열로 배열되며, 상기 바닥부는 적어도 상기 레그부들의 상기 평행한 열 사이에서 존재하는 수지 재료; 및
    단일의 재료로 형성되고 상기 수지 재료내의 상기 반도체 소자에 접속되어 있으며, 바닥면과 기판 접속용 단자부를 구비하는 리드 프레임으로서, 상기 단자부는 상기 리드 프레임의 상기 바닥면 아래로 연장되어 상기 레그부의 바닥면을 통하여 돌출하는 리드 프레임을 구비하며,
    상기 레그부는 상기 반도체 장치를 상기 기판의 위로 들어올려서, 상기 수지 재료의 상기 바닥면이, 적어도 상기 레그부의 길이를 높이로 갖는 공간만큼 상기 기판의 표면으로부터 이격되어 있는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  2. 제 1 항에 있어서,
    상기 단자부의 표면상에 형성된 땜납층을 더 구비하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체 소자를 상기 리드 프레임에 접속하는 본딩 와이어를 더 구비하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  4. 제 1 항에 있어서,
    상기 리드 프레임은 금속판을 구비하며, 상기 금속판은 상기 금속판의 원래의 두께의 약 절반인 상기 단자부를 형성하기 위하여 에칭되는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  5. 바닥면과 단자부를 가지며, 단일 재료로 형성된 리드 프레임 형성 단계로서, 상기 단자부는 상기 리드 프레임의 상기 바닥면 아래로 연장되도록 리드 프레임을 형성하는 단계;
    상기 리드 프레임 상에 반도체 소자를 탑재하는 단계;
    상기 반도체 장치 상에 제공된 전극을 본딩 와이어의 수단에 의하여 상기 단자부 프레임에 접속하는 단계; 및
    수지 재료로 상기 반도체 소자를 밀봉하는 단계를 구비하며,
    상기 수지 재료는 바닥면과 상기 바닥면 아래로 연장되어 있는 레그부를 가지며, 상기 레그부들은 평행한 열들로 배열되어 있으며, 상기 바닥면은 적어도 상기 레그부의 상기 평행한 열 사이에 존재하며, 상기 단자부는 상기 레그부의 바닥면을 통하여 돌출하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 단자부의 에지 표면상에 땜납층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치의 제조방법.
  7. 제 5 항에 있어서,
    상기 리드 프레임을 형성하는 단계는 금속판을 그 두께의 실질적으로 절반을 에칭하는 단계를 구비하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 단자부는 상기 기판의 표면에 수직 방향으로 상기 레그부의 상기 바닥면을 통하여 돌출하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  9. 제 1 항에 있어서,
    상기 단자부는 약 0.1 내지 0.3 mm 의 길이를 갖는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  10. 제 1 항에 있어서, 상기 단자부는 원통형상을 갖는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  11. 제 2 항에 있어서, 상기 땜납층은 약 5 내지 10 ㎛ 의 두께를 갖는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  12. 제 2 항에 있어서,
    상기 땜납층은 상기 단자부를 상기 기판에 본딩하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  13. 반도체 소자;
    바닥면과 상기 바닥면의 아래로 연장되어 있는 레그부들을 구비하는, 상기 반도체 소자 상의 수지성 코팅으로서, 상기 레그부들은 평행한 열로 배열되어 있으며, 상기 바닥면은 적어도 상기 레그부의 상기 평행한 열 사이에 존재하는 수지성 코팅; 및
    상기 수지성 코팅 내의 상기 반도체 소자에 접속된 리드 프레임으로서, 상기 리드 프레임은 바닥면과 기판 접속용 단자부를 가지며, 상기 단자부는 상기 리드 프레임의 상기 바닥면 아래로 연장되며, 상기 레그부의 바닥면을 통하여 돌출되어 있는 리드 프레임을 구비하며,
    상기 레그부는 상기 반도체 장치를 들어올려서, 상기 수지성 코팅의 상기 바닥면이, 적어도 상기 레그부의 길이를 높이로 갖는 공간 만큼 상기 기판으로부터 이격되도록 하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  14. 제 13 항에 있어서,
    상기 리드 프레임은 상기 볼 그리드 어레이형 반도체 장치를 기판에 접속하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  15. 제 13 항에 있어서,
    상기 단자부의 표면 상에 형성된 땜납층을 더 구비하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  16. 제 13 항에 있어서,
    상기 반도체 소자를 상기 리드 프레임에 접속하는 본딩 와이어를 더 구비하는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  17. 제 13 항에 있어서,
    상기 단자부는 상기 기판의 표면에 수직인 방향으로 상기 레그부의 상기 바닥면을 통하여 돌출되어 있는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  18. 제 13 항에 있어서, 상기 단자부는 약 0.1 내지 0.3 mm 의 길이를 갖는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
  19. 제 15 항에 있어서, 상기 땜납층이 약 5 내지 10 ㎛ 의 두께를 갖는 것을 특징으로 하는 볼 그리드 어레이형 반도체 장치.
KR1019990058640A 1998-12-21 1999-12-17 볼 그리드 어레이형 반도체 장치 및 그 제조 방법 KR100350759B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-363557 1998-12-21
JP36355798A JP3169919B2 (ja) 1998-12-21 1998-12-21 ボールグリッドアレイ型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000048222A KR20000048222A (ko) 2000-07-25
KR100350759B1 true KR100350759B1 (ko) 2002-08-28

Family

ID=18479614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990058640A KR100350759B1 (ko) 1998-12-21 1999-12-17 볼 그리드 어레이형 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US6410979B2 (ko)
JP (1) JP3169919B2 (ko)
KR (1) KR100350759B1 (ko)
CN (1) CN1258935A (ko)
TW (1) TW437026B (ko)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6667544B1 (en) * 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US7273769B1 (en) 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
DE10047135B4 (de) * 2000-09-22 2006-08-24 Infineon Technologies Ag Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100445072B1 (ko) * 2001-07-19 2004-08-21 삼성전자주식회사 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US20070108609A1 (en) * 2001-07-19 2007-05-17 Samsung Electronics Co., Ltd. Bumped chip carrier package using lead frame and method for manufacturing the same
AUPR811101A0 (en) * 2001-10-05 2001-10-25 Talmor, Eyal Mr Retractable cable assemblies and devices including the same
US6512286B1 (en) * 2001-10-09 2003-01-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with no void in encapsulant and method for fabricating the same
US7535093B1 (en) * 2002-03-08 2009-05-19 Raytheon Company Method and apparatus for packaging circuit devices
JP2003332508A (ja) * 2002-05-16 2003-11-21 Renesas Technology Corp 半導体装置及びその製造方法
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
JP2004349316A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2007096196A (ja) * 2005-09-30 2007-04-12 Renesas Technology Corp 半導体装置の製造方法
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
SG138501A1 (en) * 2006-07-05 2008-01-28 Micron Technology Inc Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7892894B2 (en) * 2007-09-20 2011-02-22 Stats Chippac Ltd. Method of manufacturing integrated circuit package system with warp-free chip
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
JP5532570B2 (ja) * 2008-09-29 2014-06-25 凸版印刷株式会社 リードフレーム型基板とその製造方法ならびに半導体装置
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
CN102290356B (zh) * 2011-09-02 2012-11-21 四川卫士通信息安全平台技术有限公司 一种适用于bga芯片贴片焊接后进行封装保护的方法
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
MY176915A (en) * 2012-02-13 2020-08-26 Semiconductor Components Ind Llc Method of forming an electronic package and structure
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9949378B2 (en) 2014-04-14 2018-04-17 Presidio Components, Inc. Electrical devices with solder dam
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
KR101650171B1 (ko) 2014-10-08 2016-08-23 주식회사 박의지 보행 안정성을 위한 의족 및 의족 프레임
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
WO2022031288A1 (en) * 2020-08-06 2022-02-10 Google Llc Evaluating visual quality of digital content

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960043137A (ko) * 1995-05-09 1996-12-23 세키사와 다다시 반도체장치와 반도체장치의 제조방법 및 리드프레임의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
JPH0547958A (ja) 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH05129473A (ja) 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
KR970010676B1 (ko) * 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5847455A (en) * 1995-11-07 1998-12-08 Vlsi Technology, Inc. Molded leadframe ball grid array
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
KR100206910B1 (ko) * 1996-06-14 1999-07-01 구본준 반도체 패키지의 디플래쉬 방법
JPH1041432A (ja) 1996-07-24 1998-02-13 Dainippon Printing Co Ltd リードフレーム部材および表面実装型半導体装置
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JP3137323B2 (ja) 1997-03-04 2001-02-19 富士通株式会社 半導体装置及びその製造方法
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
KR20010009350A (ko) * 1999-07-09 2001-02-05 윤종용 기판이 없는 칩 스케일 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960043137A (ko) * 1995-05-09 1996-12-23 세키사와 다다시 반도체장치와 반도체장치의 제조방법 및 리드프레임의 제조방법

Also Published As

Publication number Publication date
KR20000048222A (ko) 2000-07-25
TW437026B (en) 2001-05-28
JP3169919B2 (ja) 2001-05-28
JP2000188353A (ja) 2000-07-04
US20010013639A1 (en) 2001-08-16
US6410979B2 (en) 2002-06-25
CN1258935A (zh) 2000-07-05

Similar Documents

Publication Publication Date Title
KR100350759B1 (ko) 볼 그리드 어레이형 반도체 장치 및 그 제조 방법
US6611047B2 (en) Semiconductor package with singulation crease
JP2875139B2 (ja) 半導体装置の製造方法
JP3793628B2 (ja) 樹脂封止型半導体装置
US7015593B2 (en) Semiconductor device having contact prevention spacer
KR101131353B1 (ko) 반도체 장치
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
JP2001035961A (ja) 半導体装置及びその製造方法
JP2000349222A (ja) リードフレーム及び半導体パッケージ
EP0711104B1 (en) Semiconductor device and method for making same
JP2503360Y2 (ja) 樹脂封止型半導体集積回路装置
JPH11288844A (ja) 樹脂封止型電子部品及びその製造方法
JP3061715B2 (ja) 樹脂封止型半導体装置
KR960003854B1 (ko) 반도체 장치 제조방법
KR100321149B1 (ko) 칩사이즈 패키지
KR100567129B1 (ko) 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법
KR950005967B1 (ko) 플라스틱 리드레스 패키지 및 그 제조방법
KR100242249B1 (ko) 패키지성형금형구조 및 반도체패키지
KR0142840B1 (ko) 다이패드가 노출된 반도체 패키지의 코팅방법
KR100345162B1 (ko) 볼 그리드 어레이 패키지
JPH08264705A (ja) 半導体装置及びそれを用いた実装構造及び実装方法
JP2004200719A (ja) 半導体装置
KR19980083262A (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법 및 그 구조를 포함하는 반도체 패키지
JPH09148493A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee