JP2503360Y2 - 樹脂封止型半導体集積回路装置 - Google Patents
樹脂封止型半導体集積回路装置Info
- Publication number
- JP2503360Y2 JP2503360Y2 JP1989078063U JP7806389U JP2503360Y2 JP 2503360 Y2 JP2503360 Y2 JP 2503360Y2 JP 1989078063 U JP1989078063 U JP 1989078063U JP 7806389 U JP7806389 U JP 7806389U JP 2503360 Y2 JP2503360 Y2 JP 2503360Y2
- Authority
- JP
- Japan
- Prior art keywords
- area
- resin
- package
- small area
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は樹脂封止されてパッケージングされた半導体
集積回路装置に関するものである。
集積回路装置に関するものである。
（従来の技術） 半導体チップはパッケージングされて用いられる。パ
ッケージングは封止によって半導体チップが劣化するこ
とを防止して信頼性を高め、パッケージの外部リードに
よって半導体集積回路装置の結線を容易にする。
ッケージングは封止によって半導体チップが劣化するこ
とを防止して信頼性を高め、パッケージの外部リードに
よって半導体集積回路装置の結線を容易にする。
半導体チップを封止する方法の１つに樹脂封止法があ
る。樹脂封止法ではトランスファモールド法が最もよく
用いられており、その方法によれば粉末状又はタブレッ
ト状の樹脂を温度と圧力をかけて溶融させ、金型に注入
して硬化させる。
る。樹脂封止法ではトランスファモールド法が最もよく
用いられており、その方法によれば粉末状又はタブレッ
ト状の樹脂を温度と圧力をかけて溶融させ、金型に注入
して硬化させる。
第５図及び第６図に従来の樹脂封止型パッケージの例
を示す。第５図はジュアル・イン・ラインタイプ（DI
L）と称されるものであり、第６図はフラットタイプと
称されるものである。これらのパッケージにおいては、
半導体チップを封止している樹脂パッケージ１から外部
リード２が突出している。外部リード２はプリント配線
基板に実装し、電気的接続を行なうためのものである
が、実装形態によりＪ型やＺ型に曲げられている。図の
ものはＺ型と称される外部リードである。
を示す。第５図はジュアル・イン・ラインタイプ（DI
L）と称されるものであり、第６図はフラットタイプと
称されるものである。これらのパッケージにおいては、
半導体チップを封止している樹脂パッケージ１から外部
リード２が突出している。外部リード２はプリント配線
基板に実装し、電気的接続を行なうためのものである
が、実装形態によりＪ型やＺ型に曲げられている。図の
ものはＺ型と称される外部リードである。
（考案が解決しようとする課題） 従来の樹脂封止型パッケージでは、外部リード２が樹
脂パッケージ１から突出した構造となっているため、輸
送時の振動、テスト又は実装時のハンドリングにより外
力が加わると容易に変形してしまう。機器の小型化、薄
型化が進むに伴ない、高密度実装を目指して多ピン化さ
れてきている。特に、フラットパッケージにおいては外
部リードが横方向に曲がって不良になったり、縦方向に
曲がってリードの平坦度が異常になるなど、リード変形
が大きな問題となっている。
脂パッケージ１から突出した構造となっているため、輸
送時の振動、テスト又は実装時のハンドリングにより外
力が加わると容易に変形してしまう。機器の小型化、薄
型化が進むに伴ない、高密度実装を目指して多ピン化さ
れてきている。特に、フラットパッケージにおいては外
部リードが横方向に曲がって不良になったり、縦方向に
曲がってリードの平坦度が異常になるなど、リード変形
が大きな問題となっている。
また、パッケージが多ピン化されるに伴なって外部リ
ードが細く、かつピッチが狭くなるとともに、基板実装
時には一層高密度の位置合わせが必要となり、高価な自
動実装機を導入する必要が生じ、またリード変形の検査
機が必要になるなど、製造コストが上がってきている。
ードが細く、かつピッチが狭くなるとともに、基板実装
時には一層高密度の位置合わせが必要となり、高価な自
動実装機を導入する必要が生じ、またリード変形の検査
機が必要になるなど、製造コストが上がってきている。
本考案は外部リードが変形せず、実装も容易にできる
樹脂封止型パッケージを提供することを目的とするもの
である。
樹脂封止型パッケージを提供することを目的とするもの
である。
（課題を解決するための手段） 本考案の樹脂封止型半導体集積回路装置は、集積回路
が形成された半導体チップを封止している樹脂パッケー
ジが平面面積の大きい大面積部分と、その大面積部分の
内側に隆起し、大面積部分より平面面積の小さい小面積
部分とを備え、小面積部分はその頂面及び底面の平面形
状が矩形で、頂面の面積が底面の面積より小さくて、そ
の側部がテーパ状の傾斜をもっており、その小面積部分
の底面の面積が実装用基板に設けられた凹部の面積に等
しく設定されて、その小面積部分が実装用基板に設けら
れたその凹部に嵌め込まれてその実装用基板に対して位
置決めする位置決め部材となっており、小面積部分の底
面と大面積部分との面積差により生じる段差部にはこの
段差部の平面内に表面が露出し、その段差部の表面と同
一高さになるように外部リードが埋め込まれている。
が形成された半導体チップを封止している樹脂パッケー
ジが平面面積の大きい大面積部分と、その大面積部分の
内側に隆起し、大面積部分より平面面積の小さい小面積
部分とを備え、小面積部分はその頂面及び底面の平面形
状が矩形で、頂面の面積が底面の面積より小さくて、そ
の側部がテーパ状の傾斜をもっており、その小面積部分
の底面の面積が実装用基板に設けられた凹部の面積に等
しく設定されて、その小面積部分が実装用基板に設けら
れたその凹部に嵌め込まれてその実装用基板に対して位
置決めする位置決め部材となっており、小面積部分の底
面と大面積部分との面積差により生じる段差部にはこの
段差部の平面内に表面が露出し、その段差部の表面と同
一高さになるように外部リードが埋め込まれている。
（実施例） 第１図は一実施例を表わす。
半導体チップを封止している樹脂パッケージ10は平面
面積の大きい大面積部分10aとそれより平面面積の小さ
い小面積部分10bとを備えている。小面積部分10bはその
頂面及び底面の平面形状が矩形で、頂面の面積が底面の
面積より小さくなっている。小面積部分10bの側部は、
外部リード14が存在する側の一対の側部がテーパ状の傾
斜をもっており（第３図参照）、他の一対の側部は頂面
に対して垂直である。小面積部分10bの底面の面積が実
装用基板に設けられた凹部の面積に等しく設定されてい
る（第３図参照）。小面積部分10bの底面と大面積部分1
0aとの面積差により生じる段差部12には、この段差部12
の平面内に表面が露出し、段差部12の表面と同一高さに
なるように外部リード14が埋め込まれている。
面積の大きい大面積部分10aとそれより平面面積の小さ
い小面積部分10bとを備えている。小面積部分10bはその
頂面及び底面の平面形状が矩形で、頂面の面積が底面の
面積より小さくなっている。小面積部分10bの側部は、
外部リード14が存在する側の一対の側部がテーパ状の傾
斜をもっており（第３図参照）、他の一対の側部は頂面
に対して垂直である。小面積部分10bの底面の面積が実
装用基板に設けられた凹部の面積に等しく設定されてい
る（第３図参照）。小面積部分10bの底面と大面積部分1
0aとの面積差により生じる段差部12には、この段差部12
の平面内に表面が露出し、段差部12の表面と同一高さに
なるように外部リード14が埋め込まれている。
大面積部分10aと小面積部分10bは例えばトランスファ
モールド法により一体成型されたものである。パッケー
ジ10のモールド用樹脂材料としてはエポキシ系樹脂を主
成分としたものなど、従来一般に樹脂封止法で用いられ
ている材質を用いる。
モールド法により一体成型されたものである。パッケー
ジ10のモールド用樹脂材料としてはエポキシ系樹脂を主
成分としたものなど、従来一般に樹脂封止法で用いられ
ている材質を用いる。
第２図は他の実施例を表わす。
第１図の実施例では段差部12が２辺に設けられている
のに対し、第２図では段差部12が４辺に設けられ、各段
差部12には外部リード14が段差部12の表面と同一高さに
なるように埋め込まれ、外部リード14の表面が段差部12
の平面内に露出している。
のに対し、第２図では段差部12が４辺に設けられ、各段
差部12には外部リード14が段差部12の表面と同一高さに
なるように埋め込まれ、外部リード14の表面が段差部12
の平面内に露出している。
小面積部分10bの底面の面積が実装用基板に設けられ
た凹部の面積に等しく設定され、小面積部分10bの頂面
の面積が底面の面積より小さくなっており、小面積部分
10bの各側部がテーパ状に傾斜している。
た凹部の面積に等しく設定され、小面積部分10bの頂面
の面積が底面の面積より小さくなっており、小面積部分
10bの各側部がテーパ状に傾斜している。
本考案によりパッケージされ半導体集積回路装置をプ
リント配線基板などの基板に実装する方法を第３図に示
す。
リント配線基板などの基板に実装する方法を第３図に示
す。
基板16にはパッケージ10の小面積部分10bの底面の寸
法に合う矩形の座ぐり部又は穴18を設ける。パッケージ
10の小面積部分10bをこの座ぐり部又は穴18に嵌め込
み、パッケージの段差部の外部リード14と基板16の接続
パターン20の間を半田付けなどにより接続する。
法に合う矩形の座ぐり部又は穴18を設ける。パッケージ
10の小面積部分10bをこの座ぐり部又は穴18に嵌め込
み、パッケージの段差部の外部リード14と基板16の接続
パターン20の間を半田付けなどにより接続する。
基板16の座ぐり部又は穴18はパッケージ10の小面積部
分10bの底面の寸法に合っており、また小面積部分10bが
テーパ状の傾斜をもっているので、その小面積部分10b
を座ぐり部又は穴18に嵌め込むだけで、パッケージ10は
基板16に対して容易に位置決めされる。
分10bの底面の寸法に合っており、また小面積部分10bが
テーパ状の傾斜をもっているので、その小面積部分10b
を座ぐり部又は穴18に嵌め込むだけで、パッケージ10は
基板16に対して容易に位置決めされる。
なお、11はこのパッケージ10に封止されている半導体
チップである。半導体チップ11と外部リード14の間は例
えばワイヤーボンディング法により接続されている。
チップである。半導体チップ11と外部リード14の間は例
えばワイヤーボンディング法により接続されている。
次に、第４図により従来の樹脂封止型パッケージと本
考案による樹脂封止型パッケージの製造方法を比較して
説明する。（Ａ）は従来のもの、（Ｂ）は本考案による
ものである。
考案による樹脂封止型パッケージの製造方法を比較して
説明する。（Ａ）は従来のもの、（Ｂ）は本考案による
ものである。
従来のパッケージでは、リードフレームに半導体チッ
プをワイヤーボンディング法などにより接続したものを
金型に入れて樹脂モールドし、樹脂を硬化（キュア）さ
せる。その後、外部リード間を連結しているタイバーと
称される部分を切断（タイバーカット）し、タイバー部
分まではみ出した樹脂をカット（レジンカット）する。
その後、外部リード上に付着した樹脂層を取り除き（デ
フラッシュ）、外部リードにメッキを施し、外部リード
を所定の位置で切断し、その後外部リードをＺ型又はＪ
型に折り曲げる。
プをワイヤーボンディング法などにより接続したものを
金型に入れて樹脂モールドし、樹脂を硬化（キュア）さ
せる。その後、外部リード間を連結しているタイバーと
称される部分を切断（タイバーカット）し、タイバー部
分まではみ出した樹脂をカット（レジンカット）する。
その後、外部リード上に付着した樹脂層を取り除き（デ
フラッシュ）、外部リードにメッキを施し、外部リード
を所定の位置で切断し、その後外部リードをＺ型又はＪ
型に折り曲げる。
これに対し、本考案の樹脂パッケージを製造する方法
では、従来と同様にリードフレームに実装された半導体
チップを金型に入れて樹脂モールドし、硬化させた後、
外部リードに付着した樹脂を取り除くデフラッシュを行
ない、外部リードにメッキを施し、その後所定の位置で
リードを切断すればよい。
では、従来と同様にリードフレームに実装された半導体
チップを金型に入れて樹脂モールドし、硬化させた後、
外部リードに付着した樹脂を取り除くデフラッシュを行
ない、外部リードにメッキを施し、その後所定の位置で
リードを切断すればよい。
本考案では樹脂パッケージは第１図や第２図に示され
る形状になり、リードは段差部に埋め込まれた状態とな
る。リードカットの位置はタイバーの位置よりも内側で
行なうので、タイバーカットやレジンカットの工程が不
要であり、また、外部リードを折り曲げる工程も不要で
ある。
る形状になり、リードは段差部に埋め込まれた状態とな
る。リードカットの位置はタイバーの位置よりも内側で
行なうので、タイバーカットやレジンカットの工程が不
要であり、また、外部リードを折り曲げる工程も不要で
ある。
（考案の効果） 本考案の樹脂パッケージでは、外部リードが樹脂パッ
ケージ本体に埋め込まれているので、外力によってリー
ドが曲がったり浮き上がるという変形を起こすことがな
いだけでなく、外部リードが段差部の表面と同一高さに
なるように埋め込まれているので、パッケージの厚みを
より薄くすることができる。
ケージ本体に埋め込まれているので、外力によってリー
ドが曲がったり浮き上がるという変形を起こすことがな
いだけでなく、外部リードが段差部の表面と同一高さに
なるように埋め込まれているので、パッケージの厚みを
より薄くすることができる。
パッケージの大面積部分の内側に小面積部分を設け、
その小面積部分の側部にテーパ状の傾斜を設けているの
で、この樹脂パッケージを実装するときは基板に樹脂パ
ッケージの小面積部分の底面に対応する穴を設けておけ
ば、その小面積部分を基板の穴に嵌め込むことにより自
動的に位置決めがなされ、高精度な実装が容易に行なわ
れる。
その小面積部分の側部にテーパ状の傾斜を設けているの
で、この樹脂パッケージを実装するときは基板に樹脂パ
ッケージの小面積部分の底面に対応する穴を設けておけ
ば、その小面積部分を基板の穴に嵌め込むことにより自
動的に位置決めがなされ、高精度な実装が容易に行なわ
れる。
また、本考案の樹脂パッケージは従来の製造設備と材
料をそのまま利用でき、かつ工程を省略できるため製造
コストが安くなる。
料をそのまま利用でき、かつ工程を省略できるため製造
コストが安くなる。
第１図及び第２図はそれぞれ実施例を示す斜視図、第３
図は一実施例を基板に実装する状態を示す断面図、第４
図は従来のパッケージと本考案のパッケージの製造プロ
セスを示す工程図、第５図及び第６図はそれぞれ従来の
樹脂パッケージを示す斜視図である。 10……樹脂パッケージ、10a……大面積部分、10b……小
面積部分、12……段差部、14……外部リード。
図は一実施例を基板に実装する状態を示す断面図、第４
図は従来のパッケージと本考案のパッケージの製造プロ
セスを示す工程図、第５図及び第６図はそれぞれ従来の
樹脂パッケージを示す斜視図である。 10……樹脂パッケージ、10a……大面積部分、10b……小
面積部分、12……段差部、14……外部リード。
Claims (1)
- 【請求項１】集積回路が形成された半導体チップを封止
している樹脂パッケージが平面面積の大きい大面積部分
と、その大面積部分の内側に隆起し、大面積部分より平
面面積の小さい小面積部分とを備え、前記小面積部分は
その頂面及び底面の平面形状が矩形で、頂面の面積が底
面の面積より小さくて、その側部がテーパ状の傾斜をも
っており、その小面積部分の底面の面積が実装用基板に
設けられた凹部の面積に等しく設定されて、その小面積
部分が実装用基板に設けられた前記凹部に嵌め込まれて
その実装用基板に対して位置決めする位置決め部材とな
っており、小面積部分の底面と大面積部分との面積差に
より生じる段差部にはこの段差部の平面内に表面が露出
し、その段差部の表面と同一高さになるように外部リー
ドが埋め込まれている樹脂封止型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989078063U JP2503360Y2 (ja) | 1989-06-30 | 1989-06-30 | 樹脂封止型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989078063U JP2503360Y2 (ja) | 1989-06-30 | 1989-06-30 | 樹脂封止型半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0317644U JPH0317644U (ja) | 1991-02-21 |
| JP2503360Y2 true JP2503360Y2 (ja) | 1996-06-26 |
Family
ID=31621009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989078063U Expired - Lifetime JP2503360Y2 (ja) | 1989-06-30 | 1989-06-30 | 樹脂封止型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503360Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04140717A (ja) * | 1990-10-01 | 1992-05-14 | Semiconductor Energy Lab Co Ltd | 液晶装置 |
| US8440509B2 (en) | 1997-11-27 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor device by etch back process |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5458476B2 (ja) * | 2007-05-23 | 2014-04-02 | 株式会社デンソー | モールドパッケージおよびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189659A (ja) * | 1983-04-13 | 1984-10-27 | Matsushita Electronics Corp | 半導体装置 |
| JPS6045447U (ja) * | 1983-09-07 | 1985-03-30 | 日本電気株式会社 | 半導体装置 |
-
1989
- 1989-06-30 JP JP1989078063U patent/JP2503360Y2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04140717A (ja) * | 1990-10-01 | 1992-05-14 | Semiconductor Energy Lab Co Ltd | 液晶装置 |
| US8440509B2 (en) | 1997-11-27 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor device by etch back process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317644U (ja) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| JP2553924B2 (ja) | 周辺キャリア構造体を有するパッケージ式電子デバイス | |
| US6284569B1 (en) | Method of manufacturing a flexible integrated circuit package utilizing an integrated carrier ring/stiffener | |
| US6624058B1 (en) | Semiconductor device and method for producing the same | |
| US5114880A (en) | Method for fabricating multiple electronic devices within a single carrier structure | |
| US20190267310A1 (en) | Lead frame for improving adhesive fillets on semiconductor die corners | |
| WO1998044547A1 (fr) | Procede de production d'un dispositif a semiconducteur | |
| KR0175676B1 (ko) | 티에이비용 필름캐리어 테이프 | |
| US5885852A (en) | Packaged semiconductor device having a flange at its side surface and its manufacturing method | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JP3879823B2 (ja) | 薄型半導体装置のモールド方法及びそのモールド金型 | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| JP2503360Y2 (ja) | 樹脂封止型半導体集積回路装置 | |
| US5036381A (en) | Multiple electronic devices within a single carrier structure | |
| KR100237895B1 (ko) | 저가 수지 몰드 반도체 장치 | |
| JP3366460B2 (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| CN100463132C (zh) | 晶片封装结构及其制造方法 | |
| US20060270109A1 (en) | Manufacturing method for an electronic component assembly and corresponding electronic component assembly | |
| US7348660B2 (en) | Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package | |
| JP3173308B2 (ja) | 半導体集積回路装置 | |
| JP3061715B2 (ja) | 樹脂封止型半導体装置 | |
| JP2752803B2 (ja) | 半導体装置の製造方法 | |
| US20030037947A1 (en) | Chip scale package with a small surface mounting area | |
| JP2000260814A (ja) | 半導体装置の製造方法 |