CN100367481C - 长引线低弧度大面积薄型集成电路塑封生产方法 - Google Patents

长引线低弧度大面积薄型集成电路塑封生产方法 Download PDF

Info

Publication number
CN100367481C
CN100367481C CNB2005100426880A CN200510042688A CN100367481C CN 100367481 C CN100367481 C CN 100367481C CN B2005100426880 A CNB2005100426880 A CN B2005100426880A CN 200510042688 A CN200510042688 A CN 200510042688A CN 100367481 C CN100367481 C CN 100367481C
Authority
CN
China
Prior art keywords
plastic
company
series
plastic packaging
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100426880A
Other languages
English (en)
Other versions
CN1873937A (zh
Inventor
何文海
慕蔚
周朝峰
常琨
孟永刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Shaohua Technology Co ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CNB2005100426880A priority Critical patent/CN100367481C/zh
Publication of CN1873937A publication Critical patent/CN1873937A/zh
Application granted granted Critical
Publication of CN100367481C publication Critical patent/CN100367481C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种长引线低弧度大面积薄型集成电路塑封生产方法，以解决现有集成电路封装中存在的引线短、弧度高、密度低、厚度高、体积大等问题。此方法包括A、材料准备；a1.将环氧模塑料从5℃以下的冷库中移出，在室温下回温16～24小时，进行材料的稳定性准备；环氧模塑料选自SIMITOMO公司的6600系列、NITTO公司的8000系列、华威公司7000系列、NITTO公司的7470系列(环保型)和华威公司800系列(环保型)环氧模塑料；a2.已压焊后(引线框架上带芯片和焊线)的半成品采用环氧模塑料把芯片和金线部分完全包封起来，并确保金丝变形率控制在＜5%；B、塑封工艺方法控制；C、试封；D、正式封装；E、后固化。本发明体积小，重量轻，密度高，厚度薄。

Description

长引线低弧度大面积薄型集成电路塑封生产方法
技术领域
本发明涉及一种集成电路领域封装制造方法，具体的说是一种长引线低弧度大面积薄型塑封方法。
背景技术
目前通用工艺生产的DIP(Dual-In-Line Pakage)双列直插形式封装，绝大多数中小规模集成电路(IC)均采用这种封装形式。其引脚数一般不超过100个，引脚之间间距2.54mm，塑封体厚度在3.5mm以上，适合于PCB(印刷电路板)上穿孔焊接。其特点，操作方便，封装面积与芯片面积比值(DIP42：13.80*52.25/3*3＝80∶1)较大，故体积也大。
SOP(Small Outline Pakage)小外形封装和SSOP(Shrunk Outline Pakage)缩小型小外型封装，适用绝大多数中小规模集成电路，采用这两种封装形式，必须使用SMD(表面安装设备技术)，引脚数在100以内。SOP封装，引脚之间间距1.27mm，SSOP封装引脚之间间距为0.635mm、0.65mm、0.8mm、1.0mm，两种封装厚度均在2.0mm之内。其特点适用于SMD表面技术在PCB电路板上安装布线，封装面积与芯片面积比值(SSOP28∶10.2*5.3/2*2＝13∶1)比同样引脚的DIP小，故体积也小。
此两种方法在封装中存在引线短、弧度高、密度低、厚度高、体积大的问题，无法适应大规模集成电路的生产。
发明内容
本发明的目的是提供一种长引线、低弧度、高密度、大面积薄型集成电路生产方法，以解决现有集成电路封装中存在的引线短、弧度高、密度低、厚度高、体积大等问题。
本发明方法包括以下步骤：
A、材料准备；
a1.将塑封料从5℃以下的冷库中移出，在室温下回温16～24小时，进行材料的稳定性准备；塑封料选自SIMITOMO公司的6600系列、NITTO公司的8000系列、华威公司7000系列、NITTO公司的7470系列(环保型)、华威公司800系列(环保型)环氧模塑料；
a2.已压焊后(引线框架上带芯片和焊线)的半成品采用环氧模塑料把芯片和金线部分完全包封起来，并确保金丝变形率控制在＜5％；
B、塑封工艺方法控制；
b1、塑封料回温；b2上料；b3、加塑封料；b4合模，合模压力为90～110kgf/cm2；b5、加压注塑，注塑压力为38～45kgf/cm2；注塑速度为7～14Sec；b6、预固化，预固化时间为80～150Sec；b7、开模，模具温度为160℃～185℃；b8、下料；
C、试封，进行首件检验：
(1)X-Ray透视机透视，检查塑封后金线变形情况，金线变形率＜5％；
(2)10倍显微镜下观察塑封体外观质量，应无气孔、沙眼和包封未满现象；
D、正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象；
E、按30～175℃温度升温30分钟，在175℃±5℃的条件下，固化5±1小时；然后从175～30℃的温度降温40分钟。
本发明是LQFP(Low Pprofile Quad Fflat Pakage)塑料扁平四边引线封装，引脚数在100以上，引线细，引脚间距小(0.50、0.40)，厚度薄(1.40mm)，体积小(LQFP100L/128L塑封体：14×14×1.4)，重量轻，密度高。一般大规模或超大规模集成电路采用这种封装形式。其特点，适用于SMD表面安装技术在PCB电路板上安装布线，产品适用于高频，操作方便，可靠性高，封装面积与芯片面积的相对比较小(LQFP128L：14*14/7*7＝4∶1)，封装工艺难度大，尤其压焊(金丝球焊)、塑封。
本发明优点在于：1.采用大面积超薄型塑封工艺制成超大规模薄型塑封集成电路半成品，其性质符合GB/T12750-II和JEDEC的相关标准；2.采用大面积超薄型塑封工艺制成超大规模薄型塑封集成电路半成品其质量通过JEDEC相关标准的检测，符合大规模集成电路的质量要求。
附图说明
图1是本发明的塑封工艺流程图；
图2是本发明的固化温度曲线图；
图3是本发明塑封产品剖面图。
具体实施方式
下面的实施可以使本专业技术人员更全面地理解本发明，但不以任何方式限制发明。
实施例1：LQFP100L塑料封装
如图3所示，芯片2(厚度0.25～0.28mm)通过导电胶3(厚度0.025mm)与框架载体4(厚度0.127mm)相连，通过金丝1(弧高0.15mm)与框架内引脚5(距载体底面0.297mm，为IC的电源、信号通道)相连；塑封体(厚度1.40±0.10mm)根据设计把芯片2、金丝1和框架内引脚5完全包封起来。其代表产品LQFP100L，即[Low Pprofile Quad Fflat Pakage]塑料扁平四边引线封装，它是大面积薄型塑封，其塑封体尺寸为14.0mm*14.0mm*1.4mm，LQFP100L共压125根线，线多、密度大、引线间距小LQFP100L e＝0.50；而且弧线较长(7mm)塑封体厚度仅为1.40mm。
把EME-6600HG(SIMITOMO公司的6600系列)环氧模塑料从5℃以下的冷库中移出，在室温下回温16小时，进行材料的稳定性准备；已压焊后引线框架上带芯片和焊线的半成品，采用EME6600HG环氧模塑料把芯片2和金线1部分完全包封起来，并确保金丝变形率控制在＜5％。
塑封工艺方法控制：b1、塑封料回温；、b2、上料；b3、加塑封料；b4、合模，合模压力为90kgf/cm2；b5、加压注塑，注塑压力为38kgf/cm2；注塑速度为7Sec；b6、预固化，预固化时间为80Sec；b7、开模，模具温度为165℃；b8、下料。
试封，进行首件检验：(1)X-Ray透视机透视，检查塑封后金线变形情况，金线变形率＜5％；(2)10倍显微镜下观察塑封体外观质量，应无气孔、沙眼和包封未满现象。正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象。按图2特殊的固化温度曲线固化：按30～175℃温度升温30分钟，在175℃±5℃的条件下，固化4小时；然后从175～30℃的温度降温40分钟。
质量检验及考核：
1.对已塑封好的产品按检验规范进行抽样；
2.X-Ray透视机透视，检查塑封后金线变形情况，金线变形率＜5％；
3.10倍显微镜下观察塑封体质量，应无气孔、沙眼和包封未满现象；
4、C-SAM超声波扫描机对塑封好的产品进行扫描检测，芯片上、金线上和框架载体4正反面应无离层，塑封体内无空洞。
5.可靠性验证：
①温湿度贮存试验：85℃±2℃，85％RH±5％RH，240h；
②温度冲击试验：
Figure C20051004268800061
③高温水蒸气压试验：温度121℃，100％RH，气压205KPa，168h；
④高温贮存试验：温度150℃(-0，+10)℃，240h；
无失效产品，符合GB/T12750-II和JEDEC相关标准。
实施例2：LQFP128L塑料封装
如图3所示，芯片2(厚度0.25～0.28mm)通过导电胶3(厚度0.025mm)与框架载体4(厚度0.127mm)相连，通过金丝1(弧高0.15mm)与框架内引脚5(距载体底面0.297mm，为IC的电源、信号通道)相连；塑封体(厚度1.40±0.10mm)根据设计把芯片2、金丝1和框架内引脚5完全包封起来。其代表产品LQFP128L，它是大面积薄型塑封，其塑封体尺寸为14.0mm*14.0mm*1.4mm，LQFP128L压151根线，线多、密度大、引线间距小，LQFP128L e＝0.40，而且弧线较长(7mm)塑封体厚度仅为1.40mm。
把MP-8000CH4(NITTO公司的8000系列)环氧模塑料从5℃以下的冷库中移出，在室温下回温24小时，进行材料的稳定性准备；已压焊后(引线框架上带芯片和焊线)的半成品采用MP-8000CH4环氧模塑料把芯片和金线部分完全包封起来，并确保金丝变形率控制在＜5％。
塑封工艺方法控制：b1、塑封料回温；b2、上料；b3、加塑封料；b4、合模，合模压力为110kgf/cm2；b5、加压注塑，注塑压力为45kgf/cm2；注塑速度为14Sec；b6、预固化，预固化时间为150Sec；b7、开模，模具温度为185℃；b8、下料。
试封，进行首件检验：(1)X-Ray透视机透视，检查塑封后金线变形情况，金线变形率＜5％；(2)10倍显微镜下观察塑封体外观质量，应无气孔、沙眼和包封未满现象。正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象。按图2特殊的固化温度曲线固化：按30～175℃温度升温30分钟，在175℃±5℃的条件下，固化6小时；然后从175～30℃的温度降温40分钟。
质量检验及考核：同实施例1。
实施例3：LQFP128L塑料封装
如图3所示，芯片2(厚度0.25～0.28mm)通过导电胶3(厚度0.025mm)与框架载体4(厚度0.127mm)相连，通过金丝1(弧高0.15mm)与框架内引脚5(距载体底面0.297mm，为IC的电源、信号通道)相连；塑封体(厚度1.40±0.10mm)根据设计把芯片2、金丝1和框架内引脚5完全包封起来。其代表产品LQFP128L，它是大面积薄型塑封，其塑封体尺寸为14.0mm*14.0mm*1.4mm，LQFP128L压151根线，线多、密度大、引线间距小，LQFP128L e＝0.40，而且弧线较长(7mm)塑封体厚度仅为1.40mm。
把KL-7000(华威公司7000系列)环氧模塑料从5℃以下的冷库中移出，在室温下回温24小时，进行材料的稳定性准备；已压焊后引线框架上带芯片和焊线的半成品，采用KL-7000环氧模塑料把芯片和金线部分完全包封起来，并确保金丝变形率控制在＜5％。
塑封工艺方法控制：b1、塑封料回温；b2、上料；b3、加塑封料；b4、合模，合模压力为100kgf/cm2；b5、加压注塑，注塑压力为42kgf/cm2；注塑速度为12Sec；b6、预固化，预固化时间为130Sec；b7、开模，模具温度为175℃；b8、下料。试封，进行首件检验：(1)X-Ray透视机透视，检查塑封后金线变形情况，金线变形率＜5％；
(2)10倍显微镜下观察塑封体外观质量，应无气孔、沙眼和包封未满现象。正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象。按图2特殊的固化温度曲线固化：按30～175℃温度升温30分钟，在175℃±5℃的条件下，固化6小时；然后从175～30℃的温度降温40分钟。
质量检验及考核：同实施例1。
实施例4：LQFP128L塑料封装
如图3所示，芯片2(厚度0.25～0.28mm)通过导电胶3(厚度0.025mm)与框架载体4(厚度0.127mm)相连，通过金丝1(弧高0.15mm)与框架内引脚5(距载体底面0.297mm，为IC的电源、信号通道)相连；塑封体(厚度1.40±0.10mm)根据设计把芯片2、金丝1和框架内引脚5完全包封起来。其代表产品LQFP128L，它是大面积薄型塑封，其塑封体尺寸为14.0mm*14.0mm*1.4mm，LQFP128L压151根线，线多、密度大、引线间距小，LQFP128L e＝0.40，而且弧线较长(7mm)塑封体厚度仅为1.40mm。
把GE7470(NITTO公司的7470系列)环氧模塑料从5℃以下的冷库中移出，在室温下回温24小时，进行材料的稳定性准备；已压焊后引线框架上带芯片和焊线的半成品，采用环氧模塑料把芯片和金线部分完全包封起来，并确保金丝变形率控制在＜5％。
塑封工艺方法控制：b1、塑封料回温；b2、上料；b3、加塑封料；b4、合模，合模压力为110kgf/cm2；b5、加压注塑，注塑压力为45kgf/cm2；注塑速度为14Sec；b6、预固化，预固化时间为150Sec；b7、开模，模具温度为160℃；b8、下料。
试封，进行首件检验：(1)X-Ray透视机透视，检查塑封后金线变形情况，金线变形率＜5％；(2)10倍显微镜下观察塑封体外观质量，应无气孔、沙眼和包封未满现象。正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象。按图2特殊的固化温度曲线固化：按30～175℃温度升温30分钟，在175℃±5℃的条件下，固化6小时；然后从175～30℃的温度降温40分钟。
质量检验及考核：
1.对已塑封好的产品按检验规范进行抽样；
2.X-Ray透视机透视，检查塑封后金线变形情况，金线变形率＜5％；
3.10倍显微镜下观察塑料封体质量，应气孔、沙眼和包封未满现象；
4.C-SAM超声波扫描机对塑封好的产品进行扫描检测，芯片上、金线上和载体正反面应无离层，塑封体内无空洞。
5.可靠性验证
①温湿度贮存试验：85℃±2℃，85％RH±5％RH，1000h；
②温度冲击试验：
Figure C20051004268800081
③高温水蒸气压试验：温度121℃，100％RH，气压205KPa，168h；
④高温贮存试验：温度150℃(-0，+10)℃，1000h；
无失效产品，符合GB/T12750-II和JEDEC相关标准，达到了LEVE2以上水平。
实施例5：LQFP128L塑料封装
与实施例4不同之处在于塑封料采用KL-G800(华威公司800系列)。

Claims (1)

1.一种长引线低弧度大面积薄型集成电路塑封生产方法，其特征在于：它包括以下步骤：
A、材料准备；
a1.将塑封料从5℃以下的冷库中移出，在室温下回温16～24小时，进行材料的稳定性准备；塑封料选自SIMITOMO公司的6600系列、NITTO公司的8000系列、华威公司7000系列、NITTO公司的7470系列环保型、华威公司800系列环保型环氧模塑料中任意一种；
a2.已压焊后引线框架上带芯片和焊线的半成品采用环氧模塑料把芯片和金线部分完全包封起来，并确保金丝变形率控制在＜5％；
B、塑封工艺方法控制；
b1、塑封料回温；b2、上料；b3、加塑封料；b4合模，合模压力为90～110kgf/cm2；b5、加压注塑，注塑压力为38～45kgf/cm2；注塑速度为7～14Sec；b6、预固化，预固化时间为80～150Sec；b7、开模，模具温度为160℃～185℃；b8、下料；
C、试封，进行首件检验：
(1)X-Ray透视机透视，检查塑封后金线变形情况，金线变形率＜5％；
(2)10倍显微镜下观察塑封体外观质量，应无气孔、沙眼和包封未满现象；
D、正式封装并确保塑封后的半成品无气孔、沙眼和包封未满现象；
E、按30～175℃温度升温30分钟，在175℃±5℃的条件下，固化5±1小时；然后从175～30℃的温度降温40分钟。
CNB2005100426880A 2005-06-03 2005-06-03 长引线低弧度大面积薄型集成电路塑封生产方法 Active CN100367481C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100426880A CN100367481C (zh) 2005-06-03 2005-06-03 长引线低弧度大面积薄型集成电路塑封生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100426880A CN100367481C (zh) 2005-06-03 2005-06-03 长引线低弧度大面积薄型集成电路塑封生产方法

Publications (2)

Publication Number Publication Date
CN1873937A CN1873937A (zh) 2006-12-06
CN100367481C true CN100367481C (zh) 2008-02-06

Family

ID=37484324

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100426880A Active CN100367481C (zh) 2005-06-03 2005-06-03 长引线低弧度大面积薄型集成电路塑封生产方法

Country Status (1)

Country Link
CN (1) CN100367481C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101805918B (zh) * 2010-04-12 2012-07-04 上海新阳半导体材料股份有限公司 引线框架电镀下料装置
CN110774528A (zh) * 2020-01-02 2020-02-11 四川立泰电子有限公司 一种低应力高导热功率器件的塑封工艺
CN112786463A (zh) * 2020-12-31 2021-05-11 江苏和睿半导体科技有限公司 一种长引线低弧度大面积薄型集成电路塑封生产工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1176489A (zh) * 1996-09-11 1998-03-18 三星电子株式会社 带有粘接层的芯片上引线封装及其制造方法
US5837558A (en) * 1997-11-04 1998-11-17 Texas Instruments Incorporated Integrated circuit chip packaging method
JPH11284104A (ja) * 1998-03-27 1999-10-15 Shindo Denshi Kogyo Kk 集積回路実装体およびその製造方法
CN1254181A (zh) * 1998-07-14 2000-05-24 国家淀粉及化学投资控股公司 采用同时固化粘合剂与密封剂制备电子仪器组件的方法
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1176489A (zh) * 1996-09-11 1998-03-18 三星电子株式会社 带有粘接层的芯片上引线封装及其制造方法
US5837558A (en) * 1997-11-04 1998-11-17 Texas Instruments Incorporated Integrated circuit chip packaging method
JPH11284104A (ja) * 1998-03-27 1999-10-15 Shindo Denshi Kogyo Kk 集積回路実装体およびその製造方法
CN1254181A (zh) * 1998-07-14 2000-05-24 国家淀粉及化学投资控股公司 采用同时固化粘合剂与密封剂制备电子仪器组件的方法
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process

Also Published As

Publication number Publication date
CN1873937A (zh) 2006-12-06

Similar Documents

Publication Publication Date Title
CN100576477C (zh) 形成引脚模块阵列封装的方法
TW200420404A (en) Method of resin encapsulation, apparatus for resin encapsulation, method of manufacturing semiconductor device, semiconductor device and resin material
CN102203927B (zh) 一种器件塑封的方法及其封装结构
CN103943764A (zh) 模压一体化封装led光源的成型模具及成型方法
CN102593015A (zh) 半导体器件的制造方法
CN100367481C (zh) 长引线低弧度大面积薄型集成电路塑封生产方法
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN101989581B (zh) 封装结构与封装方法
CN106711098B (zh) Ic塑料封装结构及其制备方法
US9000570B2 (en) Semiconductor device with corner tie bars
CN108400218B (zh) 一种基于csp型式的led封装方法
US20140291822A1 (en) Integrated circuit package
CN113675149B (zh) 一种具有应力释放结构的引线框架及封装料片
US20090321988A1 (en) Chip packaging process
CN103985693A (zh) 无刷直流电机集成驱动电路的封装结构及其封装方法
CN203839411U (zh) 模压一体化封装led光源的成型模具
CN203254606U (zh) 一种dip引线框塑封模具
CN209515637U (zh) 一种功率模块结构
US8481369B2 (en) Method of making semiconductor package with improved standoff
CN105957838A (zh) 用于三维系统级封装的封装结构及封装方法
CN203871321U (zh) 无刷直流电机集成驱动电路的封装结构
CN102738018A (zh) 一种基于框架载体开孔和锡球贴膜的aaqfn产品的二次塑封制作工艺
CN214477445U (zh) 一种新型TO系列SlP封装集成电路的封装结构
CN211265469U (zh) 一种高度集成且小尺寸的WiFi SiP模组
CN1225022C (zh) 芯片封装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230109

Address after: 512029 No. 88, Shengqiang Road, Wujiang District, Shaoguan City, Guangdong Province

Patentee after: Guangdong Shaohua Technology Co.,Ltd.

Address before: 741000 No. 14 Shuangqiao Road, Gansu, Tianshui

Patentee before: TIANSHUI HUATIAN TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right