JPH06268153A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06268153A JPH06268153A JP5052314A JP5231493A JPH06268153A JP H06268153 A JPH06268153 A JP H06268153A JP 5052314 A JP5052314 A JP 5052314A JP 5231493 A JP5231493 A JP 5231493A JP H06268153 A JPH06268153 A JP H06268153A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- tape
- bonded
- lead frame
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 信頼性および生産性に優れた半導体装置を提
供する。 【構成】 リードフレームに半導体チツプ１ａ，１ｂを
搭載した複数のＴＣＰのテープリード３ａ，３ｂが接続
され、樹脂モールドされている半導体装置において、リ
ードフレーム４の片面のみにＴＣＰのテープリード３
ａ，３ｂをボンデイングした。
供する。 【構成】 リードフレームに半導体チツプ１ａ，１ｂを
搭載した複数のＴＣＰのテープリード３ａ，３ｂが接続
され、樹脂モールドされている半導体装置において、リ
ードフレーム４の片面のみにＴＣＰのテープリード３
ａ，３ｂをボンデイングした。
Description
【０００１】
【産業上の利用分野】本発明はテープキヤリアパツケー
ジ（ＴＣＰ）内に複数のチツプを有する半導体装置に係
わるもので、さらに詳しくはそのリードフレームとＴＣ
Ｐの接続の信頼性および生産性の改良に関する。
ジ（ＴＣＰ）内に複数のチツプを有する半導体装置に係
わるもので、さらに詳しくはそのリードフレームとＴＣ
Ｐの接続の信頼性および生産性の改良に関する。
【０００２】
【従来の技術】近年、パソコン、ワークステーシヨンな
どのＯＡ端末機器の小型化、可搬化が急激に進行してい
る。その反面、内部システムは高機能化され、主ＩＣメ
モリは大容量化の傾向にあり、省スペース大容量メモリ
の要求が高まつている。大容量のメモリＩＣを実現する
ためには従来の世代交代による容量アツプに加えて、高
密度実装技術を駆使した大容量化が必要となる。その１
手段として、図７に示すような構造の半導体装置が提案
されている（例えば特願平３−５０５８５１）。これは
リードフレーム４の両面にそれぞれ、第１の半導体チツ
プ１ａと第２の半導体チツプ１ｂをバンプ２ａ，２ｂお
よびテープリード３ａ，３ｂを介してボンデイングし、
モールド樹脂５によりモールドすることにより１パツケ
ージ内に複数の半導体チツプを内蔵し、高密度実装を可
能としたものである。
どのＯＡ端末機器の小型化、可搬化が急激に進行してい
る。その反面、内部システムは高機能化され、主ＩＣメ
モリは大容量化の傾向にあり、省スペース大容量メモリ
の要求が高まつている。大容量のメモリＩＣを実現する
ためには従来の世代交代による容量アツプに加えて、高
密度実装技術を駆使した大容量化が必要となる。その１
手段として、図７に示すような構造の半導体装置が提案
されている（例えば特願平３−５０５８５１）。これは
リードフレーム４の両面にそれぞれ、第１の半導体チツ
プ１ａと第２の半導体チツプ１ｂをバンプ２ａ，２ｂお
よびテープリード３ａ，３ｂを介してボンデイングし、
モールド樹脂５によりモールドすることにより１パツケ
ージ内に複数の半導体チツプを内蔵し、高密度実装を可
能としたものである。
【０００３】この構造においては鏡面対称の半導体チツ
プを用いるため、半導体チツプ間の絶縁処理が不要であ
る。また、半導体チツプ間が接着剤６で接合されてるた
め、見掛け上、１個の半導体チツプがモールドされるこ
とになり、モールド時の半導体チツプの移動が少なく高
精度なモールドが可能である。等の優れた面がある。
プを用いるため、半導体チツプ間の絶縁処理が不要であ
る。また、半導体チツプ間が接着剤６で接合されてるた
め、見掛け上、１個の半導体チツプがモールドされるこ
とになり、モールド時の半導体チツプの移動が少なく高
精度なモールドが可能である。等の優れた面がある。
【０００４】
【発明が解決しようとする課題】その反面、テープリー
ド３ａ，３ｂがリードフレーム４の両面にそれぞれの表
面に設けられた金属薄膜（例えばＡｕ，Ｓｎ，Ａｇなど
の鍍金膜）同士による加熱拡散接合、合金接合等によつ
てボンデイングされるため、ボンデイングは図８に示す
ように、ボンデイングツール７により片面交互に熱圧着
されることになり、第１のボンデイング部は第２のボン
デイングが行われる際に再度、加圧、加熱されるため、
両面均一なボンデイングができない。また、両面一括に
ボンデイングするためにはボンデイングツールが最低２
個必要となり、ボンデイング装置の構造が複雑になると
共に、ボンデイングツール同士の高精度な位置合わせお
よび温度の制御が要求され、両面共に同一条件でボンデ
イングするのが困難であり、さらに、鏡面対称の２種類
の半導体チツプが必要であるなど、ボンデイングの信頼
性および生産性が劣るという欠点があつた。
ド３ａ，３ｂがリードフレーム４の両面にそれぞれの表
面に設けられた金属薄膜（例えばＡｕ，Ｓｎ，Ａｇなど
の鍍金膜）同士による加熱拡散接合、合金接合等によつ
てボンデイングされるため、ボンデイングは図８に示す
ように、ボンデイングツール７により片面交互に熱圧着
されることになり、第１のボンデイング部は第２のボン
デイングが行われる際に再度、加圧、加熱されるため、
両面均一なボンデイングができない。また、両面一括に
ボンデイングするためにはボンデイングツールが最低２
個必要となり、ボンデイング装置の構造が複雑になると
共に、ボンデイングツール同士の高精度な位置合わせお
よび温度の制御が要求され、両面共に同一条件でボンデ
イングするのが困難であり、さらに、鏡面対称の２種類
の半導体チツプが必要であるなど、ボンデイングの信頼
性および生産性が劣るという欠点があつた。
【０００５】本発明は上記従来製品が持つていたボンデ
イングの信頼性および生産性に劣るという欠点を解決
し、以て信頼性および生産性に優れた半導体装置を提供
することを目的とする。
イングの信頼性および生産性に劣るという欠点を解決
し、以て信頼性および生産性に優れた半導体装置を提供
することを目的とする。
【０００６】
【課題を解決するための手段】上記目的は、リードフレ
ームに半導体チツプを搭載した複数のＴＣＰのテープリ
ードが接続され、樹脂モールドされている半導体装置に
おいて、リードフレームの片面のみにＴＣＰのテープリ
ードをボンデイングしたことにより達成される。
ームに半導体チツプを搭載した複数のＴＣＰのテープリ
ードが接続され、樹脂モールドされている半導体装置に
おいて、リードフレームの片面のみにＴＣＰのテープリ
ードをボンデイングしたことにより達成される。
【０００７】
【作用】リードフレームに半導体チツプを搭載した複数
のＴＣＰのテープリードが接続され、樹脂モールドされ
ている半導体装置において、リードフレームの片面のみ
にＴＣＰのテープリードをボンデイングする構造とする
ことによつて、温度および位置を制御すべきボンデイン
グツールの数およびボンデイング回数が減少し、ボンデ
イング時の作業性および信頼性が大幅に向上する。
のＴＣＰのテープリードが接続され、樹脂モールドされ
ている半導体装置において、リードフレームの片面のみ
にＴＣＰのテープリードをボンデイングする構造とする
ことによつて、温度および位置を制御すべきボンデイン
グツールの数およびボンデイング回数が減少し、ボンデ
イング時の作業性および信頼性が大幅に向上する。
【０００８】
【実施例】本発明の実施例について図１〜図６を用いて
説明する。
説明する。
【０００９】図１は本発明の半導体装置の第１の実施例
の断面図である。
の断面図である。
【００１０】図１において１ａは例えば４メガビツトの
フラツシユメモリなどの第１の半導体チツプ、１ｂは１
ａと同じ第２の半導体チツプで、それぞれ例えばＡｕ鍍
金からなるバンプ２ａ，２ｂおよび例えば銅箔をパター
ニングしてなるテープリード３ａ，３ｂを介して、例え
ば鉄系合金からなるリードフレーム４の片面に電気的に
接続される。５は例えばＳｉＯ2 粒子を含むエポキシ樹
脂からなるモールド樹脂である。
フラツシユメモリなどの第１の半導体チツプ、１ｂは１
ａと同じ第２の半導体チツプで、それぞれ例えばＡｕ鍍
金からなるバンプ２ａ，２ｂおよび例えば銅箔をパター
ニングしてなるテープリード３ａ，３ｂを介して、例え
ば鉄系合金からなるリードフレーム４の片面に電気的に
接続される。５は例えばＳｉＯ2 粒子を含むエポキシ樹
脂からなるモールド樹脂である。
【００１１】テープリード３ａおよび３ｂの表面には例
えばＡｕ鍍金（図示せず）が設けられており、積み重な
つて例えばボンデイング部にＳｎ鍍金（図示せず）を設
けたリードフレーム４の上方片面にボンデイングされて
いる。
えばＡｕ鍍金（図示せず）が設けられており、積み重な
つて例えばボンデイング部にＳｎ鍍金（図示せず）を設
けたリードフレーム４の上方片面にボンデイングされて
いる。
【００１２】第１の半導体チツプ１ａと第２の半導体チ
ツプ１ｂはテープリード３ａの曲げ加工によつて適当な
間隔を確保できるため、接触しない。なお、テープリー
ド３ｂは直線状としたが、必要に応じて曲げ加工が施さ
れる場合もある。
ツプ１ｂはテープリード３ａの曲げ加工によつて適当な
間隔を確保できるため、接触しない。なお、テープリー
ド３ｂは直線状としたが、必要に応じて曲げ加工が施さ
れる場合もある。
【００１３】図２にボンデイング装置の一例を示す。
【００１４】ボンデイングダイ８上にリードフレーム
４、それぞれテープリード３ａ，３ｂをインナーリード
ボンデイングによりバンプ２ａ，２ｂを介してボンデイ
ングした第１の半導体チツプ１ａおよび第２の半導体チ
ツプ１ｂを保持し、ボンデイングツール７で一括に加
熱、加圧し、ボンデイングを行う。
４、それぞれテープリード３ａ，３ｂをインナーリード
ボンデイングによりバンプ２ａ，２ｂを介してボンデイ
ングした第１の半導体チツプ１ａおよび第２の半導体チ
ツプ１ｂを保持し、ボンデイングツール７で一括に加
熱、加圧し、ボンデイングを行う。
【００１５】このように本発明の構成によれば、１回の
ボンデイングによつて作製可能であるので生産性に優
れ、また、再加圧、再加熱をしないので均一なボンデイ
ングができ、安定したボンデイング強度を有する信頼性
の高い製品を供給できる。
ボンデイングによつて作製可能であるので生産性に優
れ、また、再加圧、再加熱をしないので均一なボンデイ
ングができ、安定したボンデイング強度を有する信頼性
の高い製品を供給できる。
【００１６】図３は本発明の第２の実施例のボンデイン
グ部分を示す部分拡大図である。
グ部分を示す部分拡大図である。
【００１７】このようにリードフレーム４の同一面にテ
ープリード３ａ，３ｂを並列にボンデイングすること
で、ボンデイングに寄与する合金層の合金組成が均一な
ものになり、ボンデイングの信頼性をさらに高くでき
る。
ープリード３ａ，３ｂを並列にボンデイングすること
で、ボンデイングに寄与する合金層の合金組成が均一な
ものになり、ボンデイングの信頼性をさらに高くでき
る。
【００１８】図４は本発明の第３の実施例を示す断面図
である。
である。
【００１９】これはリードフレーム４の下方片面にテー
プリード３ａ，３ｂをボンデイングしたもので、図３に
示したボンデイング形態を応用して可能となる。これら
ボンデイング形態は本発明の思想を逸脱しない範囲で必
要に応じて自由に設定できることは言うまでもない。
プリード３ａ，３ｂをボンデイングしたもので、図３に
示したボンデイング形態を応用して可能となる。これら
ボンデイング形態は本発明の思想を逸脱しない範囲で必
要に応じて自由に設定できることは言うまでもない。
【００２０】図５は本発明の第４の実施例の断面図であ
る。
る。
【００２１】本発明の構造においては、モールドを行う
際のモールド樹脂の流路が３分岐となるため、モールド
樹脂５の配分は同じにするのが望ましい。しかし、これ
らを全て同じにすることはテープリード３ａの曲げ形状
の誤差などにより非常に困難である。そのため、作製誤
差によりモールド時にモールドの圧力により半導体チツ
プにストレスが加わつても、ＴＣＰが変形しないように
する必要がある。
際のモールド樹脂の流路が３分岐となるため、モールド
樹脂５の配分は同じにするのが望ましい。しかし、これ
らを全て同じにすることはテープリード３ａの曲げ形状
の誤差などにより非常に困難である。そのため、作製誤
差によりモールド時にモールドの圧力により半導体チツ
プにストレスが加わつても、ＴＣＰが変形しないように
する必要がある。
【００２２】そこで本実施例は最も変形し易いテープリ
ード３ａ，３ｂを保持する、例えばポリイミドテープか
らなるキヤリアテープ９ａ，９ｂと第１の半導体チツプ
１ａおよび第２の半導体チツプ１ｂが形成するギヤツプ
部１０を補強材１１ａ，１１ｂで補強した構造とした。
補強材１１ａ，１１ｂは例えばエポキシ樹脂等で、他の
部材との熱膨張係数の整合および機械的強度を考慮して
選択される。なお、補強材１１ａ，１１ｂの形成範囲は
ギヤツプ部１０に沿つて帯状に設ける。この時、ギヤツ
プ部１０に沿つて１周形成してもよいが、部分的でも効
果はある。また、補強材１１ｂは第１の半導体チツプ１
ａと第２の半導体チツプ１ｂが干渉した時の電気的絶縁
を行う効果もある。電気的絶縁効果を目的に補強材を用
いる場合は第２の半導体チツプ１ｂ側のみに形成しても
よい。
ード３ａ，３ｂを保持する、例えばポリイミドテープか
らなるキヤリアテープ９ａ，９ｂと第１の半導体チツプ
１ａおよび第２の半導体チツプ１ｂが形成するギヤツプ
部１０を補強材１１ａ，１１ｂで補強した構造とした。
補強材１１ａ，１１ｂは例えばエポキシ樹脂等で、他の
部材との熱膨張係数の整合および機械的強度を考慮して
選択される。なお、補強材１１ａ，１１ｂの形成範囲は
ギヤツプ部１０に沿つて帯状に設ける。この時、ギヤツ
プ部１０に沿つて１周形成してもよいが、部分的でも効
果はある。また、補強材１１ｂは第１の半導体チツプ１
ａと第２の半導体チツプ１ｂが干渉した時の電気的絶縁
を行う効果もある。電気的絶縁効果を目的に補強材を用
いる場合は第２の半導体チツプ１ｂ側のみに形成しても
よい。
【００２３】なお、図６にモールド前のＴＣＰの平面図
を示す。
を示す。
【００２４】帯状のテープ２０上には図のようなチツプ
が多数配列されており、モールドエリアでカツトして、
図１に示すようなモールドされた単体の半導体装置が得
られるようになつている。図中の破線Ｍは、モールドエ
リアを示す。
が多数配列されており、モールドエリアでカツトして、
図１に示すようなモールドされた単体の半導体装置が得
られるようになつている。図中の破線Ｍは、モールドエ
リアを示す。
【００２５】
【発明の効果】以上説明したように本発明によれば、半
導体装置はリードフレームの片面にＴＣＰのテープリー
ドがボンデイングされるため、１個のボンデイングツー
ルによる一括ボンデイングが可能となり生産性に優れ
る。また、リードフレームの同一面に複数のテープリー
ドをボンデイングできるため、安定したボンデイングが
可能となりボンデイング強度などの信頼性が高い。
導体装置はリードフレームの片面にＴＣＰのテープリー
ドがボンデイングされるため、１個のボンデイングツー
ルによる一括ボンデイングが可能となり生産性に優れ
る。また、リードフレームの同一面に複数のテープリー
ドをボンデイングできるため、安定したボンデイングが
可能となりボンデイング強度などの信頼性が高い。
【図１】本発明の第１の実施例に係る半導体装置の断面
図である。
図である。
【図２】図１に示した半導体装置の製造方法を説明する
ための、ボンデイング装置を含めた断面図である。
ための、ボンデイング装置を含めた断面図である。
【図３】本発明の第２の実施例に係る半導体装置の要部
斜視図である。
斜視図である。
【図４】本発明の第３の実施例に係る半導体装置の断面
図である。
図である。
【図５】本発明の第４の実施例に係る半導体装置の断面
図である。
図である。
【図６】モールド前のＴＣＰの平面図である。
【図７】従来例に係る半導体装置の一例を示す断面図で
ある。
ある。
【図８】図７に示した半導体装置の製造方法を説明する
ための、ボンデイング装置を含めた断面図である。
ための、ボンデイング装置を含めた断面図である。
１ａ 第１の半導体チツプ １ｂ 第２の半導体チツプ ２ａ，２ｂ バンプ ３ａ，３ｂ テープリード ４ リードフレーム ５ モールド樹脂 ９ａ，９ｂ キヤリアテープ １１ａ，１１ｂ 補強材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｓ 9272−4Ｍ (72)発明者 山田 宗博 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (3)
- 【請求項１】 リードフレームに半導体チツプを搭載し
た複数のＴＣＰのテープリードが接続され、樹脂モール
ドされている半導体装置において、リードフレームの片
面のみにＴＣＰのテープリードをボンデイングしたこと
を特徴とする半導体装置。 - 【請求項２】 請求項１記載において、前記テープリー
ドを、前記リードフレームの電気的に独立した同一平面
上に２個以上ボンデイングしたことを特徴とする半導体
装置。 - 【請求項３】 請求項１記載において、前記ＴＣＰの半
導体チツプとキヤリアテープのなすギヤツプ部に補強材
を帯状に設けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052314A JPH06268153A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052314A JPH06268153A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268153A true JPH06268153A (ja) | 1994-09-22 |
Family
ID=12911326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5052314A Withdrawn JPH06268153A (ja) | 1993-03-12 | 1993-03-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268153A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446713B1 (ko) * | 2000-05-26 | 2004-09-01 | 샤프 가부시키가이샤 | 반도체 장치 및 액정모듈 |
| KR100447894B1 (ko) * | 1997-09-25 | 2004-10-14 | 삼성전자주식회사 | 듀얼 적층패키지 및 그 제조방법 |
| CN102290399A (zh) * | 2010-06-17 | 2011-12-21 | 国碁电子(中山)有限公司 | 堆叠式芯片封装结构及方法 |
-
1993
- 1993-03-12 JP JP5052314A patent/JPH06268153A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447894B1 (ko) * | 1997-09-25 | 2004-10-14 | 삼성전자주식회사 | 듀얼 적층패키지 및 그 제조방법 |
| KR100446713B1 (ko) * | 2000-05-26 | 2004-09-01 | 샤프 가부시키가이샤 | 반도체 장치 및 액정모듈 |
| CN102290399A (zh) * | 2010-06-17 | 2011-12-21 | 国碁电子(中山)有限公司 | 堆叠式芯片封装结构及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100561737C (zh) | 中心焊点芯片的叠层球栅极阵列封装件及其制造方法 | |
| US6951982B2 (en) | Packaged microelectronic component assemblies | |
| JP4097403B2 (ja) | 半導体装置 | |
| JP3813788B2 (ja) | 半導体装置及びその製造方法 | |
| US6677181B2 (en) | Method for fabricating stacked chip package device | |
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US6316822B1 (en) | Multichip assembly semiconductor | |
| US20020041025A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH10308467A (ja) | ボールグリッドアレイ半導体パッケージ用ユニットｐｃｂキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法 | |
| JP2009506539A (ja) | マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法 | |
| JP3494901B2 (ja) | 半導体集積回路装置 | |
| JP2012227445A (ja) | 半導体装置及びその製造方法 | |
| US20050110127A1 (en) | Semiconductor device | |
| JP3638750B2 (ja) | 半導体装置 | |
| JP2001237258A (ja) | 半導体装置の製造方法 | |
| US6583511B2 (en) | Semiconductor device and a method of producing the same | |
| JPH06268153A (ja) | 半導体装置 | |
| US7572674B2 (en) | Method for manufacturing semiconductor device | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| US5361970A (en) | Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads | |
| EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JPH05121462A (ja) | 半導体装置の製造方法 | |
| JP2011210936A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH08181273A (ja) | リードフレーム及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |