JPH06120464A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06120464A JPH06120464A JP4267067A JP26706792A JPH06120464A JP H06120464 A JPH06120464 A JP H06120464A JP 4267067 A JP4267067 A JP 4267067A JP 26706792 A JP26706792 A JP 26706792A JP H06120464 A JPH06120464 A JP H06120464A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- glass substrate
- semiconductor device
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 簡易な工法により作製する半導体装置の、電
気的接続等の信頼性を高め、品質を向上する。 【構成】 Ａｕバンプ電極４を形成したを設けたイメー
ジセンサ素子１と、スクリーン印刷プロセスにて導体回
路層７とＩＴＯ膜の基板電極３を形成した透光性を有す
るガラス基板８において、所定のＡｕバンプ電極４と基
板電極６の位置が一致するよう変性アクリレート系の紫
外線硬化型の絶縁樹脂５を介して設置し、加圧を施して
圧接した後、ガラス基板１側より紫外線光を照射して絶
縁樹脂５を硬化することで実装する製造方法により作製
したイメージセンサ。 【効果】 ＩＴＯ膜の基板電極により、電極の裏側にお
いても絶縁樹脂が硬化する。また、Ａｕバンプ電極を設
けることで、全ての基板電極において、十分な圧接状態
が得られる。
気的接続等の信頼性を高め、品質を向上する。 【構成】 Ａｕバンプ電極４を形成したを設けたイメー
ジセンサ素子１と、スクリーン印刷プロセスにて導体回
路層７とＩＴＯ膜の基板電極３を形成した透光性を有す
るガラス基板８において、所定のＡｕバンプ電極４と基
板電極６の位置が一致するよう変性アクリレート系の紫
外線硬化型の絶縁樹脂５を介して設置し、加圧を施して
圧接した後、ガラス基板１側より紫外線光を照射して絶
縁樹脂５を硬化することで実装する製造方法により作製
したイメージセンサ。 【効果】 ＩＴＯ膜の基板電極により、電極の裏側にお
いても絶縁樹脂が硬化する。また、Ａｕバンプ電極を設
けることで、全ての基板電極において、十分な圧接状態
が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体実装方法に関する
もので、イメージセンサ等の半導体装置に関するもので
ある。
もので、イメージセンサ等の半導体装置に関するもので
ある。
【０００２】
【従来の技術】近年、イメージセンサ等の半導体装置に
関しては、簡易な実装工法で作製することができ、且
つ、信頼性に優れていることが要求されており、そのた
めに、半導体素子であるイメージセンサ素子と回路基板
を、光または熱硬化型の絶縁樹脂を介在してお互いの電
極を圧接した状態で絶縁樹脂の硬化を行い、電気的接続
と接着固定を同時に行う半導体実装工法により作製され
る半導体装置の提案がなされている。
関しては、簡易な実装工法で作製することができ、且
つ、信頼性に優れていることが要求されており、そのた
めに、半導体素子であるイメージセンサ素子と回路基板
を、光または熱硬化型の絶縁樹脂を介在してお互いの電
極を圧接した状態で絶縁樹脂の硬化を行い、電気的接続
と接着固定を同時に行う半導体実装工法により作製され
る半導体装置の提案がなされている。
【０００３】以下図面を参照しながら、上記した従来の
イメージセンサの一例について説明する。
イメージセンサの一例について説明する。
【０００４】図３は従来のイメージセンサの要部断面図
を示すものである。図３において、１１は透光性を有す
るガラス基板である。１２はＡｕの基板電極で、１３は
この基板電極１２に接続する回路導体層である。１７は
イメージセンサ素子で、１６は受光素子、１５はＡｌ電
極パッドである。また、１４は紫外線硬化型の絶縁樹脂
である。
を示すものである。図３において、１１は透光性を有す
るガラス基板である。１２はＡｕの基板電極で、１３は
この基板電極１２に接続する回路導体層である。１７は
イメージセンサ素子で、１６は受光素子、１５はＡｌ電
極パッドである。また、１４は紫外線硬化型の絶縁樹脂
である。
【０００５】以上のように構成されたイメージセンサに
ついて、以下その実装方法について説明する。
ついて、以下その実装方法について説明する。
【０００６】まず、予めスクリーン印刷プロセスを用い
てＡｕの基板電極１２や回路導体層１３を形成したガラ
ス基板１１を作製する。次に、このガラス基板１１上に
紫外線硬化型の絶縁樹脂１４を必要量、所定の位置に塗
布し、その上からウエハより切断加工して個片状態とし
た複数個のイメージセンサ素子１７を、所定のＡｌ電極
パッド１５と基板電極１２の位置が一致するよう直線上
に接続して設置した後、電極間の絶縁樹脂１４が押し退
けられて当接する状態となるまで加圧する。この状態で
ガラス基板１１側より紫外線光を照射して絶縁樹脂１４
の硬化を行い、イメージセンサ素子１７の実装を行う
（例えば、特開平２−１０７０５３号など）。
てＡｕの基板電極１２や回路導体層１３を形成したガラ
ス基板１１を作製する。次に、このガラス基板１１上に
紫外線硬化型の絶縁樹脂１４を必要量、所定の位置に塗
布し、その上からウエハより切断加工して個片状態とし
た複数個のイメージセンサ素子１７を、所定のＡｌ電極
パッド１５と基板電極１２の位置が一致するよう直線上
に接続して設置した後、電極間の絶縁樹脂１４が押し退
けられて当接する状態となるまで加圧する。この状態で
ガラス基板１１側より紫外線光を照射して絶縁樹脂１４
の硬化を行い、イメージセンサ素子１７の実装を行う
（例えば、特開平２−１０７０５３号など）。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、イメージセンサ素子１７の切断加工状態
に起因する接続部における所定量以上の隙間の広がり
や、設置の際のアライメント精度及び実装精度等の影響
により、所定の位置よりずれた位置で設置される場合が
多い。そのため、基板電極１２を十分大きなものとする
ことで、この位置ずれを補償する構成としている。とこ
ろが、図４に示すように、この大きなＡｕの基板電極１
２に照射される紫外線光は表面で反射して透過しないの
で、基板電極１２の陰になる電極パッド１５の近傍の広
い部分で、絶縁樹脂１４は未硬化の状態のままとなり、
電気的接続等の実装の信頼性を悪くするという問題点を
有していた。また、基板電極１２はスクリーン印刷プロ
セスにて形成されるので、比較的膜厚のバラツキが大き
い。従って、同一のイメージセンサ素子１７と接続する
基板電極１２において、周辺の基板電極に比べ膜厚の薄
い基板電極は、十分に圧接された状態とならないので、
電気的接続の信頼性が悪いという問題点も有していた。
うな構成では、イメージセンサ素子１７の切断加工状態
に起因する接続部における所定量以上の隙間の広がり
や、設置の際のアライメント精度及び実装精度等の影響
により、所定の位置よりずれた位置で設置される場合が
多い。そのため、基板電極１２を十分大きなものとする
ことで、この位置ずれを補償する構成としている。とこ
ろが、図４に示すように、この大きなＡｕの基板電極１
２に照射される紫外線光は表面で反射して透過しないの
で、基板電極１２の陰になる電極パッド１５の近傍の広
い部分で、絶縁樹脂１４は未硬化の状態のままとなり、
電気的接続等の実装の信頼性を悪くするという問題点を
有していた。また、基板電極１２はスクリーン印刷プロ
セスにて形成されるので、比較的膜厚のバラツキが大き
い。従って、同一のイメージセンサ素子１７と接続する
基板電極１２において、周辺の基板電極に比べ膜厚の薄
い基板電極は、十分に圧接された状態とならないので、
電気的接続の信頼性が悪いという問題点も有していた。
【０００８】本発明は上記問題点に鑑み、実装の信頼性
を向上させた半導体装置を提供するものである。
を向上させた半導体装置を提供するものである。
【０００９】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、電極パッド部に容易に変形
可能な軟らかい金属にて形成した突起電極を設けた半導
体素子と、主面上に所望の導体回路層を形成した透光性
を有するガラス基板において、前記ガラス基板上の導体
回路層中には、前記半導体素子との電気的接続を行うた
めの透光性を有する材料にて形成した基板電極が設けて
あり、この様な構成において、前記半導体素子を前記ガ
ラス基板の主面上に、所定の前記半導体素子の突起電極
と前記ガラス基板の基板電極の位置が一致するよう変性
アクリレート系の紫外線硬化型の絶縁樹脂を介して設置
し、加圧を施して突起電極と基板電極間に前記絶縁樹脂
が無くなるまで圧接した後、ガラス基板側より紫外線光
を照射して絶縁樹脂を硬化することで、半導体素子をガ
ラス基板上に実装する製造方法により作製した半導体装
置である。
めに本発明の半導体装置は、電極パッド部に容易に変形
可能な軟らかい金属にて形成した突起電極を設けた半導
体素子と、主面上に所望の導体回路層を形成した透光性
を有するガラス基板において、前記ガラス基板上の導体
回路層中には、前記半導体素子との電気的接続を行うた
めの透光性を有する材料にて形成した基板電極が設けて
あり、この様な構成において、前記半導体素子を前記ガ
ラス基板の主面上に、所定の前記半導体素子の突起電極
と前記ガラス基板の基板電極の位置が一致するよう変性
アクリレート系の紫外線硬化型の絶縁樹脂を介して設置
し、加圧を施して突起電極と基板電極間に前記絶縁樹脂
が無くなるまで圧接した後、ガラス基板側より紫外線光
を照射して絶縁樹脂を硬化することで、半導体素子をガ
ラス基板上に実装する製造方法により作製した半導体装
置である。
【００１０】
【作用】本発明は上記した構成によって、基板電極を透
光性を有する材料にて形成する事により、紫外線光が透
過されるので基板電極の裏側においても絶縁樹脂が硬化
する。また、変形可能な軟らかい金属にて形成した突起
電極を設けることで、膜厚の厚い基板電極と圧接する突
起電極が、加圧により押し潰される事により、膜厚の薄
い基板電極においても、十分な圧接状態が得られる。こ
れらにより、電気的接続等の実装の信頼性が向上した、
品質の優れた半導体装置とすることとなる。
光性を有する材料にて形成する事により、紫外線光が透
過されるので基板電極の裏側においても絶縁樹脂が硬化
する。また、変形可能な軟らかい金属にて形成した突起
電極を設けることで、膜厚の厚い基板電極と圧接する突
起電極が、加圧により押し潰される事により、膜厚の薄
い基板電極においても、十分な圧接状態が得られる。こ
れらにより、電気的接続等の実装の信頼性が向上した、
品質の優れた半導体装置とすることとなる。
【００１１】
【実施例】以下本発明の一実施例の半導体装置の一例で
あるイメージセンサについて、図面を参照しながら説明
する。
あるイメージセンサについて、図面を参照しながら説明
する。
【００１２】図１は本発明の実施例におけるイメージセ
ンサの要部断面図を示すものである。図１において、１
は半導体素子であるイメージセンサ素子、２は受光素
子、３はＡｌ電極パッドで、４はこのＡｌ電極パッド上
に形成したＡｕの突起電極である。また、８は透光性を
有するガラス基板で、７はこのガラス基板８の主面上に
形成した回路導体層、６はこの回路導体層に接続したＩ
ＴＯ膜の基板電極である。５は、変性アクリレート系の
紫外線硬化型の絶縁樹脂である。
ンサの要部断面図を示すものである。図１において、１
は半導体素子であるイメージセンサ素子、２は受光素
子、３はＡｌ電極パッドで、４はこのＡｌ電極パッド上
に形成したＡｕの突起電極である。また、８は透光性を
有するガラス基板で、７はこのガラス基板８の主面上に
形成した回路導体層、６はこの回路導体層に接続したＩ
ＴＯ膜の基板電極である。５は、変性アクリレート系の
紫外線硬化型の絶縁樹脂である。
【００１３】以上のように構成されたイメージセンサに
ついて、以下図１及び図２を用いてその作製方法を説明
する。
ついて、以下図１及び図２を用いてその作製方法を説明
する。
【００１４】まず図１（ａ）に示すように、Ｓｉウエハ
上に半導体プロセスを用いて受光素子２等の素子やＡｌ
の配線及び電極パッド３等を形成した後、溶融した球状
のＡｕを電極パッド３に付着して突起電極４を形成す
る。その後、このウエハを切断加工してイメージセンサ
素子１とする。また、ガラス基板８には、Ｉｎｄｉｕｍ
−Ｔｉｎ−Ｏｘｉｄｅ（以下ＩＴＯと称す）膜の基板電
極６と回路導体層７をスクリーン印刷プロセスにて形成
しておく。この際、ＩＴＯ膜の基板電極６をコストのか
からないスクリーン印刷プロセスにより形成すること
で、回路導体層７と同じプロセスで形成するので、経済
性に優れたガラス基板８が実現できる。次に、ガラス基
板８の主面上の所定の位置に必要量の紫外線硬化型の絶
縁樹脂５を塗布し、複数個のイメージセンサ素子１に対
し、直線上に接続した状態で、所定の突起電極４とＩＴ
Ｏ膜の基板電極６の位置が一致して設置できるようにア
ライメントを行う。
上に半導体プロセスを用いて受光素子２等の素子やＡｌ
の配線及び電極パッド３等を形成した後、溶融した球状
のＡｕを電極パッド３に付着して突起電極４を形成す
る。その後、このウエハを切断加工してイメージセンサ
素子１とする。また、ガラス基板８には、Ｉｎｄｉｕｍ
−Ｔｉｎ−Ｏｘｉｄｅ（以下ＩＴＯと称す）膜の基板電
極６と回路導体層７をスクリーン印刷プロセスにて形成
しておく。この際、ＩＴＯ膜の基板電極６をコストのか
からないスクリーン印刷プロセスにより形成すること
で、回路導体層７と同じプロセスで形成するので、経済
性に優れたガラス基板８が実現できる。次に、ガラス基
板８の主面上の所定の位置に必要量の紫外線硬化型の絶
縁樹脂５を塗布し、複数個のイメージセンサ素子１に対
し、直線上に接続した状態で、所定の突起電極４とＩＴ
Ｏ膜の基板電極６の位置が一致して設置できるようにア
ライメントを行う。
【００１５】図１（ｂ）は、電気的接続とイメージセン
サ素子１を接着固定する際の図で、図に示す通り、絶縁
樹脂５を介して所定の位置に設置されたイメージセンサ
素子１とガラス基板８に適当な加圧をかけることで、同
一イメージセンサ素子１７に接続するＩＴＯ膜の基板電
極６において、膜厚の厚い基板電極に圧接する突起電極
は押し潰されるので、膜厚の薄い基板電極においても十
分な圧接状態が得られ、電極間の絶縁樹脂５を押し退け
ることができ、確実な接続が行える。この状態におい
て、ガラス基板８側より紫外線光を照射して絶縁樹脂５
を硬化してイメージセンサ素子１の接着固定を行う。こ
の際、図２に示すように、基板電極６が透光性を有する
ＩＴＯ膜であるので、影になる部分がなくなり基板電極
６上の絶縁樹脂５も硬化する。このようにして、複数個
のイメージセンサ素子１を直線上に接続してガラス基板
８上に実装する。
サ素子１を接着固定する際の図で、図に示す通り、絶縁
樹脂５を介して所定の位置に設置されたイメージセンサ
素子１とガラス基板８に適当な加圧をかけることで、同
一イメージセンサ素子１７に接続するＩＴＯ膜の基板電
極６において、膜厚の厚い基板電極に圧接する突起電極
は押し潰されるので、膜厚の薄い基板電極においても十
分な圧接状態が得られ、電極間の絶縁樹脂５を押し退け
ることができ、確実な接続が行える。この状態におい
て、ガラス基板８側より紫外線光を照射して絶縁樹脂５
を硬化してイメージセンサ素子１の接着固定を行う。こ
の際、図２に示すように、基板電極６が透光性を有する
ＩＴＯ膜であるので、影になる部分がなくなり基板電極
６上の絶縁樹脂５も硬化する。このようにして、複数個
のイメージセンサ素子１を直線上に接続してガラス基板
８上に実装する。
【００１６】実施例として柔らかい金属から成る突起電
極をＡｕとしたがＡｕ合金、Ｃｕ合金、インジウム合
金、半田等も用いても良い。
極をＡｕとしたがＡｕ合金、Ｃｕ合金、インジウム合
金、半田等も用いても良い。
【００１７】以上のように本実施例によれば、簡易な工
法で作製する半導体装置において、ガラス基板の基板電
極をスクリーン印刷プロセスにより形成したＩＴＯ膜と
し、イメージセンサ素子のＡｌ電極パッドに溶融した球
状のＡｕを付着した突起電極を設けることにより、信頼
性の高い、品質の優れたイメージセンサを実現すること
ができる。
法で作製する半導体装置において、ガラス基板の基板電
極をスクリーン印刷プロセスにより形成したＩＴＯ膜と
し、イメージセンサ素子のＡｌ電極パッドに溶融した球
状のＡｕを付着した突起電極を設けることにより、信頼
性の高い、品質の優れたイメージセンサを実現すること
ができる。
【００１８】
【発明の効果】以上のように本発明は、電極パッド部に
容易に変形可能な軟らかい金属にて形成した突起電極を
設けた半導体素子と、主面上に所望の導体回路層を形成
した透光性を有するガラス基板において、前記ガラス基
板上の導体回路層中には、前記半導体素子との電気的接
続を行うための透光性を有する材料にて形成した基板電
極が設けてあり、この様な構成において、前記半導体素
子を前記ガラス基板の主面上に、所定の前記半導体素子
の突起電極と前記ガラス基板の基板電極の位置が一致す
るよう変性アクリレート系の紫外線硬化型の絶縁樹脂を
介して設置し、加圧を施して突起電極と基板電極間に前
記絶縁樹脂が無くなるまで圧接した後、ガラス基板側よ
り紫外線光を照射して絶縁樹脂を硬化することで、半導
体素子をガラス基板上に実装する製造方法により作製し
た半導体装置とすることにより、簡易な実装工法で作製
可能な、電気的接続等の実装の信頼性の高い、品質の優
れた半導体装置とすることができる。
容易に変形可能な軟らかい金属にて形成した突起電極を
設けた半導体素子と、主面上に所望の導体回路層を形成
した透光性を有するガラス基板において、前記ガラス基
板上の導体回路層中には、前記半導体素子との電気的接
続を行うための透光性を有する材料にて形成した基板電
極が設けてあり、この様な構成において、前記半導体素
子を前記ガラス基板の主面上に、所定の前記半導体素子
の突起電極と前記ガラス基板の基板電極の位置が一致す
るよう変性アクリレート系の紫外線硬化型の絶縁樹脂を
介して設置し、加圧を施して突起電極と基板電極間に前
記絶縁樹脂が無くなるまで圧接した後、ガラス基板側よ
り紫外線光を照射して絶縁樹脂を硬化することで、半導
体素子をガラス基板上に実装する製造方法により作製し
た半導体装置とすることにより、簡易な実装工法で作製
可能な、電気的接続等の実装の信頼性の高い、品質の優
れた半導体装置とすることができる。
【図１】（ａ）は本発明の実施例におけるイメージセン
サの加圧前の要部断面図 （ｂ）は本発明の実施例におけるイメージセンサの加圧
後の要部断面図
サの加圧前の要部断面図 （ｂ）は本発明の実施例におけるイメージセンサの加圧
後の要部断面図
【図２】同実施例における実装時の説明図
【図３】従来のイメージセンサの要部断面図
【図４】従来のイメージセンサの実装時の説明図
【符号の説明】 １、１７ イメージセンサ素子 ２、１６ 受光素子 ３、１５ 電極パッド ４ 突起電極 ５、１４ 紫外線硬化型の絶縁樹脂 ６ ＩＴＯ膜の基板電極 ７、１３ 回路導体層 ８、１１ ガラス基板
Claims (5)
- 【請求項１】Ａｌ電極パッド部に容易に変形可能な軟ら
かい金属にて形成した突起電極を設けた半導体素子と、
主面上に所望の導体回路層を形成した透光性を有するガ
ラス基板において、前記ガラス基板上の導体回路層中に
は、前記半導体素子との電気的接続を行うための透光性
を有する材料にて形成した基板電極が設けてある。この
様な構成において、前記半導体素子を前記ガラス基板の
主面上に、所定の前記半導体素子の突起電極と前記ガラ
ス基板の基板電極の位置が一致するよう変性アクリレー
ト系の紫外線硬化型の絶縁樹脂を介して設置し、加圧を
施して突起電極と基板電極間に前記絶縁樹脂が無くなる
まで圧接した後、ガラス基板側より紫外線光を照射して
絶縁樹脂を硬化することで、半導体素子をガラス基板上
に実装する製造方法により作製したことを特徴とする半
導体装置。 - 【請求項２】前記半導体素子の突起電極は、Ａｌ電極パ
ッド部に溶融したＡｕを付着して形成したことを特徴と
する請求項１記載の半導体装置。 - 【請求項３】前記ガラス基板上に設けた基板電極は、Ｉ
ｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅとしたことを特徴とす
る請求項１記載の半導体装置。 - 【請求項４】前記ガラス基板上に設けた基板電極は、ス
クリーン印刷プロセスにて、形成したことを特徴とする
請求項１記載の半導体装置。 - 【請求項５】前記半導体素子は、直線上に複数個の受光
素子のアレイを形成したイメージセンサ素子で、前記イ
メージセンサ素子を複数個、直線上に接続して実装した
ことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267067A JPH06120464A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267067A JPH06120464A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120464A true JPH06120464A (ja) | 1994-04-28 |
Family
ID=17439580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4267067A Pending JPH06120464A (ja) | 1992-10-06 | 1992-10-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120464A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751257A (zh) * | 2011-04-22 | 2012-10-24 | 三星半导体(中国)研究开发有限公司 | Cob模块及其制造方法 |
| JP2015095489A (ja) * | 2013-11-08 | 2015-05-18 | 新光電気工業株式会社 | 半導体装置 |
-
1992
- 1992-10-06 JP JP4267067A patent/JPH06120464A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751257A (zh) * | 2011-04-22 | 2012-10-24 | 三星半导体(中国)研究开发有限公司 | Cob模块及其制造方法 |
| JP2015095489A (ja) * | 2013-11-08 | 2015-05-18 | 新光電気工業株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480254B1 (en) | Liquid crystal display apparatus having stepped section in glass substrate | |
| US4842373A (en) | Connecting structure for connecting a liquid crystal display and a flexible flat cable | |
| JP3225906B2 (ja) | 表面弾性波素子の実装構造および実装方法 | |
| KR20080031311A (ko) | 접속 구조체의 제조 방법 | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPH06120464A (ja) | 半導体装置 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JP2001264794A (ja) | 液晶表示装置の製造方法 | |
| JPH07131076A (ja) | Ｌｅｄアレイ装置 | |
| JPH0682708B2 (ja) | 半導体装置の製造方法 | |
| JP3999222B2 (ja) | フリップチップ実装方法およびフリップチップ実装構造 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JPH06120625A (ja) | ガラス基板の実装体 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH0656862B2 (ja) | 半導体装置の製造方法 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JP2558512B2 (ja) | 半導体装置 | |
| JPS62281340A (ja) | 接続体 | |
| JPH0642502B2 (ja) | 半導体装置の製造方法および装置 | |
| JPH0222834A (ja) | 半導体素子の実装方法 | |
| JPH0491447A (ja) | 半導体素子の実装方法 | |
| JPS62127788A (ja) | 電極接続方法 | |
| JP2000012613A (ja) | 異方性導電接着剤および電子部品の実装方法 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 |