CN102751257A - Cob模块及其制造方法 - Google Patents

Cob模块及其制造方法 Download PDF

Info

Publication number
CN102751257A
CN102751257A CN2011101068370A CN201110106837A CN102751257A CN 102751257 A CN102751257 A CN 102751257A CN 2011101068370 A CN2011101068370 A CN 2011101068370A CN 201110106837 A CN201110106837 A CN 201110106837A CN 102751257 A CN102751257 A CN 102751257A
Authority
CN
China
Prior art keywords
chip
cob module
substrate
ultraviolet
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101068370A
Other languages
English (en)
Other versions
CN102751257B (zh
Inventor
顾立群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201110106837.0A priority Critical patent/CN102751257B/zh
Publication of CN102751257A publication Critical patent/CN102751257A/zh
Application granted granted Critical
Publication of CN102751257B publication Critical patent/CN102751257B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种COB模块及其制造方法。所述COB模块，包括：芯片；紫外光固化胶；基板，包括基材和金属图案，其中，芯片通过紫外光固化胶安装在基板的基材上，金属图案设置在基材的表面上并起导通作用，基材能够透射紫外光，从基板的与设置芯片的一侧相对的另一侧上观察所述COB模块时，所述紫外光固化胶的至少一部分能够通过所述金属图案的间隙露出。将紫外光源设置在所述COB模块的基板的与设置芯片的一侧相对的另一侧上，使紫外光通过所述金属图案的间隙照射到紫外光固化胶上，使紫外光固化胶固化。采用本发明的COB结构及制造方法后，降低了芯片贴装胶的固化温度和固化时间，不会对温度敏感型的芯片和基板造成损害。

Description

COB模块及其制造方法
技术领域
本发明涉及一种COB模块及其制造方法，尤其涉及一种采用紫外固化胶的COB模块及其制造方法。
背景技术
板上芯片(Chip On Board，COB)封装工艺过程首先是在基板(例如，印刷线路板)表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖芯片安放点，然后将芯片直接安放(贴装)在基底表面，热处理至芯片牢固地固定在基板为止，随后再用引线键合的方法在芯片和基板之间直接建立电气连接、并用树脂覆盖以确保可靠性。COB是最简单的裸芯片贴装技术，与其它封装技术相比，COB技术价格低廉(仅为同芯片的1/3左右)、节约空间、工艺成熟。
图1A是第一种传统的顶部胶(Glop top)保护的COB模块的结构图。封装基板通常由不透明的基材(core material)4(目前多用FR4)和导电铜箔5组成。在传统的COB技术中，通过热固化胶水2将COB芯片1粘接在封装基板的基材4上。芯片1通过导电连接线3和基板的导电铜箔5互连。填充剂6用来保护芯片1和导电连接线3。图1B是另一种结构比较常见的顶部胶保护的COB模块的结构图。结构与第一种类似，不同的是，COB芯片1通过热固化胶水2粘接在封装基板的导电铜箔5上，而不是粘贴在基材4上。
图2是以第一种顶部胶保护的COB结构为例示意性示出芯片贴装(dicattach)热固化的示意图，当芯片1通过热固化胶水2粘贴在基板上之后、将PCB基板放置在导轨8上，由导轨8运送到热源7的正下方，通过热源7热辐射的方式，对热固化胶水2进行固化，从而使芯片1被牢固地固定在基板上。
COB封装工艺通常包括芯片贴装胶(传统的COB使用的芯片贴装胶是热固化胶水)的固化、引线键合(实现芯片1和基板的导电铜箔5的金线互联)、填充剂的固化(Darn&Fill cure，填充剂用于对模块进行包封保护)以及模块性能测试这四个步骤，各个步骤所处的温度和进行的时间具体如表一所示：
表一
  步骤   温度   时间
  芯片贴装胶固化   150℃   200s
  引线键合   150℃   5s
  填充剂固化   100℃   40s
  模块性能测试   25℃   30s
由于传统的COB结构的芯片贴装胶被包夹在导电铜箔5或不透明的基材4与芯片1之间，所以芯片贴装胶只能采用热固化胶，通过热固化的方式将芯片1固定在基板上。然而，由表一可以看出，当采用热固化胶作为芯片贴装胶时，芯片贴装胶的热固化步骤所接受的热量会很大，比其他步骤接受的热量大得多，这会对对温度敏感的芯片和基板造成损坏或不良的影响。例如，载有细微温度传感器的芯片，如果在高温下固化，会对芯片上的温度传感器件造成损害。又比如熔点较低的塑料基板，高温也会使得塑料基板受热变形，造成损害。
发明内容
为了解决上述问题，本发明的目的在于提供一种与传统的热固化的芯片贴装过程相比，所需要的温度较低、受热时间较短的芯片贴装工艺。本发明的目的还在于提出一种新的COB模块的结构，使得芯片贴装胶UV固化变成可能，从而降低封装温度，减少固化时间，进而减小对芯片和基板造成的不利的影响。
为了实现上述目的，根据本发明的实施例采用UV固化胶作为芯片贴装胶，而COB模块的PCB采用透明的基材，并且在PCB基材和金属图案(导电铜箔)的接触面加大金属图案(导电铜箔)之间的间隙，使芯片底部可见。在芯片贴装过程中，使用UV固化胶水，代替原来的热固化胶水。UV光通过金属图案间隙，透过透明的基材，对UV胶进行固化。这样大大降低了芯片贴装胶的固化温度和固化时间。
根据本发明的一方面，提供一种COB模块，包括：
芯片；紫外光固化胶；基板，包括基材和金属图案，其中、芯片通过紫外光固化胶设置在基板的基材上，所述金属图案设置在基材的表面上并起导通(导电)作用，所述基材能够透射紫外光，从基板的与设置芯片的一侧相对的另一侧上观察所述COB模块时，所述紫外光固化胶的至少一部分能够通过所述金属图案的间隙向下露出(即，从下往上观察，可以透过金属图案的间隙看到所述紫外光固化胶的至少一部分)。
优选地，所述基材对紫外光的透射率大于等于10％。最佳地，所述基材对紫外光的透射率大于等于95％。
所述基材的材料是PE、PVC、PP、PEN或者PET。
优选地，紫外光固化胶向下露出的面积占紫外光固化胶总面积的60％以上。最佳地，紫外光固化胶向下全部露出。
所述金属图案是导电铜箔。
所述COB模块还包括：连接线，用于导通芯片和基板。
所述COB模块还包括：填充剂，设置于COB模块上部，对芯片和连接线起包裹保护作用。
根据本发明的另一方面，还提供一种COB模块的封装方法，其中，使用能够透射紫外光的材料形成所述COB模块的基板的基材，将芯片通过紫外光固化胶设置在基板的基材上，将金属图案设置在基材的表面上，并使所述金属图案的间隙被设置为使得当从基板的与设置芯片的一侧相对的另一侧上观察所述COB模块时，所述紫外光固化胶的至少一部分能够通过所述金属图案的间隙露出；将紫外光源设置在所述COB模块的基板的与设置芯片的一侧相对的另一侧上，使紫外光通过所述金属图案的间隙照射到紫外光固化胶上，使紫外光固化胶固化。
在紫外光固化胶固化之后，执行引线键合工艺，实现芯片和基板的金属图案的互联。
在引线键合工艺之后，在COB模块上涂覆填充剂，然后执行填充剂的固化步骤，使填充剂固化。
在填充剂的固化步骤之后，执行模块性能测试步骤。
根据本发明的又一方面，提供一种COB模块的芯片贴装胶的紫外固化方法，其中，使用能够透射紫外光的材料形成所述COB模块的基板的基材，将芯片通过紫外光固化胶设置在基板的基材上，将金属图案设置在基材的表面上，并使所述金属图案的间隙被设置为使得当从基板的与设置芯片的一侧相对的另一侧上观察所述COB模块时，所述紫外光固化胶的至少一部分能够通过所述金属图案的间隙露出；将紫外光源设置在所述COB模块的基板的与设置芯片的一侧相对的另一侧上，使紫外光通过所述金属图案的间隙照射到紫外光固化胶上，使紫外光固化胶固化。
通过使用本发明的COB模块的结构及制造方法来进行封装，大大降低了芯片贴装胶的固化温度和固化时间，即使封装对象是对温度敏感的芯片和基板，也不会对芯片和基板造成损害。
附图说明
通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：
图1A和图1B是两种传统的顶部胶保护的COB模块的结构图。
图2是以第一种顶部胶保护的COB结构为例示意性示出显示芯片贴装(die attach )热固化的示图。
图3是根据本发明的实施例的COB模块的结构图。
图4是根据本发明的实施例的COB模块的UV固化的示意图。
具体实施方式
以下，参照附图来详细说明本发明的实施例。
图3是根据本发明的实施例的COB模块的结构图，图4是根据本发明的实施例的COB模块的紫外(UV)固化的示意图。为了降低固化的温度，本发明采用紫外光(UV)来固化，以降低作业温度和作业时间。如图3和图4所示，根据本发明的实施例的COB模块包括芯片9、UV固化胶水10、起连接作用的连接线11、PCB的基材12、起导通作用的金属图案(例如，铜箔)13和填充剂14。
与传统的COB模块不同，为了能够采用紫外光固化，本发明的COB模块采用能够透射紫外光并且能够禁受紫外光照射的材料作为PCB的基材12、而不像传统技术中采用的不透明的材料。例如，本发明可以选用对紫外光的透射率超过10％的材料。具体来说，本发明优选采用主要成分为PE(聚乙烯)、PVC(聚氯乙烯)，PP(聚丙烯)等对紫外光吸收率较低(透射率高)的基材，只要该基材的其它特性也要能够满足载板的需求即可。
而PET(聚萘二甲酸乙二醇酯)、PEN(聚对苯二甲酸乙二醇酯)等材料对紫外线波段中的波长较长的波段的吸收率同样较低，如果此波段的波长与UV胶水的固化要求一致(例如，所使用的UV胶的敏感波长恰好落入该波段)，则也可以采用PET、PEN作为COB的PCB基材12。原则上来说，透射的紫外光只要能够完成足够的固化即可，即使透射率有限，可以通过提高光源功率，减小基材厚度等方面来弥补。
根据本发明的实施例的COB模块的PCB基板主要由对紫外光透明的基材12和起导通作用的铜箔13组成。为了降低芯片贴装胶的固化温度，本发明采用UV固化胶水作为芯片贴装胶并利用紫外光固化的方法来实现，如图3所示，芯片9通过UV固化胶水10贴装在透明的PCB基材12上，连接线11可以是例如金线，起连通芯片和PCB基板的作用。填充剂14主要用于保护芯片9以及连接线11，对整个COB模块起包裹保护作用。
根据本发明的实施例的芯片贴装胶固化过程如图4所示：紫外(UV)光源15置于PCB的下方。为了能让紫外光照射到芯片贴装胶上，拉大了PCB底部金属图案(铜箔13)的间隙，使得芯片底部的大部分(例如60％)或者全部都露出来，从而UV光可以通过铜箔13的间隙，透过透明的基材12照射到芯片9底部的UV胶10上，从而对UV胶10进行固化，最终使芯片粘贴在PCB基板的基材12上。
在本发明作出之前，本领域技术人员通常只会想到利用热固化胶来将芯片固定在PCB的基材上，退一步说，即使本领域技术人员想到利用紫外光固化来固化芯片贴装胶，由于PCB基材通常都是不透明材料且面积较大，如果UV光源设置在基板下方(与基板的设置芯片的一侧相对的一侧)，则基板(基材或导电铜箔)会遮挡几乎所有紫外光，因此本领域技术人员最多只能想到将UV光源设置在芯片的上部。然而在这种情况下，UV光仍然会被芯片遮挡住大部分，UV光源只能直接照射到芯片两边多余的胶水，使其固化，接着通过芯片两边的胶水的固化反应，缓慢影响在芯片正下方的胶水，使其固化。这种固化方式存在明显的缺陷：(1)芯片底下的胶水由于无法直接照到UV光，固化容易不充分，芯片面积会受到限制；(2)必须保证芯片两边有一定面积的胶水溢出，增加工艺控制难度，成本浪费。而且UV光直射在芯片上，可能会对个别芯片造成一定的损伤。
而本发明的发明人通过创造性的劳动，首先想到采用对UV光透明的材料作为PCB的基材，将UV光源与芯片设置在PCB的两侧(也是设置在芯片贴装胶的两侧)，然后再使PCB底部金属图案(铜箔13)的间隙变大，使得芯片底部的UV胶露出来，从而UV光可以通过铜箔13的间隙，然后透过透明的基材12直接照射到芯片9底部的UV胶10上，这样UV光的能量没有受到损失，芯片底部胶水固化完全，固化时间短。同时紫外光也不会直射到芯片上，不会对芯片造成损害。
如表二所示，采用UV固化胶的芯片贴装固化步骤所处的温度和所需的时间大大减小，从而大大减小了固化步骤所接受的热量，最终避免了对芯片和基板造成损害或不良的影响，同时采用UV固化也降低了固化时间(采用UV固化的时间小于60秒，而采用热固化大约需要200秒)。
表二
  步骤   温度   时间
  芯片贴装胶固化   ＜100℃   ＜60s
  引线键合   150℃   5s
  填充剂固化   100℃   40s
  模块性能测试   25℃   30s
下面简单描述根据本发明的实施例的COB模块的制造方法。
使用能够透射紫外光的材料形成所述COB模块的PCB基板的基材，将芯片通过紫外光固化胶安装在PCB基板的基材上，将金属图案设置在基材的表面上，并使所述金属图案的间隙被设置为使得所述紫外光固化胶的至少一部分(例如，超过60％)能够通过所述金属图案的间隙向下露出。即，当在基板的与设置芯片的一侧相对的另一侧观察所述COB模块时，所述紫外光固化胶的至少一部分能够通过所述金属图案的间隙露出。
将紫外光源设置在所述COB模块的PCB基板的与设置芯片的一侧相对的另一侧上，使紫外光通过所述金属图案的间隙照射到紫外光固化胶上，使紫外光固化胶固化。
在紫外光固化胶固化之后，执行引线键合工艺，实现芯片和基板的金属图案的互连。
在引线键合工艺之后，在COB模块上涂覆填充剂，包覆芯片和连接线，然后执行填充剂的固化步骤，使填充剂固化。
在填充剂的固化步骤之后，执行模块性能测试步骤。
虽然上面顺序描述了各个步骤，但是本发明不限于此，各个步骤并非严格按描述的顺序执行，例如引线键合工艺可以在紫外光固化胶完全固化之前进行。
虽然已经参照本发明的示例性实施例具体示出并描述了根据本发明的COB模块及其制造方法，但是本领域普通技术人员将理解的是，在不脱离如权利要求限定的本发明的精神和范围的情况下，可以在这里做出形式和细节上的各种改变。

Claims (13)

1.一种COB模块，包括：
芯片；
紫外光固化胶；
基板，包括基材和设置在基材表面的金属图案，芯片通过紫外光固化胶设置在基板的基材上方，
其中，所述基材能够透射紫外光，所述紫外光固化胶的至少一部分能够通过所述金属图案的间隙向下露出。
2.根据权利要求1所述的COB模块，其中，
所述基材对紫外光的透射率大于等于10％。
3.根据权利要求2所述的COB模块，其中，
所述基材对紫外光的透射率大于等于95％。
4.根据权利要求1所述的COB模块，其中，
所述基材的材料是聚乙烯、PVC、PP、PEN或者PET。
5.根据权利要求1所述的COB模块，其中，
紫外光固化胶向下露出的面积占紫外光固化胶总面积的60％以上。
6.根据权利要求5所述的COB模块，其中，
紫外光固化胶向下全部露出。
7.根据权利要求1-5中任一项所述的COB模块，所述COB模块还包括：
连接线，用于导通芯片和基板。
8.根据权利要求1-5中任一项所述的COB模块，所述COB模块还包括：
填充剂，设置于COB模块上部，对芯片和连接线起包裹保护作用。
9.一种COB模块的芯片贴装胶的紫外固化方法，其中，
将紫外光源设置在权利要求1-7中任一项所述COB模块的基板的下方，使紫外光通过所述金属图案的间隙照射到紫外光固化胶上，从而使紫外光固化胶固化。
10.一种COB模块的制造方法，其中，
使用能够透射紫外光的材料形成所述COB模块的基板的基材，将芯片通过紫外光固化胶设置在基板的基材上方，将金属图案设置在基材的下表面，将所述金属图案的间隙设置为使得所述紫外光固化胶的至少一部分能够通过所述金属图案的间隙向下露出；
将紫外光源设置在所述COB模块的基板的下方，使紫外光通过所述金属图案的间隙照射到紫外光固化胶上，使紫外光固化胶固化。
11.根据权利要求10所述的COB模块的制造方法，其中，
在紫外光固化胶固化之后，执行引线键合工艺，实现芯片和基板的金属图案的互联。
12.根据权利要求11所述的COB模块的制造方法，其中，
在引线键合工艺之后，在COB模块上涂覆填充剂，然后执行填充剂的固化步骤，使填充剂固化。
13.根据权利要求12所述的COB模块的制造方法，其中，
在填充剂的固化步骤之后，执行模块性能测试步骤。
CN201110106837.0A 2011-04-22 2011-04-22 Cob模块及其制造方法 Expired - Fee Related CN102751257B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110106837.0A CN102751257B (zh) 2011-04-22 2011-04-22 Cob模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110106837.0A CN102751257B (zh) 2011-04-22 2011-04-22 Cob模块及其制造方法

Publications (2)

Publication Number Publication Date
CN102751257A true CN102751257A (zh) 2012-10-24
CN102751257B CN102751257B (zh) 2016-06-08

Family

ID=47031318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110106837.0A Expired - Fee Related CN102751257B (zh) 2011-04-22 2011-04-22 Cob模块及其制造方法

Country Status (1)

Country Link
CN (1) CN102751257B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428261A (zh) * 2015-12-23 2016-03-23 南通富士通微电子股份有限公司 使用uv膜固定基板的smt方法
CN109887781A (zh) * 2019-04-04 2019-06-14 上海科世达-华阳汽车电器有限公司 一种传感元器件连接结构
CN110544634A (zh) * 2018-05-28 2019-12-06 浙江清华柔性电子技术研究院 芯片集成方法
CN111129272A (zh) * 2018-10-31 2020-05-08 台湾爱司帝科技股份有限公司 发光二极管芯片的固接方法及固接装置
CN112752413A (zh) * 2020-12-03 2021-05-04 深圳市晶泓科技有限公司 一种透明led电路板及透明led显示屏的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120464A (ja) * 1992-10-06 1994-04-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2000332058A (ja) * 1999-05-19 2000-11-30 Toray Eng Co Ltd Ｉｃチップの実装方法
US20050269943A1 (en) * 2004-06-04 2005-12-08 Michael Hack Protected organic electronic devices and methods for making the same
JP2006120566A (ja) * 2004-10-25 2006-05-11 Fuji Electric Holdings Co Ltd 有機ｅｌ素子の封止方法
CN101034687A (zh) * 2007-04-18 2007-09-12 电子科技大学 一种柔性光电子器件用基板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120464A (ja) * 1992-10-06 1994-04-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2000332058A (ja) * 1999-05-19 2000-11-30 Toray Eng Co Ltd Ｉｃチップの実装方法
US20050269943A1 (en) * 2004-06-04 2005-12-08 Michael Hack Protected organic electronic devices and methods for making the same
JP2006120566A (ja) * 2004-10-25 2006-05-11 Fuji Electric Holdings Co Ltd 有機ｅｌ素子の封止方法
CN101034687A (zh) * 2007-04-18 2007-09-12 电子科技大学 一种柔性光电子器件用基板及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428261A (zh) * 2015-12-23 2016-03-23 南通富士通微电子股份有限公司 使用uv膜固定基板的smt方法
CN110544634A (zh) * 2018-05-28 2019-12-06 浙江清华柔性电子技术研究院 芯片集成方法
CN111129272A (zh) * 2018-10-31 2020-05-08 台湾爱司帝科技股份有限公司 发光二极管芯片的固接方法及固接装置
CN111129272B (zh) * 2018-10-31 2021-03-16 台湾爱司帝科技股份有限公司 发光二极管芯片的固接方法及固接装置
CN109887781A (zh) * 2019-04-04 2019-06-14 上海科世达-华阳汽车电器有限公司 一种传感元器件连接结构
CN109887781B (zh) * 2019-04-04 2021-09-10 上海科世达-华阳汽车电器有限公司 一种传感元器件连接结构
CN112752413A (zh) * 2020-12-03 2021-05-04 深圳市晶泓科技有限公司 一种透明led电路板及透明led显示屏的制备方法

Also Published As

Publication number Publication date
CN102751257B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
US7419854B2 (en) Methods for packaging image sensitive electronic devices
CN100378933C (zh) 具有层合晶穴的半导体封装构造的制造方法
CN1779970B (zh) 用于光电子模块的光旋转系统
CN102751257A (zh) Cob模块及其制造方法
CN201035859Y (zh) 高密度全功能led显示屏模块
JP2008219854A (ja) 光学デバイス，光学デバイスウエハおよびそれらの製造方法、ならびに光学デバイスを搭載したカメラモジュールおよび内視鏡モジュール
CN1129964C (zh) 耐热性优异的固态传感器件及其制造方法
CN102646606A (zh) Ic卡模块的封装方法
JP2010166021A (ja) 半導体装置及びその製造方法
CN101452895A (zh) 半导体装置及其制造中使用的树脂粘接材料
CN101127349A (zh) 具有机械解耦盖子连接附件的塑料覆盖模塑封装
CN107833836A (zh) 一种单摄像头模组及其加工方法
CN106033753A (zh) 封装模块及其基板结构
CN100416811C (zh) 光电芯片封装构造、制造方法及其芯片承载件
CN109004036A (zh) 光电元件封装体
JP2007095778A (ja) 機能素子パッケージ及びその製造方法
CN102831471A (zh) 一种新的接触式智能卡的封装方法
US8664758B2 (en) Semiconductor package having reliable electrical connection and assembling method
CN207868224U (zh) 一种多杯的led cob显示屏模组
CN103904552A (zh) 投影用激光芯片封装结构
CN203055984U (zh) 一种cob led封装结构
CN104600044A (zh) 一种微型智能卡及封装方法
JP2009018559A (ja) Ｌｅｄ装置におけるレンズの製造方法およびその装置
CN204348709U (zh) 一种微型智能卡
CN205303419U (zh) 一种大面积平行堆栈式封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

Termination date: 20200422