CN204348709U - 一种微型智能卡 - Google Patents

一种微型智能卡 Download PDF

Info

Publication number
CN204348709U
CN204348709U CN201420873319.0U CN201420873319U CN204348709U CN 204348709 U CN204348709 U CN 204348709U CN 201420873319 U CN201420873319 U CN 201420873319U CN 204348709 U CN204348709 U CN 204348709U
Authority
CN
China
Prior art keywords
chip
carrier band
mini
card
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420873319.0U
Other languages
English (en)
Inventor
杨辉峰
马文耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI INESA INTELLIGENT ELECTRONICS Co Ltd
Original Assignee
SHANGHAI INESA INTELLIGENT ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI INESA INTELLIGENT ELECTRONICS Co Ltd filed Critical SHANGHAI INESA INTELLIGENT ELECTRONICS Co Ltd
Priority to CN201420873319.0U priority Critical patent/CN204348709U/zh
Application granted granted Critical
Publication of CN204348709U publication Critical patent/CN204348709U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本实用新型公开了一种微型智能卡，所述智能卡包括智能芯片、承载芯片的载带以及封装体，载带上设置有一符合ISO7816标准的芯片承载区域、若干的接触式焊线区域、若干的非接触式焊线区域，所述智能芯片与载带的芯片承载区域之间通过预置的胶膜进行安装，所述智能芯片上的接触式功能焊盘通过引线与载带上的接触式焊线区域电连接，其上的非接触式功能焊盘通过引线与载带上的非接触式焊线区域电连接；所述封装体将芯片和引线包封在绝缘智能卡载带上，并形成长宽尺寸为5mm*6mm，厚度尺寸为0.5mm-0.8mm的微型智能卡。利用本实用新型提供的方案所形成的迷你模塑封装智能卡，同时集成接触式智能卡功能与非接触式智能卡功能，并且整个智能卡性能稳定可靠。

Description

一种微型智能卡
技术领域
本实用新型涉及一种芯片及集成电路封装技术，特别涉及一种微型智能卡及其封装技术。
背景技术
随着集成电路封装技术的不断进步，集成电路的集成度日益提高，功能越来越丰富。对于不断出现的新应用需求，要求集成电路封装企业能设计出新型的封装形式来配合新的需求。
传统的手机智能卡的标准依然采用SIM卡和UIM卡标准，其存在尺寸较大、工艺繁琐、材料成本高、生产成本高等缺点；将来的智能卡越来越趋向于小型化、集成化等特点，传统的手机智能卡就不能有效发挥其性能，势必需要通过新的手机智能卡来实现。
基于不断进步的集成电路封装技术，目前已经出现处理4FF卡，这种卡宽12.3毫米、高8.8毫米、厚0.67毫米，比目前使用的SIM卡尺寸小了40％。最终的设计方案将以确保向后兼容现有SIM卡的方式制定，并继续提供与目前使用卡相同的功能。
但是据此形成的SIM卡在制作完成后仅能够实现接触式智能卡功能，无法实现非接触功能。
因此，提供一种能够实现非接触式的微型模塑封装智能卡，以解决现有的手机智能卡所存在的问题，是本领域亟需要解决的技术问题。
实用新型内容
针对现有智能卡无法实现非接触式功能的问题，本实用新型的目的之一在于提供一种具备接触式功能和非接触功能的微型智能卡。
为了达到上述目的，本实用新型采用如下的技术方案：
一种微型智能卡，所述智能卡包括智能芯片、承载芯片的载带以及封装体，所述载带上设置有一符合ISO7816标准的芯片承载区域、若干的接触式焊线区域、若干的非接触式焊线区域，所述智能芯片与载带的芯片承载区域之间通过预置的胶膜进行安装，所述智能芯片上的接触式功能焊盘通过引线与载带上的接触式焊线区域电连接，其上的非接触式功能焊盘通过引线与载带上的非接触式焊线区域电连接；所述封装体将芯片和引线包封在绝缘智能卡载带上，并形成长宽尺寸为5mm*6mm，厚度尺寸为0.5mm-0.8mm的微型智能卡。
在该智能卡的优选方案，所述载带上设置有六个接触式接触式焊线区域和两个非接接触式焊线区域。
进一步的，所述载带上各焊线区域之间相互独立设置。
进一步的，所述的胶膜预置在智能卡载带的芯片承载区域内或预置在芯片的电路层反面。
进一步的，所述的胶膜厚度为20～30um。
进一步的，所述封装体为紫外线封装体或者模塑封装体。
利用本实用新型提供的方案所形成的迷你模塑封装智能卡，同时集成接触式智能卡功能与非接触式智能卡功能，并且整个智能卡性能稳定可靠。
同时，本实用新型提供的智能卡其尺寸小，可达到卡宽6毫米、高5毫米、厚0.5毫米的效果。
附图说明
以下结合附图和具体实施方式来进一步说明本实用新型。
图1为本实用新型微型智能卡的内部结构示意图；
图2为图1沿A-A方向的剖视图；
图3为本实用新型实例一中预置了胶膜的连续载带示意图；
图4为本实用新型实例一中智能卡载带导电层面示意图；
图5为本实用新型实例一中采用载带预置胶膜及紫外线封装体的智能卡模块剖面图；
图6为本实用新型实例二中智能卡载带芯片安装面示意图；
图7为本实用新型实例二中智能卡载带导电层面示意图；
图8为本实用新型实例二中预置了胶膜的芯片示意图；
图9为本实用新型实例二中采用芯片预置胶膜及模塑封装体的智能卡模块剖面图。
具体实施方式
为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本实用新型。
参见图1和2，本实用新型提供的微型智能卡100，其的长宽尺寸为5mm*6mm，厚度尺寸为0.5mm-0.8mm。
由于现有封装设备在进行封装时，需要采用银浆固晶的方式将芯片安装到载带上，通过加热将银浆固化，再进行后续的引线焊接、封装、测试等工序。针对该微型智能卡，由于其长宽尺寸为5mm*6mm，在封装过程中，根本无法进行有效的银浆固晶，将芯片和载带进行固定。
并且在此微型尺寸的智能卡100中还需同时集成接触式智能卡功能与非接触式智能卡功能。
为此，本实用新型提供一种便于封装和同时集成接触式智能卡功能与非接触式智能卡功能的微型智能卡100。
由图1和图2可知，该微型智能卡100主要包括智能卡芯片101、载带102以及封装体103。
其中，智能卡芯片101为具备接触式功能和非接触式功能，其具有8个功能焊盘，具体为6个接触式功能焊盘101a和2个非接触式功能焊盘101b，用于实现芯片的接触式功能和非接触式功能。
载带102作为智能卡芯片的承载装置，其整体有金属材质制成，具体可以为铜或者铜合金材料制成。为了实现智能卡芯片配合，载带102包括一芯片承载区域102a和8个功能焊盘(即焊线区域)。芯片承载区域102a用于安置智能卡芯片101，而8个功能焊盘与手机芯片的功能焊盘对应，具体为6个接触式功能焊盘102b和2个非接触式功能焊盘102c，分别通过金线104与智能卡芯片101上的6个接触式功能焊盘101a和2个非接触式功能焊盘101b电性相接，由此实现智能卡芯片101的承载。
为实现智能卡芯片101固定安置于载带102上芯片承载区域102a上，本方案在芯片与载带的芯片承载区域之间通过预置的胶膜105进行可靠的粘结安。由于预先设置了相应的胶膜105，在封装过程中无需进行相应的点银浆固化操作，有效的实现该微型智能卡的封装。
其中，胶膜105可预先设置在智能卡载带的芯片承载区域内或设置在芯片的电路层反面，可根据实际需求而定。
该胶膜105厚度均匀，厚度为20～30um。
再者，该胶膜具有随温度变化而产生状态和粘性变化的特性，常温下胶膜呈固态，加热后胶膜融化，并产生较强的粘结力，胶膜的融化温度在50-100℃之间。
进一步的，该胶膜采用常温下呈固态，50-100℃低温加热后胶膜具备较强粘性，此状态可以提供芯片上座固定的要求，后经过100-200℃快速烘烤达到最终固化，再次烘烤加热不能融化，具有不可回溯的特性的胶膜。
作为替代方案，该胶膜可采用经过一次加热融化后常温固化，在二次加热时不再融化的胶膜。
作为另一替代方案，该胶膜可采用经多次加热后可以多次融化的胶膜。
为了保证载带102承载智能卡芯片101的可靠性，载带102上的芯片承载区域102a位于载带的中部，其大小形状与智能卡芯片相配合。根据需要芯片承载区域102a内可预先设置相应的胶膜105。
载带102上的6个接触式功能焊盘102b和2个非接触式功能焊盘102c对智能卡芯片上的功能焊盘相互独立的相对应的分布在芯片承载区域102a的四周。6个接触式功能焊盘102b之间、2个非接触式功能焊盘102c之间以及接触式功能焊盘和非接触式功能焊盘之间设置相应的隔离槽106，这些隔离槽106除了能够隔离载带上的各个功能焊盘，使其独立设置，并且该隔离槽能够在封装时，填充封装体，加强封装体与载带的结合力，保证智能卡的稳定可靠性。
载带上的6个接触式功能焊盘102b和2个非接触式功能焊盘102c具体可采用如下的分布方式：
6个接触式功能焊盘102b平均分成两组对称分布在芯片承载区域102a左右两侧(如图1所示)，并且每一组中的三个接触式功能焊盘102b之间匀距分布。2个非接触式功能焊盘102c对称分布在芯片承载区域102a上下两侧(如图1所示)。
其中，模塑封装体103用于封装智能卡芯片101，将其与载带102封装在一起，形成一相应的智能卡。对于封装后的形状可根据实际需求而定，在本实用新型中，封装后的智能卡为长宽尺寸为5mm*6mm，厚度尺寸为0.5mm-0.8mm的方体结构。
针对上述结构和特性的智能卡模块，本实用新型提供一种相应的封装方法，其过程如下：
(1)智能芯片上座：通过全自动芯片上座设备将智能芯片安装到载带的芯片承载区域，并从载带底部加热，加热温度为50-100℃，使智能芯片和载带之间的胶膜融化，粘结芯片和载带，并进行固化；融化状胶膜固化时，在由载带步进后离开加热区域后，可通过自然冷却，胶体固化使芯片和载带牢固地粘结在一起；或经过100-200℃快速烘烤达到最终固化；
(2)引线焊接：将步骤(1)完成的半成品送入焊接设备，通过引线和超声波焊接进行智能芯片与载带之间的电连接：首先在载带的接触式焊线区域上通过超声波方式长出凸点，接着将智能芯片的接触式功能焊盘和载带的接触式焊线区域上的凸点通过超声波直接连接；接着在载带的非接触式焊线区域上通过超声波方式长出凸点，最后将智能芯片的非接触式功能焊盘和载带的非接触式焊线区域上的凸点通过超声波直接连接；
(3)封装：对由步骤(2)得到的半成品进行封装成型；进行封装时，可通过紫外线固化的环氧树脂胶点胶，将引线和芯片包封起来，并采用紫外线照射使胶体固化；或者采用模塑封装工艺，在高温模具内将固体模塑料液化包封住引线和芯片，待脱模后即形成可靠地封装体。
若进行模塑封装时，将待封装的智能卡芯片置于相应的模塑腔体内，模塑封装设备将高温高压的模塑料融化后射出到模塑腔体内，将智能卡芯片和线路等包封在模塑体内，等模塑料冷却固化后脱膜形成的封装品，通过模塑封装设备自动去除多余的模塑料。
(4)测试：对由步骤(3)得到的半成品通过自动化芯片测试设备对模块进行电性能测试，将不合格品标示出来，合格品进行入库，完成模块的生产过程。
进行测试时，排列和分选设备将已切割完成的所有单个迷你模塑封装智能卡按顺序和方向排列后通过测试装置，通过红外线探头首先检测所述迷你模塑封装智能卡底部封装外观，然后进行激光打标，再通过红外线探头进行所述迷你模塑封装智能卡正面红外线外观检测，所述迷你模塑封装智能卡的外观检测通过后，进行电性能测试；测试合格后，通过自动分检设备装到包装盒或包装带中，完成整个封装的过程。
以下通过具体实例来进一步的说明本方案的方案：
实施例一：
参见图3和图4，其所示为本实例中预置了胶膜的连续载带示意图和导电层面示意图，在载带1的长边设置了若干个均匀排列的齿孔2，用于设备步进使载带向前移动。在载带的芯片安装面中部，设置了若干个引线焊接孔4，用于将芯片上的功能焊盘和载带上的导电图形连通。引线焊接孔4的中心区域为芯片承载区域。在导电层面，设置了导电图形3。
该载带1在其上的每个芯片承载区域内都预置有相应的胶膜5，该胶膜5与芯片承载区域相配合，覆盖住芯片承载区域的表面。胶膜5的厚度均匀，具体大小可根据实际需求而定，为了保证粘结的可靠性和不影响最终模块的尺寸，一般为5～30um。
针对上述的预置了胶膜的连续载带，具体通过如下方式制得：
首先，将长条形的绝缘基材1经过冲切工艺形成了定位齿孔2和引线焊接孔4，齿孔2均匀分布在两条长边的内侧，引线焊接孔4分布在中心区域。
接着，将冲切号定位齿孔2和引线焊接孔的绝缘基材1的一个表面与整片的长条形铜箔通过粘结剂贴附起来，经过滚筒碾压并加热使铜箔和绝缘基材紧密贴合。
再接着，在铜箔表面设置干膜，并通过连续曝光设备将需要蚀刻掉的区域的干膜去除；将经过曝光的铜箔通过酸性蚀刻液进行蚀刻，去除不需要的铜箔，留下需要的导电图形3，并经过清洗程序将剩余的干膜及残留物清洗掉。然后通过电镀工艺在导电图形上电镀了镍层和金层，以提高铜层的导电性能和稳定性。
再接着，经过连续涂胶装置在芯片承载区域涂布一层半流体的胶层，且胶层厚度均匀，经过自然冷却形成一层附着在载带芯片承载区域的胶膜层5，胶膜层5厚度控制在5-30um。
由此形成的智能卡载带，其在芯片承载区域预置了胶膜，该载带在具体应用时，将芯片安装在载带的胶膜上，加热胶膜使芯片和载带融合，并自然冷却固化，最后经过引线焊接、封装、测试等工艺，形成性能稳定的智能卡封装模块。采用该载带进行模块的封装，可以省去设备点胶的工序，能够实现微型智能卡的封装。
基于该载带1在进行封装形成智能卡模块时，参见图5，首先通过全自动芯片上座设备将芯片6安装到载带1的芯片承载区域内预置的胶膜5上；同时使载带底部受热，加热温度为80℃，使芯片6和载带1之间的胶膜5融化。
接着，通过载带1上的齿孔2引导载带向前步进，载带步进后离开加热区域，通过自然冷却，使得融化的胶膜5固化，从而使芯片和载带牢固地粘结在一起。
再接着，通过全自动引线焊接设备将芯片6上的功能焊盘和载带1上相应的焊盘连接起来，引线7连接芯片上的焊盘和导电层3的引线焊接孔4处的连接点，使芯片上的功能焊盘延伸到载带上。
再接着，将焊接好引线的半成品，通过自动点胶设备将紫外线固化型环氧树脂胶8把引线和芯片包封起来，并采用紫外线照射使胶体固化，形成可靠地封装体8。
最后，将封装好的模块通过自动化芯片测试设备对模块进行电性能测试，将不合格品标示出来，合格品进行入库，完成模块的生产过程。
实施例二：
参见图6和图7，其所示为本实例中智能卡载带的芯片安装面示意图和导电层面示意图，在载带1的长边设置了若干个均匀排列的齿孔2，用于设备步进使载带向前移动。在载带的芯片安装面中部，设置了若干个引线焊接孔4，用于将芯片上的功能焊盘和载带上的导电图形连通。引线焊接孔4的中心区域为芯片承载区域。在导电层面，设置了导电图形3。
参见图8，其所示为本实例中的芯片6的结构示意图。由图可知，本实例要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。

Claims (6)

1.一种微型智能卡，所述智能卡包括智能芯片、承载芯片的载带以及封装体，其特征在于，所述载带上设置有一符合ISO7816标准的芯片承载区域、若干的接触式焊线区域、若干的非接触式焊线区域，所述智能芯片与载带的芯片承载区域之间通过预置的胶膜进行安装，所述智能芯片上的接触式功能焊盘通过引线与载带上的接触式焊线区域电连接，其上的非接触式功能焊盘通过引线与载带上的非接触式焊线区域电连接；所述封装体将芯片和引线包封在绝缘智能卡载带上，并形成长宽尺寸为5mm*6mm，厚度尺寸为0.5mm-0.8mm的微型智能卡。
2.根据权利要求1所述的一种微型智能卡，其特征在于，所述载带上设置有六个接触式接触式焊线区域和两个非接接触式焊线区域。
3.根据权利要求1或2所述的一种微型智能卡，其特征在于，所述载带上各焊线区域之间相互独立设置。
4.根据权利要求1所述的一种微型智能卡，其特征在于，所述的胶膜预置在智能卡载带的芯片承载区域内或预置在芯片的电路层反面。
5.根据权利要求1所述的一种微型智能卡，其特征在于，所述的胶膜厚度为20～30um。
6.根据权利要求1所述的一种微型智能卡，其特征在于，所述封装体为紫外线封装体或者模塑封装体。
CN201420873319.0U 2014-12-30 2014-12-30 一种微型智能卡 Active CN204348709U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420873319.0U CN204348709U (zh) 2014-12-30 2014-12-30 一种微型智能卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420873319.0U CN204348709U (zh) 2014-12-30 2014-12-30 一种微型智能卡

Publications (1)

Publication Number Publication Date
CN204348709U true CN204348709U (zh) 2015-05-20

Family

ID=53231960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420873319.0U Active CN204348709U (zh) 2014-12-30 2014-12-30 一种微型智能卡

Country Status (1)

Country Link
CN (1) CN204348709U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600044A (zh) * 2014-12-30 2015-05-06 上海仪电智能电子有限公司 一种微型智能卡及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600044A (zh) * 2014-12-30 2015-05-06 上海仪电智能电子有限公司 一种微型智能卡及封装方法

Similar Documents

Publication Publication Date Title
CN103117279B (zh) 形成芯片在晶圆的总成的方法
CN205282469U (zh) 电子器件和半导体封装体
CN100559577C (zh) 具有阵列接垫的晶片封装构造及其制造方法
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN104617051A (zh) 一种预置胶膜的芯片及其实现方法
CN101373761A (zh) 多芯片模块封装件
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN108321092B (zh) 电路部件的制造方法和电路部件
CN103887271A (zh) 一种迷你模塑封装手机卡以及封装方法
CN204348709U (zh) 一种微型智能卡
CN104600044A (zh) 一种微型智能卡及封装方法
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN104617076A (zh) 一种预置胶膜的智能卡载带及其实现方法
CN104617052A (zh) 一种采用预置胶膜工艺封装的智能卡模块及其封装方法
CN203720871U (zh) 一种智能卡
CN101551871B (zh) 一种手机卡及其实现方法
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN102236820A (zh) 一种带负载电容的微型射频模块及其封装方法
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
CN203871320U (zh) Ac-dc电源电路的封装结构
CN105932006A (zh) 预包封侧边可浸润引线框架结构及其制造方法
CN102231376A (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN204441277U (zh) 一种采用预置胶膜工艺封装的智能卡模块
CN205211727U (zh) 一种指纹识别多芯片封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant