JPH0222834A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPH0222834A JPH0222834A JP63172108A JP17210888A JPH0222834A JP H0222834 A JPH0222834 A JP H0222834A JP 63172108 A JP63172108 A JP 63172108A JP 17210888 A JP17210888 A JP 17210888A JP H0222834 A JPH0222834 A JP H0222834A
- Authority
- JP
- Japan
- Prior art keywords
- lsi chip
- semiconductor element
- insulating resin
- conductor wiring
- curing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 239000011347 resin Substances 0.000 claims abstract description 50
- 229920005989 resin Polymers 0.000 claims abstract description 50
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000001723 curing Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 230000005489 elastic deformation Effects 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000013007 heat curing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータや、ゲートアレイ等の
多電極、狭ピッチのＬＳＩチップなどの半導体素子の実
装方法に関するものである。
多電極、狭ピッチのＬＳＩチップなどの半導体素子の実
装方法に関するものである。
従来の技術
従来の技術を第２図とともに説明する。
まず第２図ａに示す様に、ガラスよりなる配線基板２１
の導体配線２２を有する面に、光硬化性樹脂２３を塗布
する。導体配線２２は、Ｏｒ−ムＵ。
の導体配線２２を有する面に、光硬化性樹脂２３を塗布
する。導体配線２２は、Ｏｒ−ムＵ。
ムｌ 、ＩＴＯ等であり、光硬化性樹脂２３は、エポキ
シ、アクリル等である。次に、第２図すに示す様に、ム
ｌ、ムＵ等よりなる突起電極２６を有したＬＳＩチップ
２４を、突起電極２６と導体配線２２が一致する様に配
線基板２１の光硬化性樹脂２３を塗布された領域に設置
し加圧ツール２６にてＬＳＩチップ２４を加圧する。こ
の時、光硬化性樹脂２３は周囲に押し出され、ＬＳＩチ
ップ２４の突起電極２６と導体配線２２は電気的に接触
する。またこの時、ＬＳＩチップ２４は、加圧により、
凹状に弾性変形する。次に、紫外線２７を配線基板２１
の裏面より照射し、光硬化性樹脂２３を硬化する。次に
、第２図Ｇに示す様に加圧ツール２６を解除する。この
時、ＬＳＩチップ２４は、凹状に弾性変形した状態で配
線基板２１に固着されている。
シ、アクリル等である。次に、第２図すに示す様に、ム
ｌ、ムＵ等よりなる突起電極２６を有したＬＳＩチップ
２４を、突起電極２６と導体配線２２が一致する様に配
線基板２１の光硬化性樹脂２３を塗布された領域に設置
し加圧ツール２６にてＬＳＩチップ２４を加圧する。こ
の時、光硬化性樹脂２３は周囲に押し出され、ＬＳＩチ
ップ２４の突起電極２６と導体配線２２は電気的に接触
する。またこの時、ＬＳＩチップ２４は、加圧により、
凹状に弾性変形する。次に、紫外線２７を配線基板２１
の裏面より照射し、光硬化性樹脂２３を硬化する。次に
、第２図Ｇに示す様に加圧ツール２６を解除する。この
時、ＬＳＩチップ２４は、凹状に弾性変形した状態で配
線基板２１に固着されている。
発明が解決しようとする課題
前述した従来の技術では、ＬＳＩチップが弾性変形した
状態で、配線基板に固着されている為、次に示す問題が
ある。
状態で、配線基板に固着されている為、次に示す問題が
ある。
（１）ＬＳＩチップが変形している為、素子の特性が変
化し、歩留りが低い。
化し、歩留りが低い。
（２）ＬＳＩチップには、光硬化性樹脂から、常に剥離
しようとする力が作用している為、高温高湿状態では、
剥離が発生し、信頼性が低い。
しようとする力が作用している為、高温高湿状態では、
剥離が発生し、信頼性が低い。
課題を解決するための手段
本発明は、ＬＩＩチップの加圧時には、光硬化性樹脂の
ＬＳＩチップの電極周囲のみを硬化し、その後加圧を解
除しＬＳＩチップの弾性変形を、復帰させた状態で、未
硬化部の光硬化性樹脂を硬化するものである。
ＬＳＩチップの電極周囲のみを硬化し、その後加圧を解
除しＬＳＩチップの弾性変形を、復帰させた状態で、未
硬化部の光硬化性樹脂を硬化するものである。
すなわち、本発明は、導体配線を有する絶縁性基板の前
記導体配線に絶縁性樹脂を塗布する工程と、前記導体配
線と半導体素子の電極を一致させ前記半導体素子を前記
絶縁性基板の絶縁性樹脂を塗布した領域に設置し加圧し
、前記半導体素子の電極と前記導体配線を接触させる工
程と、前記半導体素子金、前記絶縁性基板に加圧した状
態で、前記絶縁性樹脂の前記半導体素子の電極の周囲の
みを硬化させ前記半導体素子の電極と前記導体配線を電
気的に接続する工程と、前記加圧を解除した後、前記絶
縁性樹脂の未硬化部分を硬化し前記半導体素子を前記絶
縁性基板に固着する工程よりなる半導体素子の実装方法
であり、また導体配線を有する絶縁性基板の前記導体配
線に絶縁性樹脂を塗布する工程と、前記導体配線と半導
体素子の電極を一致させ前記半導体素子を前記絶縁性基
板の絶縁性樹脂を塗布した領域に設置し加圧し、前記半
導体素子の電極と前記導体配線を接触させる工程と、前
記半導体素子を前記絶縁性基板に加圧した状態で、前記
絶縁性樹脂の前記半導体素子の電極の周囲のみを硬化さ
せ前記半導体素子の電極を前記導体配線を電気的に接続
する工程と、前記加圧を解除した後、前記半導体素子の
電極の周囲の前記絶縁性樹脂の硬化方法とは異る硬化方
法により、前記絶縁性樹脂の未硬化部分を硬化し前記半
導体素子を前記絶縁性基板に固着する工程よりなる半導
体素子の実装方法を提供するものである。
記導体配線に絶縁性樹脂を塗布する工程と、前記導体配
線と半導体素子の電極を一致させ前記半導体素子を前記
絶縁性基板の絶縁性樹脂を塗布した領域に設置し加圧し
、前記半導体素子の電極と前記導体配線を接触させる工
程と、前記半導体素子金、前記絶縁性基板に加圧した状
態で、前記絶縁性樹脂の前記半導体素子の電極の周囲の
みを硬化させ前記半導体素子の電極と前記導体配線を電
気的に接続する工程と、前記加圧を解除した後、前記絶
縁性樹脂の未硬化部分を硬化し前記半導体素子を前記絶
縁性基板に固着する工程よりなる半導体素子の実装方法
であり、また導体配線を有する絶縁性基板の前記導体配
線に絶縁性樹脂を塗布する工程と、前記導体配線と半導
体素子の電極を一致させ前記半導体素子を前記絶縁性基
板の絶縁性樹脂を塗布した領域に設置し加圧し、前記半
導体素子の電極と前記導体配線を接触させる工程と、前
記半導体素子を前記絶縁性基板に加圧した状態で、前記
絶縁性樹脂の前記半導体素子の電極の周囲のみを硬化さ
せ前記半導体素子の電極を前記導体配線を電気的に接続
する工程と、前記加圧を解除した後、前記半導体素子の
電極の周囲の前記絶縁性樹脂の硬化方法とは異る硬化方
法により、前記絶縁性樹脂の未硬化部分を硬化し前記半
導体素子を前記絶縁性基板に固着する工程よりなる半導
体素子の実装方法を提供するものである。
作用
ＬＳＩチップの変形がない状態で、ＬＳＩチップを配線
基板に固着することができるため、半導体素子の特性劣
化がなく、信頼性も高い。
基板に固着することができるため、半導体素子の特性劣
化がなく、信頼性も高い。
実施例
本発明の一実施例を第１図とともに説明する。
まず第１図１に示す様に、ガラスよりなり、導体配線２
及び、紫外線遮断膜８を有した配線基板１の導体配線２
を含む領域に絶縁性樹脂３を塗布する。配線基板１の厚
みは、０．１〜２．Ｏｆｆ程度であり、導体配線２は、
Ｏｒ−ムＵ、ムｌ、ＩＴＯ等でありその厚みは、０．１
〜１．０μ程度である。紫外線遮断膜８は、導体配線２
が不透明であれば、導体配線２形成時に同時に容易に形
成できる。また、導体配線２がＩＴＯ等の透明な場合は
、別途、蒸着、印刷等により形成する。絶縁性樹脂３は
、光硬化と常温硬化あるいは光硬化と加熱硬化等の硬化
方法によるものであり、主成分は、エポキシ。
及び、紫外線遮断膜８を有した配線基板１の導体配線２
を含む領域に絶縁性樹脂３を塗布する。配線基板１の厚
みは、０．１〜２．Ｏｆｆ程度であり、導体配線２は、
Ｏｒ−ムＵ、ムｌ、ＩＴＯ等でありその厚みは、０．１
〜１．０μ程度である。紫外線遮断膜８は、導体配線２
が不透明であれば、導体配線２形成時に同時に容易に形
成できる。また、導体配線２がＩＴＯ等の透明な場合は
、別途、蒸着、印刷等により形成する。絶縁性樹脂３は
、光硬化と常温硬化あるいは光硬化と加熱硬化等の硬化
方法によるものであり、主成分は、エポキシ。
アクリル、ウレタン等である。塗布方法はデイスペンサ
ー、印刷等を用いる。また、絶縁性樹脂３の塗布を、配
線基板２に行ったが、後に、配線基板１に搭載するＬＳ
Ｉチップ４側に行ってもよい。
ー、印刷等を用いる。また、絶縁性樹脂３の塗布を、配
線基板２に行ったが、後に、配線基板１に搭載するＬＳ
Ｉチップ４側に行ってもよい。
次に、第１図すに示す様に、ムＵ等よりなる突起電極５
を有した、ＬＳＩチップ４を、突起電極６と導体配線２
が一致する様に配線基板１の絶縁性樹脂３が塗布された
領域に設置する。突起電極６の厚みは１〜１０μｍ程度
であり、その寸法は、口 ３μ 〜５０μｍ程度である。
を有した、ＬＳＩチップ４を、突起電極６と導体配線２
が一致する様に配線基板１の絶縁性樹脂３が塗布された
領域に設置する。突起電極６の厚みは１〜１０μｍ程度
であり、その寸法は、口 ３μ 〜５０μｍ程度である。
次に、加圧ツール６にてＬＳＩチップ１を加圧する。こ
の時、絶縁性樹脂３は周囲に押し出され、Ｌｆ９１チッ
プ４の突起電極６と導体配線２は電気的に接触する。ま
た、この時、ＬＳＩチップ４には、ＬＳＩチップ４の中
心が最も低くなる様な凹状のそりが生じる。そり量はＬ
ＳＩチップ４が１０１１ｎＩＩ０の時、数μ論程度であ
る。次に、ＬＳＩチップ４を加圧した状態で、紫外線７
を照射し、絶縁性樹脂３を硬化する。この時、ＬＳＩチ
ップ４の中央に位置する絶縁性樹脂３は、紫外線遮断膜
８により硬化されず、突起電極６の周囲のみの絶縁性樹
脂３が硬化される。硬化時間は、紫外線照度が６ｏＯ〜
１ｏＯｏｍＷ／ｃｄのとき、０．６〜１．０秒程度であ
る。
の時、絶縁性樹脂３は周囲に押し出され、Ｌｆ９１チッ
プ４の突起電極６と導体配線２は電気的に接触する。ま
た、この時、ＬＳＩチップ４には、ＬＳＩチップ４の中
心が最も低くなる様な凹状のそりが生じる。そり量はＬ
ＳＩチップ４が１０１１ｎＩＩ０の時、数μ論程度であ
る。次に、ＬＳＩチップ４を加圧した状態で、紫外線７
を照射し、絶縁性樹脂３を硬化する。この時、ＬＳＩチ
ップ４の中央に位置する絶縁性樹脂３は、紫外線遮断膜
８により硬化されず、突起電極６の周囲のみの絶縁性樹
脂３が硬化される。硬化時間は、紫外線照度が６ｏＯ〜
１ｏＯｏｍＷ／ｃｄのとき、０．６〜１．０秒程度であ
る。
次に第１図Ｃに示す様に、加圧ツール６を解除する。こ
の時、ＬＳＩチップ１の突起電極６と導体配線２は、突
起電極６の周囲のすでに硬化した絶縁性樹脂３１Ｌの硬
化収縮力により、電気的接続を保持した状態となる。ま
た、ＬＳＩチップ４の中央部の絶縁性樹脂３ｂは未硬化
である為、ＬＳＩチップ４の加圧時に生じたＬＳＩチッ
プ４のそりはなくなり、フラットな状態となる。次に、
第１図ｄに示す様に、未硬化部の絶縁性樹脂３ｂを、加
熱硬化あるいは常温硬化により硬化し、ＬＳＩチップ４
を配線基板１に固着する。加熱硬化の場合は、８０°Ｃ
〜１６０℃で１０分〜３０分、常温硬化の場合は、１０
分〜３時間程度で硬化する。
の時、ＬＳＩチップ１の突起電極６と導体配線２は、突
起電極６の周囲のすでに硬化した絶縁性樹脂３１Ｌの硬
化収縮力により、電気的接続を保持した状態となる。ま
た、ＬＳＩチップ４の中央部の絶縁性樹脂３ｂは未硬化
である為、ＬＳＩチップ４の加圧時に生じたＬＳＩチッ
プ４のそりはなくなり、フラットな状態となる。次に、
第１図ｄに示す様に、未硬化部の絶縁性樹脂３ｂを、加
熱硬化あるいは常温硬化により硬化し、ＬＳＩチップ４
を配線基板１に固着する。加熱硬化の場合は、８０°Ｃ
〜１６０℃で１０分〜３０分、常温硬化の場合は、１０
分〜３時間程度で硬化する。
なお、膜８として電子線遮断膜を用い、電子線を照射し
て樹脂３を硬化させてもよい。
て樹脂３を硬化させてもよい。
発明の効果
本発明では、ＬＳＩチップの加圧時、つまり、ＬＳＩチ
ップにそりが生じている段階では、ＬＳＩチップの突起
電極の周囲のみの絶縁性樹脂を硬化し、ＬＳＩチップの
加圧を解除し、そりをなくした状態で、全体の絶縁性樹
脂を硬化する為、次に示す効果がある。
ップにそりが生じている段階では、ＬＳＩチップの突起
電極の周囲のみの絶縁性樹脂を硬化し、ＬＳＩチップの
加圧を解除し、そりをなくした状態で、全体の絶縁性樹
脂を硬化する為、次に示す効果がある。
（１）ＬＳＩチップにそりが生じていない為、素子特性
の変動がなく、歩留りが高い。
の変動がなく、歩留りが高い。
（２）ＬＳＩチップの応力による絶縁性樹脂へのストレ
スがない為、信頼性が高い。
スがない為、信頼性が高い。
（３）ＬＳＩチップ中央部の硬化前では接着力が非常に
弱くこの時点で電気検査を行うことにより、ＬＳＩチッ
プの交換が非常に容易となり、マルチチップ実装時の生
産性が高い。
弱くこの時点で電気検査を行うことにより、ＬＳＩチッ
プの交換が非常に容易となり、マルチチップ実装時の生
産性が高い。
第１図は本発明の一実施例方法の工程別断面図、第２図
は従来方法の工程別断面図である。 １・・・・・・配線基板、２・・・・・・導体配線、３
・・・・・・絶縁性樹脂、４・・・・・・ＬＳｘチップ
、６・・・・・・突起電極、６・・・・・・加圧ツール
、７・・・・・・紫外線、８・・・・・・紫外線遮断膜
。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名！−
−配ｊ＆１扱 ３−一涜１醸姓１Ｌ書 ６−刀ユッーν ２ノ
は従来方法の工程別断面図である。 １・・・・・・配線基板、２・・・・・・導体配線、３
・・・・・・絶縁性樹脂、４・・・・・・ＬＳｘチップ
、６・・・・・・突起電極、６・・・・・・加圧ツール
、７・・・・・・紫外線、８・・・・・・紫外線遮断膜
。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名！−
−配ｊ＆１扱 ３−一涜１醸姓１Ｌ書 ６−刀ユッーν ２ノ
Claims (3)
- （１）導体配線を有する絶縁性基板の前記導体配線に絶
縁性樹脂を塗布する工程と、前記導体配線と半導体素子
の電極を一致させ前記半導体素子を前記絶縁性基板の絶
縁性樹脂を塗布した領域に設置し加圧し、前記半導体素
子の電極と前記導体配線を接触させる工程と、前記半導
体素子を、前記絶縁性基板に加圧した状態で、前記絶縁
性樹脂の前記半導体素子の電極の周囲のみを硬化させ前
記半導体素子の電極と前記導体配線を電気的に接続する
工程と、前記加圧を解除した後、前記絶縁性樹脂の未硬
化部分を硬化し前記半導体素子を前記絶縁性基板に固着
する工程よりなることを特徴とする半導体素子の実装方
法。 - （２）導体配線を有する絶縁性基板の前記導体配線に絶
縁性樹脂を塗布する工程と、前記導体配線と半導体素子
の電極を一致させ前記半導体素子を前記絶縁性基板の絶
縁性樹脂を塗布した領域に設置し加圧し、前記半導体素
子の電極と前記導体配線を接触させる工程と、前記半導
体素子を前記絶縁性基板に加圧した状態で、前記絶縁性
樹脂の前記半導体素子の電極の周囲のみを硬化させ前記
半導体素子の電極と前記導体配線を電気的に接続する工
程と、前記加圧を解除した後、前記半導体素子の電極の
周囲の前記絶縁性樹脂の硬化方法とは異る硬化方法によ
り、前記絶縁性樹脂の未硬化部分を硬化し前記半導体素
子を前記絶縁性基板に固着する工程よりなることを特徴
とする半導体素子の実装方法。 - （３）絶縁性基板として、透明絶縁基板の少くとも一主
面に、半導体素子の電極と相対する導体配線を有し、前
記半導体素子搭載領域の半導体素子の電極と相対しない
部分に、紫外線または電子線を遮断する膜を有している
配線基板を用いることを特徴とする特許請求の範囲第１
項又は第２項記載の半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172108A JPH0671027B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63172108A JPH0671027B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0222834A true JPH0222834A (ja) | 1990-01-25 |
| JPH0671027B2 JPH0671027B2 (ja) | 1994-09-07 |
Family
ID=15935701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63172108A Expired - Fee Related JPH0671027B2 (ja) | 1988-07-11 | 1988-07-11 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671027B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03290936A (ja) * | 1990-03-20 | 1991-12-20 | Sharp Corp | 半導体装置の実装方法 |
| JPH0493146U (ja) * | 1990-12-25 | 1992-08-13 | ||
| JP2008544532A (ja) * | 2005-06-24 | 2008-12-04 | ミュールバウアー アーゲー | 集積回路の基板への永続的な接続のための方法および装置 |
-
1988
- 1988-07-11 JP JP63172108A patent/JPH0671027B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03290936A (ja) * | 1990-03-20 | 1991-12-20 | Sharp Corp | 半導体装置の実装方法 |
| JPH0493146U (ja) * | 1990-12-25 | 1992-08-13 | ||
| JP2008544532A (ja) * | 2005-06-24 | 2008-12-04 | ミュールバウアー アーゲー | 集積回路の基板への永続的な接続のための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0671027B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6202299B1 (en) | Semiconductor chip connection components with adhesives and methods of making same | |
| JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| JPH05144817A (ja) | 電子部品実装接続体およびその製造方法 | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JPH03290936A (ja) | 半導体装置の実装方法 | |
| JPH0222834A (ja) | 半導体素子の実装方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPH07101691B2 (ja) | 電極の形成方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JPH02285650A (ja) | 半導体装置及びその製造方法 | |
| JPH0671032B2 (ja) | 電子部品の実装装置 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH084101B2 (ja) | 半導体装置の製造方法 | |
| JP2540963B2 (ja) | 半導体装置の製造方法 | |
| JPH0228946A (ja) | 半導体素子の実装方法 | |
| JP3128816B2 (ja) | 半導体装置の製造方法 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JP2841846B2 (ja) | Ｉｃ半導体素子の接合方法 | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| JP2986636B2 (ja) | マルチチップモジュールの実装方法 | |
| JPH03290983A (ja) | Ｌｅｄ表示素子の製造方法 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JP2558512B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |