KR20080031311A - 접속 구조체의 제조 방법 - Google Patents

접속 구조체의 제조 방법 Download PDF

Info

Publication number
KR20080031311A
KR20080031311A KR1020087001818A KR20087001818A KR20080031311A KR 20080031311 A KR20080031311 A KR 20080031311A KR 1020087001818 A KR1020087001818 A KR 1020087001818A KR 20087001818 A KR20087001818 A KR 20087001818A KR 20080031311 A KR20080031311 A KR 20080031311A
Authority
KR
South Korea
Prior art keywords
electrode
adhesive
circuit member
anisotropic conductive
resin
Prior art date
Application number
KR1020087001818A
Other languages
English (en)
Inventor
모토히로 아리후쿠
코우지 코바야시
야스시 고토우
토오루 후지나와
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20080031311A publication Critical patent/KR20080031311A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

제1의 기판(12) 상에 제1의 전극(13)이 형성된 제1의 회로 부재에, 접착제(20)를 가고정하고, 제2의 기판 상에 제2의 전극(32)이 형성된 제2의 회로부재(30)를, 제1의 전극(13)과 제2의 전극(32)간에 접착제(20)를 끼워, 제1의 전극(13)과 제2의 전극(32)을 대향시킨 상태로 배치하여, 제1의 전극(13)과 제2의 전극(32)의 접속 방향에 제2의 회로 부재(30)를 가압가열하고, 제1의 전극(13)과 제2의 전극(32)간에 개재하는 접착제(20)를 경화시키고, 제2의 회로 부재(30)의 외주로부터 초과되어 나온 접착제의 미경화 부분(23)에 에너지파(51)를 조사시켜 경화시키는 접속 구조체의 제조 방법.
Figure 112008005676523-PCT00001
기판, 전극, 회로 부재, 접착제, 미경화 부분, 경화, 접속 구조체

Description

접속 구조체의 제조 방법{PROCESS FOR PRODUCING JUNCTION STRUCTURE}
본 발명은, 서로 대향하는 회로 기판을 접착제로 접속하는 접속 구조체의 제조 방법, 특히, 액정 패널의 글래스 기판 상의 투명전극에, 이방성(異方性) 도전 접착제를 이용하여 구동용 IC를 실장하는 액정 장치의 제조 방법에 관한 것이다.
최근, 휴대용의 경박단소화(輕薄短小化)한 정보처리장치 등이 사용되고 있다. 이런 종류의 장치에서는, 표시장치로서, 일반적으로 액정장치가 사용되고 있다. IC를 실장한 액정 장치는, 팩스 기기, 휴대 전화, 오디오 기기, 가정 제품, 액정 프린터, 액정 프로젝터, 액정 모니터, 액정 텔레비젼 수상기와 매우 많은 상품에 사용되고 있다.
최근에는 액정셀의 칩·온·글래스라고 칭해지는 액정 구동용 IC의 실장 방식에 있어서의 도전부재가 은페이스트로부터 이방성 도전 접착제로 바뀌어 오고 있다. 특허문헌 1에는, 액정 패널의 글래스 기판 상의 투명전극에 구동용 IC를 직접 실장하는 액정 장치의 제조 방법이 개시되어 있다.
구체적으로는, 액정 패널의 글래스 기판의 연출부(延出部)에 이방성 도전 접착제를 배설(配設)하고, 이방성 도전 접착제 상에 구동용 IC를 페이스 다운으로 위치결정 한 후, 구동용 IC의 이면에서 히터 블록을 사용하여, 가압·가열함으로써 구동용 IC를 실장하고 있다.
그러나, 상기 방법으로는, 구동용 IC의 하측의 이방성 도전 접착제는 경화 하지만, 외주 주변의 이방성 도전 접착제가 초과되어 나온 부분에는 미경화 부분이 발생한다. 이 이방성 도전 접착제의 미경화 부분이 수분을 흡수하여, 전식(電食) 현상, 예를 들면, 전류를 흘렸을 때 투명전극이 전기 분해되고(산화 인듐이 인듐 단체로 되어), 단선(斷線)되고, 통전(通電)하지 않게 되는 현상을 일으키는 원인의 하나가 된다.
한편, 특허 문헌 2에는, 외주 주변에 초과되어 나온 미경화의 이방성 도전 접착제에, 열풍을 내뿜는 것으로 경화시키는 방법이 개시되고 있다.
특허 문헌 1：일본 특허공개공보 소62－244143호
특허 문헌 2：일본 특허공개공보 제2001－93936호
본 발명의 목적은, 접착제의 미경화 부분을 경화시켜 전식 현상을 방지하는 접속 구조체의 제조 방법을 제공하는 것이다.
발명의 개시
본 발명에 의하면, 이하의 접속 구조체의 제조 방법이 제공된다.
1. 제1의 기판 상에 제1의 전극이 형성된 제1의 회로 부재에, 접착제를 올려놓고, 제2의 기판 상에 제2의 전극이 형성된 제2의 회로부재를, 상기 제1의 전극과 상기 제2의 전극간에 상기 접착제를 끼워, 상기 제1의 전극과 상기 제2의 전극을 대향시킨 상태로, 배치하고,
상기 제1의 전극과 상기 제2의 전극의 접속 방향에, 상기 제2의 회로 부재를 가압가열하여, 상기 제1의 전극과 상기 제2의 전극간에 개재하는 접착제를 경화시키고,
상기 제2의 회로 부재의 외주에서 초과되어 나온 접착제의 미경화 부분을 에너지파 조사시켜 경화시키는 접속 구조체의 제조 방법.
2. 상기 접착제가 이방성 도전 접착제이고, 상기 제1의 회로 부재가 액정 패널의 글래스기판이며, 상기 제2의 회로 부재가 구동용 IC인, 1 기재의 접속 구조체의 제조 방법.
본 발명에 의하면, 접착제의 미경화 부분을 경화시켜 전식 현상을 방지하는 접속 구조체의 제조 방법을 제공할 수 있다.
［도 1］본 발명의 접속 구조체의 제조 방법에 관한 일실시 형태를 나타내는 공정도이다.
발명을 실시하기 위한 최선의 형태
이하 도면에 근거하여 본 발명의 접속 구조체의 제조 방법에 있어서 설명한다.
도 1은 본 발명의 접속 구조체의 제조 방법에 관한 일실시 형태를 나타내는 공정도이다. 이 실시 형태에서는, 액정 패널의 글래스 기판(제1의 회로 부재)을, 이방성 도전막(접착제)에 의해, 구동용 IC(제2의 회로 부재)에 접속한다.
도 1(a)는, 이방성 도전막(20)을 기판 상에 첩부(貼付)하는 공정을 나타낸다.
이 도면에 나타내는 바와 같이, 액정 패널(10)의 하부 글래스 기판(11)의 연출부(12)상에 형성된 도전 패턴(제1의 전극)(13)상의 소정의 위치에, 이방성 도전막(20)을 가고정한다.
이방성 도전 필름(도면으로 표시하지 않음)은, 통상 베이스 필름과 그 위에 막상으로 적층된 이방성 도전막으로 이루어진다. 이방성 도전막은, 통상, 도 1(d), (e)에 나타내는 바와 같이, 열가소성 수지 등의 절연성 수지(21)와 도전 입자(22)로 이루어진다.
여기에서, 베이스 필름으로서는, 이방성 도전막의 캐리어 테이프로서 기능하고, 이방성 도전막의 기판에서의 전착을 저해하지 않는 한, 그 형성 재료나 두께 등에 특별히 제한은 없다. 예를 들면, 폴리테트라플루오로에틸렌, 박리 처리가 실시된 폴리에틸렌테레프탈레이트(PET) 필름 등을 사용할 수 있다.
이방성 도전막은, 통상, 절연성 수지 중에 도전 입자를 분산시킨 것이지만, 절연성 수지나 도전 입자 그 자체는, 공지의 이방성 도전막과 동일하게 할 수 있다.
예를 들면, 절연성 수지로서는, 여러 가지의 열경화 접착제나 열가소성 접착제를 사용할 수 있다. IC 칩 실장 후의 신뢰성의 점에서는, 에폭시계 수지, 우레탄 계 수지, 아크릴레이트계 수지, BT 레진 수지 등의 열경화접착제를 사용하는 것이 바람직하다. 한편, 이들 수지 성분으로부터 절연성 수지를 조제하는 경우에, 단일종류의 수지 성분을 사용해도 좋고, 복수종류를 혼합하여 사용해도 좋다.
한편, 도전 입자로서는, 예를 들면, Ni, Ag, Cu 또는 이들의 합금 등으로 이루어지는 금속분말, 구상 수지 입자의 표면에 금속 도금을 실시한 것 등, 전기적으로 적합한 도체로 이루어지는 입자를 여러 가지 사용할 수 있다. 이러한 전기적으로 적합한 도체로 이루어지는 입자 위에 절연 피막을 형성한 입자도 사용할 수 있다. 또한, 도전 입자의 입경은, 0.2~20㎛로 하는 것이 바람직하다.
이 공정(a)에 있어서는, 이방성 도전 필름의 베이스 필름을 박리하여, 이방성 도전막(20)을 기판 상에 첩부한다.
이방성 도전막(20)의 크기 L1(예를 들면, 2.0~3.Omm)은, 도 1(b)에 나타낸 바와 같이, 구동용 IC(30)의 크기 L2(예를 들면, 1.8~2.8mm)와 같지만 다소 크게 설정한다. 또한, 본 실시 형태에서는 이방성 도전막을 이용하지만, 접착제를 테이프 상(막상)으로 하는 대신에, 인쇄도포나, 팟팅(potting)에 의해 배설(配設)해도 좋다.
도 1(b)는, 구동용 IC(30)을 위치결정 및 가고정(假固定)하는 공정으로서, 이방성 도전막(20) 위에 구동용 IC(30)의 범프(제2의 전극)(32)를 하측으로 하여 페이스 다운한 상태로 정치(靜置)한다.
구동용 IC(30)는, 예를 들면, Cu 상에 Au 도금된 패드 전극(도면으로 표시하지 않음) 위에 범프(32)가 형성되어 있다. 이 패드 전극과 상대하는 위치에 하부 글래스 기판(12)의 도전 패턴(13)이 설치되어 있다.
도 1(c)는, 구동용 IC(30)의 이면에서 히터 블록(40)으로 가압·가열하는 공정이다. 구동용 IC(30)의 이면에서 히터 블록(40)으로, 가압·가열하면, 도 1(d)에 나타낸 바와 같이, 범프(32)가, 개재하는 이방성 도전막(20)의 도전 입자(22)에 의해, 도전 패턴(13)과 전기적으로 접속한다.
또한, 이방성 도전막(20)의 수지(21)는 냉각하면 고착하여, 구동용 IC(30)의 범프(32)를 하부 글래스 기판(12)의 도전 패턴(13)에 고정한다.
이 때, 구동용 IC(30)의 외주 주변에는, 수지의 초과부(23)(미경화 부분)가 발생한다. 이 구동용 IC(30)의 외주 주변의 초과부(23)의 수지는 거의 경화하지 않는다.
도 1(e)은, 레이저 조사에 의해 미경화 부분을 경화시키는 공정이다. 레이저를 조사하는 수단으로서는, 예를 들면, 레이저 발생장치(50)을 사용하고, 레이저광(51)을 초과부(23)에 조사하여 수지를 경화시킨다.
이와 같이, 초과되어 나온 수지가 경화함으로써, 이 부분의 부식 등을 막을 수 있다.
또한, 본 실시 형태에서는, 레이저 조사에 의해 미경화 부분을 경화시키지만, 레이저 이외의 에너지파에 의해 경화시킬 수 있다. 예를 들면, 원적외선, 고주파 등을 이용해도 좋다. 이와 같이, 에너지파에 의해 경화시킴으로써, 미경화부만을 선택적으로 조사하여 경화시킬 수 있기 때문에, 회로 전극의 다른 부분에 손상을 주는 일 없이, 효율적으로 경화를 실시할 수 있다.
또한, 상기의 실시 형태는 이방성 도전 접착제를 이용하지만, 이방성 도전 접착제 대신에, 등방성 도전 접착제에 의해 실장하고, 페이스 다운으로 실장한 IC 칩의 근방의 회로 기판 상에 액상의 수지를 도포한 후, 회로 기판을 가열하여 액상의 수지를 저점도화하여 IC 칩과 회로 기판의 공극(間隙)에 저점도화한 액상의 수지를 충전하고, 또한, 높은 온도에서 액상의 수지를 경화시키는 제조방법에 있어서도, IC 칩의 외주 주변에는 초과되어 나온 수지에 미경화 부분이 존재하는 경우에는, 본 실시 형태에서 설명한 바와 같이, 액정 패널의 편향판(偏向板)에 영향을 주지 않도록, 레이저광 등의 에너지파를 사용하여, 미경화 부분을 효율좋게 조사하여 경화시킬 수 있다.
또한, 상기의 실시 형태는 이방성 도전 접착제를 이용하지만, 이방성 도전 접착제 대신에 도전 페이스트를 사용하여, COG 실장한 후, 수지로 몰드하는 실장 방법에 있어서, IC 칩 주변의 수지를 경화하는 수단으로서 본 발명을 이용해도 동일한 효과를 얻을 수 있다.
본 발명의 접속 구조체의 제조 방법은, 전기·전자분야에서 폭넓게 사용할 수 있다.

Claims (2)

  1. 제1의 기판 상에 제1의 전극이 형성된 제1의 회로 부재에, 접착제를 올려놓고, 제2의 기판 상에 제2의 전극이 형성된 제2의 회로 부재를, 상기 제1의 전극과 상기 제2의 전극간에 상기 접착제를 끼워, 상기 제1의 전극과 상기 제2의 전극을 대향시킨 상태로, 배치하고,
    상기 제1의 전극과 상기 제2의 전극의 접속 방향에, 상기 제2의 회로 부재를 가압가열하여, 상기 제1의 전극과 상기 제2의 전극간에 개재하는 접착제를 경화시키며,
    상기 제2의 회로 부재의 외주에서 초과되어 나온 접착제의 미경화 부분을 에너지파 조사시켜 경화시키는, 접속 구조체의 제조 방법.
  2. 제 1항에 있어서, 상기 접착제가 이방성 도전 접착제이고, 상기 제1의 회로 부재가 액정 패널의 글래스 기판이며, 상기 제2의 회로 부재가 구동용 IC인, 접속 구조체의 제조 방법.
KR1020087001818A 2005-08-04 2006-07-18 접속 구조체의 제조 방법 KR20080031311A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00226090 2005-08-04
JP2005226090 2005-08-04

Publications (1)

Publication Number Publication Date
KR20080031311A true KR20080031311A (ko) 2008-04-08

Family

ID=37708646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001818A KR20080031311A (ko) 2005-08-04 2006-07-18 접속 구조체의 제조 방법

Country Status (5)

Country Link
JP (1) JPWO2007015367A1 (ko)
KR (1) KR20080031311A (ko)
CN (1) CN101233608B (ko)
TW (1) TW200708218A (ko)
WO (1) WO2007015367A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140070854A (ko) * 2012-11-28 2014-06-11 엘지디스플레이 주식회사 소수성 특성을 갖는 접착수단을 포함하는 표시장치 및 접착수단을 이용한 구동 ic의 실장 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5144102B2 (ja) * 2007-03-30 2013-02-13 京セラディスプレイ株式会社 基板への電子回路の搭載方法
CN102541353B (zh) * 2010-08-13 2015-09-16 友达光电股份有限公司 电子装置
CN108901144A (zh) * 2018-07-17 2018-11-27 天津瑞爱恩科技有限公司 增强印刷线路板软硬板组合强度的方法
CN112327128B (zh) * 2020-11-06 2021-05-14 法特迪精密科技（苏州）有限公司 一种测试装置及测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153896A (ja) * 1993-11-29 1995-06-16 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JP2001156114A (ja) * 1999-09-14 2001-06-08 Sony Chem Corp 異方性導電接続体および製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140070854A (ko) * 2012-11-28 2014-06-11 엘지디스플레이 주식회사 소수성 특성을 갖는 접착수단을 포함하는 표시장치 및 접착수단을 이용한 구동 ic의 실장 방법

Also Published As

Publication number Publication date
CN101233608B (zh) 2011-02-02
WO2007015367A1 (ja) 2007-02-08
TW200708218A (en) 2007-02-16
CN101233608A (zh) 2008-07-30
JPWO2007015367A1 (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
KR101857331B1 (ko) 이방성 도전 필름, 이방성 도전 필름의 제조 방법, 접속체의 제조 방법 및 접속 방법
JPH03131089A (ja) 回路基板の接続方法
CN107078071B (zh) 连接体的制造方法、电子部件的连接方法、连接体
KR20140024935A (ko) 접속 방법, 접속체의 제조 방법, 접속체
KR20080031311A (ko) 접속 구조체의 제조 방법
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
JP4675178B2 (ja) 圧着方法
TW200408025A (en) Semiconductor device and fabrication process thereof
JPH08146451A (ja) 回路装置の製造装置
TWI581972B (zh) A method of manufacturing a connecting body, and a method of connecting an electronic component
JP2001230001A (ja) 接続構造、電気光学装置および電子機器
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JPH0951018A (ja) 半導体装置およびその製造方法
JP6291165B2 (ja) 接続体の製造方法、及び電子部品の接続方法
JP3031134B2 (ja) 電極の接続方法
JPH0411797A (ja) 回路基板の接続構造
JP4100315B2 (ja) 電気光学装置の製造方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP3981609B2 (ja) 液晶装置の製造方法
JPH0561063A (ja) 電気光学装置の接続を補強する方法
JPH0567058B2 (ko)
JPH08184848A (ja) 液晶パネルの実装構造及びその製造方法
JPH05297398A (ja) 電極接続構造
JPH1116621A (ja) 電極の接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application