JPH0491446A - 半導体素子のフリップチップ実装方法 - Google Patents

半導体素子のフリップチップ実装方法

Info

Publication number
JPH0491446A
JPH0491446A JP20397390A JP20397390A JPH0491446A JP H0491446 A JPH0491446 A JP H0491446A JP 20397390 A JP20397390 A JP 20397390A JP 20397390 A JP20397390 A JP 20397390A JP H0491446 A JPH0491446 A JP H0491446A
Authority
JP
Japan
Prior art keywords
resin
electrode
semiconductor element
substrate
cured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20397390A
Other languages
English (en)
Inventor
Yasuo Iguchi
泰男 井口
Yoshiro Takahashi
高橋　良郎
Toshimitsu Yamashita
山下　俊光
Yukio Kasuya
糟谷　行男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP20397390A priority Critical patent/JPH0491446A/ja
Publication of JPH0491446A publication Critical patent/JPH0491446A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体素子のフリップチップ実装方法に関す
るものである。
（従来の技術） 従来、このような分野の技術としては、例えば「ハイブ
リッドマイクロエレクトロニクス」昭和６０年９月２５
日　（株）シーエムシー発行　第２１０頁〜２１３頁に
記載されているものがあった。
第２図はかかる従来の半導体素子のフリップチップ実装
方法の工程断面図である。
まず、第２図（ａ）に示すように、半導体素子２１には
Ｐｂ−３ｎ系のハンダバンプ２２を形成しておく。また
、基板２３には基板電極２４を形成し、ハンダバンプ２
２を接続する個所以外にはハンダの流れ防止のために、
ハンダの流れない膜（例えば、Ｓ　ｉｏｘ　、Ｓ　ｉｓ
　Ｎａ　、Ｃｒ等）を、ハンダダム２５として形成し、
接続を行う個所には予めハンダ２６を形成しておく。そ
して、これらの半導体素子２１と基板２３が所定の位置
となるようにアライメントを行う。
次いで、半導体素子２１のハンダバンプ２２を基板２３
のハンダ２６に突き合わせ、それらが溶融するように融
点より高い温度（Ｐｂ−３ｎ共晶で２１０〜２３０＠Ｃ
）で加熱を行い、第２図（ｂ）に示すように、ハンダバ
ンプ２２と基板電極２４との接続を完了する。
（発明が解決しようとする課題） 以上述べたように、フリップチップ接続は一度で全電極
の接続ができ、高密度接続が可能であるという特徴を有
しているが、加熱を必要とするために、使用する基板材
料が耐熱性の点で限定され、ＬＣＤデイスプレィ等へ直
接チップ実装するのが困難であるという問題点があった
。
本発明は、上記問題点を除去し、量産性に富み、耐熱性
の低い基板材料へも半導体素子を接続できる半導体素子
のフリップチップ実装方法を提供するものである。
（課題を解決するための手段） 本発明は、上記目的を達成するために、基板へ半導体素
子をフリップチップ実装する半導体素子の実装方法にお
いて、ウェハ状態の半導体素子の電極部に選択的に未硬
化の樹脂を形成した後、該未硬化の樹脂に導電性粒子を
付着させ、前記導電性粒子を前記電極に押圧した後、前
記樹脂を硬化させてバンブ電極を形成し、ダイシングに
より前記半導体素子をチップに分割し、該チップを低温
で硬化する樹脂を介して基板上に押圧して前記バンブ電
極を基板電極に圧接した状態で該樹脂を硬化させるよう
にしたものである。
（作用） 本発明によれば、上記したように、ウェハ状態の半導体
素子上に樹脂をコーチインイブし、電極以外の個所の樹
脂を硬化させ、未硬化の樹脂に導電性粒子を付着させる
。その後、導電性粒子を電極に押圧し電極と接続させた
状態で樹脂を硬化させてバンブ電極を形成し、ダイシン
グにより半導体素子をチップに分割する。そして、この
チップに分割したバンブ電極付の半導体素子を基板の所
定の位置に位置合わせを行い、低温で硬化する樹脂を介
在させ、半導体素子を基板に押圧し、樹脂を硬化させ、
バンブ電極と基板電極を接続させる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第１図は本発明の実施例を示す半導体素子の実実装工程
断面図である。
まず、第１図（ａ）に示すように、ウェハ状態の半導体
素子１にはＡｉ蒸着により電極２を形成しておき、基板
と接続を行う個所以外にはＳｉ３Ｎ４によるパッシベー
ション膜３を形成しておく。
次に、第１図（ｂ）に示すように、このウェハ状態の半
導体素子ｌ上に、感光性樹脂４として、例えば、ノーラ
ンド社のＮ０Ａ−６１を３μｍの厚さでコーティングす
る。
次に、第１図（ｃ）に示すように、ガラスマスク（図示
なし）を用いて、電極２の開口部上以外の感光性樹脂４
に紫外線を露光し、硬化させる。
つまり、硬化した感光性樹脂層４ａを形成する。
更に、導電性粒子５として直径２０μｍのＡｕ粒子を散
布し、電極２上の未硬化感光性樹脂４に付着させる。
次いで、第１図（ｄ）に示すように、ガラス板を加圧板
６として導電性粒子５を押圧して電極２に圧接し、更に
全面に紫外線露光を行い、未硬化の感光性樹脂４を硬化
させ、導電性粒子５を固着する。
以上のようにして、第１図（ｅ）に示すように、ウェハ
状態の半導体素子１にバンブ電極７を形成する。
次に、第１図（ｆ）に示すように、チップ間のグリッド
ラインに沿って、グイシングツ−を用いて個別の半導体
素子１１にチップ化する。
次いで、第１図（ｇ）に示すように、チップ化した半導
体素子１１のバンブ電極７が基板１２上で基板電極１３
と接続できるように位置合わせを行う。
一方、基板１２上には、予め樹脂１４を塗布しておく。
本実施例で用いた樹脂は、感光性樹脂のノーランド社の
Ｎ０Ａ−６３で、デイスペンサで塗布する。塗布厚は、
バンブ電極の高さ以上あればよく、４０μｍ程度の厚さ
で塗布した。
また、基板１２にはガラス基板を用い、基板電極１３に
はＩ　Ｔ　Ｏ（Ｉｎｄｉａｓ　Ｔｉｎ　０ｘｉｄｅ）を
用いた。
そして、第１図（ｈ）に示すように、チップ化した半導
体素子１１を基板１２に押圧し、バンブ電極７を基板電
極１３に押圧した状態で基板１２側から紫外線露光を行
い樹脂１４を硬化して、硬化した樹脂１４ａを形成する
。そして、半導体素子１１を基板１２上に固着し、半導
体素子１１の電極２と基板電極１３をバンブ電極７を介
して接続を行った。
なお、上記実施例では、感光性樹脂４を紫外線により硬
化させて導電性粒子５を半導体素子１上に固着させたが
、樹脂としては、導電性粒子５を半導体素子１上に固着
できるものであればよく、例えば、熱硬化性の樹脂を用
いてもよい。
また、導電性粒子５もＡｕに限定するものではなく、金
属もしくは樹脂等の非金属に金属メツキを施して導電性
を有する粒子を用いるようにしてもよい。ただし、使用
する粒子は、粒径のそろっているものか、応力により塑
性ないしは弾性変形するものが望ましく、また、接続信
頼性を得るためには導電性粒子が弾性変形するか、固着
する樹脂に弾性を有するようにする必要がある。
更に、樹脂１４にも感光性樹脂を用いたが、基板１２の
耐熱温度以下で硬化する樹脂であれば、熱硬化性の樹脂
を用いることもできる。
また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づき種々の変形が可能であり、それら
を本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、次のよ
うな効果を奏することができる。
（１）半導体素子にウェハ状態で電極上に選択的に未硬
化の樹脂を形成し、導電粒子を付着、圧接し、ダイシン
グ前に樹脂を硬化し、導電性粒子を固着するので、量産
性に富むバンブ電極の形成が可能であり、ダイシングに
おいても導電性粒子を脱落させることなく、従来のグイ
シングツ−やポイントスクライバによるダイシングを行
うことができる。
（２）基板上に接続する際に、低温で硬化する樹脂を用
いて半導体素子の固着及び電極間の接続ができるので、
耐熱性の低い基板材料上へも半導体素子のフリップチッ
プ実装を行うことができる。
【図面の簡単な説明】 第１図は本発明の実施例を示す半導体素子の実装工程断
面図、第２図は従来の半導体素子の実装工程断面図であ
る。 １・・・ウェハ状態の半導体素子、２・・・電極、３・
・・パッシベーシヨン膜、４・・・感光性樹脂、５・・
・導電性粒子、６・・・加圧板、７・・・バンブ電極、
１１・・・チップ化した半導体素子、１２・・・基板、
１３・・・基板電極、１４・・・樹脂。 特許出願人　沖電気工業株式会社 代理人　弁理士　　清　水　　守（外１名）捉刻（のフ
リッフウセソブ３（、撃エヂ毛諸ｈ′山テ図−３０６＝

Claims (1)

  1. 【特許請求の範囲】 基板へ半導体素子をフリップチップ実装する半導体素子
    の実装方法において、 （ａ）ウェハ状態の半導体素子の電極部に選択的に未硬
    化の樹脂を形成した後、該未硬化の樹脂に導電性粒子を
    付着させ、 （ｂ）前記導電性粒子を前記電極に押圧した後、前記樹
    脂を硬化させてバンプ電極を形成し、 （ｃ）ダイシングにより前記半導体素子をチップに分割
    し、 （ｄ）該チップを低温で硬化する樹脂を介して基板上に
    押圧して前記バンプ電極を基板電極に圧接した状態で該
    樹脂を硬化させることを特徴とする半導体素子のフリッ
    プチップ実装方法。
JP20397390A 1990-08-02 1990-08-02 半導体素子のフリップチップ実装方法 Pending JPH0491446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20397390A JPH0491446A (ja) 1990-08-02 1990-08-02 半導体素子のフリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20397390A JPH0491446A (ja) 1990-08-02 1990-08-02 半導体素子のフリップチップ実装方法

Publications (1)

Publication Number Publication Date
JPH0491446A true JPH0491446A (ja) 1992-03-24

Family

ID=16482696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20397390A Pending JPH0491446A (ja) 1990-08-02 1990-08-02 半導体素子のフリップチップ実装方法

Country Status (1)

Country Link
JP (1) JPH0491446A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354969A (en) * 1992-05-15 1994-10-11 Nippondenso Co., Ltd. Positive-temperature-coefficient thermistor heating device and process for production of the same
US5981313A (en) * 1996-10-02 1999-11-09 Nec Corporation Structure and method for packaging a semiconductor device
WO2001020676A1 (en) * 1999-09-14 2001-03-22 Alpha Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354969A (en) * 1992-05-15 1994-10-11 Nippondenso Co., Ltd. Positive-temperature-coefficient thermistor heating device and process for production of the same
US5981313A (en) * 1996-10-02 1999-11-09 Nec Corporation Structure and method for packaging a semiconductor device
WO2001020676A1 (en) * 1999-09-14 2001-03-22 Alpha Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation

Similar Documents

Publication Publication Date Title
JPH03131089A (ja) 回路基板の接続方法
JPH09107002A (ja) 接続構造及びその製造方法
JPH0128502B2 (ja)
KR19990044151A (ko) 견고하게 접착된 변형가능한 전자장치용 기판조립장치
JPH02180036A (ja) 電極の形成方法
JPH0491446A (ja) 半導体素子のフリップチップ実装方法
JP3162068B2 (ja) 半導体チップの実装方法
WO2003003798A1 (en) Joining method using anisotropic conductive adhesive
JPH06168982A (ja) フリップチップ実装構造
JPH02306558A (ja) 電極上への導電性粒子の配置方法
JPH0669278A (ja) 半導体素子の接続方法
JPS62132331A (ja) 半導体装置の製造方法
JPH0547841A (ja) 半導体装置の実装方法およびその実装構造
JPH01209736A (ja) 半導体素子の交換方法
JPS6047430A (ja) Ｌｓｉの樹脂封止方式
JPH07283269A (ja) 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法
JP3431316B2 (ja) 半導体装置の製造方法及び半導体チツプの実装方法
JP2505636B2 (ja) 半導体チップの実装方法
JPH0669640A (ja) 半田バンプ形成方法
JP2000183368A (ja) 光電変換装置およびその製造方法
JPS61198738A (ja) 半導体装置の製造方法
JPH06151502A (ja) 半導体素子のフリップチップ実装方法
JPS63136639A (ja) 異方導電接着方法
JPH01136344A (ja) 半導体チップの実装構造
JPH0228340A (ja) 半導体チップの実装方法