JP2505636B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JP2505636B2 JP2505636B2 JP24428490A JP24428490A JP2505636B2 JP 2505636 B2 JP2505636 B2 JP 2505636B2 JP 24428490 A JP24428490 A JP 24428490A JP 24428490 A JP24428490 A JP 24428490A JP 2505636 B2 JP2505636 B2 JP 2505636B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- solder flux
- solder
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （ａ）産業上の利用分野 この発明は、基板表面に半導体チップをフリップチッ
プボンディングする、半導体チップの実装方法に関す
る。
プボンディングする、半導体チップの実装方法に関す
る。
（ｂ）従来の技術 一般的なフリップチップボンディング方法を表す概略
図を第４図（Ａ），（Ｂ）に示す。第４図（Ａ）におい
て６は半導体チップ、７は半導体チップ６に形成されて
いる半田バンプである。また、３は半導体チップ６を搭
載すべき基板であり、その表面に、半導体チップ側に設
けられている複数の半田バンプに対応する位置にそれぞ
れ電極９が設けられている。このような基板上に半導体
チップをフリップチップボンディングする際、基板表面
に予め半田フラックス２を塗布し、その後第４図（Ｂ）
に示すように基板表面の電極９と半田バンプ７との位置
合わせを行って半導体チップ６を基板３上へ搭載する。
これにより、半田バンプ７も半田フラックス２に濡れ、
半導体チップ６はこの半田フラックス２によって基板３
上に仮固定される。この第４図（Ｂ）の状態で半田リフ
ローを行って半田バンプ７を溶融し、基板３上の電極９
に接着する。
図を第４図（Ａ），（Ｂ）に示す。第４図（Ａ）におい
て６は半導体チップ、７は半導体チップ６に形成されて
いる半田バンプである。また、３は半導体チップ６を搭
載すべき基板であり、その表面に、半導体チップ側に設
けられている複数の半田バンプに対応する位置にそれぞ
れ電極９が設けられている。このような基板上に半導体
チップをフリップチップボンディングする際、基板表面
に予め半田フラックス２を塗布し、その後第４図（Ｂ）
に示すように基板表面の電極９と半田バンプ７との位置
合わせを行って半導体チップ６を基板３上へ搭載する。
これにより、半田バンプ７も半田フラックス２に濡れ、
半導体チップ６はこの半田フラックス２によって基板３
上に仮固定される。この第４図（Ｂ）の状態で半田リフ
ローを行って半田バンプ７を溶融し、基板３上の電極９
に接着する。
このように半田フラックスを用いて半田リフロー方式
によってフリップチップボンディングする場合、半田フ
ラックス２は基板３への半導体チップ６の仮固定と半田
バンプ７の電極９への確実な半田接着のために重要な役
割を果たす。
によってフリップチップボンディングする場合、半田フ
ラックス２は基板３への半導体チップ６の仮固定と半田
バンプ７の電極９への確実な半田接着のために重要な役
割を果たす。
半田バンプによるフリップチップボンディングにおい
ては、全ての半田バンプが基板表面の全ての電極に確実
に接着されることが必要不可欠なことである。この接着
は半田付けであるから確実に接着させるためには十分な
半田フラックスが必要となり、半田バンプと基板上の電
極が十分に半田フラックスに濡れることが重要である。
ては、全ての半田バンプが基板表面の全ての電極に確実
に接着されることが必要不可欠なことである。この接着
は半田付けであるから確実に接着させるためには十分な
半田フラックスが必要となり、半田バンプと基板上の電
極が十分に半田フラックスに濡れることが重要である。
（ｃ）発明が解決しようとする課題 基板上へ半田フラックスを塗布する方法としてはスタ
ンピング（転写）による方法がよく用いられる。
ンピング（転写）による方法がよく用いられる。
第５図（Ａ）〜（Ｃ）にスタンピングによる半田フラ
ックスの塗布方法の例を示す。第５図（Ａ）において１
はスタンピングピンであり、その底面に半田フラックス
２が半田フラックステーブル（不図示）から転写されて
いる。このスタンピングピンを第５図（Ｂ）に示すよう
に基板３上へスタンピングする。第５図（Ｃ）はスタン
ピング後の基板を示している。この例ではスタンピング
ピン１と基板３とは平面で接するため、転写された半田
フラックス２′の膜厚は薄く、スタンピングピンの周囲
に多くの半田フラックス２″がはみ出した状態となる。
このようになれば基板上の電極と半導体チップの半田バ
ンプとが半田フラックスに十分濡れない状態となって、
信頼性の高いフリップチップボンディングができなくな
る。特に、半導体チップの素子形成面の周囲だけでな
く、内側にも半田パンプが形成されている半導体チップ
をボンディングする際、全ての半田バンプが半田フラッ
クスに十分濡れるためには、半田フラックスが均一な膜
厚で塗布されていなければならない。
ックスの塗布方法の例を示す。第５図（Ａ）において１
はスタンピングピンであり、その底面に半田フラックス
２が半田フラックステーブル（不図示）から転写されて
いる。このスタンピングピンを第５図（Ｂ）に示すよう
に基板３上へスタンピングする。第５図（Ｃ）はスタン
ピング後の基板を示している。この例ではスタンピング
ピン１と基板３とは平面で接するため、転写された半田
フラックス２′の膜厚は薄く、スタンピングピンの周囲
に多くの半田フラックス２″がはみ出した状態となる。
このようになれば基板上の電極と半導体チップの半田バ
ンプとが半田フラックスに十分濡れない状態となって、
信頼性の高いフリップチップボンディングができなくな
る。特に、半導体チップの素子形成面の周囲だけでな
く、内側にも半田パンプが形成されている半導体チップ
をボンディングする際、全ての半田バンプが半田フラッ
クスに十分濡れるためには、半田フラックスが均一な膜
厚で塗布されていなければならない。
そこで、半導体チップ搭載面の半田フラックスの膜厚
を確保するため、第６図に示すようにスタンピングピン
の形状を工夫することも考えられている。第６図（Ａ）
に示すように、スタンピングピン１の底面に突起10を形
成し、スタンピングピン１を基板３上に押圧した際、第
６図（Ｂ）に示すように突起10が基板３に当接すること
によってスタンピングピン１と基板３間に一定の距離を
確保し、これにより第６図（Ｃ）に示すように半田フラ
ックス２の膜厚を均一に形成する。
を確保するため、第６図に示すようにスタンピングピン
の形状を工夫することも考えられている。第６図（Ａ）
に示すように、スタンピングピン１の底面に突起10を形
成し、スタンピングピン１を基板３上に押圧した際、第
６図（Ｂ）に示すように突起10が基板３に当接すること
によってスタンピングピン１と基板３間に一定の距離を
確保し、これにより第６図（Ｃ）に示すように半田フラ
ックス２の膜厚を均一に形成する。
このようにスタンピングピンに突起を形成することに
よって、基板上に転写した半田フラックスの膜厚を一応
確保することはできるが、ステンレススチール製のスタ
ンピングピンを用いれば、突起により基板面が損傷する
という問題があり、樹脂製のスタンピングピンを用いれ
ば、転写を繰り返すことによって突起が摩耗し、所定膜
厚の半田フラックスが転写できなくなるという問題があ
った。
よって、基板上に転写した半田フラックスの膜厚を一応
確保することはできるが、ステンレススチール製のスタ
ンピングピンを用いれば、突起により基板面が損傷する
という問題があり、樹脂製のスタンピングピンを用いれ
ば、転写を繰り返すことによって突起が摩耗し、所定膜
厚の半田フラックスが転写できなくなるという問題があ
った。
なお、スタンピングピンの底面に細かな溝を設けたも
のも試みたが、半田フラックスの塗布厚の安定性に欠け
るものであった。
のも試みたが、半田フラックスの塗布厚の安定性に欠け
るものであった。
この発明の目的は、スタンピングに特別な加工を施す
ことなく、基板上に所定膜厚の半田フラックスを形成
し、信頼性の高いフリップチップボンディングを可能と
した半導体チップの実装方法を提供することにある。
ことなく、基板上に所定膜厚の半田フラックスを形成
し、信頼性の高いフリップチップボンディングを可能と
した半導体チップの実装方法を提供することにある。
（ｄ）課題を解決するための手段 この発明の請求項１に係る半導体チップの実装方法
は、基板表面における半導体チップの搭載領域周囲の特
定箇所に一定膜厚の膜を形成し、この膜をストッパとし
て半田フラックスのスタンピングピンを用いて上記半導
体チップ搭載領域内に半田フラックスを転写し、半田バ
ンプを形成した半導体チップを上記半導体チップ搭載面
にフリップチップボンディングすることを特徴とする。
は、基板表面における半導体チップの搭載領域周囲の特
定箇所に一定膜厚の膜を形成し、この膜をストッパとし
て半田フラックスのスタンピングピンを用いて上記半導
体チップ搭載領域内に半田フラックスを転写し、半田バ
ンプを形成した半導体チップを上記半導体チップ搭載面
にフリップチップボンディングすることを特徴とする。
また、この発明の請求項２に係る半導体チップの実装
方法は、基板表面における半導体チップの搭載領域周囲
の特定箇所に一定膜厚の膜を形成し、この膜をストッパ
として半田フラックスのスタンピングピンを用いて上記
半導体チップ搭載領域内に半田フラックスを転写し、半
田バンプを形成した半導体チップを上記半導体チップ搭
載面にフリップチップボンディングし、上記膜の端面を
ストッパとして上記半導体チップ周囲を樹脂封止するこ
とを特徴とする。
方法は、基板表面における半導体チップの搭載領域周囲
の特定箇所に一定膜厚の膜を形成し、この膜をストッパ
として半田フラックスのスタンピングピンを用いて上記
半導体チップ搭載領域内に半田フラックスを転写し、半
田バンプを形成した半導体チップを上記半導体チップ搭
載面にフリップチップボンディングし、上記膜の端面を
ストッパとして上記半導体チップ周囲を樹脂封止するこ
とを特徴とする。
（ｅ）作用 この発明の請求項１に係る半導体チップの実装方法で
は基板表面における半導体チップの搭載領域周囲の特定
箇所に一定膜厚の膜が形成され、基板表面の半導体チッ
プ搭載領域内に半田フラックスが転写される際、上記膜
がスタンピングピンのストッパとして作用する。すなわ
ち、スタンピングピンは上記膜表面に当接し、スタンピ
ングピンの底面と基板表面間に上記膜の膜厚分の一定間
隙が形成され、スタンピングピンに塗布されていた半田
フラックスが一定膜厚の半田フラックスとして基板表面
に転写される。このように一定膜厚の半田フラックスの
塗布された基板表面に半導体チップをフリップチップボ
ンディングすることによって信頼性の高い半導体チップ
実装基板が得られる。
は基板表面における半導体チップの搭載領域周囲の特定
箇所に一定膜厚の膜が形成され、基板表面の半導体チッ
プ搭載領域内に半田フラックスが転写される際、上記膜
がスタンピングピンのストッパとして作用する。すなわ
ち、スタンピングピンは上記膜表面に当接し、スタンピ
ングピンの底面と基板表面間に上記膜の膜厚分の一定間
隙が形成され、スタンピングピンに塗布されていた半田
フラックスが一定膜厚の半田フラックスとして基板表面
に転写される。このように一定膜厚の半田フラックスの
塗布された基板表面に半導体チップをフリップチップボ
ンディングすることによって信頼性の高い半導体チップ
実装基板が得られる。
また、請求項２に係る半導体チップの実装方法では、
基板表面に半導体チップをフリップチップボンディング
した後、半導体チップ周囲で上記膜の形成されていない
領域が樹脂封止される。その際、半導体チップ搭載面と
膜形成部との間に段差が生じ、この膜による段差部が封
止樹脂の流れる範囲を制限するストッパとして作用し、
樹脂封止の範囲を膜非形成面に限定することができ、こ
れにより製造作業性が向上する。
基板表面に半導体チップをフリップチップボンディング
した後、半導体チップ周囲で上記膜の形成されていない
領域が樹脂封止される。その際、半導体チップ搭載面と
膜形成部との間に段差が生じ、この膜による段差部が封
止樹脂の流れる範囲を制限するストッパとして作用し、
樹脂封止の範囲を膜非形成面に限定することができ、こ
れにより製造作業性が向上する。
（ｆ）実施例 第１図（Ａ）〜（Ｃ）は本発明による基板上への半田
フラックスの転写方法の例を示す。但し第１図において
は第４図に示した符号９に相当する電極を省略してい
る。第１図（Ａ）において３は半導体チップの搭載すべ
き基板であり、その表面の半導体チップ搭載面４の周囲
の相対向する二辺に保護膜5,5′を形成している。また
１はスタンピングピンであり、半導体チップ搭載面４よ
りも幅を大きく形成している。このスタンピングピン１
の底面に半田フラックステーブル（不図示）から半田フ
ラックス２を転写する。これを第１図（Ｂ）に示すよう
に基板３方向へ押圧させる。これにより、スタンピング
ピン１の底面の一部が保護膜5,5′に当接し、半田フラ
ックス２は半導体チップ搭載面４上に保護膜5,5′と略
同じ厚みで塗布されることになる。
フラックスの転写方法の例を示す。但し第１図において
は第４図に示した符号９に相当する電極を省略してい
る。第１図（Ａ）において３は半導体チップの搭載すべ
き基板であり、その表面の半導体チップ搭載面４の周囲
の相対向する二辺に保護膜5,5′を形成している。また
１はスタンピングピンであり、半導体チップ搭載面４よ
りも幅を大きく形成している。このスタンピングピン１
の底面に半田フラックステーブル（不図示）から半田フ
ラックス２を転写する。これを第１図（Ｂ）に示すよう
に基板３方向へ押圧させる。これにより、スタンピング
ピン１の底面の一部が保護膜5,5′に当接し、半田フラ
ックス２は半導体チップ搭載面４上に保護膜5,5′と略
同じ厚みで塗布されることになる。
なお、保護膜5,5′としては、例えば半田レジストや
オーバーコートガラスなどを用いることができ、基板上
に配線を保護する膜として兼用できる保護膜の厚みは、
搭載される半導体チップの半田バンプが半田フラックス
に十分濡れるようにするため、半田バンプの高さの1/8
〜1/3が適当である。また、保護膜5,5′は相対向して形
成し、半導体チップ搭載面４の他の辺は形成しない。こ
れは半田フラックス２の転写前に半導体チップ搭載面４
上にある空気の排気路を確保するためである。すなわ
ち、保護膜5,5′を半導体チップ搭載面４の全周囲に設
ければ、空気の逃げ場がなく、転写された半田フラック
ス２に気泡が入り、半田フラックス２を安定して塗布で
きなくなるが、上記構成はこのことを考慮している。
オーバーコートガラスなどを用いることができ、基板上
に配線を保護する膜として兼用できる保護膜の厚みは、
搭載される半導体チップの半田バンプが半田フラックス
に十分濡れるようにするため、半田バンプの高さの1/8
〜1/3が適当である。また、保護膜5,5′は相対向して形
成し、半導体チップ搭載面４の他の辺は形成しない。こ
れは半田フラックス２の転写前に半導体チップ搭載面４
上にある空気の排気路を確保するためである。すなわ
ち、保護膜5,5′を半導体チップ搭載面４の全周囲に設
ければ、空気の逃げ場がなく、転写された半田フラック
ス２に気泡が入り、半田フラックス２を安定して塗布で
きなくなるが、上記構成はこのことを考慮している。
第２図および第３図は本発明のサーマルヘッドへの適
用例を示す。但し第２図および第３図においては第４図
に示した符号９に相当する電極を省略している。第２図
および第３図においてそれぞれ（Ａ）は上面図、（Ｂ）
は垂直断面図である。第２図（Ｂ）において基板３はサ
ーマルヘッド基板であり、保護膜5,5′はサーマルヘッ
ドの耐摩耗層を兼用する例えばオーバーガラス膜または
半田レジスト膜などからなる膜である。このような基板
に対してサーマルヘッド駆動制御用の半導体チップ６を
搭載する。半導体チップ６のサイズは例えば7mm×1mmで
あり、半田バンプ７は直径110μｍ、高さ85μｍ、ピッ
チ210μｍで形成されている。したがって、保護膜5,5′
の膜厚は10〜30μｍが適している。第２図（Ａ）におい
てＡで示す範囲は半導体チップ６の搭載範囲を示してい
る。
用例を示す。但し第２図および第３図においては第４図
に示した符号９に相当する電極を省略している。第２図
および第３図においてそれぞれ（Ａ）は上面図、（Ｂ）
は垂直断面図である。第２図（Ｂ）において基板３はサ
ーマルヘッド基板であり、保護膜5,5′はサーマルヘッ
ドの耐摩耗層を兼用する例えばオーバーガラス膜または
半田レジスト膜などからなる膜である。このような基板
に対してサーマルヘッド駆動制御用の半導体チップ６を
搭載する。半導体チップ６のサイズは例えば7mm×1mmで
あり、半田バンプ７は直径110μｍ、高さ85μｍ、ピッ
チ210μｍで形成されている。したがって、保護膜5,5′
の膜厚は10〜30μｍが適している。第２図（Ａ）におい
てＡで示す範囲は半導体チップ６の搭載範囲を示してい
る。
このように第２図に示した基板に対し保護膜5,5′を
スタンピングピンのストッパとして、半導体チップ搭載
面４に半田フラックスを塗布する。その後、半導体チッ
プ６を搭載し、半田フラックスにより仮固定する。その
後、さらに半田リフローによって半田バンプ７を溶融
し、基板３上の電極に接着する。
スタンピングピンのストッパとして、半導体チップ搭載
面４に半田フラックスを塗布する。その後、半導体チッ
プ６を搭載し、半田フラックスにより仮固定する。その
後、さらに半田リフローによって半田バンプ７を溶融
し、基板３上の電極に接着する。
サーマルヘッド駆動制御用半導体チップをフリップチ
ップボンディングした後、第３図に示すように、半導体
チップ搭載面を樹脂８によって封止する。この封止樹脂
８は例えばフィラーを分散させた熱硬化型エポキシ系樹
脂を用いる。この封止樹脂８は熱硬化前に基板３上を流
動するが、保護膜5,5′が封止樹脂の流れを食い止め、
封止樹脂８の封止範囲を規定する。したがって、少量の
封止樹脂によって必要十分な範囲を樹脂封止することが
できる。
ップボンディングした後、第３図に示すように、半導体
チップ搭載面を樹脂８によって封止する。この封止樹脂
８は例えばフィラーを分散させた熱硬化型エポキシ系樹
脂を用いる。この封止樹脂８は熱硬化前に基板３上を流
動するが、保護膜5,5′が封止樹脂の流れを食い止め、
封止樹脂８の封止範囲を規定する。したがって、少量の
封止樹脂によって必要十分な範囲を樹脂封止することが
できる。
（ｇ）発明の効果 この発明によれば、基板上に半導体チップをフリップ
チップボンディングする際、半導体チップ搭載面に半田
フラックスを所定の均一な膜厚で塗布することができる
ため、半導体チップに形成されている多数の半田バンプ
が半田フラックスに十分濡れ、半田付けによるフリップ
チップボンディングを確実に行うことができる。その結
果、製造歩留まりが向上し、製造コストが低減し、信頼
性が向上するという効果がある。
チップボンディングする際、半導体チップ搭載面に半田
フラックスを所定の均一な膜厚で塗布することができる
ため、半導体チップに形成されている多数の半田バンプ
が半田フラックスに十分濡れ、半田付けによるフリップ
チップボンディングを確実に行うことができる。その結
果、製造歩留まりが向上し、製造コストが低減し、信頼
性が向上するという効果がある。
また、半田フラックスを転写するスタンピングピンの
ストッパとして作用する膜はヒリップチップボンディン
グ後の樹脂封止の際の封止樹脂の流れを規制するストッ
パとしても利用でき、樹脂封止が確実となるため、製造
作業性および信頼性が向上する。
ストッパとして作用する膜はヒリップチップボンディン
グ後の樹脂封止の際の封止樹脂の流れを規制するストッ
パとしても利用でき、樹脂封止が確実となるため、製造
作業性および信頼性が向上する。
第１図はこの発明の実施例に係る基板上への半田フラッ
クスの塗布方法を示す図である。第２図および第３図は
本発明をサーマルヘッドに適用した場合の基板の構造お
よびボンディング後の構造を表す図である。第４図は一
般的なフリップチップボンディング方法を説明するため
の図である。第５図および第６図は従来技術による基板
上への半田フラックスの塗布方法の例を示す図である。 １……スタンピングピン、 ２……半田フラックス、 ３……基板、 ４……半導体チップ搭載面、 5,5′……保護膜、 ６……半導体チップ、 ７……半田バンプ、 ８……封止樹脂、 ９……電極、 10……突起。
クスの塗布方法を示す図である。第２図および第３図は
本発明をサーマルヘッドに適用した場合の基板の構造お
よびボンディング後の構造を表す図である。第４図は一
般的なフリップチップボンディング方法を説明するため
の図である。第５図および第６図は従来技術による基板
上への半田フラックスの塗布方法の例を示す図である。 １……スタンピングピン、 ２……半田フラックス、 ３……基板、 ４……半導体チップ搭載面、 5,5′……保護膜、 ６……半導体チップ、 ７……半田バンプ、 ８……封止樹脂、 ９……電極、 10……突起。
Claims (2)
- 【請求項１】基板表面における半導体チップの搭載領域
周囲の特定箇所に一定膜厚の膜を形成し、この膜をスト
ッパとして半田フラックスのスタンピングピンを用いて
上記半導体チップ搭載領域内に半田フラックスを転写
し、半田バンプを形成した半導体チップを上記半導体チ
ップ搭載面にフリップチップボンディングすることを特
徴とする半導体チップの実装方法。 - 【請求項２】基板表面における半導体チップの搭載領域
周囲の特定箇所に一定膜厚の膜を形成し、この膜をスト
ッパとして半田フラックスのスタンピングピンを用いて
上記半導体チップ搭載領域内に半田フラックスを転写
し、半田バンプを形成した半導体チップを上記半導体チ
ップ搭載面にフリップチップボンディングし、上記膜の
端面をストッパとして上記半導体チップ周囲を樹脂封止
することを特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24428490A JP2505636B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24428490A JP2505636B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04122037A JPH04122037A (ja) | 1992-04-22 |
| JP2505636B2 true JP2505636B2 (ja) | 1996-06-12 |
Family
ID=17116458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24428490A Expired - Fee Related JP2505636B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505636B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4017227B2 (ja) * | 1998-01-20 | 2007-12-05 | 白石カルシウム株式会社 | ペレット状脂肪酸含有混合飼料造粒品及びその製造方法 |
| US6609791B1 (en) * | 1999-06-17 | 2003-08-26 | Canon Finetech Inc. | Ink jet type image forming device |
-
1990
- 1990-09-13 JP JP24428490A patent/JP2505636B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04122037A (ja) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US6083819A (en) | Method and assembly for providing improved underchip encapsulation | |
| JPH0763067B2 (ja) | 集積回路キャリアアセンブリ及びその製造方法、ならびに液体材料の選択的塗布方法 | |
| CN100492627C (zh) | 芯片结构、芯片封装结构及其工艺 | |
| JP2000260819A (ja) | 半導体装置の製造方法 | |
| JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| JP7189672B2 (ja) | 半導体装置及びその製造方法 | |
| JP2505636B2 (ja) | 半導体チップの実装方法 | |
| JP3565092B2 (ja) | 半導体装置の製造方法 | |
| WO2003003798A1 (en) | Joining method using anisotropic conductive adhesive | |
| JP4394213B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JPH0547841A (ja) | 半導体装置の実装方法およびその実装構造 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JP3015273B2 (ja) | Ｉｃチップの実装方法 | |
| JP4688443B2 (ja) | 半導体装置の製造方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JP3431316B2 (ja) | 半導体装置の製造方法及び半導体チツプの実装方法 | |
| JPH06104311A (ja) | フリップチップおよびフリップチップの封止方法 | |
| JPS633422A (ja) | Ｉｃチツプの実装方法 | |
| JP2002134557A (ja) | 半導体チップの実装方法、および半導体チップの実装構造 | |
| JPH0491446A (ja) | 半導体素子のフリップチップ実装方法 | |
| JP2005340738A (ja) | 半導体装置及びその製造方法 | |
| JP2001085471A (ja) | 電子部品の実装方法 | |
| JPH0234950A (ja) | 半導体素子の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |