CN107924877A - 高频模块及其制造方法 - Google Patents

高频模块及其制造方法 Download PDF

Info

Publication number
CN107924877A
CN107924877A CN201680046823.5A CN201680046823A CN107924877A CN 107924877 A CN107924877 A CN 107924877A CN 201680046823 A CN201680046823 A CN 201680046823A CN 107924877 A CN107924877 A CN 107924877A
Authority
CN
China
Prior art keywords
mentioned
seal
frequency model
face part
curved face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680046823.5A
Other languages
English (en)
Other versions
CN107924877B (zh
Inventor
大坪喜人
增田义久
中越英雄
森本裕太
酒井范夫
松本赖幸
土田裕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107924877A publication Critical patent/CN107924877A/zh
Application granted granted Critical
Publication of CN107924877B publication Critical patent/CN107924877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09027—Non-rectangular flat PCB, e.g. circular
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

本发明涉及高频模块及其制造方法。在具备屏蔽从外部针对部件的不必要的电磁波的屏蔽膜的高频模块中提高屏蔽膜的密合强度。高频模块(1a)具备密封体(12)和屏蔽膜(5)，该密封体(12)具有多层布线基板(2)、被安装在该多层布线基板(2)的上面(20a)的部件(3)以及被层叠在多层布线基板(2)的上面(20a)并覆盖部件(3)的密封树脂层(4)，该屏蔽膜(5)包覆密封树脂层(4)的表面，密封体(12)的侧面具有形成为曲面状的曲面部(12b)，该曲面部(12b)通过多个槽(10a)而被粗糙化。

Description

高频模块及其制造方法
技术领域
本发明涉及具备包覆布线基板上所安装的多个部件的密封树脂层以及屏蔽从外部针对各部件的不必要的电磁波的屏蔽膜的高频模块及其制造方法。
背景技术
在搭载于移动终端装置等的高频模块中存在设置有用于屏蔽电磁波的屏蔽层的情况。在这种高频模块中，安装于布线基板上的部件被模制树脂包覆，并设置屏蔽层以便包覆该模制树脂的表面。
例如如图15所示，专利文献1所记载的高频模块100具备树脂基板101和被层叠于该树脂基板101的上面的屏蔽层102。此处，由于树脂上的金属膜的密合强度较低，所以屏蔽层102由在树脂基板101上成膜的密合膜102a、在该密合膜102a上成膜的导电膜102b、在该导电膜102b上成膜的保护膜102c这3层结构形成。具体而言，导电膜102b由Cu、Ag、Al中的任意一种形成。另外，密合膜102a由与树脂基板101的密合强度比导电膜102b高的SuS形成。另外，在导电膜102b上成膜的保护膜102c由与导电膜102b相比耐腐蚀性高的SuS形成。这样，通过由3层结构形成屏蔽层102，从而实现密合强度和耐腐蚀性等的提高。
专利文献1:日本特开2007－243122号公报(参照段落0019～0026、图1等)
人们寻求树脂基板101与屏蔽层102之间的密合性进一步提高。例如，这种高频模块多数情况下俯视形状形成为矩形，该情况下的侧面由平面形成，但根据所搭载的电子设备，有侧面的一部分形成为曲面状的情况。该情况下，一般在通过切割将高频模块形成为俯视矩形状后，通过激光加工使侧面形成为曲面状，或者通过激光加工来形成这些全部。然而，在高频模块的加工使用激光的情况下，存在高频模块的侧面中的曲面部与其它部分相比，屏蔽层难以附着这个问题。另外，在内部布线电极的端部露出于布线基板的侧面的结构中，存在在该露出部分中也难以附着屏蔽层这个问题。这些问题不仅在屏蔽层由溅射膜或蒸镀膜形成的情况，也是由导电性糊剂形成的情况下共同的问题。
发明内容
本发明是鉴于上述的课题而完成的，其目的在于在具备屏蔽从外部针对部件的不必要的电磁波的屏蔽膜的高频模块中提高屏蔽膜的密合强度。
为了实现上述的目的，本发明的高频模块的特征在于具备：密封体，具有布线基板、被安装于上述布线基板的主面的部件以及被层叠于上述布线基板的上述主面并覆盖上述部件的密封树脂层；屏蔽膜，包覆上述密封树脂层的表面，上述密封体的侧面具有形成为曲面状或者大致曲面状的曲面部，上述曲面部被粗糙化。
根据该结构，由于密封体的上述曲面部被粗糙化，所以能够提高原本密合强度低的曲面部的屏蔽膜的密合强度。
另外，可以在上述曲面部设置沿与上述布线基板的上述主面交叉的方向延伸的多个槽，上述曲面部并通过该多个槽被粗糙化。该情况下，例如在通过激光加工形成密封体的曲面部时，能够容易地对该曲面部进行粗糙化。
另外，还可以具备被设置于上述布线基板的接地电极，上述接地电极的端部在上述曲面部露出。这样，接地电极与屏蔽膜的连接变得可靠，并能够提高屏蔽膜的特性。
另外，可以具备：密封体，具有设置有接地电极的布线基板、被安装于上述布线基板的主面上的部件以及被层叠于上述布线基板的上述主面并覆盖上述部件的密封树脂层，屏蔽膜，包覆上述密封树脂层的表面，在上述密封体的侧面形成上述接地电极的端部的露出部分，上述密封体的侧面中规定区域被粗糙化，上述规定区域包括上述接地电极的端部的露出部分。根据该结构，在密封体的侧面中的规定区域，屏蔽膜的密合强度提高，从而屏蔽膜与接地电极的连接变得可靠，所以能够提高屏蔽膜的特性。
可以在上述规定区域设置沿与上述布线基板的上述主面交叉的方向延伸的多个槽，上述规定区域通过该多个槽被粗糙化。该情况下，例如在通过激光加工形成密封体的曲面部时，能够容易地对该曲面部进行粗糙化。
可以通过在上述密封体的侧面的与上述规定区域不同的其它区域设置沿与上述布线基板的上述主面交叉的方向延伸的多个槽，来使该其它区域也被粗糙化，通过使设置于上述规定区域的槽的宽度比设置于上述其它区域的槽的宽度形成得窄，来使上述规定区域的每单位面积的槽的数量比上述其它区域的每单位面积的槽的数量形成得多。
该情况下，不仅规定区域，其它区域也被粗糙化，所以能够进一步提高在密封体的侧面的屏蔽膜的密合强度。另外，通过使规定区域的每单位面积的槽的数量比其它区域的槽的数量形成得多，来使规定区域的槽所形成的凹凸变细。这样，由于在接地电极露出的规定区域中屏蔽膜的密合强度变得高，所以能够提高密封体的侧面整体的屏蔽膜的密合强度，并且提高屏蔽膜的特性。
另外，本发明的高频模块的制造方法的特征在于，具备：准备工序，准备将多个密封体呈矩阵状地排列而成的集合体，其中，上述密封体具有布线基板、被安装于上述布线基板的主面的部件以及被层叠于上述布线基板的上述主面并覆盖上述部件的密封树脂层；第一激光加工工序，通过激光加工来挖出上述集合体的一部分，由此在上述各密封体的侧面的一部分形成曲面部；第二激光加工工序，对上述各密封体各自的上述曲面部照射比上述第一激光加工工序能量弱的激光；单片化工序，通过切割或者激光加工将上述集合体单片化为上述密封体的单体；以及屏蔽膜形成工序，形成包覆上述密封体的上述密封树脂层的表面的屏蔽膜，在上述第一激光加工工序中，通过使激光扫描来对上述各密封体各自的上述曲面部进行粗糙化。
根据该结构，在第一激光加工工序中，密封体的曲面部被粗糙化，所以能够在密封体的侧面具有曲面部的高频模块中，实现提高屏蔽膜的密合强度。另外，在第二激光加工工序中，对密封体的曲面部照射比第一激光加工工序能量低的激光，所以能够在激光加工时使曲面部所形成的热变性层变薄。另外，在第一激光加工工序中形成各密封体的曲面部时，挖出集合体的一部分被挖出，所以能够防止第二激光加工工序的裁切屑附着于密封体的曲面部。因此，需要在第二激光加工工序后设置清洗附着在曲面部的裁切屑的工序。另外，在第一激光加工工序时挖出的集合体的一部分不会在单片化工序时产生为裁切片。因此，密封体的单片化后的产品的处理变得容易，并且能够防止裁切片混入所造成的不良状况。另外，能够容易地进行激光加工工序后的密封体的曲面部的外观检查。
根据本发明，不管在密封体的上述曲面部被粗糙化或者接地电极露出于侧面的情况下，都能够提高屏蔽膜的密合强度。
附图说明
图1是本发明的第一实施方式所涉及的高频模块的剖视图。
图2是图1的高频模块的俯视图。
图3是图1的高频模块的侧视图。
图4是表示被设置在图1的高频模块的侧面的槽的图。
图5是表示图1的高频模块的变形例的图。
图6是本发明的第二实施方式所涉及的高频模块的俯视图。
图7是本发明的第三实施方式所涉及的高频模块的俯视图。
图8是表示被设置在图8的多层布线基板的接地电极的图。
图9是图8的高频模块的侧视图。
图10是表示被设置在高频模块的侧面的槽的变形例的图。
图11是本发明的第四实施方式所涉及的高频模块的说明图。
图12是用于说明激光加工形成的切剖面的状态的图。
图13是本发明的第五实施方式所涉及的高频模块的说明图。
图14是用于说明密封体的单片化工序的图。
图15是以往的高频模块的剖视图。
具体实施方式
＜第一实施方式＞
参照图1～图4对本发明的第一实施方式所涉及的高频模块进行说明。其中，图1是高频模块的剖视图，图2是高频模块的俯视图，图3是高频模块的侧视图，图4是表示被设置在高频模块的侧面的槽的图。另外，在图2中，图示省略了包覆屏蔽膜的密封树脂层的上表面的部分，在图3中图示省略了屏蔽膜。
该实施方式所涉及的高频模块1a如图1以及图2所示，具备多层布线基板2(相当于本发明的“布线基板”)、被安装在该多层布线基板2的上面20a的多个部件3、被层叠在多层布线基板2的上面20a的密封树脂层4以及包覆密封树脂层4的表面的屏蔽膜5，该高频模块1a例如搭载于使用高频信号的电子设备的母基板等。
多层布线基板2例如通过由低温共烧陶瓷、玻璃环氧树脂等形成的多个绝缘层2a～2c层叠而成。在多层布线基板2的上面20a(相当于本发明的“布线基板的主面”)形成有各部件3的安装用的安装电极6，并且在下面20c形成有外部连接用的多个外部电极7。另外，在邻接的绝缘层2a～2c间配置有各种内部布线电极8a、8b，并且在多层布线基板的内部形成用于连接层间的内部布线电极8a、8b彼此的多个通孔导体9。
安装电极6、外部电极7以及内部布线电极8a、8b均由Cu、Ag、Al等作为布线电极一般采用的金属形成。另外，各通孔导体9由Ag、Cu等金属形成。此外，可以分别对各安装电极6以及各外部电极7实施镀Ni/Au。
各部件3通过由Si、GaAs等半导体形成的半导体元件、贴片电感器、贴片电容器、贴片电阻等贴片部件构成。
密封树脂层4以包覆布线基板2的上面20a和各部件3的方式层叠于多层布线基板2。密封树脂层4能够由环氧树脂等作为密封树脂一般采用的树脂形成。此外，通过高频模块1a中的由多层布线基板2、密封树脂层4以及各部件3构成的部分形成密封体12。
另外，如图2所示，密封体12的侧面(多层布线基板2的侧面20b以及密封树脂层4的侧面4b)均具有形成为平面状的平面部12a和形成为曲面状的曲面部12b。曲面部12b例如能够通过在形成呈矩阵状排列的多个密封体12的集合体后，通过切割而单片化为俯视矩形状的密封体12，并通过激光加工将密封体12的两个角部倒角为曲面状而形成。此外，可以仅利用激光加工进行密封体12的单片化。另外，曲面部12b也可以不完全形成为曲面状而使该曲面部12b形成为俯视时多边状而形成为大致曲面状。另外，也可以使切割和激光加工的顺序相反。
另外，在该实施方式中，内部布线电极8a被设置为接地用的接地电极，该内部布线电极8a的端部在多层布线基板2的侧面20b露出(参照图3)。该情况下，内部布线电极8a的端部在密封体12的侧面中的平面部12a和曲面部12b这两方露出。此外，内部布线电极8a从密封体12的侧面的露出方式能够适当地变更。
屏蔽膜5是用于屏蔽从外部针对多层布线基板2内的各种布线电极8a、8b、各部件3的噪声，并以包盖密封树脂层4的上面4a(多层布线基板2的与上面20a的相反面)、与上面4a垂直的方向的侧面4b以及多层布线基板2的侧面20b的方式层叠在密封树脂层4。此外，屏蔽膜5与在多层布线基板2的侧面20b露出的内部布线电极8a连接。
另外，屏蔽膜5能够由多层结构形成，该多层结构具有层叠在密封树脂层4的表面的密合膜、层叠在密合膜的导电膜以及层叠在导电膜的保护膜。
密合膜是为了提高导电膜与密封树脂层4的密合强度而设置的，例如能够由SUS、Ti、Cr、Ni、TiAl中的任意一种金属形成。导电膜是担当屏蔽膜5的实际的屏蔽功能的层，例如能够由Cu、Ag、Al中的任意一种金属形成。保护膜是为了防止导电膜腐蚀或受损伤而设置的，例如能够由SUS、Ti、Cr、Ni、TiAl中的任意一种金属形成。
另外，在密封体12的单片化使用激光加工的情况下、内部布线电极8a的端部在激光加工的部分的侧面露出的情况下，存在在该部分中屏蔽膜5的密合强度变低这个问题。其主要原因被认为在于激光裁切时所产生的炭化物、氧化物。因此，在该实施方式中，通过对密封体12的曲面部12b进行粗糙化，增加与屏蔽膜5的接触面积，实现密封体12的曲面部12b与屏蔽膜5的密合强度的提高。具体而言，如图3所示，在密封体12的侧面中的曲面部12b形成有沿与多层布线基板2的上面20a或者下面20c交叉(在该实施方式中，为正交)的方向延伸的多个槽10a，通过这些槽10a对曲面部12b赋予较细的凹凸。此外，在该实施方式中，各槽10a在曲面部内大致连续地排列。
各槽10a通过调整激光加工的条件而形成。例如在使用紫外线非外光(波长200～400nm)作为激光的情况下，将激光脉冲设为50kHz左右，将扫描速度设为1750mm/s左右。于是，如图4所示，在俯视多层布线基板2时，大致半圆状的槽10能够以沿激光的扫描方向(箭头A)连绵的状态排列。此外，密封体12的侧面的平面部12a的部分也能够通过激光加工而形成。该情况下，例如可以将激光脉冲设为100kHz，将扫描速度设为2000mm/s，与曲面部12b相比缩小脉冲间隔。若这样操作，则能够在平面部12a形成没有槽的状态(大致平面状)。该情况下，密封体12的侧面中的激光的扫描方向(箭头A)上的曲面部12b的平均粗糙度Ra、最大高度Ry、十点平均粗糙度Rz都比平面部12a的表面粗糙度形成得粗糙。此外，也可以在平面部12a也形成多个槽并进行粗糙化。此外，如果脉冲间隔例如是光斑直径(照射的激光的直径)的0.5倍以上，则能够使密封体12的侧面变粗糙。若对密封体12照射激光，则通过该热量，密封体12实际形成的孔的直径具有比光斑直径大的倾向。若考虑该倾向，则例如在将激光的光斑直径(照射的激光的直径)设为脉冲间隔以上的大小的情况下，能够使密封体12的侧面所形成的凹凸的大小充分变大。另一方面，若过度隔开脉冲间隔，则孔与孔之间未被切断，无法裁切，所以优选脉冲间隔例如是光斑直径的1.5倍以下。
(高频模块的制造方法)
接下来，针对高频模块1a的制造方法，以在形成多个高频模块1a呈矩阵状排列的多个密封体12的集合体后，进行单片化的情况为例进行说明。首先，准备形成有安装电极6、外部电极7、各内部布线电极8a、8b以及通孔导体9的多层布线基板2。
接下来，在多层布线基板2的上面20a使用焊接安装等公知的表面安装技术来安装各部件3。
接下来，以包覆各部件3的方式在多层布线基板2的上面20a层叠密封树脂层4来完成密封体12的集合体。密封树脂层4例如以涂覆方式、印刷方式、传递模制、模压方式等形成。
接下来，为了对密封树脂层4的上面4a进行平坦化而对密封树脂层4的表面进行研磨或者研削。
接下来，通过切割而分割为各个密封体12。此时，将各密封体12的俯视的形状形成为矩形状。
接下来，通过激光加工，在各密封体12的侧面(多层布线基板2以及密封树脂层4的侧面20b、4b)形成曲面部12b。此时，使激光扫描以便对密封体12的两个角部进行倒角，并且(扫描方向参照图4的A箭头)，调整激光照射的条件来在曲面部12b形成多个槽10a。此外，也可以仅通过激光加工进行各密封体12的单片化和曲面部12b的形成。
接下来，使用溅射装置、真空蒸镀装置以包覆密封树脂层4的表面(上面4a和侧面4b)以及多层布线基板2的侧面20b的方式对屏蔽膜5进行成膜，由此高频模块1a完成。
因此，根据上述的实施方式，由于密封体12的侧面中的曲面部12b被粗糙化，所以能够在原本密合强度低的密封体12的曲面部12b使屏蔽膜5的密合强度提高。另外，通过利用溅射法、蒸镀法形成屏蔽膜5，例如与旋涂法等使用导电性糊剂的形成方法相比，能够实现屏蔽膜5的密合强度的提高。
另外，曲面部12b的粗糙化(各槽10a的形成)能够通过密封体12的成形时的激光加工的条件的调整来进行，所以能够实现高频模块1a的制造成本的减少。
另外，通过提高密封体12的曲面部12b的屏蔽膜5的密合强度，从而在该曲面部12b露出的内部布线电极8a(接地电极)的端部与屏蔽膜5的连接变得可靠，所以能够实现屏蔽膜5的特性提高。
(高频模块的变形例)
例如，如图5所示，可以在多层布线基板2的下面20c也安装部件30。该情况下，多层布线基板2由4层绝缘层2a～2d构成，在从上数第三层的绝缘层2c与最下层的绝缘层2d之间配设有内部布线电极8a(接地电极)。该内部布线电极8a在俯视时以与多层布线基板2大致相同的面积形成，还作为上下的部件3、30间的屏蔽发挥作用。另外，在多层布线基板2的下面20c侧也设置有密封各部件30的密封树脂层40，并且在该密封树脂层40配设有外部连接用的柱状导体11。此处，在多层布线基板2的下面20c形成用于安装各部件30以及柱状导体11的安装电极60来代替外部电极7。屏蔽膜5还包覆下面20c侧的密封树脂层40的侧面40b。
根据该结构，实现密封体12的曲面部12b的屏蔽膜5的密合强度的提高，并且部件3、30的高密度安装成为可能。
＜第二实施方式＞
参照图6对本发明的第二实施方式所涉及的高频模块1b进行说明。此外，图6是图示省略了屏蔽膜5的顶面部分的状态的高频模块1b的俯视图。
如图6所示，该实施方式所涉及高频模块1b与参照图1～图3所说明的第一实施方式的高频模块1a不同之处是密封体12的俯视形状不同以及各部件3的配置构成不同。其它的结构与第一实施方式的高频模块1a相同，所以通过附加同一符号来省略说明。
该情况下，密封体12的侧面如图6所示，在俯视多层布线基板2时，在矩形状的四角中的位于对角的两个角部具有向多层布线基板2的内侧凹陷的曲面部12b。这样的曲面部12b能够通过使激光沿着箭头B扫描来形成。此外，在该曲面部12b中，通过调整激光照射的条件来形成与第一实施方式的高频模块1a同样的多个槽10a(图6中图示省略)。
根据该结构，在密封体12的侧面具有多层布线基板2的内侧凹陷的曲面部12b的结构中，能够获得与第一实施方式的高频模块1a同样的效果。
＜第三实施方式＞
参照图7～图9对本发明的第三实施方式所涉及的高频模块进行说明。此外，图7是高频模块的俯视图，图8是表示被设置在多层布线基板的接地电极的图，图9是高频模块的侧视图。此处，在图7中图示省略了屏蔽膜的顶面部分。另外，图8表示内部布线电极(接地电极)的俯视图。另外，在图9中图示省略了屏蔽膜。
如图7～图9所示，该实施方式所涉及的高频模块1c与参照图1～图3所说明的第一实施方式的高频模块1a不同之处是密封体12的俯视形状不同、各部件3的配置构成不同、槽10b的形成位置不同以及内部布线电极8a的形状不同。其它的结构与第一实施方式的高频模块1a相同，所以通过附加同一符号来省略说明。
该情况下，密封体12的俯视形状形成为矩形状。另外，第一实施方式的内部布线电极8a的端部在多层布线基板2的侧面20b的大致整周上露出，但该实施方式的内部布线电极8a如图8所示那样被图案化为其端部在多层布线基板2的侧面20b一部分露出。
另外，仅利用激光加工对密封体12进行单片化。而且，如图9所示，密封体12的侧面(多层布线基板2以及密封树脂层4各自的侧面4b、20b)中的包括内部布线电极8a的端部的露出部分8a1的区域12c(相当于本发明的“规定区域”)分别通过多个槽10b被粗糙化。
在通过激光加工对密封体12进行成形(单片化)的情况下，由于在密封体12的侧面，内部布线电极8a的露出部分8a1烧焦，所以在包括该露出部分8a1的区域12c中屏蔽膜5的附着劣化。因此，通过对该区域12c进行粗糙化，能够实现屏蔽膜5的密合强度的提高。
(槽的变形例)
例如如图10所示，可以在密封体12的侧面中的包括内部布线电极8a的露出部分8a1的区域12c以外的区域12d(相当于本发明的“其它区域”)设置多个槽10c来对该区域12d进行粗糙化。此时，通过将设置在区域12c的各槽10b的宽度W1比设置在其它区域12d的各槽10c的宽度W2形成得窄，由此可以使区域12c的每单位面积的槽10b的数量比其它区域12d的每单位面积的槽10c的数量形成得多。根据该结构，由于屏蔽膜5难以附着的区域12c的表面积增加，所以在实现屏蔽膜5整体的密合强度的提高的方面是高效的。
＜第四实施方式＞
参照图11以及图12对本发明的第四实施方式所涉及的高频模块1d进行说明。此外，图11以及图12分别是高频模块1d的局部剖视图，仅图示多层布线基板2和密封树脂层4，图示省略了其它构成。另外，图12(a)是表示利用本实施方式的方法形成曲面部12b时的剖面状态的图，图12(b)是表示利用以往的方法形成曲面部12b时的剖面状态的图。
如图11以及图12所示，该实施方式所涉及的高频模块1d与参照图1～图3所说明的第一实施方式的高频模块1a不同之处是进行激光加工时的工序不同。其它构成与第一实施方式的高频模块1a相同，所以通过附加同一符号来省略说明。
在第一实施方式的高频模块1a中，通过激光加工在密封体12的侧面(多层布线基板2以及密封树脂层4的侧面20b、4b)形成曲面部12b，在保持这样的状态下形成屏蔽膜5，但为了形成曲面部12b而需要能量比较强的激光。该情况下，裁切面(曲面部12b)由于形成曲面部12b时所产生的热能量而发生热变性，屏蔽膜5的剥离强度有可能降低。作为该对策，考虑在激光加工后使用喷砂等物理清洗来除去裁切面的热变性层。该情况下，在密封树脂层4的侧面4b(曲面部12b)，密封树脂层4的内部所含有的填料40脱落而形成凹部，但与物理清洗前相比，在整个侧面4b，平坦性提高(参照图12(b))。另外，在多层布线基板2由印刷电路基板(所谓的P板)形成的情况下，在多层布线基板2的侧面20b(曲面部12b)露出的玻璃纤维、内部布线电极8a与树脂一起被切削，由此与物理清洗前相比，平坦性提高。然而，若曲面部12b的平坦性提高，则从屏蔽膜5的密合强度的观点出发，固着效果难以发挥，所以不利。
因此，在该实施方式中，改变条件来进行多次激光加工。例如，如图11所示，作为第一次，为了形成曲面部12b，利用贯通密封体12的厚度方向所需的能量的激光进行激光加工(参照箭头a)。接下来，利用比第一次能量低的激光进行第二次的激光加工(参照箭头b)。此时，可以在与第一次的激光的照射位置相同的位置照射激光，也可以比第一次靠近密封体12的侧面侧来照射激光。接下来，利用比第二次能量低的激光进行第三次的激光加工(参照箭头c)。此时，可以在与第一～第二次的激光的照射位置相同的位置照射激光，也可以比第二次靠近密封体12的侧面侧来照射激光。
这样，通过使第二次的激光的能量比第一次低，能够除去第一次的激光加工中所产生的裁切面(曲面部12b)的热变性层，并且使第二次的激光加工中所产生的热变性层变薄。另外，通过使第三次的激光的能量比第二次低，能够除去第二次的激光加工中所产生的裁切面(曲面部12b)的热变性层，并且使第三次的激光加工中所产生的热变性层比第二次变薄。因此，能够减少热变性层给屏蔽膜5的密合强度带来的影响，屏蔽膜5的剥离强度提高。另外，若使用激光加工，则成为在密封树脂层4，填料40的一部分残留于裁切面(曲面部12b)，并且在多层布线基板2，玻璃纤维、内部布线电极8a的露出部分从裁切面(12b)突出的状态(参照图12(a))。该情况下，由于裁切面的表面粗糙度增加，所以屏蔽膜5的剥离强度进一步提高。另外，通过内部布线电极8a(接地电极)的端部从裁切面突出，从而屏蔽膜5与内部布线电极8a的连接性提升，所以屏蔽膜5的屏蔽特性提高。此外，为了除去极少残留的热变性层，可以在最后的激光加工后进行超声波清洗。另外，激光加工的次数能够在多个范围内适当地变更。
＜第五实施方式＞
参照图13以及图14对本发明的第五实施方式的高频模块1e进行说明。其中，图13是本实施方式的高频模块1e的局部剖视图，与图11对应。另外，图14是用于说明本实施方式的制造方法的图，是密封体12的集合体的俯视图。
如图13以及图14所示，该实施方式与参照图1～图3所说明的第一实施方式的高频模块1a不同之处是在制造方法中，激光加工工序和切割工序不同。其它构成与第一实施方式的高频模块1a相同，所以通过附加同一符号来省略说明。
该情况下，如图14所示，在形成呈矩阵状排列的多个密封体12的集合体后，首先通过激光加工在各密封体12的侧面(多层布线基板2以及密封树脂层4的侧面20b、4b)形成曲面部12b，之后通过切割而单片化为各个密封体12。在激光加工中，首先，作为第一次的激光加工(参照图13的箭头a)，在第一实施方式中挖出在激光加工工序中被切掉的部分120(图14的点描画部分：以下，称为切掉部分120)(第一激光加工工序)。此时，以与第一实施方式相同的要领在各密封体12的曲面部12b各个形成多个槽，进行该各曲面部12b的粗糙化。此外，在该工序中，由于为了贯通密封体12的厚度方向而照射能量比较强的激光，因而裁切面(曲面部12b)发生热变性，屏蔽膜5的剥离强度有可能降低。因此，与第四实施方式同样地利用比第一次能量低的激光进行第二次的激光加工(参照图13的箭头b：第二激光加工工序)。接下来，通过沿着图14所示的切割线DL进行切割来单片化为各密封体12(单片化工序)，之后以与第一实施方式相同的要领制造高频模块1e。此外，形成密封体12的曲面部12b的激光加工工序和进行各密封体12的单片化的切割工序可以是相反的顺序。
在激光加工后，作为通过切割对密封体12进行单片化的其它方法，首先，仅在切掉部分120中的密封体12的曲面部12b的位置利用激光来挖掘贯通槽，之后，与第四实施方式同样地对该贯通槽照射第二次的激光来除去第一次的激光加工中所产生的热变性层。之后，考虑沿着图14的切割线DL进行切割来对各密封体进行单片化的方法。该情况下，若第一次的激光加工中所形成的贯通槽的宽度窄，则存在第二次的激光加工时所产生的裁切屑附着于密封体12的侧面的曲面部12b的情况，这种情况下，屏蔽膜5的密合强度有可能降低。因此，在采用这样的方法的情况下，激光加工工序或者切割工序结束后，需要通过超声波清洗等将附着在密封体12的曲面部12b的裁切屑除去的工序。
因此，如该实施方式那样在第一次的激光加工时，若挖出切掉部分120，则第二次的激光加工时的裁切屑难以附着于密封体的曲面部12b，所以不需要后面的超声波清洗，并且也不需要考虑超声波清洗对产品的损伤。另外，由于在切割工序前挖出切掉部分120，所以在切割工序中，切掉部分120不会产生为裁切片。因此，密封体12的单片化后的产品的处理变得容易，并且能够防止因裁切片混入所造成的不良状况。另外，能够容易地进行激光加工工序后的密封体12的曲面部12b的外观检查。此外，也可以与第四实施方式同样地为了使热变性层更薄而进行三次以上的激光加工。
另外，在第一次的激光加工时，仅在密封体12的曲面部12b的位置利用激光挖掘贯通槽的制造方法中，如果将第一次的激光加工时所形成的贯通槽的宽度扩展到第二次的激光加工时的裁切屑不附着的程度，则如本实施方式的制造方法那样能够防止第二次的激光加工时所产生的裁切屑附着于密封体12的侧面的曲面部12b。
此外，本发明并不限于上述的各实施方式，只要不脱离其主旨，除了上述的以外还能够进行各种变更。例如可以对上述的各实施方式或变形例的构成进行组合。
另外，还可以在密封树脂层4、40设置防止部件3、30间的噪声的相互干扰的屏蔽壁。
另外，在上述的各实施方式中，对利用溅射法、真空蒸镀法形成屏蔽膜5的情况进行了说明，但还可以例如通过使用旋涂法在密封体12的表面对导电性糊进行成膜来形成屏蔽膜5。
另外，构成多层布线基板2的绝缘层的层数能够适当地变更。
工业上的利用可能性
另外，本发明能够应用于具备包覆布线基板所安装的多个部件的密封树脂层以及屏蔽从外部针对各部件的不必要的电磁波的屏蔽膜的各种高频模块。
符号说明
1a～1e…高频模块
2…多层布线基板(布线基板)
20a…上面(主面)
3、30…部件
4、40…密封树脂层
5…屏蔽膜
8a…内部布线电极(接地电极)
8a1…端部
10a～10c…槽
12…密封体
12b…曲面部
12c…区域(规定区域)
12d…区域(其它区域)

Claims (7)

1.一种高频模块，其特征在于，具备：
密封体，具有布线基板、被安装于上述布线基板的主面的部件以及被层叠于上述布线基板的上述主面并覆盖上述部件的密封树脂层；和
屏蔽膜，包覆上述密封树脂层的表面，
上述密封体的侧面具有形成为曲面状或者大致曲面状的曲面部，
上述曲面部被粗糙化。
2.根据权利要求1所述的高频模块，其特征在于，
在上述曲面部设置沿与上述布线基板的上述主面交叉的方向延伸的多个槽，上述曲面部通过该多个槽被粗糙化。
3.根据权利要求1或者2所述的高频模块，其特征在于，
还具备被设置于上述布线基板的接地电极，
上述接地电极的端部在上述曲面部露出。
4.一种高频模块，其特征在于，具备：
密封体，具有设置有接地电极的布线基板、被安装于上述布线基板的主面的部件以及被层叠于上述布线基板的上述主面并覆盖上述部件的密封树脂层；和
屏蔽膜，包覆上述密封树脂层的表面，
在上述密封体的侧面形成上述接地电极的端部的露出部分，
上述密封体的侧面中的规定区域被粗糙化，上述规定区域包括上述接地电极的端部的露出部分。
5.根据权利要求4所述的高频模块，其特征在于，
在上述规定区域设置沿与上述布线基板的上述主面交叉的方向延伸的多个槽，上述规定区域通过该多个槽被粗糙化。
6.根据权利要求5所述的高频模块，其特征在于，
通过在上述密封体的侧面的与上述规定区域不同的其它区域设置沿与上述布线基板的上述主面交叉的方向延伸的多个槽，来使该其它区域也被粗糙化，
通过使设置于上述规定区域的槽的宽度比设置于上述其它区域的槽的宽度形成得窄，来使上述规定区域的每单位面积的槽的数量比上述其它区域的每单位面积的槽的数量形成得多。
7.一种高频模块的制造方法，其特征在于，具备：
准备工序，准备将多个密封体呈矩阵状地排列而成的集合体，其中，上述密封体具有布线基板、被安装于上述布线基板的主面的部件以及层叠于上述布线基板的上述主面并覆盖上述部件的密封树脂层；
第一激光加工工序，通过激光加工来挖出上述集合体的一部分，由此在上述各密封体的侧面的一部分形成曲面部；
第二激光加工工序，对上述各密封体各自的上述曲面部照射比上述第一激光加工工序能量弱的激光；
单片化工序，通过切割或者激光加工将上述集合体单片化为上述密封体的单体；以及
屏蔽膜形成工序，形成包覆上述密封体的上述密封树脂层的表面的屏蔽膜，
在上述第一激光加工工序中，通过使激光扫描来对上述各密封体各自的上述曲面部进行粗糙化。
CN201680046823.5A 2015-08-11 2016-08-08 高频模块及其制造方法 Active CN107924877B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-158725 2015-08-11
JP2015158725 2015-08-11
PCT/JP2016/073235 WO2017026430A1 (ja) 2015-08-11 2016-08-08 高周波モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
CN107924877A true CN107924877A (zh) 2018-04-17
CN107924877B CN107924877B (zh) 2020-08-28

Family

ID=57984252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680046823.5A Active CN107924877B (zh) 2015-08-11 2016-08-08 高频模块及其制造方法

Country Status (4)

Country Link
US (1) US10559535B2 (zh)
JP (1) JP6512298B2 (zh)
CN (1) CN107924877B (zh)
WO (1) WO2017026430A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937007A (zh) * 2021-12-21 2022-01-14 广东华智芯电子科技有限公司 一种提高多层镀覆材料胶接性能的表面处理方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6753514B2 (ja) * 2017-03-08 2020-09-09 株式会社村田製作所 高周波モジュール
JP6866038B2 (ja) * 2017-06-21 2021-04-28 株式会社ディスコ パッケージデバイスの製造方法
WO2019045088A1 (ja) * 2017-09-04 2019-03-07 株式会社村田製作所 高周波モジュールおよびその製造方法
JP6918418B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
JP6908127B2 (ja) 2017-11-02 2021-07-21 株式会社村田製作所 回路モジュール
CN111295749B (zh) * 2017-11-02 2023-04-18 株式会社村田制作所 电路模块
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
WO2020250823A1 (ja) * 2019-06-13 2020-12-17 株式会社村田製作所 モジュール
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958254A (zh) * 2009-07-13 2011-01-26 日月光半导体制造股份有限公司 芯片封装体及其制作方法
JP2014056880A (ja) * 2012-09-11 2014-03-27 Nec Corp モジュール部品及びその製造方法
CN104064528A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311841A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 半導体チップおよび半導体装置
DE102005015455B4 (de) * 2005-04-04 2021-03-18 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie ein Verfahren zur Herstellung eines Kunststoffgehäuses
JP4816647B2 (ja) * 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
JP2007243122A (ja) 2006-03-06 2007-09-20 Be-Spputer Co Ltd スパッタリング法によるシールド膜の成膜方法及び成膜されたシールド膜
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
JP5678727B2 (ja) * 2011-03-03 2015-03-04 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、電子機器
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP6163421B2 (ja) * 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
TWI668821B (zh) * 2016-10-25 2019-08-11 日商Ｔｄｋ股份有限公司 電子零件模組及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958254A (zh) * 2009-07-13 2011-01-26 日月光半导体制造股份有限公司 芯片封装体及其制作方法
JP2014056880A (ja) * 2012-09-11 2014-03-27 Nec Corp モジュール部品及びその製造方法
CN104064528A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937007A (zh) * 2021-12-21 2022-01-14 广东华智芯电子科技有限公司 一种提高多层镀覆材料胶接性能的表面处理方法
CN113937007B (zh) * 2021-12-21 2022-04-08 广东华智芯电子科技有限公司 一种提高多层镀覆材料胶接性能的表面处理方法

Also Published As

Publication number Publication date
WO2017026430A1 (ja) 2017-02-16
CN107924877B (zh) 2020-08-28
JPWO2017026430A1 (ja) 2018-06-21
US20180166394A1 (en) 2018-06-14
US10559535B2 (en) 2020-02-11
JP6512298B2 (ja) 2019-05-15

Similar Documents

Publication Publication Date Title
CN107924877A (zh) 高频模块及其制造方法
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
JP5466785B1 (ja) 回路モジュール及びその製造方法
US9147512B2 (en) Coil parts and method of fabricating the same
US8946563B2 (en) Module with exposed parts of copper foil and process for production thereof
CN102111951B (zh) 多层布线基板
CN102111952B (zh) 多层布线基板
CN102164464B (zh) 多层布线基板的制造方法及多层布线基板
CN104716105A (zh) 半导体装置及其制造方法
CN102573278B (zh) 多层布线基板
CN104105387A (zh) 电路模组及其制造方法
KR20140134243A (ko) 일체식 패러데이 실딩을 갖는 ic 지지 구조체
US20120000695A1 (en) Resin circuit board
US5053921A (en) Multilayer interconnect device and method of manufacture thereof
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
CN102427682B (zh) 金手指电路板制作方法
CN110972414B (zh) 复合电路板及其制造方法
CN104902696A (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
US20100206618A1 (en) Coreless Substrate and Method for Making the Same
CN105470144A (zh) 无核心层封装基板与其制造方法
JP3994936B2 (ja) 積層型セラミック電子部品およびその製造方法
CN103025057B (zh) 布线基板及其制造方法
US20040022043A1 (en) Laminated ceramic electronic component and method of producing the same
CN211047360U (zh) 包边线路板
JP5383407B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant