JP6908127B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP6908127B2
JP6908127B2 JP2019550458A JP2019550458A JP6908127B2 JP 6908127 B2 JP6908127 B2 JP 6908127B2 JP 2019550458 A JP2019550458 A JP 2019550458A JP 2019550458 A JP2019550458 A JP 2019550458A JP 6908127 B2 JP6908127 B2 JP 6908127B2
Authority
JP
Japan
Prior art keywords
circuit module
resin
resin film
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019550458A
Other languages
English (en)
Other versions
JPWO2019088175A1 (ja
Inventor
野村　忠志
忠志 野村
小田　哲也
哲也 小田
新開　秀樹
秀樹 新開
徹 小出澤
徹 小出澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019088175A1 publication Critical patent/JPWO2019088175A1/ja
Application granted granted Critical
Publication of JP6908127B2 publication Critical patent/JP6908127B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

この発明は、基板の一方主面上に設けられ、電子部品を封止している樹脂層と、樹脂層の外表面上に設けられた導体膜とを備えた回路モジュールに関する。
電子機器に用いられる回路モジュールとして、基板の一方主面上に設けられ、電子部品を封止している樹脂層と、樹脂層の外表面上に設けられた導体膜とを備えたものが知られている。そのような回路モジュールの一例として、米国特許出願公開第２０１６／０１１１３７５号明細書（特許文献１）に記載された回路モジュールが挙げられる。
図１４は、特許文献１に記載の回路モジュール２００に係る説明図である。図１４（Ａ）は、回路モジュール２００の製造工程の一部を説明するための断面図である。図１４（Ｂ）は、回路モジュール２００の平面図（上面図）である。回路モジュール２００は、基板の一方主面上に設けられ、電子部品を封止している樹脂層（不図示）と、樹脂層の外表面上に設けられた導体膜２５０と、外部電極２００Ｂを備えている。
図１４（Ａ）に示されているように、回路モジュール２００の、導体膜２５０が形成される前の半製品は、粘着層が付与されている基台ＢＬに貼り付けられる。その状態で、半製品の底面を除く外表面に、例えばスパッタリングで金属微粒子を付着させることによるメタライジングが行なわれる。これにより、半製品の底面を除く外表面上に、導体膜２５０が設けられる。その後、回路モジュール２００は、基台ＢＬから剥離されることにより、完成品となる。
米国特許出願公開第２０１６／０１１１３７５号明細書
ところで、図１４（Ａ）に示されているように、メタライジングの工程において、粘着層上には余剰の導体膜２５０ｓが付着する。回路モジュール２００の基台ＢＬからの剥離時に、この余剰の導体膜２５０ｓの大部分は、粘着層上に残留する。
しかしながら、余剰の導体膜２５０ｓの一部は、図１４（Ｂ）に示されているように、いわゆるバリ２５０ｂとなって回路モジュール２００に付着する虞がある。そして、このような回路モジュール２００が電子機器の回路基板に接続される場合、このバリ２５０ｂが外れ、外部電極２００Ｂ間を跨ぐように付着することで短絡が生じるなど、電子機器に不具合が生じる虞がある。
すなわち、この発明の目的は、バリの付着が抑制された回路モジュールを提供することである。
この発明に係る回路モジュールでは、バリの付着の抑制のために、回路モジュールの下面（外部電極の設けられている面）の構造についての改良が図られる。
この発明に係る回路モジュールの第１の態様は、複数の内部導体を備えた基板と、前記基板の一方主面に配置された第１の電子部品と、前記一方主面上に設けられ、前記第１の電子部品を封止する第１の樹脂層と、前記基板の他方主面に設けられ、接地電極を含む複数の外部電極と、少なくとも前記第１の樹脂層の外表面上と前記基板の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つを介して前記接地電極と接続された導体膜と、樹脂膜とを備える。前記樹脂膜は、前記他方主面に設けられた第１の樹脂膜と、前記基板の平面方向において、前記第１の樹脂膜よりも外側で当該第１の樹脂膜から延伸するように設けられた複数の第２の樹脂膜とを含む。前記複数の外部電極は、前記第１の樹脂膜から露出するように配置されている。前記複数の第２の樹脂膜のうち任意の隣り合う２つの前記第２の樹脂膜に注目したとき、当該２つの前記第２の樹脂膜は、間隔を空けて配置されている。
この発明に係る回路モジュールの第２の態様は、複数の内部導体を備えた基板と、前記基板の一方主面に配置された第１の電子部品と、前記基板の他方主面に配置された第２の電子部品と、前記基板の前記他方主面に接続された複数のビア導体と、前記一方主面に設けられ、前記第１の電子部品を封止する第１の樹脂層と、前記他方主面上に設けられ、前記第２の電子部品と前記複数のビア導体とを封止する第２の樹脂層と、前記第２の樹脂層に設けられ、接地電極を含む複数の外部電極と、少なくとも前記第１の樹脂層の外表面上と前記側面と前記第２の樹脂層の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つと前記複数のビア導体のうちの少なくとも１つとを介して前記接地電極と接続された導体膜と、樹脂膜とを備える。前記樹脂膜は、前記第２の樹脂層に設けられた第１の樹脂膜と、前記基板の平面方向において、前記第１の樹脂膜よりも外側で当該第１樹脂膜から延伸するように設けられた複数の第２の樹脂膜とを含む。前記複数の外部電極は、前記第１の樹脂膜から露出するように配置されている。前記複数の第２の樹脂膜のうち任意の隣り合う２つの前記第２の樹脂膜に注目したとき、当該２つの前記第２の樹脂膜は、間隔を空けて配置されている。
この発明に係る回路モジュールの第３の態様は、複数の内部導体を備えた基板と、前記基板の一方主面に配置された第１の電子部品と、前記基板の他方主面に配置された第２の電子部品と、前記基板の前記他方主面に接続された複数のビア導体と、前記一方主面に設けられ、前記第１の電子部品を封止する第１の樹脂層と、前記他方主面に設けられ、前記第２の電子部品と前記複数のビア導体とを封止する第２の樹脂層と、前記第２の樹脂層に設けられ、接地電極を含む複数の外部電極と、少なくとも前記第１の樹脂層の外表面上と前記側面と前記第２の樹脂層の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つと前記複数のビア導体のうちの少なくとも１つとを介して前記接地電極と接続された導体膜とを備える。前記複数の外部電極は、前記第２の樹脂層から露出するように配置されている。前記第２の樹脂層の表面には、第１の凸部と、前記基板の平面方向の外側に、前記第１の凸部から延伸するように設けられた複数の第２の凸部とが形成されている。前記複数の第２の凸部のうち任意の隣り合う２つの前記第２の凸部に注目したとき、当該２つの前記第２の凸部は、間隔を空けて配置されている。
この発明に係る回路モジュールは、バリの付着が抑制されている。
この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の平面図（下面図）である。 回路モジュール１００を図１に示されたＸ１−Ｘ１線を含む面およびＸ２−Ｘ２線を含む面でそれぞれ切断した場合の矢視断面図、ならびにＸ３−Ｘ３線を含む面で切断した場合の拡大断面図である。 回路モジュール１００の製造工程における、半製品に導体膜５０が付与された後、基台ＢＬから剥離される工程を説明するための拡大断面図、および基台ＢＬから剥離された後の回路モジュール１００の平面図（上面図）である。 回路モジュール１００の第１および第２の変形例を説明するための拡大断面図である。 回路モジュール１００の第３ないし第６の変形例を説明するための平面図（下面図）である。 回路モジュール１００の第７ないし第１１の変形例を説明するための平面図（下面図）である。 回路モジュール１００の第１２および第１３の変形例を説明するための拡大断面図である。 回路モジュール１００の第１４の変形例を説明するための拡大断面図である。 回路モジュール１００の第１５の変形例を説明するための平面図（下面図）である。 この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの平面図（下面図）である。 回路モジュール１００Ａを図１０に示されたＸ３−Ｘ３線を含む面およびＸ４−Ｘ４線を含む面でそれぞれ切断した場合の矢視断面図である。 この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの平面図（下面図）である。 回路モジュール１００Ｂを図１２に示されたＸ５−Ｘ５線を含む面およびＸ６−Ｘ６線を含む面でそれぞれ切断した場合の矢視断面図である。 背景技術の回路モジュール２００の製造工程の一部を説明するための断面図、および回路モジュール２００の平面図（上面図）である。
以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明は、例えば車載用などの高い信頼性が要求される電子機器に用いられる回路モジュールなどに適用されるが、これに限られるものではない。
（回路モジュールの第１の実施形態）
この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の構造およびその特徴について、図１ないし図３を用いて説明する。
なお、各図面は模式図である。また、製造工程上で発生する各構成要素の形状のばらつきなどは、各図面に必ずしも反映されていない。すなわち、以後、この明細書中で説明のために用いられる図面は、たとえ実際の製品と異なる部分があったとしても、本質的な面で実際の製品を表すものと言うことができる。
図１は、回路モジュール１００の平面図（下面図）である。図２は、回路モジュール１００の種々の断面図である。図２（Ａ）は、回路モジュール１００を図１に示されたＸ１−Ｘ１線を含む面で切断した場合の矢視断面図である。図２（Ｂ）は、回路モジュール１００をＸ２−Ｘ２線を含む面で切断した場合の矢視断面図である。図２（Ｃ）は、回路モジュール１００をＸ３−Ｘ３線を含む面で切断した場合の矢視断面図の要部が拡大された拡大断面図である。
なお、図１は断面図ではないが、構成部材を理解しやすいようにするため、一部の構成部材が塗りつぶされて図示されている。
回路モジュール１００は、基板１０と、第１の電子部品２０、３０と、第１の樹脂層４０と、複数の外部電極Ｂ１と、導体膜５０と、樹脂膜６０とを備えている。基板１０は、一方主面Ｓ１と、他方主面Ｓ２と、一方主面Ｓ１と他方主面Ｓ２とを接続する側面Ｓ３とを有している（図２（Ａ）参照）。
図１に示されている回路モジュール１００では、基板１０は、平面視で矩形状である。また、基板１０は、絶縁体層１と、その内部に形成された複数の内部導体２とを備えている。内部導体２は、パターン導体２ａとビア導体２ｂとを含んでいる。絶縁体層１には、例えば低温焼成セラミック材料およびガラス繊維とエポキシ樹脂との複合材料などから選ばれた材料が用いられる。内部導体２には、例えばＣｕなどの金属材料が用いられる。
基板１０の一方主面Ｓ１上には、ランド３、４が設けられている。また、他方主面Ｓ２上には、ランド５が設けられている。
第１の電子部品２０、３０は、例えば集積回路、積層コンデンサおよび積層インダクタなどの、種々の電子部品である。第１の電子部品２０は、例えばＰｂフリーはんだなどの接続部材Ｂ２により、ランド３と接続されている。第１の電子部品３０は、同様の接続部材Ｂ３により、ランド４と接続されている。すなわち、第１の電子部品２０、３０は、基板１０の一方主面Ｓ１側に接続されている。
第１の樹脂層４０は、一方主面Ｓ１上に設けられ、第１の電子部品２０、３０を封止している。第１の樹脂層４０には、フィラーとしてガラス材料やシリカなどを分散させた樹脂材料が用いられる。ただし、フィラーが含まれないようにしてもよい。
複数の外部電極Ｂ１は、信号電極と接地電極とを含んでいる。複数の外部電極Ｂ１には、例えばＰｂフリーはんだを含むはんだバンプなどが用いられる。回路モジュール１００では、複数の外部電極Ｂ１は、ランド５上に設けられている。ただし、他方主面Ｓ２に露出しているビア導体２ｂ上に、直に設けられてもよい。すなわち、複数の外部電極Ｂ１は、他方主面Ｓ２側に設けられている。
導体膜５０は、第１の樹脂層４０の外表面上と、側面Ｓ３上と、他方主面Ｓ２の外周近傍上とに設けられ、複数の内部導体２のうちの少なくとも１つを介して接地電極と接続されている。導体膜５０には、例えばＣｕなどの金属材料が用いられる。回路モジュール１００の側面における導体膜５０は、十分なシールド効果を得るために、２μｍ以上の厚みで付与されている。なお、導体膜５０は、異なる種類の金属膜が、複数層積層されたものでもよい。この導体膜５０の形成工程については、後述する。
樹脂膜６０は、それぞれ基板１０の他方主面Ｓ２上に設けられた第１の樹脂膜６０ａと複数の第２の樹脂膜６０ｂとを含んでいる。第１の樹脂膜６０ａは、他方主面Ｓ２と接する面Ｓ４と、面Ｓ４に対向する面Ｓ５とを有している。第２の樹脂膜６０ｂは、一端が側面Ｓ３と面一であり、他端が側面Ｓ３から離れるように延伸している。
図２（Ｂ）に示されている回路モジュール１００では、第２の樹脂膜６０ｂは、基板１０の側面Ｓ３と直交する方向に延伸している。そして、第２の樹脂膜６０ｂの他端は、第１の樹脂膜６０ａに到達し、第１の樹脂膜６０ａと第２の樹脂膜６０ｂとは一体となっている。また、第１の樹脂膜６０ａと第２の樹脂膜６０ｂとは同じ厚みとなっているが、これに限られない。
ただし、後述の変形例に示されるように、第２の樹脂膜６０ｂの延伸方向は、側面Ｓ３と直交する方向でなくてもよい。また、第１の樹脂膜６０ａと第２の樹脂膜６０ｂとは、一体となっていなくてもよい。樹脂膜６０には、例えばエポキシ樹脂のような樹脂材料が用いられる。
複数の外部電極Ｂ１は、基板１０の他方主面Ｓ２の法線方向での平面視（回路モジュール１００の下面側からの平面視）において、第１の樹脂膜６０ａの面Ｓ５の外周の内側で、かつ面Ｓ５から露出するように配置されている（図１参照）。そして、複数の第２の樹脂膜６０ｂは、隣り合う２つの第２の樹脂膜６０ｂの間に、第１の間隙Ｃ１が存在するように配置されている（図１参照）。この第１の間隙Ｃ１の深さ、すなわち第２の樹脂膜６０ｂの厚みは、２５μｍ以上となっている。
第１の間隙Ｃ１は、全ての隣り合う２つの第２の樹脂膜６０ｂの間において同じ形態でなくてもよく、また同じ幅でなくてもよい。例えば、図１に示されている回路モジュール１００では、矩形状の第１の樹脂膜６０ａの４つの辺に接している複数の第２の樹脂膜６０ｂにおいて、第１の間隙Ｃ１は、全て同じ幅となっている。一方、第１の樹脂膜６０ａの角部にある２つの第２の樹脂膜６０ｂの間の第１の間隙Ｃ１は、上記の各辺上における第１の間隙Ｃ１とは形態が異なり、また幅も異なっている。
ここで、回路モジュール１００の製造工程のうちの導体膜５０の形成工程について、図３を用いて説明する。図３は、回路モジュール１００の製造工程において、半製品に導体膜５０が付与された後、基台ＢＬから剥離される工程を説明するための拡大断面図である。第１の電子部品２０、３０の基板１０への接続工程および樹脂膜６０（第１の樹脂膜６０ａ、第２の樹脂膜６０ｂ）の付与工程など、その他の工程については、説明を省略する。
図３（Ａ）は、第１の樹脂膜６０ａおよび第２の樹脂膜６０ｂが付与された半製品に、導体膜５０が付与される工程を示している。導体膜５０が付与されていない回路モジュール１００の半製品は、粘着層ＡＬが付与されている基台ＢＬに貼り付けられる。外部電極Ｂ１は、粘着層ＡＬにめり込み、さらに第１の樹脂膜６０ａと複数の第２の樹脂膜６０ｂとが、粘着層ＡＬに当接する。
前述したように、複数の第２の樹脂膜６０ｂは、一端が側面Ｓ３と面一であり、隣り合う２つの第２の樹脂膜６０ｂの間に、第１の間隙Ｃ１が存在するように配置されている（図１参照）。
次に、第１の樹脂層４０の外表面上と基板１０の側面Ｓ３上と第２の樹脂膜６０ｂの一端上とに、例えばスパッタリングで金属微粒子を付着させることによるメタライジングが行なわれる。これにより、上記の箇所に、導体膜５０が付与される。その際、導体膜５０は、第１の間隙Ｃ１の存在により露出している基板１０の他方主面Ｓ２上にも、回り込むようにして形成される（図２（Ａ）参照）。
また、スパッタリングで発生した金属微粒子は、粘着層ＡＬの外表面上にも付着し、導体膜５０と接続された余剰の導体膜５０ｓとなる。ただし、図３（Ａ）に示されるように、第１の間隙Ｃ１には、導体膜５０が形成されていない空間が残る。その結果、導体膜５０には、ミシン目のように配列された、余剰の導体膜５０ｓと接続されていない窓部Ｗができる。
そして、図３（Ｂ）に示されるように、導体膜５０が付与された回路モジュール１００が基台ＢＬから剥離されると、上記の窓部Ｗが起点となり、導体膜５０と余剰の導体膜５０ｓとが接している箇所が破断する。その結果、図３（Ｃ）の平面図（上面図）に示されるような、余剰の導体膜５０ｓ（いわゆるバリ）の付着が抑制された回路モジュール１００が得られる。すなわち、このような回路モジュール１００は、バリによる電子機器の不具合の発生が抑制されている。
このバリの付着の抑制のためには、回路モジュール１００の側面における導体膜５０が２μｍ以上の厚みで付与されている場合、第１の間隙Ｃ１の幅およびピッチが２００μｍ以下であることが好ましい。
≪回路モジュールの第１の実施形態の変形例≫
この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の種々の変形例について、図４ないし図９を用いて説明する。なお、各変形例の構成要素において、回路モジュール１００と共通するものの説明については、省略または簡略化されることがある。
＜第１および第２の変形例＞
回路モジュール１００の第１および第２の変形例について、図４を用いて説明する。図４（Ａ）は、回路モジュール１００の第１の変形例を説明するための、図２（Ｃ）に相当する拡大断面図である。図４（Ａ）に示された第１の変形例では、第２の樹脂膜６０ｂの、延伸方向に直交する断面は、基板１０の他方主面Ｓ２と接している辺の長さが、それと対向する辺の長さより長いテーパー形状となっている。
この場合、導体膜５０と余剰の導体膜５０ｓとが接している箇所の長さが短いので、両者の破断が容易に進む。したがって、回路モジュール１００へのバリの付着がより抑制される。また、第２の樹脂膜６０ｂの他方主面Ｓ２と接触している面の面積が、それと対向している面の面積より大きくなっているため、第２の樹脂膜６０ｂの断面積が小さい場合であっても、他方主面Ｓ２からの剥がれが抑制されている。
一方、図４（Ｂ）は、回路モジュール１００の第２の変形例を説明するための、図２（Ｃ）に相当する拡大断面図である。図４（Ｂ）に示された第２の変形例では、第２の樹脂膜６０ｂの、延伸方向に直交する断面は、基板１０の他方主面Ｓ２と接している辺の長さが、それと対向する辺の長さより短い第１の変形例とは逆方向のテーパー形状となっている。
この場合、スパッタリング時の金属微粒子の第１の間隙Ｃ１の内壁への回り込みが抑制されるため、余剰の導体膜５０ｓが第１の間隙Ｃ１の内壁に付与されにくくなる。したがって、導体膜５０と余剰の導体膜５０ｓとの破断が容易に進む。したがって、回路モジュール１００へのバリの付着がより抑制されている。
＜第３ないし第６の変形例＞
回路モジュール１００の第３ないし第６の変形例について、図５を用いて説明する。図５（Ａ）は、回路モジュール１００の第３の変形例を説明するための平面図（下面図）である。図５（Ａ）に示された第３の変形例では、第２の樹脂膜６０ｂは、延伸方向に直交する断面の面積が、基板１０の側面Ｓ３から離れるにしたがって大きくなる、延伸方向におけるテーパー形状となっている。
なお、テーパー形状となっている方向は、図５（Ａ）に示されているものと逆方向でもよい。また、テーパー形状の変化は、平面図上では直線状であるが、曲線状であってもよい。
図５（Ｂ）は、回路モジュール１００の第４の変形例を説明するための平面図（下面図）である。図５（Ｂ）に示された第４の変形例では、第２の樹脂膜６０ｂは、一定の距離までは、延伸方向に直交する断面の面積が、基板の側面Ｓ３から離れるにしたがって小さくなっている。そして、その先では、延伸方向に直交する断面の面積が、基板１０の側面Ｓ３から離れるにしたがって大きくなっている。なお、この変化は、平面図上では折れ線状となっている。
また、第２の樹脂膜６０ｂの延伸方向に直交する断面の面積は、図５（Ｂ）に示されたものとは逆に、基板の側面Ｓ３から離れるにしたがって、一定の距離までは大きくなり、その先では小さくなってもよい。
図５（Ｃ）は、回路モジュール１００の第５の変形例を説明するための平面図（下面図）である。図５（Ｃ）に示された第５の変形例では、第２の樹脂膜６０ｂの断面の面積が、基板１０の側面Ｓ３から離れるにしたがって第４の変形例と同様に変化する。ただし、その変化は、平面図上では曲線状となっている。
図５（Ｄ）は、回路モジュール１００の第６の変形例を説明するための平面図（下面図）である。図５（Ｄ）に示された第６の変形例では、第２の樹脂膜６０ｂは、側面Ｓ３の法線方向から傾いた方向に延伸している。
図５（Ｄ）に示されている回路モジュール１００では、第２の樹脂膜６０ｂの延伸方向は一定ではなく、基板１０の矩形状の他方主面Ｓ２の角部に近づくにつれて、側面Ｓ３の法線方向からの傾きが大きくなっている。ただし、側面Ｓ３の法線方向からの傾きが一定であってもよい。
回路モジュール１００の第３ないし第６の変形例においても、第１の実施形態と同様の効果がある。第３の変形例において、第２の樹脂膜６０ｂのテーパー形状の方向が図５（Ａ）に図示されているものである場合、第２の樹脂膜６０ｂが他方主面Ｓ２から剥がれることが抑制されている。また、導体膜５０と余剰の導体膜５０ｓとが接している箇所の長さが短いので、両者の破断が容易に進む。したがって、回路モジュール１００へのバリの付着がより抑制される。
一方、テーパー形状の方向が図５（Ａ）に示されているものと逆方向である場合、基板１０の側面Ｓ３での第１の間隙Ｃ１が狭くなっている。そのため、スパッタリング時の金属微粒子の第１の間隙Ｃ１の内への回り込みが抑制されている。
第４および第５の変形例において、第２の樹脂膜６０ｂの断面積の変化が図５（Ｂ）および（Ｃ）に示されているものである場合、基板１０の側面Ｓ３での第１の間隙Ｃ１が狭くなっている。そのため、スパッタリング時の金属微粒子の第１の間隙Ｃ１の内への回り込みが抑制されている。
一方、第２の樹脂膜６０ｂの断面積の変化が図５（Ｂ）および（Ｃ）に示されているものと逆である場合、導体膜５０と余剰の導体膜５０ｓとが接している箇所の長さが短いので、両者の破断が容易に進む。したがって、回路モジュール１００へのバリの付着がより抑制される。
第６の変形例の場合、第２の樹脂膜６０ｂが他方主面Ｓ２から剥がれることが抑制されている。
＜第７ないし第１１の変形例＞
回路モジュール１００の第７ないし第１１の変形例について、図６を用いて説明する。図６（Ａ）は、回路モジュール１００の第７の変形例を説明するための平面図（下面図）である。図６（Ａ）に示された第７の変形例では、第１の樹脂膜６０ａの周縁部に、第１の樹脂膜６０ａの外周と平行に配置された第２の間隙Ｃ２が存在している。すなわち、第１の樹脂膜６０ａと第２の樹脂膜６０ｂとが一体となっていない。
図６（Ｂ）は、回路モジュール１００の第８の変形例を説明するための平面図（下面図）である。図６（Ｂ）に示された第８の変形例でも、第１の樹脂膜６０ａの周縁部に、第１の樹脂膜６０ａの外周と平行に配置された第２の間隙Ｃ２が存在している。ただし、第２の間隙Ｃ２は、破線状となっており、複数の第２の樹脂膜６０ｂは、１つおきに第１の樹脂膜６０ａと一体となっている。
図６（Ｃ）は、回路モジュール１００の第９の変形例を説明するための平面図（下面図）である。図６（Ｃ）に示された第９の変形例では、第１の樹脂膜６０ａ内に、第１の樹脂膜６０ａの外周と平行に配置された第２の間隙Ｃ２が存在している。すなわち、第１の樹脂膜６０ａと第２の樹脂膜６０ｂとが一体となっている。ただし、第２の樹脂膜６０ｂの他端が到達している第１の樹脂膜６０ａの周縁部と、複数の外部電極Ｂ１が配置されている第１の樹脂膜６０ａの中央部とは、第２の間隙Ｃ２により分離されている。
図６（Ｄ）は、回路モジュール１００の第１０の変形例を説明するための平面図（下面図）である。図６（Ｄ）に示された第１０の変形例でも、第１の樹脂膜６０ａ内に、第１の樹脂膜６０ａの外周と平行に配置された第２の間隙Ｃ２が存在している。ただし、第２の間隙Ｃ２は、破線状となっている。すなわち、第２の樹脂膜６０ｂの他端が到達している第１の樹脂膜６０ａの周縁部と、複数の外部電極Ｂ１が配置されている第１の樹脂膜６０ａの中央部とは、第２の間隙Ｃ２により分離されていない。
図６（Ｅ）は、回路モジュール１００の第１１の変形例を説明するための平面図（下面図）である。図６（Ｅ）に示された第１１の変形例では、第１の樹脂膜６０ａの周縁部および内部に、破線状の第２の間隙Ｃ２が存在している。ただし、第２の間隙Ｃ２は、複数の第２の樹脂膜６０ｂの配列方向および延伸方向のそれぞれにおいて、第１の樹脂膜６０ａの一部と交互に配置されている。すなわち、第１の樹脂膜６０ａの一部と破線状の第２の間隙Ｃ２とは、チェック柄を為すように配列されている。
回路モジュール１００の第７ないし第１１の変形例であっても、第１の実施形態と同様の効果が得られる。また、第２の間隙Ｃ２により、導体膜５０と、信号電極との短絡の発生が抑制されている。なお、第２の間隙Ｃ２は、第１の樹脂膜６０ａの外周と平行ではなく、傾いた状態で配置されていてもよい。
回路モジュール１００の第１２および第１３の変形例について、図７を用いて説明する。図７（Ａ）は、回路モジュール１００の第１２の変形例を説明するための、図２（Ｃ）に相当する拡大断面図である。第１２の変形例の平面図（下面図）は、図１に示された回路モジュール１００と同様である。ただし、第１２の変形例では、第２の樹脂膜６０ｂの、その延伸方向に平行で、他方主面Ｓ２に直交する断面は、第１の樹脂膜６０ａとの接している箇所から側面Ｓ３に向かって厚みが薄くなるテーパー形状となっている。
図７（Ｂ）は、回路モジュール１００の第１３の変形例を説明するための、図２（Ｃ）に相当する拡大断面図である。第１３の変形例の平面図（下面図）も、図１に示された回路モジュール１００と同様である。ただし、第１３の変形例では、第２の樹脂膜６０ｂの厚みが、第１の樹脂膜６０ａの厚みより薄くなっている。
回路モジュール１００の第１２および第１３の変形例であっても、第１の実施形態と同様の効果が得られる。
回路モジュール１００の第１４の変形例について、図８を用いて説明する。図８は、回路モジュール１００の第１４の変形例を説明するための、図２（Ｃ）に相当する拡大断面図である。図８に示された第１４の変形例では、樹脂膜６０が、第１の樹脂膜６０ａおよび第２の樹脂膜６０ｂに加えて、隣り合う２つの第２の樹脂膜６０ｂを互いに接続する第３の樹脂膜６０ｃをさらに含んでいる。
また、基板１０の他方主面Ｓ２は、凹部Ｄ１を有している。そして、第３の樹脂膜６０ｃは、凹部Ｄ１に入り込んでいる。この場合においても、隣り合う２つの第２の樹脂膜６０ｂの間には、第１の間隙Ｃ１が存在するように配置されている。
なお、第３の樹脂膜６０ｃの厚さは、第３の樹脂膜６０ｃが凹部Ｄ１に入り込んだ状態で第１の間隙Ｃ１ができる厚さであればよい。すなわち、第３の樹脂膜６０ｃの厚さは、第１の樹脂膜６０ａの厚さおよび第２の樹脂膜６０ｂの厚さより薄くなっている必要はない。
第１４の変形例でも、第１の実施形態と同様の効果が得られる。また、第１４の変形例では、隣り合う２つの第２の樹脂膜６０ｂが、凹部Ｄ１に入り込み、他方主面Ｓ２と強固に接続された第３の樹脂膜６０ｃにより、互いに接続されている。したがって、第２の樹脂膜６０ｂが他方主面Ｓ２から剥がれることが抑制されている。
回路モジュール１００の第１５の変形例について、図９を用いて説明する。図９は、回路モジュール１００の第１５の変形例を説明するための、図１に相当する平面図（下面図）である。図９に示された第１５の変形例では、回路モジュール１００の構成に加えて、外部電極Ｂ１の周囲に、環状の間隙Ｇ１が設けられている。
回路モジュール１００の第１５の変形例であっても、第１の実施形態と同様の効果が得られる。また、間隙Ｇ１の内壁は、基板１０が基台ＢＬに対して傾いている状態でスパッタリングが行なわれたとしても、金属微粒子の回り込みが抑制される。その結果、導体膜５０と信号電極との短絡の発生が抑制されている。
（回路モジュールの第２の実施形態）
この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの構造およびその特徴について、図１０および図１１を用いて説明する。なお、回路モジュール１００Ａの構成要素において、回路モジュール１００と共通するものの説明については、省略または簡略化されることがある。
図１０は、回路モジュール１００Ａの平面図（下面図）である。図１１（Ａ）は、回路モジュール１００Ａを図１０に示されたＸ３−Ｘ３線を含む面で切断した場合の矢視断面図である。図１１（Ｂ）は、回路モジュール１００ＡをＸ４−Ｘ４線を含む面で切断した場合の矢視断面図である。なお、図１０は断面図ではないが、構成部材を理解しやすいようにするため、一部の構成部材が塗りつぶされて図示されている。
回路モジュール１００Ａは、回路モジュール１００の構成に加えて、第２の電子部品７０と、複数のビア導体８０と、第２の樹脂層９０とを備えている。第２の電子部品７０は、第１の電子部品２０、３０と同様の、種々の電子部品である。第２の電子部品７０は、例えばＰｂフリーはんだなどの接続部材Ｂ４により、ランド５と接続されている。
複数のビア導体８０は、面Ｓ６側の端面がランド６と接続されている。ビア導体８０は、ランド６上に直接形成されてもよく、また予め形成されたものが接続部材によりランド６と接続されてもよい。すなわち、第２の電子部品７０と複数のビア導体８０とは、基板１０の他方主面Ｓ２側に接続されている。
第２の樹脂層９０は、他方主面Ｓ２上に設けられ、第２の電子部品７０と複数のビア導体８０とを封止している。また、第２の樹脂層９０は、他方主面Ｓ２と接する面Ｓ６と、面Ｓ６に対向する面Ｓ７と、面Ｓ６と面Ｓ７とを接続する面Ｓ８とを有している。第２の樹脂層９０にも、フィラーとしてガラス材料やシリカなどを分散させた樹脂材料が用いられる。ただし、フィラーが含まれないようにしてもよい。また、第１の樹脂層４０と第２の樹脂層９０とは、異なる種類の樹脂材料が用いられてもよい。
複数の外部電極Ｂ１は、信号電極と接地電極とを含んでいる。複数の外部電極Ｂ１には、回路モジュール１００と同様に、例えばＰｂフリーはんだを含むはんだバンプなどが用いられる。ただし、回路モジュール１００Ａでは、外部電極Ｂ１は、複数のビア導体８０の、面Ｓ７側の端面上にそれぞれ設けられている。なお、外部電極Ｂ１は、めっきなどにより形成された中間膜を介して、ビア導体８０の面Ｓ７側の端面上に設けられていてもよい。
導体膜５０は、第１の樹脂層４０の外表面上と、側面Ｓ３上と、面Ｓ８上と、面Ｓ７の外周近傍上とに設けられている。そして、導体膜５０は、基板１０内の複数の内部導体のうちの少なくとも１つと複数のビア導体８０のうちの少なくとも１つとを介して接地電極と接続されている。導体膜５０には、例えばＣｕなどの金属材料が用いられる。
樹脂膜６０は、それぞれ第２の樹脂層９０の面Ｓ７上に設けられた第１の樹脂膜６０ａと複数の第２の樹脂膜６０ｂとを含んでいる。第１の樹脂膜６０ａは、面Ｓ７と接する面Ｓ４と、面Ｓ４に対向する面Ｓ５とを有している。第２の樹脂膜６０ｂは、一端が面Ｓ８と面一であり、他端が面Ｓ８から離れるように延伸している。樹脂膜６０には、例えばエポキシ樹脂のような樹脂材料が用いられる（図１１（Ａ）参照）。
複数の外部電極Ｂ１は、第２の樹脂層９０の面Ｓ７の法線方向での平面視（回路モジュール１００Ａの下面側からの平面視）において、第１の樹脂膜６０ａの面Ｓ５の外周の内側で、かつ面Ｓ５から露出するように配置されている（図１０参照）。また、複数の第２の樹脂膜６０ｂは、隣り合う２つの第２の樹脂膜６０ｂの間に、第１の間隙Ｃ１が存在するように配置されている（図１０参照）。
第１の間隙Ｃ１は、回路モジュール１００と同様に、全ての隣り合う２つの第２の樹脂膜６０ｂの間において同じ形態でなくてもよく、また同じ幅でなくてもよい。例えば、図１０に示されている回路モジュール１００Ａでは、矩形状の第１の樹脂膜６０ａの４つの辺に接している複数の第２の樹脂膜６０ｂにおいて、第１の間隙Ｃ１は、全て同じ幅となっている。一方、第１の樹脂膜６０ａの角部にある２つの第２の樹脂膜６０ｂの間の第１の間隙Ｃ１は、上記の各辺上における第１の間隙Ｃ１とは形態が異なり、また幅も異なっている。
回路モジュール１００Ａにおいても、製造工程において、導体膜５０を形成するためのスパッタリングで発生した金属微粒子は、粘着層ＡＬの外表面上にも付着し、導体膜５０と接続された余剰の導体膜５０ｓとなる（図３（Ａ）参照）。ただし、回路モジュール１００の製造工程と同様に、第１の間隙Ｃ１には、導体膜５０が形成されていない空間が残る。その結果、導体膜５０には、ミシン目のように配列された、余剰の導体膜５０ｓと接続されていない窓部Ｗができる。
そして、導体膜５０が付与された回路モジュール１００Ａが基台ＢＬから剥離されると、上記の窓部Ｗが起点となり、導体膜５０と余剰の導体膜５０ｓとが接している箇所が破断する。その結果、余剰の導体膜５０ｓ（いわゆるバリ）の付着が抑制された回路モジュール１００Ａが得られる。すなわち、このような回路モジュール１００Ａは、バリによる電子機器の不具合の発生が抑制されている。
（回路モジュールの第３の実施形態）
この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの構造およびその特徴について、図１２および図１３を用いて説明する。なお、回路モジュール１００Ｂの構成要素において、回路モジュール１００Ａと共通するものの説明については、省略または簡略化されることがある。
図１２は、回路モジュール１００Ｂの平面図（下面図）である。図１３（Ａ）は、回路モジュール１００Ｂを図１２に示されたＸ５−Ｘ５線を含む面で切断した場合の矢視断面図である。図１３（Ｂ）は、回路モジュール１００ＢをＸ６−Ｘ６線を含む面で切断した場合の矢視断面図である。なお、図１２は断面図ではないが、構成部材を理解しやすいようにするため、一部の構成部材が塗りつぶされて図示されている。
回路モジュール１００Ｂは、回路モジュール１００Ａのように、第２の電子部品７０と、複数のビア導体８０と、第２の樹脂層９０とを備えている。第２の電子部品７０と、複数のビア導体８０と、第２の樹脂層９０とは、回路モジュール１００Ａと接続関係および封止関係も含めて同様であるため、それぞれについての説明は省略される。導体膜５０は、回路モジュール１００Ａと同様に、第１の樹脂層４０の外表面上と、側面Ｓ３上と、面Ｓ８上と、面Ｓ７の外周近傍上とに設けられている。
一方、回路モジュール１００Ｂは、樹脂膜６０（第１の樹脂膜６０ａおよび第２の樹脂膜６０ｂ）を備えていない。代わりに、第２の樹脂層９０は、仮想的な面である面Ｓ７上に凸部９１を備えている。言い換えると、凸部９１は、第２の樹脂層９０の一部分である。凸部９１は、第１の凸部９１ａと、複数の第２の凸部９１ｂとを含んでいる。第１の凸部９１ａは、面Ｓ７に対向する面Ｓ９を有している。第２の凸部９１ｂは、一端が面Ｓ８と面一であり、他端が面Ｓ８から離れるように延伸している。
すなわち、回路モジュール１００Ｂの第２の樹脂層９０は、回路モジュール１００Ａにおける樹脂膜６０と第２の樹脂層９０とが、同一の材料で、一体に成形されたものと見なすことができる。
複数の外部電極Ｂ１は、第２の樹脂層９０の面Ｓ７の法線方向での平面視（回路モジュール１００Ｂの下面側からの平面視）において、第１の凸部９１ａの面Ｓ９の外周の内側で、かつ面Ｓ９から露出するように配置されている（図１２参照）。また、複数の第２の凸部９１ｂは、隣り合う２つの第２の凸部９１ｂの間に、第２の間隙Ｃ２が存在するように配置されている（図１２参照）。
第２の間隙Ｃ２は、回路モジュール１００Ａと同様に、全ての隣り合う２つの第２の凸部９１ｂの間において同じ形態でなくてもよく、また同じ幅でなくてもよい。例えば、図１２に示されている回路モジュール１００Ｂでは、矩形状の第１の凸部９１ａの４つの辺に接している複数の第２の凸部９１ｂにおいて、第２の間隙Ｃ２は、全て同じ幅となっている。一方、第１の凸部９１ａの角部にある２つの第２の凸部９１ｂの間の第２の間隙Ｃ２は、上記の各辺上における第２の間隙Ｃ２とは形態が異なり、また幅も異なっている。
回路モジュール１００Ｂにおいても、製造工程において、導体膜５０を形成するためのスパッタリングで発生した金属微粒子は、粘着層ＡＬの外表面上にも付着し、導体膜５０と接続された余剰の導体膜５０ｓとなる（図３（Ａ）参照）。ただし、回路モジュール１００Ａの製造工程と同様に、第２の間隙Ｃ２には、導体膜５０が形成されていない空間が残る。その結果、導体膜５０には、ミシン目のように配列された、余剰の導体膜５０ｓと接続されていない窓部Ｗができる。
そして、導体膜５０が付与された回路モジュール１００Ｂが基台ＢＬから剥離されると、上記の窓部Ｗが起点となり、導体膜５０と余剰の導体膜５０ｓとが接している箇所が破断する。その結果、余剰の導体膜５０ｓ（いわゆるバリ）の付着が抑制された回路モジュール１００Ｂが得られる。すなわち、このような回路モジュール１００Ｂは、バリによる電子機器の不具合の発生が抑制されている。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
１ 絶縁体層、２ 内部導体、２ａ パターン導体、２ｂ ビア導体、３，４，５ ランド、１０ 基板、２０，３０ 第１の電子部品、４０ 第１の樹脂層、５０ 導体膜、６０ 樹脂膜、６０ａ 第１の樹脂膜、６０ｂ 第２の樹脂膜、１００ 回路モジュール、Ｂ１ 外部電極、Ｂ２，Ｂ３ 接続部材、Ｃ１ 第１の間隙、Ｓ１ 一方主面、Ｓ２ 他方主面、Ｓ３ 側面、Ｓ４，Ｓ５ 面。

Claims (4)

  1. 複数の内部導体を備えた基板と、
    前記基板の一方主面に配置された第１の電子部品と、
    前記一方主面上に設けられ、前記第１の電子部品を封止する第１の樹脂層と、
    前記基板の他方主面に設けられ、接地電極を含む複数の外部電極と、
    少なくとも前記第１の樹脂層の外表面上と前記基板の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つを介して前記接地電極と接続された導体膜と、
    樹脂膜とを備え、
    前記樹脂膜は、前記他方主面に設けられた第１の樹脂膜と、前記基板の平面方向において、前記第１の樹脂膜よりも外側で当該第１の樹脂膜から延伸するように設けられた複数の第２の樹脂膜とを含み、
    前記複数の外部電極は、前記第１の樹脂膜から露出するように配置され、
    前記複数の第２の樹脂膜のうち任意の隣り合う２つの前記第２の樹脂膜に注目したとき、当該２つの前記第２の樹脂膜は、間隔を空けて配置されている、回路モジュール。
  2. 前記樹脂膜は、第３の樹脂膜をさらに含み、
    隣り合う２つの前記第２の樹脂膜は、前記第３の樹脂膜により互いに接続されている、請求項１に記載の回路モジュール。
  3. 複数の内部導体を備えた基板と、
    前記基板の一方主面に配置された第１の電子部品と、
    前記基板の他方主面に配置された第２の電子部品と、
    前記基板の前記他方主面に接続された複数のビア導体と、
    前記一方主面に設けられ、前記第１の電子部品を封止する第１の樹脂層と、
    前記他方主面上に設けられ、前記第２の電子部品と前記複数のビア導体とを封止する第２の樹脂層と、
    前記第２の樹脂層に設けられ、接地電極を含む複数の外部電極と、
    少なくとも前記第１の樹脂層の外表面上と側面と前記第２の樹脂層の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つと前記複数のビア導体のうちの少なくとも１つとを介して前記接地電極と接続された導体膜と、
    樹脂膜とを備え、
    前記樹脂膜は、前記第２の樹脂層に設けられた第１の樹脂膜と、前記基板の平面方向において、前記第１の樹脂膜よりも外側で前記第１の樹脂膜から延伸するように設けられた複数の第２の樹脂膜とを含み、
    前記複数の外部電極は、前記第１の樹脂膜から露出するように配置され、
    前記複数の第２の樹脂膜のうち任意の隣り合う２つの前記第２の樹脂膜に注目したとき、当該２つの前記第２の樹脂膜は、間隔を空けて配置されている、回路モジュール。
  4. 複数の内部導体を備えた基板と、
    前記基板の一方主面に配置された第１の電子部品と、
    前記基板の他方主面に配置された第２の電子部品と、
    前記基板の前記他方主面に接続された複数のビア導体と、
    前記一方主面に設けられ、前記第１の電子部品を封止する第１の樹脂層と、
    前記他方主面に設けられ、前記第２の電子部品と前記複数のビア導体とを封止する第２の樹脂層と、
    前記第２の樹脂層に設けられ、接地電極を含む複数の外部電極と、
    少なくとも前記第１の樹脂層の外表面上と側面と前記第２の樹脂層の側面とに設けられ、前記複数の内部導体のうちの少なくとも１つと前記複数のビア導体のうちの少なくとも１つとを介して前記接地電極と接続された導体膜とを備え、
    前記複数の外部電極は、前記第２の樹脂層から露出するように配置され、
    前記第２の樹脂層の表面には、第１の凸部と、前記基板の平面方向の外側に、前記第１の凸部から延伸するように設けられた複数の第２の凸部とが形成されており、前記複数の第２の凸部のうち任意の隣り合う２つの前記第２の凸部に注目したとき、当該２つの前記第２の凸部は、間隔を空けて配置されている、回路モジュール。
JP2019550458A 2017-11-02 2018-10-31 回路モジュール Active JP6908127B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017213150 2017-11-02
JP2017213150 2017-11-02
PCT/JP2018/040532 WO2019088175A1 (ja) 2017-11-02 2018-10-31 回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2019088175A1 JPWO2019088175A1 (ja) 2020-11-19
JP6908127B2 true JP6908127B2 (ja) 2021-07-21

Family

ID=66331976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019550458A Active JP6908127B2 (ja) 2017-11-02 2018-10-31 回路モジュール

Country Status (4)

Country Link
US (1) US11521906B2 (ja)
JP (1) JP6908127B2 (ja)
CN (1) CN111386751B (ja)
WO (1) WO2019088175A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357817B2 (ja) * 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
JP4350366B2 (ja) * 2002-12-24 2009-10-21 パナソニック株式会社 電子部品内蔵モジュール
JP4403820B2 (ja) * 2004-02-17 2010-01-27 株式会社村田製作所 積層型電子部品およびその製造方法
CN101300911B (zh) * 2005-11-28 2010-10-27 株式会社村田制作所 电路模块以及制造电路模块的方法
CN101401206B (zh) * 2006-03-29 2011-04-13 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
US20160111375A1 (en) 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
JP6512298B2 (ja) 2015-08-11 2019-05-15 株式会社村田製作所 高周波モジュールおよびその製造方法
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via

Also Published As

Publication number Publication date
US11521906B2 (en) 2022-12-06
US20200258797A1 (en) 2020-08-13
CN111386751B (zh) 2023-05-16
JPWO2019088175A1 (ja) 2020-11-19
CN111386751A (zh) 2020-07-07
WO2019088175A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
US10879227B2 (en) Electronic device
JP6443458B2 (ja) 電子回路モジュール
US20140353014A1 (en) Combined circuit board and method of manufacturing the same
JP2009141169A (ja) 半導体装置
TW201523831A (zh) 半導體裝置
US10522479B2 (en) Semiconductor chip, and fabrication and packaging methods thereof
KR20140128739A (ko) 도전성 입자 및 이를 포함하는 표시 장치
JP6908127B2 (ja) 回路モジュール
JP7004003B2 (ja) 回路モジュール
US9236336B2 (en) Systems and methods for mitigation of mechanical degradation in high performance electrical circuit packages
US11302593B2 (en) Electronic component package and method for manufacturing the same
CN102931095A (zh) 封装基板的制造方法及其半导体封装结构
US20190109085A1 (en) Printed wiring board
US9826632B2 (en) Substrate structure and the process manufacturing the same
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
WO2016199437A1 (ja) 半導体装置
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
CN107920413B (zh) 多层电路板及其制作方法
TWI566331B (zh) 封裝模組及其基板結構
TWI539874B (zh) 內埋式元件封裝結構及其製作方法
TWI782100B (zh) 貫通電極基板及使用有貫通電極基板之半導體裝置
JP5001043B2 (ja) 半導体装置およびその製造方法
JP2014096609A (ja) 電子装置
JP2009246265A (ja) 半導体パッケージ基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6908127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150