JP6512298B2 - 高周波モジュールおよびその製造方法 - Google Patents

高周波モジュールおよびその製造方法 Download PDF

Info

Publication number
JP6512298B2
JP6512298B2 JP2017534433A JP2017534433A JP6512298B2 JP 6512298 B2 JP6512298 B2 JP 6512298B2 JP 2017534433 A JP2017534433 A JP 2017534433A JP 2017534433 A JP2017534433 A JP 2017534433A JP 6512298 B2 JP6512298 B2 JP 6512298B2
Authority
JP
Japan
Prior art keywords
sealing body
wiring substrate
curved surface
laser processing
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017534433A
Other languages
English (en)
Other versions
JPWO2017026430A1 (ja
Inventor
喜人 大坪
喜人 大坪
義久 増田
義久 増田
英雄 中越
英雄 中越
裕太 森本
裕太 森本
酒井　範夫
範夫 酒井
頼幸 松本
頼幸 松本
裕明 土田
裕明 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017026430A1 publication Critical patent/JPWO2017026430A1/ja
Application granted granted Critical
Publication of JP6512298B2 publication Critical patent/JP6512298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09027—Non-rectangular flat PCB, e.g. circular
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、各部品に対する外部からの不要な電磁波を遮蔽するシールド膜とを備える高周波モジュールおよびその製造方法に関する。
携帯端末装置などに搭載される高周波モジュールには、電磁波を遮蔽するためのシールド層が設けられる場合がある。この種の高周波モジュールの中には、配線基板上に実装された部品がモールド樹脂で被覆され、該モールド樹脂の表面を被覆するようにシールド層が設けられるものがある。
例えば、図１５に示すように、特許文献１に記載の高周波モジュール１００は、樹脂基板１０１と、該樹脂基板１０１の上面に積層されたシールド層１０２とを備える。ここで、樹脂上の金属膜は密着強度が低いため、シールド層１０２が、樹脂基板１０１上に成膜された密着膜１０２ａと、該密着膜１０２ａ上に成膜された導電膜１０２ｂと、該導電膜１０２ｂ上に成膜された保護膜１０２ｃの３層構造で形成される。具体的には、導電膜１０２ｂは、Ｃｕ、Ａｇ、Ａｌのうちのいずれかで形成される。また、密着膜１０２ａは、樹脂基板１０１との密着強度が導電膜１０２ｂよりも高いＳｕＳで形成される。また、導電膜１０２ｂ上に成膜される保護膜１０２ｃは、導電膜１０２ｂよりも耐腐食性の高いＳｕＳで形成されている。このように、シールド層１０２を３層構造で形成することで、密着強度と耐腐食性等の向上が図られている。
特開２００７−２４３１２２号公報（段落００１９〜００２６、図１等参照）
樹脂基板１０１とシールド層１０２との間の密着性のさらなる向上が求められている。例えば、この種の高周波モジュールは、平面視形状が矩形に形成される場合が多く、この場合の側面は平面で形成されるが、搭載される電子機器によっては、側面の一部が曲面状に形成されるものがある。この場合、高周波モジュールをダイシングで平面視矩形状に形成した後、レーザ加工により側面を曲面状に形成したり、これらの全てをレーザ加工で形成したりするのが一般的である。しかしながら、高周波モジュールの加工にレーザを用いた場合、高周波モジュールの側面のうちの曲面部が、他の部分よりもシールド層が付きにくいという問題がある。また、配線基板の側面に内部配線電極の端部が露出する構成では、その露出部分においてもシールド層が付きにくいという問題がある。これらは、シールド層がスパッタ膜や蒸着膜で形成される場合のみならず、導電性ペーストで形成される場合にも共通する問題である。
本発明は、上記した課題に鑑みてなされたものであり、部品に対する外部からの不要な電磁波を遮蔽するシールド膜を備える高周波モジュールにおいて、シールド膜の密着強度を向上することを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の主面に実装された部品と、前記配線基板の前記主面に積層され前記部品を覆う封止樹脂層とを有する封止体と、前記封止樹脂層の表面を被覆するシールド膜とを備え、前記封止体の側面は、曲面状または略曲面状に形成された曲面部を有し、前記曲面部には、前記配線基板の前記主面に対して交差する方向に延びた複数の溝が設けられ、当該複数の溝により前記曲面部が粗面化されていることを特徴としている。
この構成によると、封止体の前記曲面部が粗面化されているため、本来密着強度が低い曲面部のシールド膜の密着強度を向上させることができる。
また、例えば、レーザ加工で封止体の曲面部を形成する際に、当該曲面部を容易に粗面化することができる。
また、前記配線基板に設けられたグランド電極をさらに備え、前記グランド電極の端部が、前記曲面部に露出していてもよい。このようにすると、グランド電極とシールド膜との接続が確実となり、シールド膜の特性を向上させることができる。
また、グランド電極が設けられた配線基板と、前記配線基板の主面に実装された部品と、前記配線基板の前記主面に積層され前記部品を覆う封止樹脂層とを有する封止体と、前記封止樹脂層の表面を被覆するシールド膜とを備え、前記封止体の側面には、前記グランド電極の端部の露出部分が形成され、前記封止体の側面のうち、前記グランド電極の端部の露出部分を含む所定の領域には、前記配線基板の前記主面に対して交差する方向に延びた複数の溝が設けられ、当該複数の溝により前記所定の領域が粗面化されていてもよい。この構成によると、封止体の側面のうち、所定の領域でシールド膜の密着強度が向上することで、シールド膜とグランド電極の接続が確実になるため、シールド膜の特性を向上させることができる。
また、例えば、レーザ加工で封止体の曲面部を形成する際に、当該曲面部を容易に粗面化することができる。
前記封止体の側面の前記所定の領域と異なる他の領域に、前記配線基板の前記主面に対して交差する方向に延びた複数の溝が設けられることにより、当該他の領域も粗面化され、前記所定領域に設けられた溝の幅が、前記他の領域に設けられた溝の幅よりも狭く形成されることにより、前記所定領域の単位面積当たりの溝の数が、前記他の領域の単位面積当たりの溝の数よりも多く形成されていてもよい。
この場合、所定の領域のみならず、他の領域も粗面化されるため、封止体の側面におけるシールド膜の密着強度をさらに向上させることができる。また、所定の領域の単位面積当たりの溝の数が、他の領域の溝の数よりも多く形成されることで、所定の領域の溝による凹凸が細かくなる。このようにすると、グランド電極が露出した所定の領域でシールド膜の密着強度がより高くなるため、封止体の側面全体のシールド膜の密着強度を向上させつつ、シールド膜の特性を向上させることができる。
また、本発明の高周波モジュールの製造方法は、配線基板と、前記配線基板の主面に実装された部品と、前記配線基板の前記主面に積層され前記部品を覆う封止樹脂層とを有する複数の封止体が、マトリクス状に配列された集合体を準備する準備工程と、前記集合体の一部をレーザ加工でくり抜くことによって、前記各封止体の側面の一部に曲面部を形成する第１レーザ加工工程と、前記各封止体それぞれの前記曲面部に前記第１レーザ加工工程よりも弱いエネルギーのレーザ光を照射する第２レーザ加工工程と、ダイシングまたはレーザ加工により、前記集合体を前記封止体の単体に個片化する個片化工程と、前記封止体の前記封止樹脂層の表面を被覆するシールド膜を形成するシールド膜形成工程とを備え、前記第１レーザ加工工程では、レーザ光を走査することにより前記各封止体それぞれの前記曲面部を粗面化することを特徴としている。
この構成によると、第１レーザ加工工程において、封止体の曲面部が粗面化されるため、封止体の側面に曲面部を有する高周波モジュールにおいて、シールド膜の密着の強度の向上を図ることができる。また、第２レーザ加工工程では、封止体の曲面部に、第１レーザ加工工程よりも低いエネルギーのレーザ光が照射されるため、レーザ加工のときに曲面部に形成される熱変性層を薄くすることができる。また、第１レーザ加工工程で各封止体の曲面部を形成するときに、集合体の一部がくり抜かれるため、第２レーザ加工工程のカット屑が封止体の曲面部に付着するのを防止することができる。そのため、第２レーザ加工工程後に曲面部に付着したカット屑を洗浄する工程を設ける必要がない。また、第１レーザ加工工程のときにくり抜いた集合体の一部が、個片化工程のときにカット片として発生することがない。そのため、封止体の個片化後の製品の取り扱いが容易になるとともに、カット片混入による不具合を防止することができる。また、レーザ加工工程後の封止体の曲面部の外観検査を容易に行うことができる。
本発明によれば、封止体の前記曲面部が粗面化されているか、または、グランド電極が側面に露出しているような場合にも、シールド膜の密着強度を向上させることができる。
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１の高周波モジュールの平面図である。 図１の高周波モジュールの側面図である。 図１の高周波モジュールの側面に設けられた溝を示す図である。 図１の高周波モジュールの変形例を示す図である。 本発明の第２実施形態にかかる高周波モジュールの平面図である。 本発明の第３実施形態にかかる高周波モジュールの平面図である。 図７の多層配線基板に設けられたグランド電極を示す図である。 図７の高周波モジュールの側面図である。 高周波モジュールの側面に設けられた溝の変形例を示す図である。 本発明の第４実施形態にかかる高周波モジュールの説明図である。 レーザ加工による切断面の状態を説明するための図である。 本発明の第５実施形態にかかる高周波モジュールの説明図である。 封止体の個片化工程を説明するための図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュールについて、図１〜図４を参照して説明する。なお、図１は高周波モジュールの断面図、図２は高周波モジュールの平面図、図３は高周波モジュールの側面図、図４は高周波モジュールの側面に設けられた溝を示す図である。また、図２では、シールド膜の封止樹脂層の上面を被覆する部分を図示省略し、図３では、シールド膜を図示省略している。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、多層配線基板２（本発明の「配線基板」に相当）と、該多層配線基板２の上面２０ａに実装された複数の部品３と、多層配線基板２の上面２０ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜５とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
多層配線基板２は、例えば、低温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層２ａ〜２ｃが積層されて成る。多層配線基板２の上面２０ａ（本発明の「配線基板の主面」に相当）には、各部品３の実装用の実装電極６が形成されるとともに、下面２０ｃには、外部接続用の複数の外部電極７が形成される。また、隣接する絶縁層２ａ〜２ｃ間には、各種の内部配線電極８ａ，８ｂが配置されるとともに、多層配線基板の内部には、層間の内部配線電極８ａ，８ｂ同士を接続するための複数のビア導体９が形成される。
実装電極６、外部電極７および内部配線電極８ａ，８ｂは、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体９は、ＡｇやＣｕ等の金属で形成されている。なお、各実装電極６および各外部電極７には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
各部品３は、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成される。
封止樹脂層４は、配線基板２の上面２０ａと各部品３とを被覆するように多層配線基板２に積層される。封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成することができる。なお、高周波モジュール１ａのうち、多層配線基板２、封止樹脂層４および各部品３で構成された部分により封止体１２が形成される。
また、図２に示すように、封止体１２の側面（多層配線基板２の側面２０ｂおよび封止樹脂層４の側面４ｂ）は、いずれも平面状に形成された平面部１２ａと、曲面状に形成された曲面部１２ｂとを有する。曲面部１２ｂは、例えば、マトリクス状に配列された複数の封止体１２の集合体を形成した後、ダイシングにより平面視矩形状の封止体１２に個片化し、封止体１２の２つの角部をレーザ加工で曲面状に面取りすることで形成できる。なお、封止体１２の個片化をレーザ加工のみで行うようにしてもよい。また、曲面部１２ｂは、完全に曲面状に形成せずに、当該曲面部１２ｂを平面視で多角状に形成して略曲面状に形成するようにしてもよい。また、ダイシングとレーザ加工の順序を逆にしてもよい。
また、この実施形態では、内部配線電極８ａは、接地用のグランド電極として設けられており、当該内部配線電極８ａの端部が、多層配線基板２の側面２０ｂに露出している（図３参照）。この場合、内部配線電極８ａの端部は、封止体１２の側面のうち、平面部１２ａと曲面部１２ｂの両方に露出している。なお、内部配線電極８ａの封止体１２の側面からの露出形態は、適宜、変更することができる。
シールド膜５は、多層配線基板２内の各種配線電極８ａ，８ｂや各部品３に対する外部からのノイズを遮蔽するためのものであり、封止樹脂層４の上面４ａ（多層配線基板２の上面２０ａとの反対面）および上面４ａに対して垂下する方向の側面４ｂ、並びに多層配線基板２の側面２０ｂを被覆するように封止樹脂層４に積層される。なお、シールド膜５は、多層配線基板２の側面２０ｂに露出した内部配線電極８ａに接続されている。
また、シールド膜５は、封止樹脂層４の表面に積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。
密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳ、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌのうちのいずれかの金属で形成することができる。導電膜は、シールド膜５の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳ、Ｔｉ、Ｃｒ、Ｎｉ、ＴｉＡｌのうちのいずれかの金属で形成することができる。
ところで、封止体１２の個片化にレーザ加工を用いる場合や、レーザ加工した部分の側面に内部配線電極８ａの端部が露出する場合、その部分でシールド膜５の密着強度が低くなるという問題がある。これは、レーザカット時に発生する炭化物や酸化物が主な原因と考えられる。そこで、この実施形態では、封止体１２の曲面部１２ｂを粗面化することで、シールド膜５との接触面積を増やし、封止体１２の曲面部１２ｂとシールド膜５との密着強度の向上が図られている。具体的には、図３に示すように、封止体１２の側面のうちの曲面部１２ｂには、多層配線基板２の上面２０ａまたは下面２０ｃに対して交差（この実施形態では、直交）する方向に伸びた複数の溝１０ａが形成されており、これらの溝１０ａにより曲面部１２ｂに細かい凹凸が付けられている。なお、この実施形態では、各溝１０ａが曲面部内で略連続して配列されている。
各溝１０ａは、レーザ加工の条件を調整することで形成される。例えば、レーザ光として紫外線（波長２００〜４００ｎｍ）を使用する場合、レーザパルスを５０ｋＨｚ程度、走査速度を１７５０ｍｍ／ｓ程度にする。そうすると、図４に示すように、多層配線基板２の平面視で略半円状の溝１０ａが、レーザの走査方向（矢印Ａ）に連なった状態で配列させることができる。なお、封止体１２の側面の平面部１２ａの部分もレーザ加工で形成することができる。この場合、例えば、レーザパルスを１００ｋＨｚ、走査速度を２０００ｍｍ／ｓとして、曲面部１２ｂよりもパルス間隔を狭くするとよい。このようにすると、平面部１２ａに溝がない状態（略平面状）に形成することができる。この場合、封止体１２の側面のうち、レーザの走査方向（矢印Ａ）における曲面部１２ｂの平均粗さＲａ、最大高さＲｙ、十点平均粗さＲｚのいずれも平面部１２ａの表面粗さよりも粗く形成される。なお、平面部１２ａにも複数の溝を形成して、粗面化する構成であってもよい。なお、パルス間隔は、例えば、スポット径（照射するレーザの径）の０．５倍以上であれば、封止体１２の側面を粗くすることができる。封止体１２にレーザを照射すると、その熱により、封止体１２に実際に形成される孔の径はスポット径よりも大きくなる傾向にある。この傾向を考慮すると、例えば、レーザのスポット径（照射するレーザの径）をパルス間隔以上の大きさにした場合に、封止体１２の側面に形成される凹凸の大きさを十分に大きくできる。一方、パルス間隔をあけすぎると、孔と孔との間が切断されず、カットできなくなるため、パルス間隔は、例えば、スポット径の１．５倍以下であることが好ましい。
（高周波モジュールの製造方法）
次に、高周波モジュール１ａの製造方法について、複数の高周波モジュール1ａがマトリクス状に配列された複数の封止体１２の集合体を形成した後、個片化する場合を例として説明する。まず、実装電極６、外部電極７、各内部配線電極８ａ，８ｂおよびビア導体９が形成された多層配線基板２を準備する。
次に、多層配線基板２の上面２０ａに、半田実装などの周知の表面実装技術を用いて各部品３を実装する。
次に、各部品３を被覆するように、多層配線基板２の上面２０ａに封止樹脂層４を積層して封止体１２の集合体が完成する。封止樹脂層４は、例えば、塗布方式、印刷方式、トランスファモールド方式、コンプレッションモールド方式などで形成することができる。
次に、封止樹脂層４の上面４ａを平坦化するために、封止樹脂層４の表面を研磨または研削する。
次に、ダイシングにより個々の封止体１２に分割する。このとき、各封止体１２の平面視の形状を矩形状に形成する。
次に、レーザ加工により、各封止体１２の側面（多層配線基板２および封止樹脂層４の側面２０ｂ，４ｂ）に曲面部１２ｂを形成する。このとき、封止体１２の２つの角部を面取りするようにレーザ光を走査するとともに（走査方向は図４のＡ矢印参照）、レーザ照射の条件を調整して曲面部１２ｂに複数の溝１０ａを形成する。なお、各封止体１２の個片化と曲面部１２ｂの形成とをレーザ加工のみで行ってもよい。
次に、スパッタ装置や真空蒸着装置を用いて、封止樹脂層４の表面（上面４ａおよび側面４ｂ）と多層配線基板２の側面２０ｂを被覆するようにシールド膜５を成膜して、高周波モジュール１ａが完成する。
したがって、上記した実施形態によれば、封止体１２の側面のうちの曲面部１２ｂが粗面化されているため、本来密着強度が低い封止体１２の曲面部１２ｂでシールド膜５の密着強度を向上させることができる。また、シールド膜５をスパッタ法や蒸着法で形成することで、例えば、スピンコート法などの導電性ペーストを用いた形成方法と比べてシールド膜５の密着強度の向上を図ることができる。
また、曲面部１２ｂの粗面化（各溝１０ａの形成）は、封止体１２の成形時のレーザ加工の条件の調整により行うことができるため、高周波モジュール１ａの製造コストの低減を図ることができる。
また、封止体１２の曲面部１２ｂのシールド膜５の密着強度が向上することで、当該曲面部１２ｂに露出した内部配線電極８ａ（グランド電極）の端部と、シールド膜５との接続が確実になるため、シールド膜５の特性向上を図ることができる。
（高周波モジュールの変形例）
例えば、図５に示すように、多層配線基板２の下面２０ｃにも部品３０が実装されていてもよい。この場合、多層配線基板２が４層の絶縁層２ａ〜２ｄで構成され、上から３層目の絶縁層２ｃと最下層の絶縁層２ｄとの間に、内部配線電極８ａ（グランド電極）が配設される。この内部配線電極８ａは、平面視で多層配線基板２と略同じ面積で形成されており、上下の部品３，３０間のシールドとしても機能している。また、多層配線基板２の下面２０ｃ側にも各部品３０を封止する封止樹脂層４０が設けられるとともに、当該封止樹脂層４０に外部接続用の柱状導体１１が配設される。ここで、多層配線基板２の下面２０ｃには、外部電極７に代えて、各部品３０および柱状導体１１を実装するための実装電極６０が形成される。シールド膜５は、下面２０ｃ側の封止樹脂層４０の側面４０ｂをさらに被覆している。
この構成によると、封止体１２の曲面部１２ｂのシールド膜５の密着強度の向上を図りつつ、部品３，３０の高密度実装が可能になる。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｂについて、図６を参照して説明する。なお、図６はシールド膜５の天面部分を図示省略した状態の高周波モジュール１ｂの平面図である。
この実施形態にかかる高周波モジュール１ｂが、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図６に示すように、封止体１２の平面視形状が異なることと、各部品３の配置構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、封止体１２の側面は、図６に示すように、多層配線基板２を平面視したときに、矩形状の四隅のうち、対角に位置する２つの隅部で多層配線基板２の内側に窪んだ曲面部１２ｂを有する。このような曲面部１２ｂは、レーザ光を矢印Ｂに沿って走査させることにより形成できる。なお、当該曲面部１２ｂには、レーザ照射の条件を調整することで第１実施形態の高周波モジュール１ａと同様の複数の溝１０ａ（図６中図示省略）が形成される。
この構成によると、封止体１２の側面が、多層配線基板２の内側の窪んだ曲面部１２ｂを有する構成において、第１実施形態の高周波モジュール１ａと同様の効果を得ることができる。
＜第３実施形態＞
本発明の第３実施形態にかかる高周波モジュールについて、図７〜図９を参照して説明する。なお、図７は高周波モジュールの平面図、図８は多層配線基板に設けられたグランド電極を示す図、図９は高周波モジュールの側面図である。ここで、図７ではシールド膜の天面部分を図示省略している。また、図８は内部配線電極（グランド電極）の平面図を示す。また、図９ではシールド膜を図示省略している。
この実施形態にかかる高周波モジュール１ｃが、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７〜図９に示すように、封止体１２の平面視形状が異なることと、各部品３の配置構成が異なることと、溝１０ｂの形成箇所が異なることと、内部配線電極８ａの形状が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、封止体１２は、平面視形状が矩形状に形成される。また、第１実施形態の内部配線電極８ａは、端部が多層配線基板２の側面２０ｂの略全周に渡って露出していたが、この実施形態の内部配線電極８ａは、図８に示すように、その端部が多層配線基板２の側面２０ｂに部分的に露出するようにパターン形成されている。
また、封止体１２は、レーザ加工のみで個片化される。そして、図９に示すように、封止体１２の側面（多層配線基板２および封止樹脂層４それぞれの側面４ｂ，２０ｂ）のうち、内部配線電極８ａの端部の露出部分８ａ１を含む領域１２ｃ（本発明の「所定の領域」に相当）それぞれが、複数の溝１０ｂにより粗面化されている。
封止体１２がレーザ加工により成形（個片化）される場合、封止体１２の側面では内部配線電極８ａの露出部分８ａ１が焦げるため、該露出部分８ａ１を含む領域１２ｃにおいてシールド膜５の付きが悪くなる。そこで、この領域１２ｃを粗面化することで、シールド膜５の密着強度の向上を図ることができる。
（溝の変形例）
例えば、図１０に示すように、封止体１２の側面のうち、内部配線電極８ａの露出部分８ａ１を含む領域１２ｃ以外の領域１２ｄ（本発明の「他の領域」に相当）に複数の溝１０ｃを設けて当該領域１２ｄを粗面化してもよい。このとき、領域１２ｃに設けられた各溝１０ｂの幅Ｗ１を、他の領域１２ｄに設けられた各溝１０ｃの幅Ｗ２よりも狭く形成することにより、領域１２ｃの単位面積当たりの溝１０ｂの数が、他の領域１２ｄの単位面積当たりの溝１０ｃの数よりも多く形成するようにしてもよい。この構成によると、シールド膜５の付きにくい領域１２ｃの表面積が増えるため、シールド膜５全体の密着強度の向上を図る上で効率的である。
＜第４実施形態＞
本発明の第４実施形態にかかる高周波モジュール１ｄについて、図１１および図１２を参照して説明する。なお、図１１および図１２は、それぞれ高周波モジュール１ｄの部分断面図であり、多層配線基板２と封止樹脂層４のみを図示し、他の構成を図示省略している。また、図１２（ａ）は本実施形態の方法で曲面部１２ｂを形成したときの断面状態を示す図で、図１２（ｂ）は従来の方法で曲面部１２ｂを形成したときの断面状態を示す図である。
この実施形態にかかる高周波モジュール１ｄが、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１１および図１２に示すように、レーザ加工を行うときのプロセスが異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
第１実施形態の高周波モジュール１ａでは、レーザ加工で封止体１２の側面（多層配線基板２および封止樹脂層４の側面２０ｂ，４ｂ）に曲面部１２ｂを形成し、そのままの状態でシールド膜５を形成したが、曲面部１２ｂを形成するためには比較的強いエネルギーのレーザ光が必要になる。この場合、曲面部１２ｂを形成する際に発生する熱エネルギーでカット面（曲面部１２ｂ）が熱変性を起こし、シールド膜５の剥離強度が低下するおそれがある。この対策として、レーザ加工後にブラスト等の物理洗浄を用いてカット面の熱変性層を除去することが考えられる。この場合、封止樹脂層４の側面４ｂ（曲面部１２ｂ）では、封止樹脂層４の内部に含有するフィラ４００が脱落して凹部が形成されるが、物理洗浄前よりも側面４ｂ全体では平坦性が向上する（図１２（ｂ）参照）。また、多層配線基板２がプリント基板（いわゆるＰ板）で形成されている場合は、多層配線基板２の側面２０ｂ（曲面部１２ｂ）に露出するガラス繊維や内部配線電極８ａが樹脂とともに削られて、物理洗浄前よりも平坦性が向上する。しかしながら、曲面部１２ｂの平坦性が向上すると、シールド膜５の密着強度の観点からはアンカー効果が作用し難くなるため不利になる。
そこで、この実施形態では、条件を変えて複数回のレーザ加工を行う。例えば、図１１に示すように、１回目として、曲面部１２ｂを形成するために、封止体１２の厚み方向を貫通するのに必要なエネルギーのレーザ光でレーザ加工を行う（矢印ａ参照）。次に、１回目よりも低いエネルギーのレーザ光で２回目のレーザ加工を行う（矢印ｂ参照）。このとき、１回目のレーザ光の照射位置と同じ位置でレーザ光を照射してもよいし、１回目よりも封止体１２の側面側に寄せてレーザ光を照射してもよい。次に、２回目よりも低いエネルギーのレーザ光で３回目のレーザ加工を行う（矢印ｃ参照）。このとき、１〜２回目のレーザ光の照射位置と同じ位置でレーザ光を照射してもよいし、２回目よりも封止体１２の側面側に寄せてレーザ光を照射してもよい。
このように、２回目のレーザ光のエネルギーを１回目よりも低くすることで、１回目のレーザ加工で発生したカット面（曲面部１２ｂ）の熱変性層を除去しつつ、２回目のレーザ加工で発生する熱変性層を薄くすることができる。また、３回目のレーザ光のエネルギーを２回目よりも低くすることで、２回目のレーザ加工で発生したカット面（曲面部１２ｂ）の熱変性層を除去しつつ、３回目のレーザ加工で発生する熱変性層を２回目よりも薄くすることができる。したがって、熱変性層がシールド膜５の密着強度に与える影響を少なくすることができ、シールド膜５の剥離強度が向上する。また、レーザ加工を用いると、封止樹脂層４ではフィラ４００の一部がカット面（曲面部１２ｂ）に残り、多層配線基板２ではガラス繊維や内部配線電極８ａの露出部分がカット面（１２ｂ）から突出した状態になる（図１２（ａ）参照）。この場合、カット面の表面粗さが増すため、シールド膜５の剥離強度がさらに向上する。また、内部配線電極８ａ（グランド電極）の端部がカット面から突出することで、シールド膜５と内部配線電極８ａとの接続性が上がるため、シールド膜５のシールド特性が向上する。なお、僅かに残った熱変性層を除去すべく、最後のレーザ加工の後に超音波洗浄を行ってもよい。また、レーザ加工の回数は、複数の範囲内で適宜変更することができる。
＜第５実施形態＞
本発明の第５実施形態の高周波モジュール１ｅについて、図１３および図１４を参照して説明する。なお、図１３は本実施形態の高周波モジュール１ｅの部分断面図であり、図１１に対応するである。また、図１４は本実施形態の製造方法を説明するための図で、封止体１２の集合体の平面図である。
この実施形態が、図１〜図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１３および図１４に示すように、製造方法において、レーザ加工工程とダイシング工程とが異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、図１４に示すように、マトリクス状に配列された複数の封止体１２の集合体を形成した後、まず、レーザ加工で各封止体１２の側面（多層配線基板２および封止樹脂層４の側面２０ｂ，４ｂ）に曲面部１２ｂを形成し、その後ダイシングにより個々の封止体１２に個片化する。レーザ加工では、まず、１回目のレーザ加工（図１３の矢印ａ参照）として、第１実施形態においてレーザ加工工程で切り落とされる部分１２０（図１４の点描写部分：以下、切り落とし部分１２０という）をくり抜く（第１レーザ加工工程）。このとき、第１実施形態と同じ要領で各封止体１２の曲面部１２ｂそれぞれに複数の溝を形成し、当該各曲面部１２ｂの粗面化を行う。なお、この工程では、封止体１２の厚み方向を貫通するために比較的強いエネルギーのレーザ光を照射するため、カット面（曲面部１２ｂ）が熱変性を起こし、シールド膜５の剥離強度が低下するおそれがある。そこで、第４実施形態と同様に、１回目よりも低いエネルギーのレーザ光で２回目のレーザ加工を行う（図１３の矢印ｂ参照：第２レーザ加工工程）。次に、図１４に示すダイシングラインＤＬに沿ってダイシングを行うことにより各封止体１２に個片化し（個片化工程）、その後は第１実施形態と同じ要領で高周波モジュール１ｅを製造する。なお、封止体１２の曲面部１２ｂを形成するレーザ加工工程と、各封止体１２の個片化を行うダイシング工程とは、逆の順序であってもよい。
レーザ加工の後に、ダイシングで封止体１２を個片化する他の方法として、まず、切り落とし部分１２０のうち、封止体１２の曲面部１２ｂの箇所だけレーザ光で貫通溝を掘り、その後、第４実施形態と同様に、当該貫通溝に２回目のレーザ光を照射して１回目のレーザ加工で発生した熱変性層を除去する。その後、図１４のダイシングラインＤＬに沿ってダイシングを行って各封止体を個片化する方法が考えられる。この場合、１回目のレーザ加工で形成された貫通溝の幅が狭いと、２回目のレーザ加工のときに発生したカット屑が封止体１２の側面の曲面部１２ｂに付着する場合があり、このような場合はシールド膜５の密着強度が低下するおそれがある。そのため、このような方法を採用する場合は、レーザ加工工程またはダイシング工程が終わった後に、超音波洗浄などで封止体１２の曲面部１２ｂに付着したカット屑を除去する工程が必要となる。
そこで、この実施形態のように１回目のレーザ加工のときに、切り落とし部分１２０をくり抜くようにすると、２回目のレーザ加工時のカット屑が封止体の曲面部１２ｂに付着しにくくなるため、後の超音波洗浄が不要になるとともに、超音波洗浄による製品へのダメージを考慮する必要もなくなる。また、ダイシング工程の前に、切り落とし部分１２０がくり抜かれているので、ダイシング工程で、切り落とし部分１２０がカット片として発生しない。そのため、封止体１２の個片化後の製品の取り扱いが容易になるとともに、カット片混入による不具合を防止することができる。また、レーザ加工工程後の封止体１２の曲面部１２ｂの外観検査を容易に行うことができる。なお、第４実施形態と同様、熱変性層をより薄くするために３回以上のレーザ加工を行ってもよい。
また、１回目のレーザ加工のときに、封止体１２の曲面部１２ｂの箇所だけレーザで貫通溝を掘る製造方法において、１回目のレーザ加工のときに形成される貫通溝の幅を、２回目のレーザ加工時のカット屑が付着しない程度に広げれば、本実施形態の製造方法のように、２回目のレーザ加工時に発生するカット屑が封止体１２の側面の曲面部１２ｂに付着するのを防止することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
また、封止樹脂層４，４０に、部品３，３０間のノイズの相互干渉を防止するシールド壁をさらに設けるようにしてもよい。
また、上記した各実施形態では、シールド膜５をスパッタ法や真空蒸着法で形成する場合について説明したが、例えば、スピンコートを用いて封止体１２の表面に導電性ペーストを成膜することでシールド膜５を形成してもよい。
また、多層配線基板２を構成する絶縁層の層数は、適宜変更することができる。
また、本発明は、配線基板に実装された複数の部品を被覆する封止樹脂層と、各部品に対する外部からの不要な電磁波を遮蔽するシールド膜とを備える種々の高周波モジュールに適用することができる。
１ａ〜１ｅ 高周波モジュール
２ 多層配線基板（配線基板）
２０ａ 上面（主面）
３，３０ 部品
４，４０ 封止樹脂層
５ シールド膜
８ａ 内部配線電極（グランド電極）
８ａ１ 端部
１０ａ〜１０ｃ 溝
１２ 封止体
１２ｂ 曲面部
１２ｃ 領域（所定の領域）
１２ｄ 領域（他の領域）

Claims (5)

  1. 配線基板と、前記配線基板の主面に実装された部品と、前記配線基板の前記主面に積層され前記部品を覆う封止樹脂層とを有する封止体と、
    前記封止樹脂層の表面を被覆するシールド膜とを備え、
    前記封止体の側面は、曲面状または略曲面状に形成された曲面部を有し、
    前記曲面部には、前記配線基板の前記主面に対して交差する方向に延びた複数の溝が設けられ、当該複数の溝により前記曲面部が粗面化されていることを特徴とする高周波モジュール。
  2. 前記配線基板に設けられたグランド電極をさらに備え、
    前記グランド電極の端部が、前記曲面部に露出していることを特徴とする請求項１に記載の高周波モジュール。
  3. グランド電極が設けられた配線基板と、前記配線基板の主面に実装された部品と、前記配線基板の前記主面に積層され前記部品を覆う封止樹脂層とを有する封止体と、
    前記封止樹脂層の表面を被覆するシールド膜とを備え、
    前記封止体の側面には、前記グランド電極の端部の露出部分が形成され、
    前記封止体の側面のうち、前記グランド電極の端部の露出部分を含む所定の領域には、前記配線基板の前記主面に対して交差する方向に延びた複数の溝が設けられ、当該複数の溝により前記所定の領域が粗面化されていることを特徴とする高周波モジュール。
  4. 前記封止体の側面の前記所定の領域と異なる他の領域に、前記配線基板の前記主面に対して交差する方向に延びた複数の溝が設けられることにより、当該他の領域も粗面化され、
    前記所定領域に設けられた溝の幅が、前記他の領域に設けられた溝の幅よりも狭く形成されることにより、前記所定領域の単位面積当たりの溝の数が、前記他の領域の単位面積当たりの溝の数よりも多く形成されていることを特徴とする請求項３に記載の高周波モジュール。
  5. 配線基板と、前記配線基板の主面に実装された部品と、前記配線基板の前記主面に積層され前記部品を覆う封止樹脂層とを有する複数の封止体が、マトリクス状に配列された集合体を準備する準備工程と、
    前記集合体の一部をレーザ加工でくり抜くことによって、前記各封止体の側面の一部に曲面部を形成する第１レーザ加工工程と、
    前記各封止体それぞれの前記曲面部に前記第１レーザ加工工程よりも弱いエネルギーのレーザ光を照射する第２レーザ加工工程と、
    ダイシングまたはレーザ加工により、前記集合体を前記封止体の単体に個片化する個片化工程と、
    前記封止体の前記封止樹脂層の表面を被覆するシールド膜を形成するシールド膜形成工程とを備え、
    前記第１レーザ加工工程では、レーザ光を走査することにより前記各封止体それぞれの前記曲面部を粗面化することを特徴とする高周波モジュールの製造方法。
JP2017534433A 2015-08-11 2016-08-08 高周波モジュールおよびその製造方法 Active JP6512298B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015158725 2015-08-11
JP2015158725 2015-08-11
PCT/JP2016/073235 WO2017026430A1 (ja) 2015-08-11 2016-08-08 高周波モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2017026430A1 JPWO2017026430A1 (ja) 2018-06-21
JP6512298B2 true JP6512298B2 (ja) 2019-05-15

Family

ID=57984252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017534433A Active JP6512298B2 (ja) 2015-08-11 2016-08-08 高周波モジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US10559535B2 (ja)
JP (1) JP6512298B2 (ja)
CN (1) CN107924877B (ja)
WO (1) WO2017026430A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110392923A (zh) * 2017-03-08 2019-10-29 株式会社村田制作所 高频模块
JP6866038B2 (ja) * 2017-06-21 2021-04-28 株式会社ディスコ パッケージデバイスの製造方法
JP6891965B2 (ja) * 2017-09-04 2021-06-18 株式会社村田製作所 高周波モジュールおよびその製造方法
JP6918418B2 (ja) * 2017-09-08 2021-08-11 株式会社ディスコ ウェーハの加工方法
WO2019088174A1 (ja) * 2017-11-02 2019-05-09 株式会社村田製作所 回路モジュール
JP6908127B2 (ja) * 2017-11-02 2021-07-21 株式会社村田製作所 回路モジュール
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
WO2020250823A1 (ja) 2019-06-13 2020-12-17 株式会社村田製作所 モジュール
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
JP7151906B2 (ja) * 2019-09-12 2022-10-12 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
CN113937007B (zh) * 2021-12-21 2022-04-08 广东华智芯电子科技有限公司 一种提高多层镀覆材料胶接性能的表面处理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311841A (ja) * 1999-04-27 2000-11-07 Toshiba Corp 半導体チップおよび半導体装置
DE102005015455B4 (de) * 2005-04-04 2021-03-18 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie ein Verfahren zur Herstellung eines Kunststoffgehäuses
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
JP2007243122A (ja) 2006-03-06 2007-09-20 Be-Spputer Co Ltd スパッタリング法によるシールド膜の成膜方法及び成膜されたシールド膜
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
JP5678727B2 (ja) * 2011-03-03 2015-03-04 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、電子機器
JP6136152B2 (ja) * 2012-09-11 2017-05-31 日本電気株式会社 モジュール部品の製造方法
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP6163421B2 (ja) * 2013-12-13 2017-07-12 株式会社東芝 半導体装置、および、半導体装置の製造方法
TWI668821B (zh) * 2016-10-25 2019-08-11 日商Ｔｄｋ股份有限公司 電子零件模組及其製造方法

Also Published As

Publication number Publication date
JPWO2017026430A1 (ja) 2018-06-21
CN107924877B (zh) 2020-08-28
US10559535B2 (en) 2020-02-11
WO2017026430A1 (ja) 2017-02-16
CN107924877A (zh) 2018-04-17
US20180166394A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
JP6512298B2 (ja) 高周波モジュールおよびその製造方法
JP6965928B2 (ja) 高周波モジュール
JP3811680B2 (ja) 配線基板の製造方法
JP4589170B2 (ja) 半導体装置及びその製造方法
US6838377B2 (en) High frequency circuit chip and method of producing the same
US20150043189A1 (en) Circuit module and method of producing the same
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
US9349694B2 (en) Method of manufacturing a semiconductor device
JP4332162B2 (ja) 配線基板の製造方法
KR20030064269A (ko) 회로 기판 및 그 제조 방법
WO2019045088A1 (ja) 高周波モジュールおよびその製造方法
JP7063390B2 (ja) 電子部品モジュール
JP7106875B2 (ja) ガラスコアデバイスの製造方法
US10217711B2 (en) Semiconductor package and manufacturing method thereof
JP2006294701A (ja) 半導体装置及びその製造方法
US20150062835A1 (en) Circuit module
TW201347628A (zh) 具嵌入式電容印刷電路板及其製造方法
JP2010212410A (ja) モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
JPWO2019181761A1 (ja) 高周波モジュール
JP2015115560A (ja) 半導体装置の製造方法
JP6317115B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
US20030155662A1 (en) Semiconductor device and fabrication method therefor
JPWO2020085380A1 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP4712065B2 (ja) 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
JP2004343072A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190325

R150 Certificate of patent or registration of utility model

Ref document number: 6512298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150