JP2015115560A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015115560A
JP2015115560A JP2013258705A JP2013258705A JP2015115560A JP 2015115560 A JP2015115560 A JP 2015115560A JP 2013258705 A JP2013258705 A JP 2013258705A JP 2013258705 A JP2013258705 A JP 2013258705A JP 2015115560 A JP2015115560 A JP 2015115560A
Authority
JP
Japan
Prior art keywords
processed
tray
wiring board
resin layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013258705A
Other languages
English (en)
Other versions
JP6199724B2 (ja
Inventor
善秋 後藤
Yoshiaki Goto
善秋 後藤
孝志 井本
Takashi Imoto
孝志 井本
武志 渡部
Takeshi Watanabe
武志 渡部
勇佑 高野
Yusuke Takano
勇佑 高野
裕亮 赤田
Yusuke Akada
裕亮 赤田
祐次 唐金
Yuji Karakane
祐次 唐金
良徳 岡山
Yoshinori Okayama
良徳 岡山
明彦 柳田
Akihiko Yanagida
明彦 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013258705A priority Critical patent/JP6199724B2/ja
Priority to TW103124970A priority patent/TWI546871B/zh
Priority to CN201410453121.1A priority patent/CN104716272B/zh
Priority to US14/482,378 priority patent/US9209053B2/en
Publication of JP2015115560A publication Critical patent/JP2015115560A/ja
Application granted granted Critical
Publication of JP6199724B2 publication Critical patent/JP6199724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】導電性シールド層の形成性を高めると共に、形成コストを低減することを可能にした半導体装置の製造方法を提供する。
【解決手段】実施形態の製造方法においては、被処理物として配線基板上に搭載された半導体チップと封止樹脂層とを備える複数の半導体パッケージ２０と、複数の被処理物収納部２２を備えるトレー２１とを用意する。被処理物収納部２２内には、底面を有する非貫通孔を備えるくぼみ部３０が形成されている。複数の被処理物収納部２２内に半導体パッケージ２０をそれぞれ配置する。トレー２１に収納された半導体パッケージ２０に金属材料をスパッタして導電性シールド層を形成する。
【選択図】図５

Description

本発明の実施形態は、半導体装置の製造方法に関する。
通信機器等に用いられる半導体装置においては、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）等の電磁波障害を抑制するために、パッケージ表面を導電性シールド層で覆う構造が用いられている。シールド機能を有する半導体装置としては、配線基板上に搭載された半導体チップを封止する封止樹脂層を有する半導体パッケージにおいて、封止樹脂層の上面および側面に沿って導電性シールド層を設けた構造が知られている。導電性シールド層の形成方法としては、めっき法、スパッタ法、導電性ペーストの塗布法等が用いられている。導電性シールド層の形成方法のうち、めっき法は前処理工程、めっき処理工程、水洗のような後処理工程等の湿式工程を有することから、半導体装置の製造コストの上昇が避けられない。また、導電性ペーストの塗布法も封止樹脂層の側面への塗布工程等によって、半導体装置の製造コストが上昇しやすい。
スパッタ法は乾式工程であるため、導電性シールド層の形成工数や形成コスト等を低減することができる。導電性シールド層の形成にスパッタ法を適用する場合、半導体パッケージを個片化する前に導電性シールド層を形成することが検討されている。このような場合には、まず多数個取りの集合基板の各配線基板領域に半導体チップを搭載した後、複数の半導体チップを一括して樹脂封止する。次いで、封止樹脂層と集合基板の一部を切断してハーフカット溝を形成する。ハーフカット溝は配線基板領域のグランド配線が側面に露出するように形成される。ハーフカット溝を有する樹脂封止体に対して金属材料をスパッタすることにより導電性シールド層を形成する。封止樹脂層の側面および配線基板領域の側面の一部には、ハーフカット溝を介して金属材料がスパッタされる。
ハーフカット溝の幅には制約があるため、ハーフカット溝を介して金属材料をスパッタした場合、隣接する半導体パッケージが障害となって、封止樹脂層や配線基板領域の側面を導電性シールド層で十分に覆うことができないおそれがある。封止樹脂層や配線基板領域の側面を十分な厚さの導電性シールド層で覆うようにすると、障害物が存在しない封止樹脂層の上面に金属材料が厚く堆積してしまい、導電性シールド層の形成コストが増加する。また、厚さが薄い集合基板のハーフカットは切り込み深さの制御が難しく、場合によっては半導体パッケージが個片化してしまうおそれがある。このようなことから、スパッタ法を適用してパッケージ表面に導電性シールド層を形成するにあたって、導電性シールド層をより確実にかつ低コストで形成する技術が求められている。
米国特許出願公開第２０１２／００１５６８７号明細書
本発明が解決しようとする課題は、スパッタ法を適用してパッケージ表面に導電性シールド層を形成するにあたって、導電性シールド層の形成性を高めることを可能にした半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、配線基板と、配線基板上に搭載された半導体チップと、半導体チップを封止するように配線基板上に設けられた封止樹脂層とを備える複数の被処理物を用意する工程と、複数の被処理物収納部と、複数の被処理物収納部内にそれぞれ設けられたくぼみ部とを備えるトレーを用意する工程と、トレーの被処理物収納部内に、封止樹脂層の上面および側面と配線基板の側面の少なくとも一部が露出するように、被処理物をそれぞれ配置する工程と、複数の被処理物を収納したトレーをスパッタ装置のテーブル上に載置し、複数の被処理物に金属材料をスパッタすることにより、封止樹脂層の上面および側面と配線基板の側面の少なくとも一部を覆う導電性シールド層を形成する工程とを具備する。くぼみ部は、底面を有する非貫通孔を備える。
第１の実施形態の製造方法により製造する半導体装置を示す上面図である。 図１に示す半導体装置の断面図である。 図１に示す半導体装置の導電性シールド層を形成する前の状態を示す断面図である。 第１の実施形態の製造方法で使用するトレーを示す平面図である。 図４に示すトレーの一部を拡大して示す平面図である。 図５のＡ−Ａ線に沿った断面図である。 図４ないし図６に示すトレーの第１の変形例を示す平面図である。 図４ないし図６に示すトレーの第２の変形例を示す平面図である。 図４ないし図６に示すトレーを積み重ねた状態を示す断面図である。 図４ないし図６に示すトレーの位置修正部で被処理物の位置を修正する状態を示す断面図である。 第１の実施形態による半導体装置の製造工程を示す断面図である。 第１の実施形態の製造方法で使用するトレーの他の例およびそれを用いた半導体装置の製造工程を示す断面図である。 第２の実施形態の製造方法で使用する被処理物を示す断面図である。 第２の実施形態による半導体装置の製造工程の第１の例を示す断面図である。 第２の実施形態による半導体装置の製造工程の第２の例を示す断面図である。
以下、実施形態の半導体装置の製造方法について説明する。
［第１の実施形態］
（半導体装置）
まず、第１の実施形態の製造方法により製造する半導体装置について、図１および図２を参照して説明する。図１は半導体装置の上面図、図２は半導体装置の断面図である。これらの図に示す半導体装置１は、配線基板２と、配線基板２の第１の面２ａ上に搭載された半導体チップ３と、半導体チップ３を封止する封止樹脂層４と、封止樹脂層４の上面および側面と配線基板２の側面の少なくとも一部を覆う導電性シールド層５とを具備するシールド機能付き半導体装置である。なお、封止樹脂層４の上面等における上下の方向は、配線基板２の半導体チップ３が搭載された面を上とした場合を基準とする。
配線基板２は、絶縁基材６として絶縁樹脂基材を有している。絶縁基材６の上面には、半導体チップ３との電気的な接続部となる内部接続端子７を有する第１の配線層が設けられている。絶縁基材６の下面には、外部機器等との電気的な接続部となる外部接続端子８を有する第２の配線層が設けられている。第１および第２の配線層上には、それぞれソルダレジスト層９が形成されている。配線基板２はシリコンインターポーザ等であってもよい。第１の配線層と第２の配線層とは、例えば絶縁基材６を貫通するように設けられたビア（図示せず）を介して電気的に接続されている。第１および第２の配線層やビアを含む配線基板２の配線網は、絶縁基材６の側面に一部が露出したグランド配線を有している。
図２では絶縁基材６の内部に形成されたベタ膜状（またはメッシュ膜状）のグランド配線１０を示している。グランド配線１０は配線基板２を介して不要電磁波が外部に漏洩することを防止している。グランド配線１０の端部は、絶縁基材６の側面に露出している。グランド配線１０の絶縁基材６から露出した部分は、導電性シールド層５との電気的な接続部となる。ここではベタ膜状のグランド配線１０を示したが、グランド配線１０の形状はこれに限られるものではない。絶縁基材６の側面から一部が露出したグランド配線は、ビアであってもよい。グランド配線としてのビアを絶縁基材６の側面から露出させる場合、露出面積を増大させるために、ビアの少なくとも一部を絶縁基材６の厚さ方向に切断し、この切断面を絶縁基材６の側面に露出させることが好ましい。
配線基板２の第１の面２ａ上には、半導体チップ３が搭載されている。半導体チップ３は接着層１１を介して配線基板２の第１の面２ａに接着されている。半導体チップ３の上面に設けられた電極パッド１２は、Ａｕワイヤ等のボンディングワイヤ１３を介して配線基板２の内部接続端子７と電気的に接続されている。さらに、配線基板２の第１の面２ａ上には、半導体チップ３をボンディングワイヤ１３等と共に封止する封止樹脂層４が形成されている。封止樹脂層４の上面および側面と配線基板２の側面の少なくとも一部は、導電性シールド層５で覆われている。導電性シールド層５は、グランド配線１０の絶縁基材６の側面から露出した部分と電気的に接続されている。
導電性シールド層５は、封止樹脂層４内の半導体チップ３や配線基板２の配線層から放射される不要電磁波の外部への漏洩を防止したり、また外部機器から放射される電磁波が半導体チップ３に悪影響を及ぼすことを防止する上で、抵抗率が低い金属材料層で形成することが好ましく、例えば銅、銀、ニッケル等を用いた金属材料層が適用される。導電性シールド層５の厚さは、その抵抗率に基づいて設定することが好ましい。例えば、導電性シールド層５の抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、導電性シールド層５の厚さを設定することが好ましい。導電性シールド層５のシート抵抗値を０．５Ω以下とすることで、封止樹脂層４からの不要電磁波の漏洩や外部機器から放射される電磁波の封止樹脂層４内への侵入等を再現性よく抑制することができる。
半導体チップ３等から放射される不要電磁波や外部機器から放射される電磁波は、封止樹脂層４を覆う導電性シールド層５により遮断される。従って、不要電磁波が封止樹脂層４を介して外部に漏洩することや、外部からの電磁波が封止樹脂層４内に侵入することを抑制することができる。電磁波は配線基板２の側面からも漏洩もしくは侵入するおそれがある。このため、導電性シールド層５は配線基板２の側面全体を覆うことが好ましい。図２は配線基板２の側面全体を導電性シールド層５で覆った状態を示している。これによって、配線基板２の側面からの電磁波の漏洩や侵入を効果的に抑制することができる。図２では図示を省略したが、必要に応じて耐食性や耐マイグレーション性等に優れる保護層（例えばステンレス層等の鉄系保護層）で導電性シールド層５を覆ってもよい。
（半導体装置の製造方法）
次に、第１の実施形態による半導体装置１の製造工程について説明する。まず、通常の半導体パッケージの製造工程を適用し、図３に示すように導電性シールド層５を形成する前の工程までを実施することによって、導電性シールド層５を有しない半導体パッケージ２０を作製する。すなわち、導電性シールド層５を有しない半導体パッケージ２０を、スパッタ法を適用した導電性シールド層５の形成工程、すなわち導電性シールド層５のスパッタ成膜工程における被処理物として作製する。導電性シールド層５を有しない半導体パッケージ２０は、例えば以下のようにして作製される。
まず、多数個取りの集合基板の各配線基板領域（２）に半導体チップ３をそれぞれ搭載する。各配線基板領域（２）の内部接続端子７と半導体チップ３の電極パッド１２とを、ボンディングワイヤ１３を介して電気的に接続する。多数個取りの集合基板上に搭載された複数の半導体チップ３を一括して樹脂封止する。複数の半導体チップ３を含む樹脂封止体を、各配線基板領域（２）に応じてダイシングする。すなわち、集合基板および封止樹脂層を含む樹脂封止体全体を切断し、導電性シールド層５を形成する前段階の半導体パッケージ２０を個片化する。図３は個片化された半導体パッケージ２０を示している。
導電性シールド層５の形成工程（スパッタ工程）においては、個片化された半導体パッケージ２０を被処理物として使用する。被処理物としての複数の半導体パッケージ２０は、トレーに収納されてスパッタ工程に送られ、その状態でスパッタ工程に供される。スパッタ工程用のトレーは、複数の被処理物収納部を有している。トレーは、例えばポリフェニレンエーテル（ＰＰＥ）やポリフェニレンサルファイド（ＰＰＳ）等の耐熱樹脂で形成することが好ましい。半導体パッケージ２０は、トレーに設けられた複数の被処理物収納部内に、それぞれ封止樹脂層４の上面および側面と配線基板２の側面の少なくとも一部が露出するように配置される。トレーに収納された状態で、個片化された半導体パッケージ２０上に金属材料をスパッタすることによって、封止樹脂層４の上面および側面と配線基板２の側面の少なくとも一部を覆う導電性シールド層５を形成する。
図４ないし図６はスパッタ工程用のトレー２１を示している。図４はトレー２１の平面図、図５はトレー２１の一部を拡大して示す平面図、図６は図５のＡ−Ａ線に沿った断面図である。ただし、図６では半導体パッケージ２０の図示を省略している。これらの図に示すトレー２１は、複数の被処理物収納部２２を有している。図４に示すトレー２１は、１１４個の被処理物収納部２２の形成領域を有しているが、中央付近の４箇所は搬送時の吸着部２３とされている。被処理物収納部２２は、被処理物としての半導体パッケージ２０が配置される凹部２４を有している。凹部２４は、矩形の半導体パッケージ２０を収納することが可能なように矩形の平面形状を有している。凹部２４の周囲は、部分的に設けられた壁状部２５で囲われている。言い換えると、凹部２４の形成部分の周囲の一部を壁状部２５で囲うことで、半導体パッケージ２０が配置される凹部２４が形成されている。
壁状部２５は、凹部２４の各辺に対応する位置に設けられ、かつ各辺の一部に相当する長さを有している。凹部２４は、その各辺の一部に相当するように、部分的に設けられた壁状部２５で囲われることにより形成されている。封止樹脂層４や配線基板２の側面に対する金属材料のスパッタ性を阻害しないように、凹部２４の深さは半導体パッケージ２０の上面がトレー２１からはみ出さない範囲で浅く設定されている。例えば、厚さ１ｍｍの半導体パッケージ２０を配置する場合、凹部２４のトレー２１の上面からの深さは１．２ｍｍとされている。壁状部２５の高さは、後に詳述するように、凹部２４内に配置された半導体パッケージ２０の上面より低く設定されている。
スパッタ工程における半導体パッケージ２０の封止樹脂層４の側面および配線基板２の側面への金属材料のスパッタ性を高める上で、凹部２４は半導体パッケージ２０より大きい平面形状（上面視したときの平面形状）有している。ただし、そのような形状を有する凹部２４のみでは、半導体パッケージ２０が偏って配置された場合に封止樹脂層４および配線基板２の側面の一部に対する導電性シールド層５の形成性が低下するおそれがある。そこで、凹部２４を囲う４つの壁状部２５Ａ、２５Ｂ、２５Ｃ、２５Ｄは、それぞれ半導体パッケージ２０の位置決め部としてリブ２６を有している。リブ２６は各壁状部２５Ａ、２５Ｂ、２５Ｃ、２５Ｄに対して２個ずつ形成されている。半導体パッケージ２０の各側面を複数のリブ２６で位置決めすることによって、矩形形状の半導体パッケージ２０の位置決め精度を高めることができる。
リブ２６は、壁状部２５の両端に設けられ、かつ壁状部２５の上部から凹部２４の内側に向けて傾斜させた形状を有している。リブ２６の下端で規定される凹部２４の底面は、半導体パッケージ２０の外形形状に対応している。従って、凹部２４内に収納された半導体パッケージ２０は、傾斜状のリブ２６に沿って凹部２４の底面まで滑り落ちることで位置決めされる。リブ２６の傾斜角度（底面と傾斜面との角度）は、半導体パッケージ２０の位置決め性と金属材料の被着性とを考慮して３５〜５０度の範囲に設定することが好ましい。リブ２６の先端は、半導体パッケージ２０の位置決め性を高めるために、コーナーＲをできるだけ小さくしている。ただし、樹脂材料によるトレー２１の成形を繰り返すと、金型の該当部分が摩耗してコーナーＲが大きくなるおそれがある。このような点に対しては、リブ２６の先端の前方に掘り込みを形成することも有効である。また、封止樹脂層４および配線基板２の各側面に対する金属材料のスパッタ性を向上させるため、リブ２６の幅を狭くし、かつ頂部を曲面状（円弧等）としている。さらに、リブ２６の高さは凹部２４内に配置された半導体パッケージ２０の上面より低く設定されている。
リブ２６の折れや樹脂材料でトレー２１を射出成型した後の反り等を防止するために、２つのリブ２６間には凸部２７が設けられている。壁状部２５は両端のリブ２６とそれらの間に設けられた凸部２７とで構成されている。凸部２７は、リブ２６を支持すると共に、トレー２１の反り等を防止する強度を付与しているだけであるため、その高さはリブ２６の支持性や強度等を維持し得る範囲で低くすることが好ましい。このため、凸部２７は高さがリブ２６より低く、かつ先端がリブ２６の先端より後退した形状を有している。凸部２７は傾斜状のリブ２６より相対的に小さい傾斜形状（例えば断面三角形状）を有している。凸部２７の具体的な高さは、１つの半導体パッケージ２０の下端部と隣接する半導体パッケージ２０の上端部とを結ぶ線を超えないように設定することが好ましい。凸部２７の高さをそれより低くしても、金属材料の被着性は向上しない。そのため、上記した範囲内であれば、凸部２７の高さを高くし、凸部２７の強度等を高めることが好ましい。
壁状部やリブ（位置決め部）の形状は、上記した形状に限られるものではない。図７および図８は、凹部２４の全周囲を囲う壁状部２５を示している。図７に示すトレー２１は、壁状部２５の各壁面から凹部２４の内側に向けて突出するリブ２８を半導体パッケージ２０の位置決め部として有している。リブ２８の先端は、半導体パッケージ２０の外形形状に対応している。従って、凹部２４内に配置された半導体パッケージ２０は、リブ２８の先端で位置決めされる。図８に示すトレー２１は、壁状部２５の各壁面に半導体パッケージ２０の位置決め部として設けられた傾斜部（傾斜面）２９を有している。傾斜部２９は壁状部２５の上端から凹部２４の内側に向けて傾斜するように設けられている。傾斜部２９の下端で規定される凹部２４の底面は、半導体パッケージ２０の外形形状に対応している。従って、凹部２４内に収納された半導体パッケージ２０は、傾斜部（傾斜面）２９を凹部２４の底面まで滑り落ちることにより位置決めされる。
被処理物収納部２２は、複数の凹部２４内にそれぞれ設けられたくぼみ部３０を有している。くぼみ部３０は、トレー２１の強度の向上に寄与すると共に、トレー２１を樹脂材料で作製する際にトレー２１の実体積を減らして樹脂材料の使用量を減少させ、これによりトレー２１の製造コストを低減するものである。また、くぼみ部３０でトレー２１の実体積を減らすことによって、トレー２１の軽量化を図ることもできる。トレー２１は、基本的には１回のスパッタ工程を実施した後に原料として再利用もしくは廃棄される。従って、トレー２１の原材料費の低減は、スパッタ工程のコストの低減に寄与する。さらに、トレー２１を軽量化することによって、半導体パッケージ２０の搬送コスト等も低減することができる。図６はくぼみ部３０として底面を有する非貫通孔（穴）を示している。
半導体パッケージ２０を収納するトレー２１は、取り扱い性や搬送性等を考慮して積み重ねることが可能とされている。図９は複数のトレー２１（２１Ａ、２１Ｂ）を積み重ねた状態を示している。複数のトレー２１を積み重ねた際の位置ずれやそれに伴う半導体パッケージ２０の位置ずれ等を防止するために、トレー２１は下面側に設けられた第１の係合部３１と上面側に設けられた第２の係合部３２有している。図６および図９に示すトレー２１は、第１の係合部３１としての凸部と、第２の係合部３２としての凹部とを有している。複数のトレー２１Ａ、２１Ｂを積み重ねたとき、下段側のトレー２１Ａの第２の係合部（凹部）３２に上段側のトレー２１Ｂの第１の係合部（凸部）３１が係合する。複数のトレー２１Ａ、２１Ｂを積み重ねた際のトレー２１の位置ずれ等が防止される。
さらに、図６に示すトレー２１の下面側には、さらに被処理物の位置修正部３３が設けられている。位置修正部３３は、先端がＲ形状とされたテーパ部３４を有している。図１０（ａ）に示すように、トレー２１Ａの被処理物収納部２２内に収納した半導体パッケージ２０の一端が壁状部２５上に重なっているような場合、その上にトレー２１Ｂを積み重ねるとトレー２１Ａ内の半導体パッケージ２０がトレー２１Ｂの位置決め部３３のテーパ部３４で押し下げられる。従って、半導体パッケージ２０を被処理物収納部２２内の正規な位置に配置することができる。壁状部２５の高さは、封止樹脂層４や配線基板２の各側面に対する金属材料のスパッタ性を考慮して、凹部２４内に配置された半導体パッケージ２０の上面より低くしている。このため、端部が壁状部２５上に重なった半導体パッケージ２０を位置修正部３３で正規な位置に押し下げることができる。
被処理物としての半導体パッケージ２０は、図１１（ａ）に示すように、トレー２１の被処理物収納部２２内に収納された状態でスパッタ工程に送られ、スパッタ装置のテーブル３５上に載置される。図１１（ｂ）に示すように、半導体パッケージ２０をトレー２１に収納した状態でスパッタ成膜を実施することによって、封止樹脂層４の上面および側面と配線基板２の側面を覆う導電性シールド層５を形成する。処理する半導体パッケージ２０のロット数等によっては、半導体パッケージ２０が配置されていない被処理物収納部２２Ｘが生じる場合がある。このような場合においても、くぼみ部３０は底面を有する非貫通孔（穴）であるため、くぼみ部３０内に不要な金属膜５Ｘが付着するものの、不要な金属膜５Ｘがスパッタ装置のテーブル３５を汚染することがない。従って、テーブル３５の清掃や交換に要するコストを低減することができる。
ここで、くぼみ部３０を貫通孔とした場合、非貫通孔（穴）に比べて樹脂材料の使用量をより一層減少させることができるため、減量用のくぼみ部３０としての効果をより有効に得ることができる。さらに、トレー２１の軽量化効果等も大きくなる。しかしながら、貫通孔からなるくぼみ部３０では、上記したように半導体パッケージ２０が配置されていない被処理物収納部２２Ｘが生じた際に、不要な金属膜５Ｘがスパッタ装置のテーブル３５に付着して汚染する。そこで、貫通孔からなるくぼみ部３０を用いる場合には、スパッタ装置のテーブル３５上に付着防止板を配置し、その上に半導体パッケージ２０を収納したトレー２１を載置することが好ましい。
図１２は第１の実施形態の変形例として、貫通孔からなるくぼみ部３０Ａを適用したトレー２１とそれを用いた半導体パッケージ２０へのスパッタ成膜工程を示している。図１２に示すトレー２１は、複数の凹部２４内にそれぞれ設けられた貫通孔からなる減量用のくぼみ部３０Ａを有している。半導体パッケージ２０を収納したトレー２１は、スパッタ装置のテーブル３５上に配置された付着防止板３６上に載置されている。付着防止板３６は、テーブル３５に不要な金属膜５Ｘが付着することを防止するだけのものであるため、例えば洗浄が容易なステンレス板等を用いることができる。
上述したように、半導体パッケージ２０が配置されていない被処理物収納部２２Ｘが生じた場合、スパッタ粒子は貫通孔からなるくぼみ部３０Ａを通過する。テーブル３５上には付着防止板３６が配置されているため、くぼみ部３０Ａを通過したスパッタ粒子は付着防止板３６上に付着する。不要な金属膜５Ｘは付着防止板３６上に形成されるため、スパッタ装置のテーブル３５を汚染することがない。付着防止板３６の配置や交換等に要する工数が生じるものの、スパッタ装置のテーブル３５の清掃や交換に要する工数に比べてコストを削減することができる。また、貫通孔からなるくぼみ部３０Ａは、非貫通孔からなるくぼみ部３０に比べて原材料費の低減効果が大きい。
第１の実施形態の製造方法においては、半導体パッケージ２０をトレー２１に収納した状態でスパッタ工程を実施しているため、スパッタ工程における個片化された半導体パッケージ２０の取り扱い性等を高めることができる。従って、ハーフカット溝を利用して実施するスパッタ工程に比べて、ダイシング工程の深さ制御による作業性の低下やダイシング工程を２回実施することによる工数の増加等を防ぐことができる。ハーフカット溝を利用したスパッタ工程は、前述したようにダイシング工程の工数を増加させるだけでなく、封止樹脂層の側面等に対する導電性シールド層の形成性にも劣るものである。
このような点に対し、半導体パッケージ２０をトレー２１に収納した状態でスパッタ工程を実施した場合、トレー２１の被処理物収納部２２の形状、具体的には凹部２４、壁状部２５、リブ２６等の形状によって、封止樹脂層４や配線基板２の側面に対する導電性シールド層５の形成性が向上する。すなわち、封止樹脂層４の上面に形成される導電性シールド層５の厚さを厚くすることなく、封止樹脂層４や配線基板２の側面にシールド効果を得るために必要な厚さを有する導電性シールド層５を形成することができる。従って、導電性シールド層５の形成に要する材料コストの増加等を抑制することができる。これらによって、半導体パッケージ２０に対する導電性シールド層５の形成性を高めると共に、導電性シールド層５の形成工数や形成コスト等を低減することが可能になる。
さらに、第１の実施形態の製造方法では、非貫通孔からなるくぼみ部３０や貫通孔からなるくぼみ部３０Ａを有するトレー２１を用いているため、トレー２１の製造コストを低減することができる。非貫通孔からなるくぼみ部３０を有するトレー２１の場合には、そのままスパッタ工程に供しても半導体パッケージ２０が配置されていない被処理物収納部２２Ｘによりスパッタ装置のテーブル３５を汚染することがない。貫通孔からなるくぼみ部３０Ａを有するトレー２１の場合には、付着防止板３６を介してスパッタ装置のテーブル３５上に載置することによって、半導体パッケージ２０が配置されていない被処理物収納部２２Ｘによりスパッタ装置のテーブル３５を汚染することがない。このため、スパッタ工程に要する工数やコストの増加を抑制することができる。
［第２の実施形態］
（被処理物）
次に、第２の実施形態の製造方法について、図１３ないし図１５を参照して説明する。図１３は半導体装置の製造工程で被処理物として使用する半導体パッケージの断面図、図１４および図１５は図１３に示す被処理物を用いた半導体装置の製造工程を示している。第２の実施形態の製造方法は、第１の実施形態のトレー２１におけるくぼみ部３０、３０Ａを、ＢＧＡ型半導体パッケージのバンプ電極の収容部として利用するものである。第２の実施形態の製造工程で使用するトレー２１は、くぼみ部３０、３０Ａをバンプ電極の収容部として用いることを除いて、第１の実施形態のトレー２１と同一構造を有している。図１３に示すように、第２の実施形態で被処理物として使用する半導体パッケージ４０は、配線基板２の外部接続端子８上に設けられた半田バンプ等のバンプ電極４１を有する。
（半導体装置の製造方法）
次に、第２の実施形態による半導体装置１の製造工程について説明する。図１４および図１５に示すように、半導体パッケージ４０はくぼみ部３０、３０Ａにバンプ電極４１を収容した状態で、トレー２１の被処理物収納部内２２に配置される。バンプ電極４１を収容するくぼみ部は、底面を有する非貫通孔（３０）および貫通孔（３０Ａ）のいずれであってもよい。第１の実施形態と同様に、半導体パッケージ４０はトレー２１に収納された状態でスパッタ工程に送られ、その状態でスパッタ工程に供される。スパッタ工程は第１の実施形態と同様にして実施される。そのようなスパッタ工程によって、封止樹脂層４の上面および側面と配線基板２の側面を覆う導電性シールド層５が形成される。
ここで、半導体パッケージ４０を個片化した後にバンプ電極４１を形成すると、バンプ電極４１の製造コスト等が大幅に増加する。このため、バンプ電極４１は半導体パッケージ４０を個片化する前に形成される。個片化後の半導体パッケージ４０のバンプ電極４１の形成面側を粘着シート等で保持してスパッタ構成を実施することも考えられるが、この場合にはバンプ電極４１の形成面側にスパッタ膜が回り込むおそれが大きい。このような点に対して、くぼみ部３０、３０Ａを有するトレー２１を使用することによって、バンプ電極４１を有する個片状態の半導体パッケージ４０に対して、バンプ電極４１を有しない半導体パッケージ２０と同様にスパッタ工程を実施することができる。すなわち、バンプ電極４１を有する半導体パッケージ４０にスパッタ工程で導電性シールド層５を良好に形成することができる。その他の効果は第１の実施形態と同様である。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、２…配線基板、３…半導体チップ、４…封止樹脂層、５…導電性シールド層、６…絶縁基材、１０…グランド配線、２０，４０…半導体パッケージ、２１…トレー、２２…被処理物収納部、２４…凹部、２５…壁状部、２６，２８…リブ、２７…凸部、２９…傾斜部、３０…非貫通孔からなるくぼみ部、３０Ａ…貫通孔からなるくぼみ部、３１…第１の係合部、３２…第２の係合部、３３…被処理物の位置修正部、３４…テーパ部、３５…スパッタ装置のテーブル、３６…付着防止板、４１…バンプ電極。

Claims (5)

  1. 配線基板と、前記配線基板上に搭載された半導体チップと、前記半導体チップを封止するように前記配線基板上に設けられた封止樹脂層とを備える複数の被処理物を用意する工程と、
    複数の被処理物収納部と、前記複数の被処理物収納部内にそれぞれ設けられたくぼみ部とを備えるトレーを用意する工程と、
    前記トレーの前記複数の被処理物収納部内に、前記配線基板上に前記半導体チップが搭載された面を上とした場合の前記封止樹脂層の上面および側面と前記配線基板の側面の少なくとも一部が露出するように、前記被処理物をそれぞれ配置する工程と、
    前記複数の被処理物を収納した前記トレーをスパッタ装置のテーブル上に載置し、前記複数の被処理物に金属材料をスパッタすることにより、前記封止樹脂層の上面および側面と前記配線基板の側面の少なくとも一部を覆う導電性シールド層を形成する工程とを具備し、
    前記くぼみ部は底面を有する非貫通孔を備える、半導体装置の製造方法。
  2. 配線基板と、前記配線基板上に搭載された半導体チップと、前記半導体チップを封止するように前記配線基板上に設けられた封止樹脂層とを備える複数の被処理物を用意する工程と、
    複数の被処理物収納部と、前記複数の被処理物収納部内にそれぞれ設けられたくぼみ部とを備えるトレーを用意する工程と、
    前記トレーの前記複数の被処理物収納部内に、前記配線基板上に前記半導体チップが搭載された面を上とした場合の前記封止樹脂層の上面および側面と前記配線基板の側面の少なくとも一部が露出するように、前記被処理物をそれぞれ配置する工程と、
    前記複数の被処理物を収納した前記トレーをスパッタ装置のテーブル上に載置し、前記複数の被処理物に金属材料をスパッタすることにより、前記封止樹脂層の上面および側面と前記配線基板の側面の少なくとも一部を覆う導電性シールド層を形成する工程とを具備し、
    前記くぼみ部は貫通孔を備え、前記スパッタ装置のテーブル上に配置された付着防止板上に前記トレーを載置し、この状態で前記スパッタを実施する、半導体装置の製造方法。
  3. 前記被処理物収納部は、前記被処理物より大きい矩形の平面形状を有する凹部と、前記凹部を形成するように、前記凹部の周囲の少なくとも一部を囲う壁状部と、前記壁状部に設けられ、前記凹部内に配置された前記被処理物を位置決めする位置決め部材とを有する、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記トレーは、下面側に前記壁状部と対応するように設けられたテーパ部を有する前記被処理物の位置修正部を有し、
    複数の前記トレーを積み重ねた際に、下段側のトレーに収納された前記被処理物の位置を前記位置修正部の前記テーパ部で修正する、請求項３に記載の半導体装置の製造方法。
  5. 前記被処理物は、さらに前記配線基板の前記半導体チップが搭載された面とは反対側の面に設けられたバンプ電極を有し、
    前記被処理物は、前記くぼみ部内に前記バンプ電極を収容した状態で、前記被処理物収納部内に配置される、請求項１ないし請求項４のいずれか１項に記載の半導体装置の製造方法。
JP2013258705A 2013-12-13 2013-12-13 半導体装置の製造方法 Active JP6199724B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013258705A JP6199724B2 (ja) 2013-12-13 2013-12-13 半導体装置の製造方法
TW103124970A TWI546871B (zh) 2013-12-13 2014-07-21 Manufacturing method of semiconductor device
CN201410453121.1A CN104716272B (zh) 2013-12-13 2014-09-05 半导体装置的制造方法
US14/482,378 US9209053B2 (en) 2013-12-13 2014-09-10 Manufacturing method of a conductive shield layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013258705A JP6199724B2 (ja) 2013-12-13 2013-12-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015115560A true JP2015115560A (ja) 2015-06-22
JP6199724B2 JP6199724B2 (ja) 2017-09-20

Family

ID=53369449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013258705A Active JP6199724B2 (ja) 2013-12-13 2013-12-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9209053B2 (ja)
JP (1) JP6199724B2 (ja)
CN (1) CN104716272B (ja)
TW (1) TWI546871B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170421A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール、及び電子部品モジュールの製造方法
US10490512B2 (en) 2017-03-30 2019-11-26 Taiyo Yuden Co., Ltd. Method of making plural electronic component modules

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115557A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置の製造方法
JP6620989B2 (ja) * 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
US10163813B2 (en) * 2016-11-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure including redistribution structure and conductive shielding film
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002002871A (ja) * 2000-04-20 2002-01-09 Hitachi Ltd 半導体装置の製造方法およびそれに用いられるトレイ
JP2005014937A (ja) * 2003-06-24 2005-01-20 Seiko Epson Corp 半導体チップトレイ
JP2009179354A (ja) * 2008-01-31 2009-08-13 Renesas Technology Corp 半導体装置用トレイおよびこれに収納する半導体装置の製造方法
JP2009290217A (ja) * 2008-05-30 2009-12-10 Yoon Jum-Chae 電磁波遮蔽機能を有する半導体パッケージとその製造方法及び冶具
JP2010212410A (ja) * 2009-03-10 2010-09-24 Panasonic Corp モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
JP2012074669A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 太陽電池の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW352710U (en) * 1998-07-08 1999-02-11 Via Tech Inc IC tray with improving strength
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2013197209A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002002871A (ja) * 2000-04-20 2002-01-09 Hitachi Ltd 半導体装置の製造方法およびそれに用いられるトレイ
JP2005014937A (ja) * 2003-06-24 2005-01-20 Seiko Epson Corp 半導体チップトレイ
JP2009179354A (ja) * 2008-01-31 2009-08-13 Renesas Technology Corp 半導体装置用トレイおよびこれに収納する半導体装置の製造方法
JP2009290217A (ja) * 2008-05-30 2009-12-10 Yoon Jum-Chae 電磁波遮蔽機能を有する半導体パッケージとその製造方法及び冶具
JP2010212410A (ja) * 2009-03-10 2010-09-24 Panasonic Corp モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
JP2012074669A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 太陽電池の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170421A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール、及び電子部品モジュールの製造方法
US10490512B2 (en) 2017-03-30 2019-11-26 Taiyo Yuden Co., Ltd. Method of making plural electronic component modules
US10756024B2 (en) 2017-03-30 2020-08-25 Taiyo Yuden Co., Ltd. Electronic component module and method of manufacturing the same

Also Published As

Publication number Publication date
JP6199724B2 (ja) 2017-09-20
US20150171060A1 (en) 2015-06-18
US9209053B2 (en) 2015-12-08
TW201523753A (zh) 2015-06-16
TWI546871B (zh) 2016-08-21
CN104716272B (zh) 2018-07-06
CN104716272A (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
JP6199724B2 (ja) 半導体装置の製造方法
KR102566839B1 (ko) 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
CN105321933B (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
JP2015115557A (ja) 半導体装置の製造方法
CN110010587B (zh) 半导体装置的制造方法及半导体装置
US20190289758A1 (en) Module
US9706661B2 (en) Electronic device module and manufacturing method thereof
US9349694B2 (en) Method of manufacturing a semiconductor device
US20170236787A1 (en) Method of fabricating semiconductor package having metal layer
JP6076559B1 (ja) 半導体パッケージのｅｍｉシールド処理工法
JP6965928B2 (ja) 高周波モジュール
US10312172B2 (en) High-frequency module
JP6091460B2 (ja) 電子部品の製造方法
US9824979B2 (en) Electronic package having electromagnetic interference shielding and associated method
US20120235259A1 (en) Semiconductor package and method of fabricating the same
US20170098637A1 (en) Circuit module and method for manufacturing the same
JP2013197209A (ja) 半導体装置及びその製造方法
JPWO2017043621A1 (ja) 高周波モジュール
KR20180009301A (ko) 반도체 패키지 및 그 제조 방법
JP6757213B2 (ja) 半導体装置の製造方法
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP2012009746A (ja) 半導体装置の製造方法及び半導体装置
JP2021100053A (ja) 半導体装置及びその製造方法
JPWO2017002775A1 (ja) 高周波モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170824

R150 Certificate of patent or registration of utility model

Ref document number: 6199724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350