JP2012009746A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2012009746A
JP2012009746A JP2010146235A JP2010146235A JP2012009746A JP 2012009746 A JP2012009746 A JP 2012009746A JP 2010146235 A JP2010146235 A JP 2010146235A JP 2010146235 A JP2010146235 A JP 2010146235A JP 2012009746 A JP2012009746 A JP 2012009746A
Authority
JP
Japan
Prior art keywords
substrate
case
cut
semiconductor device
shield case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010146235A
Other languages
English (en)
Inventor
Takashi Tsubota
崇 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010146235A priority Critical patent/JP2012009746A/ja
Publication of JP2012009746A publication Critical patent/JP2012009746A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】基板に実装した電子部品を被覆するシールドケースを有する半導体装置の製造工数を低減することができる製造方法及び半導体装置を提供する。
【解決手段】半導体装置の製造方法は、電子部品が実装された複数の基板11を、基板載置装置50に載置する基板保持工程と、天板部31と天板部31の外縁から天板部31に対して略垂直に伸びる側板部32a,32cとを有するシールドケース30が連結部35で連結されたケース連結体34を、ケース搬送装置55にて吸着固定するケース保持工程と、ケース搬送装置55を変位させ、各シールドケース30によって各電子部品を被覆し、この状態で各シールドケース30と各基板11とを接続する接続工程と、接続工程の後に、ケース連結体34を連結部35で切断して各半導体装置に分割する分割工程とを有する。
【選択図】図6

Description

半導体装置の製造方法及び半導体装置に関する。
従来、例えば特許文献1に記載されるように、基板上に実装された電子部品が上方と側方とをシールドケースで被覆された半導体装置が知られている。
こうした半導体装置の一例を図9に基づいて説明する。半導体装置80の基板81は、基材82を備えている。基材82の第1面(図において上面)には、外縁部にランド82aが形成され、そのランド82aの内側に複数の接続部82bが形成され、これらの間にはレジスト82cが介在している。基材82の第2面(図において下面)には、複数の接続パッド82dが形成され、各接続パッド82dの間にレジスト82eが介在している。
ランド82aには、金属ポスト85がはんだ(図示略)で接続されている。接続部82bには、個別部品86がはんだ(図示略)で接続されている。また、基板81の第1面(図において上面)には、半導体チップ87が実装されている。半導体チップ87は、金属ワイヤ87aを介して接続部82bと接続されている。金属ポスト85と個別部品86と半導体チップ87とは、モールド樹脂88に封入されており、金属ポスト85の先端のみがモールド樹脂88から露出している。
接続パッド82dには、ボール電極89が接続されている。ランド82a及び接続部82bは、接続パッド82dと、ビア(図示略)で接続されている。これにより、各部品85〜87と、ボール電極89とが電気的に接続されている。
また、シールドケース90は、箱形形状であり、天板部91と側板部92とを備えている。シールドケース90の天板部91は、金属ポスト85の先端とはんだ93を介して接続されている。このような構成により、電子部品86,87を封入したモールド樹脂88の上面及び側面がシールドケース90で被覆されている。
この半導体装置80は、図10に示すようにして製造される。まず、図10(a)に示すように、複数の基板81を形成するための被切断基板94に、各基板81のための電子部品86,87及び金属ポスト85を実装する。そして、電子部品86,87及び金属ポスト85をモールド樹脂88に封入した後に、モールド樹脂88を切削して、金属ポスト85の先端部のみを露出させる。また、被切断基板94にボール電極89を形成する。
次に、図10(b)に示すように、モールド樹脂88の表面にテープ95を被着する。そして、ダイシングブレード96で切断して、個片化された基板81を得る。
次に、図10(c)に示すように、基板81を1つずつ基板載置装置97に整列しながら載置し、塗布装置98によって、金属ポスト85の上面にはんだ93を塗布する。次に、図10(d)に示すように、複数のシールドケース90を整列させ、ケース搬送装置99の吸着パッド99aで複数のシールドケース90を吸着固定して搬送し、基板81上のモールド樹脂をシールドケース90で被覆する。そして、はんだ93をリフローさせることにより、各金属ポスト85と各シールドケース90とをはんだ93で接続し、図9に示す半導体装置80が複数製造される。
特開2006−190767号公報
従来の方法では、ケース搬送装置で、予め整列させたシールドケースを吸着固定する必要がある。したがって、ケース搬送装置に、複数のシールドケースを保持させるための工数が多い。
本発明の目的は、基板に実装した電子部品を被覆するシールドケースを有する半導体装置の製造工数を低減することができる製造方法及び半導体装置を提供することにある。
本発明の一観点によれば、電子部品が実装された複数の基板を、基板保持手段にて保持する基板保持工程と、天板部と前記天板部の外縁から前記天板部に対して略垂直に伸びる側板部とを有するシールドケースが連結部で連結されたケース連結体を、ケース保持手段にて保持するケース保持工程と、前記基板保持手段及び前記ケース保持手段を相対変位させ、前記各シールドケースによって前記各電子部品を被覆し、この状態で前記各シールドケースと前記各基板とを接続する接続工程と、前記接続工程の後に、前記ケース連結体を前記連結部で切断して各半導体装置に分割する分割工程とを経て、半導体装置が製造される。
上記構成によれば、ケース保持手段が、複数のシールドケースが連結されたケース連結体を保持するため、複数のシールドケースを保持するにあたって、複数のシールドケースを予め整列させたり、1つずつ保持させたりする必要がない。したがって、ケース保持手段によって複数のシールドケースを保持するための工数を低減することができる。
本発明の一観点によれば、複数のシールドケースを保持するために要する工数を低減することができるため、製造工数を低減することができる。
第1実施形態に係る半導体装置を示す斜視図。 第1実施形態に係る半導体装置を示す断面図。 第1実施形態において、(a)及び(b)は、被切断基板を示す平面図。 第1実施形態において、ケース連結体を示す平面図。 (a)〜(e)は、第1実施形態に係る半導体装置の各製造工程における断面構造を示す模式図。 (a)〜(c)は、第1実施形態に係る半導体装置の各製造工程における断面構造を示す模式図。 第2実施形態に係る半導体装置を示す断面図。 (a)〜(c)は、第2実施形態に係る半導体装置の各製造工程における断面構造を示す模式図。 従来の半導体装置を示す断面図。 (a)〜(d)従来の半導体装置の各製造工程における断面構造を示す模式図。
(第1実施形態)
以下、第1実施形態について、図1〜図6を参照して説明する。
図1に示すように、半導体装置10は、扁平な略直方体状であり、平面視が略正方形状に形成されている。半導体装置10の大きさは、例えば平面視の一辺の長さは7mmである。なお、図1では、半導体装置10の構成の一部を省略して示している。半導体装置10では、基板11の第1面(図において上面)に電子部品23,25が実装され、これらがシールドケース30で被覆されている。
図2に示すように、基板11は、基材12を備えている。基材12の第1面(図において上面)には、ランド13及び接続部14aと、ランド13及び各接続部14aとの間に介在するレジスト15aと形成されている。ランド13は、図1に示すように、基材12の第1面の外縁近傍の四隅に形成されている。接続部14aは、図2に示すように、基材12の第1面においてランド13よりも内側に位置している。基材12の第2面には、複数の接続パッド14bが形成されており、各接続パッド14bの間にレジスト15bが介在している。
図1に示すように、基板11の第1面(図において上面)には、電子部品としての半導体チップ23と複数(本実施形態では3個)の個別部品25とが形成されている。半導体チップ23と個別部品25とは、基板11においてランド13が形成される部位よりも内側に位置している。図2に示すように、半導体チップ23は、レジスト15aに接着剤などで接着されており、金属ワイヤ24によって接続部14aと接続されている。個別部品25は、接続部14aにはんだ(図示略)で接続されている。半導体チップ23と個別部品25とは、封止樹脂であるモールド樹脂26に封入されており、基材12の外縁部に位置するランド13はモールド樹脂26に封入されていない。
図2に示すように、基板11の第2面(図において下面)には、複数の接続パッド14bにはんだボールからなるボール電極28が接続されている。基材12には、ランド13及び接続部14aと、接続パッド14bとを接続するビア(図示略)や配線パターン(図示略)が形成されており、これにより、ランド13と半導体チップ23と個別部品25とが、各ボール電極28に電気的に接続されている。また、ボール電極28のうちランド13に電気的に接続される電極(図2の両端の電極)は、グランド電極28aである。これにより、ランド13は接地されている。なお、ボール電極28のうちの何れか1つの電極がランド13に接続され、その電極をグランド電極28aとしてもよい。
図1に示すように、シールドケース30は、天板部31と4つの側板部32a〜32dと接続部33とを備えている。天板部31は、モールド樹脂26の上面を覆い、4つの側板部32a〜32dは、天板部31の外縁から略垂直に伸びて、モールド樹脂26の四側方を覆っている。これにより、電子部品23,25の全周(基板11側以外)が、シールドケース30で被覆されている。接続部33は、4つの側板部32a〜32dのうちの対向する一組の側板部32a,32cの両側の先端から側板部32a,32cに対して略垂直に伸びるように形成されている。シールドケース30は、ステンレスからなり、内側(モールド樹脂26側の面)には銀メッキが施されている。図2に示すように、接続部33は、基板11のランド13にはんだ29で接続されている。
次に、この半導体装置10の製造方法を、図3〜図6を参照して説明する。
半導体装置10の製造にあたっては、まず、図3及び図5(a)に示すように、基板11を形成するための被切断基板16を用意する。図3(a)の二点鎖線は、被切断基板16を半導体装置10に分割した場合の各基板11の境界を示しており、本実施形態では、被切断基板16から縦横4列で計16個の基板11が形成される。被切断基板16は、図5(a)に示すように、基材17と、被切断基板16の第1面(図において上面)に形成されるランド13、接続部14a及びレジスト15aと、第2面(図において下面)に形成される接続パッド14bとレジスト15bとを備えている。図3(b)は、図3(a)の一点鎖線で示す部位を拡大して示しており、この図3(b)に示すように、ランド13は、各基板11の四隅に一辺0.5mmの正方形状に形成されている。
そして、この被切断基板16の各基板11に対応して電子部品23,25を実装する実装工程を実施する。具体的には、半導体チップ23をレジスト15aに接着剤で固定し、金属ワイヤ24により半導体チップ23と接続部14aとを接続する。また、個別部品25を接続部14aに接続する。なお、図3(b)は、電子部品23,25が未だモールド樹脂26に封入されておらず露出している状態を示している。図5(a)に示すように、電子部品23,25を取り付けた後に、被切断基板16上の全ての電子部品23,25をモールド樹脂26で一体的に封入する。この際、ランド13もモールド樹脂26に封入する。
次に、図5(b)に示す切削工程を実施する。切削工程では、被切断基板16にテープ40を被着し、ダイシングブレード41によりモールド樹脂26を各基板11の境界に対応する部位で切削する。ここで、この切削工程では、モールド樹脂26を切削し、ランド13が露出した時点で切削を停止することで、被切断基板16を未切断状態に維持する。なお、ダイシングブレード41の幅は0.75mmであり、ダイシングブレード41は、モールド樹脂26における各基板11の境界に対応する部位を2回にかけて切断する。これにより、被切断基板16上において、隣り合うモールド樹脂26の間には、幅1.5mmの空隙Gが形成される。
次に、図5(c)に示すように、被切断基板16の接続パッド14bに、はんだボールであるボール電極28を接続する。そして、図5(d)に示す基板保持工程を実施する。この工程では、基板保持手段としての基板載置装置50で被切断基板16を保持する。この基板載置装置50は、16個の基板11を形成するための被切断基板16を載置可能な形状に形成されており、各基板11のボール電極28が収納される16個(図においては4個)の収納凹部51と、被切断基板16においてボール電極28が形成されていない部位が当接することにより被切断基板16が載置される載置部52とを備えている。載置部52は、各基板11の境界に対応して形成されている。
ここで、本実施形態では、被切断基板16上の隣り合うモールド樹脂26の間には空隙Gが形成されてはいるものの、被切断基板16は、未切断の状態で基板載置装置50に載置される。したがって、16個の基板11を基板載置装置50に載置するにあたって、載置のための搬送工程が1回のみ行われる。これに対して、図10に示した従来技術では、基板11の境界でモールド樹脂88を切削する際に被切断基板94も基板11の境界で切断される。そのため、基板載置装置50に16個の基板11を載置させるには、16回の搬送操作が必要となる。したがって、本実施形態では、基板載置装置50に複数の基板11を載置するための工数を、従来に比して低減することができる。そして、図5(e)に示すように、塗布装置53によって、被切断基板16のランド13にはんだ29を塗布する。
次に、図4に示すように、複数のシールドケース30が連結されたケース連結体34を用意する。ケース連結体34は、上記被切断基板16の各基板11に対応して、縦横4列で計16個のシールドケース30を備えており、各シールドケース30が隣り合うシールドケース30と連結部35とを介して接続されている。図1に示すように、連結部35は、各シールドケース30の4つの各側板部32a〜32dの先端の中央部から、各側板部32a〜32dに対して垂直に伸びている。また、図1及び図4に示すように、接続部33は、シールドケース30の四隅に形成されており、被切断基板16の各ランド13に対応して形成されている。このケース連結体34は、金属シートを型抜きした後にプレス加工して製造される。
図6(a)に示すように、このケース連結体34をケース保持手段としてのケース搬送装置55で保持するケース保持工程を実施する。詳細には、ケース搬送装置55は、吸着パッド56を備えており、この吸着パッド56には、図示しない真空ポンプが接続されている。真空ポンプの稼働により吸着パッド56が、ケース連結体34の各シールドケース30の天板部31を吸着する。
ここで、本実施形態では、複数のシールドケース30が連結されたケース連結体34を構成している。したがって、各シールドケース30が未だ切断されていない状態でケース搬送装置55に吸着固定される。したがって、16個のシールドケース30をケース搬送装置55で吸着固定するにあたって、分離された個々のシールドケース30を吸着パッド56の位置に応じて整列させる必要がない。したがって、本実施形態では、従来技術に比して、シールドケース30の整列工数を削減することができる。
次に、図6(b)に示す接続工程を実施する。この工程では、ケース搬送装置55を変位させることで、ケース連結体34の各シールドケース30の側板部32a〜32d(図6(b)では、側板部32a,32c)を、被切断基板16上の各モールド樹脂26の間の空隙Gの間に挿入する。これにより、被切断基板16上のモールド樹脂26の全周が各シールドケース30で被覆される。そして、図5(d)の塗布工程で塗布されたはんだ29をリフローし、各シールドケース30と前記各基板11とを接続する。
最後に図6(c)に示す分割工程を実施する。分割工程では、各シールドケース30と前記各基板11とが接続された状態で、ケース連結体34の各シールドケース30にテープ42を被着する。この状態で、シールドケース30のケース連結体34の連結部35及び前記被切断基板16における連結部35に対応する部位(各基板11の境界)をダイシングブレード43で切断し、各半導体装置10に分割する。以上のようにして、図1及び2に示す半導体装置10が製造される。
上記実施形態によれば、以下の作用効果を奏することができる。
(1)本実施形態では、ケース保持工程で、ケース搬送装置55に複数のシールドケース30が連結されたケース連結体34を保持するようにしている。これにより、ケース搬送装置55が複数のシールドケース30を吸着固定するにあたって、シールドケース30を予め整列させる必要がない。したがって、ケース保持工程に要する工数を低減することができる。
(2)本実施形態では、基板保持工程で、未切断の基板11が一体となった被切断基板を基板載置装置50に載置する。これにより、基板載置装置50に、複数の基板11を載置するにあたって、複数の基板11を1つずつ載置する必要がなく、1回の載置操作で複数の基板11を載置することができる。したがって、基板保持工程に要する工数を低減することができる。
(3)本実施形態では、ランド13がグランド電極28aに接続されており、このランド13がシールドケース30にはんだ29で接続されている。これにより、シールドケース30が接地されるため、電磁波の放射、又は外来からの電磁波から半導体チップ23及び個別部品25を、より効果的に保護することができる。
(4)本実施形態では、シールドケース30が基板11に形成されるランド13とはんだ29で接続される。ここで、ランド13に金属ポストが接続され、この金属ポストとシールドケース30とをはんだで接続する場合には、金属ポストをランドに接続する工程が必要となる。また、モールド樹脂26における各基板11の境界に対応した部位を切削する切削工程とは別に、金属ポストの先端をモールド樹脂26から露出させる切削工程が必要となる。この点、本実施形態では、これらの工程を行うことなく、シールドケース30をグランド電極28aに接続することができるため、製造工数を低減させることができる。また、金属ポストが不要となるため、材料コストを削減することができる。
(第2実施形態)
以下、第2実施形態について、図7及び図8を参照して説明する。なお、特に言及しない構成については、上記第1実施形態と同じであるため、同じ符号を用いて示し、その説明を省略する。
図7に示すように、第2実施形態の半導体装置60は、基板18にランドが形成されていない。また、モールド樹脂61の上面とシールドケース70の天板部71とが接着剤75により接続されている。すなわち、本実施形態では、シールドケース70の天板部71が、接続部を兼用している。
この半導体装置60は、図8に示すように製造される。なお、図8では、第1実施形態と異なる工程のみを図示している。図8(a)に示すように、本実施形態で用いる被切断基板19は、シールドケース70と接続するためのランドを有していない。この被切断基板19に複数の電子部品23,25を形成して、電子部品23,25をモールド樹脂61に封入した後に、図8(a)に示すモールド樹脂61の切削工程が行われる。ここで、本実施形態では、被切断基板19にランドが形成されていないため、モールド樹脂61は、基板18の境界で、被切断基板19のレジスト15aが露出するまで切削される。その後、被切断基板19にボール電極28を形成して、被切断基板19を基板載置装置50に載置する。次に、図8(b)に示すように、塗布装置54によって、モールド樹脂61の上面に接着剤75を塗布する。
次に、図8(c)に示すように、ケース搬送装置55によって、シールドケース70が複数連結されたケース連結体73を搬送する。ケース連結体73では、各シールドケース70の側板部72が、隣り合うシールドケース70の側板部72と連結部74で連結されている。ケース搬送装置55によって、ケース連結体73を被切断基板19に対して変位させることで、各シールドケース70で各モールド樹脂61を被覆する。この状態で接着剤75を加熱して硬化させ、各シールドケース70と各モールド樹脂61とを接続する。
こうしてシールドケース70とモールド樹脂61とが接続された後に、第1実施形態と同様に、ケース連結体73にテープを被着して、シールドケース70の連結部74と、被切断基板19の連結部74に対応する部位を、ダイシングブレードで切断し、図7に示す各半導体装置60に分割する。
本実施形態においても、上記第1実施形態が奏する(1)及び(2)と同様の効果を奏することができる。また、モールド樹脂61とシールドケース70とを接着剤75で接続するといったより簡素な態様で、半導体装置60の電子部品23,25を電磁波等から適切に保護することができる。
(その他の実施形態)
・上記第1実施形態では、基板11とシールドケース30を接続するにあたり、基板11のランド13とシールドケース30とをはんだ29で接続するようにしている。しかしながら、基板にランドが形成されておらず、例えば、基板のレジストとシールドケースとを接着剤で接続するようにしてもよい。
・上記各実施形態では、被切断基板の各基板の境界上に形成される空隙Gを、複数の電子部品23,25をモールド樹脂で被覆した後に、各基板の境界でモールド樹脂を切削することで形成するようにしている。しかしながら、例えば、電子部品を基板毎にモールド樹脂に封入する等して、切削工程を経ずに、被切断基板の各基板の境界上に空隙が形成される構造を製造するようにしてもよい。
・上記各実施形態では、半導体チップ23と接続部14aが金属ワイヤ24により接続されていたが、半導体チップは基板に対してフリップチップ接続されていてもよい。
・上記実施形態では、ケース連結体が備える複数のシールドケースと、被切断基板から形成される基板は、縦横4列の計16個のであるが、これらの整列個数や総数は、特に限定されない。また、半導体装置やランドの大きさ、ブレードの幅は例示であって、これらの数値は限定されない。
・上記各実施形態では、シールドケースと基板とを接続するにあたって、基板又はモールド樹脂側にはんだや接着剤などの接続剤を塗布しているが、シールドケース側に接続剤を塗布するようにしてもよい。また、接続にあたって、ケース保持手段(ケース搬送装置)を変位させるようにしているが、基板を保持する基板保持手段を変位させるようにしてもよいし、双方を変位させるようにしてもよい。また、ケース保持手段は、シールドケースを1つずつ吸着固定しているが、ケース連結体を保持する場合には、全てのシールドケースを吸着固定する必要はなく、何れかのシールドケースを吸着固定するようにしてもよい。また、各保持手段の保持態様は、吸着や載置に限定されない。また、ブレードによる切断時に、被切断基板やケース連結体をテープに代わって、治具で固定してもよい。すなわち、各製造工程及び製造装置の態様は適宜変更可能であり、上記各実施形態に例示した構成に限定されない。
・上記各実施形態では、基板載置装置に複数の基板を載置する基板保持工程、及びケース搬送側被に複数のシールドケースを吸着固定するケース保持工程の双方において、製造工数を低減させるようにしている。しかしながら、基板保持工程では、電子部品が実装された個片化された基板を保持し、ケース保持工程では、ケース連結体を保持するようにしてもよい。
・上記各実施形態では、シールドケースがステンレスの内側に銀めっきが施されたものであったが、シールドケースは、それ以外の材料で構成されていてもよい。例えば、シールドケースと基板とをはんだで接続する場合には、樹脂からなるケースの内側にはんだ接続が可能な金属めっきが施されていればよい。また、シールドケースと基板とを接着剤で接続する場合には、内側の金属めっきも不要であり、単に金属シートがプレス加工されて形成されたものや、樹脂のみからなるケースを用いることもできる。
10,60 半導体装置
11,18 基板
16,19 被切断基板
23 半導体チップ
25 個別部品
30,70 シールドケース
31,71 天板部
32a〜32d,72 側板部
33 接続部
34,73 ケース連結体
35,74 連結部
50 基板載置装置
55 ケース搬送装置

Claims (6)

  1. 電子部品が実装された複数の基板を、基板保持手段にて保持する基板保持工程と、
    天板部と前記天板部の外縁から前記天板部に対して略垂直に伸びる側板部とを有するシールドケースが連結部で連結されたケース連結体を、ケース保持手段にて保持するケース保持工程と、
    前記基板保持手段及び前記ケース保持手段を相対変位させ、前記各シールドケースによって前記各電子部品を被覆し、この状態で前記各シールドケースと前記各基板とを接続する接続工程と、
    前記接続工程の後に、前記ケース連結体を前記連結部で切断して各半導体装置に分割する分割工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 前記基板保持工程では、前記複数の基板が一体となった被切断基板を前記基板保持手段にて保持し、
    前記被切断基板上には、隣り合う前記複数の基板の境界に対応して前記電子部品が実装されていない空隙が形成され、
    前記接続工程では、前記各シールドケースの前記側板部を前記被切断基板上の前記空隙に挿入することで、前記各シールドケースによって前記各基板の電子部品を被覆し、
    前記分割工程では、前記ケース連結体の前記連結部とともに前記被切断基板における前記複数の基板の境界を切断する
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記被切断基板に複数の前記電子部品を取り付けるとともに、複数の前記電子部品を封止樹脂に封入する実装工程と、
    隣り合う前記複数の基板の境界で前記封止樹脂を切削するとともに、前記被切断基板を未切断状態に維持することにより、前記空隙を形成する切削工程とを有する
    ことを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記被切断基板には、前記複数の基板のそれぞれの外縁部にランドが形成され、
    前記各シールドケースには、前記ランドに対応して接続部が形成されており、
    前記切削工程では、前記ランドが露出するまで前記封止樹脂を切削し、
    前記接続工程では、前記ランドと前記接続部とを接続する
    ことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 基板上に形成された電子部品がシールドケースで被覆された半導体装置であって、
    前記基板には、電子部品が実装される部位の外縁にランドが形成され、
    前記電子部品は、封止樹脂に封入され、
    前記シールドケースは、天板部と、前記天板部の外縁から前記天板部に対して略垂直に伸びる側板部と、前記側板部の先端に形成される接続部とを有し、
    前記ランドと前記接続部とが接続されている
    ことを特徴とする半導体装置。
  6. 前記ランドは、グランド電極に接続されている
    ことを特徴とする請求項5に記載の半導体装置。
JP2010146235A 2010-06-28 2010-06-28 半導体装置の製造方法及び半導体装置 Pending JP2012009746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010146235A JP2012009746A (ja) 2010-06-28 2010-06-28 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010146235A JP2012009746A (ja) 2010-06-28 2010-06-28 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2012009746A true JP2012009746A (ja) 2012-01-12

Family

ID=45539932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010146235A Pending JP2012009746A (ja) 2010-06-28 2010-06-28 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2012009746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016034092A (ja) * 2014-07-31 2016-03-10 京セラクリスタルデバイス株式会社 電子デバイスの製造方法及び電子デバイス
JP2017505993A (ja) * 2014-09-23 2017-02-23 ジェノセム インコーポレーテッドGenesem Inc. 半導体パッケージのemiシールド処理工法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016034092A (ja) * 2014-07-31 2016-03-10 京セラクリスタルデバイス株式会社 電子デバイスの製造方法及び電子デバイス
JP2017505993A (ja) * 2014-09-23 2017-02-23 ジェノセム インコーポレーテッドGenesem Inc. 半導体パッケージのemiシールド処理工法

Similar Documents

Publication Publication Date Title
US9123718B1 (en) Shielded package having shield lid
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US20130000955A1 (en) Wiring board and manufacturing method of the same
JP2007311378A (ja) 半導体装置の製造方法および半導体装置
JP2011040602A (ja) 電子装置およびその製造方法
US20060185897A1 (en) Electronic package and packaging method
JP2009514241A (ja) 半導体ダイの実装方法およびダイパッケージ
US8945989B2 (en) Stiffened semiconductor die package
US20150303172A1 (en) Reconstitution techniques for semiconductor packages
JP6199724B2 (ja) 半導体装置の製造方法
KR20090030540A (ko) 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
CN102270619B (zh) 用于电子封装组件的焊盘配置
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
JP2012164951A (ja) 半導体チップの剥離装置、及び半導体チップの剥離方法
JP2009026860A (ja) 半導体装置及びその製造方法
JP2018201248A (ja) 無線モジュール
JP2012009746A (ja) 半導体装置の製造方法及び半導体装置
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2012059829A (ja) 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法
JP2013165230A (ja) 吸着コレット及び半導体装置の製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
JP2013074108A (ja) 半導体パッケージの製造方法
US20120048595A1 (en) Wiring board and method of manufacturing a semiconductor device
JP3303825B2 (ja) 半導体装置の製造方法