JP4350366B2 - 電子部品内蔵モジュール - Google Patents

電子部品内蔵モジュール Download PDF

Info

Publication number
JP4350366B2
JP4350366B2 JP2002372227A JP2002372227A JP4350366B2 JP 4350366 B2 JP4350366 B2 JP 4350366B2 JP 2002372227 A JP2002372227 A JP 2002372227A JP 2002372227 A JP2002372227 A JP 2002372227A JP 4350366 B2 JP4350366 B2 JP 4350366B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
solder
insulating resin
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002372227A
Other languages
English (en)
Other versions
JP2004207352A (ja
Inventor
英司 川本
雅昭 葉山
雅昭 勝又
裕城 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002372227A priority Critical patent/JP4350366B2/ja
Priority to PCT/JP2003/016427 priority patent/WO2004060034A1/ja
Priority to US10/500,539 priority patent/US6998532B2/en
Priority to CN2003801001779A priority patent/CN1692685B/zh
Publication of JP2004207352A publication Critical patent/JP2004207352A/ja
Application granted granted Critical
Publication of JP4350366B2 publication Critical patent/JP4350366B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は電子部品内蔵モジュールに関し、特に、配線基板の上部に電子部品が配置され、これを絶縁樹脂で覆った電子部品内蔵モジュールに関するものである。
【０００２】
【従来の技術】
近年、基板上に複数の電子部品を搭載しその電子部品を樹脂モールドして構成した電子部品内蔵モジュールを用いる小型の電子機器が急激に普及してきた。図１３に従来の樹脂モールドされた電子部品内蔵モジュール１０１を示す。
【０００３】
図１３の断面図に示すように配線パターン１１１や電極１０３を配線基板１０２の表面に形成し、その表面をソルダーレジスト１０６で覆っている。
【０００４】
この配線基板１０２の内層にはインナービア１１０を形成し、このインナービア１１０により配線パターン１１２や前記配線基板１０２の裏面に形成した裏面電極１１３を電気的に接続している。この裏面電極１１３にはマザー基板（図示せず）と接続するためのはんだ１１４を設けている。
【０００５】
そして、電子部品１０４と電極１０３とをはんだ１０５で接続した後、電子部品１０４を包み込むように配線基板１０２の表面上を絶縁樹脂１０７で覆い、表層に金属めっき電磁界シールド層１１５を設けた電子部品内蔵モジュールである。
【０００６】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【０００７】
【特許文献１】
特開２００１−２４３１２号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の樹脂モールドされた電子部品内蔵モジュールでは、電子部品を配線基板上に実装する材料として、はんだやワイヤボンドが用いられている。
【０００９】
ワイヤボンド方式はワイヤで接合するために電子部品の面積以上の広い面積が必要となり、電子機器の小型化には不向きである。それに対してはだんだで接合する場合は一部電極端部のフィレットは必要であるが、殆ど電子部品と同等の面積で電子部品を実装することが可能で電子機器の小型化には有利である。しかし、電子部品をはんだで実装する場合はんだショート防止のため配線基板の表面の電極以外の部分をソルダーレジストで覆っている。
【００１０】
また、実装時の電極間のはんだショート防止のため、使用するはんだ量は非常に少ない。それ故、実装後の電子部品とソルダーレジストで覆われた配線基板との隙間が約１０μｍ程度しかなく絶縁樹脂で電子部品をモールドする場合、電子部品と配線基板との隙間部分に絶縁樹脂が十分入りきらずに空間ができる。
【００１１】
この電子部品と配線基板との隙間部分に空間ができた状態の電子部品内蔵モジュールをマザー基板とはんだ接合を行うと上記はんだが電子部品内蔵モジュール内で再溶融した時に、溶融したはんだが電子部品と配線基板の隙間部分へ流出する。その結果、電極間でショート不良を起こし電子部品内蔵モジュールの機能を害するものとなっていた。
【００１２】
また、この電子部品と配線基板の隙間に絶縁樹脂を充填する方法として、真空印刷工法を用いることが提案されている。しかしんながら、通常絶縁樹脂にはＳｉＯ2等の無機フィラーが配合されており、これらの無機フィラーの粒径は数十μｍの大きさで、仮に真空印刷工法を用いた場合でも、ソルダーレジストで覆われた配線基板と電子部品の間隔は１０μｍ程度しかないため、物理的に電子部品と配線基板の隙間に絶縁樹脂を充填することは不可能である。
【００１３】
また、１０μｍ以下のフィラー径を有するアンダーフィルを用いることで電子部品と配線基板の隙間を埋めることは可能であるが、これらのアンダーフィルは細かく分級した無機フィラーを用いているため、非常に高価でコストアップにつながるという問題点を有していた。
【００１４】
本発明は上記従来の問題を解決し、接続信頼性及び量産性に優れた電子部品内蔵モジュールを提供することを目的としている。
【００１５】
【課題を解決するための手段】
上記課題を解決するために本発明の請求項１に記載の発明は、少なくとも１つ以上の電子部品と、少なくとも一層以上の配線層を有する配線基板と、前記電子部品をこの配線基板の電極にはんだで接続し、これらを絶縁樹脂で覆い、この絶縁樹脂の表層に金属膜による電磁界シールド層を設けた電子部品内蔵モジュールにおいて、前記配線基板に前記電子部品をはんだで接続する電極の周囲のみに、方形または円形で線幅が略同一のソルダーレジストの囲いを夫々の電極に対応するように独立して複数形成するとともに、前記絶縁樹脂を前記電子部品と前記配線基板との間の空間内に充填し、かつ、前記金属膜による電磁界シールド層が、絶縁樹脂の表層と配線基板の側面とを覆うと共に配線基板の周縁部で接続されるようにした電子部品内蔵モジュールとしたものであり、電子部品を配線基板上に実装する際に、電極外へのはんだの流出を防止するとともに、電子部品と配線基板との隙間をソルダーレジストの厚み分だけ大きく開けることが可能となり、その隙間に絶縁樹脂を良好に充填することができる。また、絶縁樹脂の多くが配線基板のソルダーレジスト以外の樹脂部分と密着できるため、配線基板と絶縁樹脂との密着強度を高くすることができる。以上により、電子部品内蔵モジュールをマザー基板へ実装する際に起こるはんだの再溶融時にも、絶縁樹脂が防護壁となり、はんだの電極外への流出を防止することができるという作用を有する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１による電子部品内蔵モジュールの断面図、図２は本発明の実施の形態１による配線基板の上面図、図３は本発明の実施の形態１による複数個の電子部品を内蔵する場合の配線基板の上面図を示す。
【００２８】
図１において、配線基板２は表面の電極３や配線パターン１１、内部の配線パターン１２やインナービア１０、裏面に裏面電極１３、ソルダーレジスト６が形成された多層配線基板である。
【００２９】
配線基板２の表面の電極３の周囲にソルダーレジスト６の囲いを形成している。ソルダーレジスト６は電極３の周囲にのみ形成され、２つの電極３の周囲に形成しているソルダーレジスト６はそれぞれ独立しており、電子部品４の下部で連結していない。ただし、複数の電子部品４の電極３の間ではソルダーレジスト６が連結している。このように必ず電子部品４と配線基板２の間に十分な間隔を形成することが重要である。そして、この十分な間隔を確保することにより第１の絶縁樹脂７が容易に電子部品４と配線基板２の間に充填されるのである。
【００３０】
更に、第１の絶縁樹脂７と配線基板２の基材部分とが直接密着することで密着力の弱いソルダーレジスト６の表面と密着する第１の絶縁樹脂７の面積を小さくでき、第１の絶縁樹脂７と配線基板２との密着をより強固にすることが可能となる。
【００３１】
配線パターン１１、１２はたとえば、Ｃｕ箔や導電性樹脂組成物などからなる電気導電性を有する物質で構成している。本発明において配線パターン１１、１２はＣｕ箔を用いている。
【００３２】
インナービア１０は、たとえば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、たとえば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、Ａｕ、ＡｇまたはＣｕなどを用いることができる。Ａｕ、ＡｇまたはＣｕは導電性が高いために好ましく、Ｃｕは導電性が高くマイグレーションも少なく、また、低コストであるため特に好ましい。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。
【００３３】
この配線基板２上の所定の位置にはんだ５を用いて電子部品４を実装している。
【００３４】
電子部品４は、面実装タイプの受動部品からなる。受動部品としては、抵抗、コンデンサまたはインダクタなどのチップ状部品や振動子、フィルタ等が用いられる。
【００３５】
はんだ５にはＰｂ−Ｓｎ系の共晶はんだやＰｂフリーはんだ（例えばＳｎ−Ａｇ−Ｃｕ系、Ａｕ−Ｓｎ系またはＳｎ−Ｚｎ系）を用いることができる。また、電子部品４を実装するためのはんだ５と電子部品内蔵モジュール１をマザー基板（図示せず）へ実装するためのはんだ１４は同一材料であってもかまわないし、異なる材料を用いてもかまわない。しかしながら、近年の環境問題への配慮を考えるとＰｂフリーはんだを用いる方が望ましい。
【００３６】
次に、第１の絶縁樹脂７は電子部品４を完全に覆うように形成している。第１の絶縁樹脂７は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには、たとえば、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ、ＳｉＯ2およびＢａＴｉＯ3などを用いることができる。無機フィラーの配合比率は、５０重量％〜９５重量％の範囲内であることが重要である。この範囲内において第１の絶縁樹脂７を電子部品４の高さ以上に肉厚（本発明では１ｍｍ）に形成することができるのであるが、この範囲以下になると第１の絶縁樹脂７の流動性が大きくなり電子部品４の高さ以上に肉厚を形成することができない。
【００３７】
また、９５重量％以上の無機フィラーを含有した第１の絶縁樹脂７を用いた場合は流動性が悪く図１に示すように電子部品４を覆うことができない。また、無機フィラーの粒径はソルダーレジスト６を除く配線基板２と電子部品４の間隔より小さい粒径とすることが重要である。粒径を小さくすることで電子部品４と配線基板２の間に容易に第１の絶縁樹脂を充填することが可能となる。また、第１の絶縁樹脂に含有する熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂、またはシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が高いために特に好ましい。
【００３８】
次に、第１の絶縁樹脂７の表層にめっきによる金属膜１５を形成し、電磁界シールド層として作用させている。めっきによる金属膜１５は、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｒ、Ｚｎ、Ｔｉ、Ａｌ等の材料を少なくとも１種類以上用いて形成している。
【００３９】
また、図２、図３において、配線基板２上の電極３の周囲に形成したソルダーレジスト６の構造を示している。
【００４０】
図１〜３に示すように、本発明の電子部品内蔵モジュール１においては、電極３の周囲にのみソルダーレジスト６を形成している。
【００４１】
このソルダーレジスト６は、電子部品４を配線基板２上にはんだ５で実装する際に、はんだ流出によるショート不良を防止する効果を有するとともに、電極３の周囲にのみ存在しているため、電子部品４と配線基板２との空間を広くすることが可能となる。
【００４２】
すなわちソルダーレジスト６の厚みと電子部品４がはんだ５で実装されたときに生じる電子部品４の浮き量により約５０μｍの空間ができる。そして、第１の絶縁樹脂７に含有される無機フィラーの粒径を、電子部品４と配線基板２の間隔より小さく（本実施の形態の場合、５０μｍ以下）することで、容易に電子部品４と配線基板２との間に第１の絶縁樹脂７を充填することが可能とともに、１０μｍ以下の粒径に限定した無機フィラーを用いる必要がないため、第１の絶縁樹脂７を電子部品４の高さ以上の肉厚（例えば１ｍｍ）にすることが可能となる。
【００４３】
また、５０μｍ程度まで大きな粒径の無機フィラーを使用できるのでコスト増になることは無い。
【００４４】
更に第１の絶縁樹脂７と配線基板２の基材部分とが直接密着するため、密着力の弱いソルダーレジスト６の表面と密着する第１の絶縁樹脂７の面積を小さくでき、第１の絶縁樹脂７と配線基板２との密着をより強固にすることが可能である。
【００４５】
以上の構造により、従来、はんだ再溶融時のはんだ流出によるショート不良という問題点を有していた電子部品内蔵モジュールに対して、第１の絶縁樹脂７を充填することが困難であった電子部品４と配線基板２の隙間に、容易に第１の絶縁樹脂７を充填することが可能となり、そのため電子部品内蔵モジュール１をマザー基板（図示せず）へ実装する際に起こるはんだ５の再溶融に際しても、電極３間に第１の絶縁樹脂７が充填されているため、はんだ５の流出防止壁となり電極３間でのショートを防止することができる。
【００４６】
また、この時、第１の絶縁樹脂７の曲げ弾性率は２０ＧＰａ以下とすることが重要である。第１の絶縁樹脂７に２０ＧＰａ以上の曲げ弾性率を持つ材料を用いた場合、はんだ５の再溶融時の体積膨張により第１の絶縁樹脂７に応力が働くが曲げ弾性率が高いため、はんだ５の体積膨張を押さえつけようとする応力も働く。この応力は釣り合いをとることができず、結果的に第１の絶縁樹脂７にクラックが発生し、このクラック部へ溶融したはんだ５が流出して特性劣化を招くことになる。しかしながら、曲げ弾性率を２０ＧＰａ以下とすることで、はんだ５の溶融時の体積膨張に対して、第１の絶縁樹脂７が変形して追従することができる。そのため第１の絶縁樹脂７にクラックを発生することがなく、溶融したはんだ５の流出を防止することができる。その結果、はんだショートを起こすことがなく、電子部品内蔵モジュール１の特性を劣化させることがない。
【００４７】
以上に示すように、本発明の実施の形態１においては、配線基板２上の電子部品４を実装する電極３の周囲にのみソルダーレジスト６を形成し、電子部品４と配線基板２との空間を広げ、電子部品４と配線基板２の間隔以下の粒径を有する無機フィラーを含有した第１の絶縁樹脂７を用いることで、容易に電子部品４と配線基板２との間へ第１の絶縁樹脂７を充填することが可能となる。この第１の絶縁樹脂７を確実に電子部品４と配線基板２との間に存在させることで、電子部品内蔵モジュール１をマザー基板へ実装する際に再溶融したはんだ５が所定の電極外へ流出することを防止することができる。また、第１の絶縁樹脂７には２０ＧＰａ以下の曲げ弾性率を有する材料を用いることで再溶融したはんだの体積膨張に追従することができ、第１の絶縁樹脂７にクラックを発生させることなくはんだの流出を防止することが可能となる。
【００４８】
（実施の形態２）
図４は本発明の実施の形態２による電子部品内蔵モジュールの断面図を示し、実施の形態１と同一の構造については、同一番号を付与して説明を省略する。
【００４９】
図４に示すように、実施の形態１と同様に電極３の周囲にのみソルダーレジスト６を形成し、電子部品４と配線基板２との間を大きくする。そして、この電子部品４と配線基板２との間に第２の絶縁樹脂８を充填し、電子部品４、第２の絶縁樹脂８及び配線基板２を覆うように第１の絶縁樹脂７を形成する。その後、第１の絶縁樹脂７の表層にはめっきによる金属膜１５を形成し、電磁界シールド層として作用させている。
【００５０】
第２の絶縁樹脂８は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには、たとえば、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ、ＳｉＯ2およびＢａＴｉＯ3などを用いることができる。無機フィラーの配合比率は、１０重量％〜７０重量％の範囲内であることが重要である。第２の絶縁樹脂８は、電子部品４と配線基板２との間に充填することが目的であるため、できるだけ流動性の良いものでなければならない。また、第１の絶縁樹脂７のように肉厚にする必要もない。それ故、第１の絶縁樹脂７より無機フィラーの配合比率が低く設定されている。
【００５１】
しかしながら、第２の絶縁樹脂８は、電子部品４と配線基板２との間に存在して、はんだ再溶融時のはんだ流出防止壁としての役割を果たさなければならない。そのため、第２の絶縁樹脂８内に無機フィラーが全く含有されていない状態では、その流動性は非常に高いのではあるが、容易にはんだ流出が起こり防止壁としての効果を得ることができない。そのため必ず無機フィラーの含有は必要であり、流動性及びはんだ流出防止壁としての両方の効果を満足するために、無機フィラーの含有量が１０重量％〜７０重量％に設定されている。その結果、電子部品４と配線基板２との間に、容易に第２の絶縁樹脂８を充填することが可能となる。
【００５２】
また、実施の形態１と同様に第２の絶縁樹脂８と配線基板２の基材部分が直接密着するため、強固な密着力を得ることが可能である。
【００５３】
更に、第１の絶縁樹脂７と同様に第２の絶縁樹脂８も曲げ弾性率が２０ＧＰａ以下であることが重要である。実施の形態１と同様に、第２の絶縁樹脂８に２０ＧＰａ以上の曲げ弾性率を持つ材料を用いた場合、はんだ５の再溶融時の体積膨張により第２の絶縁樹脂８に応力が働くが、曲げ弾性率が高いため、はんだ５の体積膨張を押さえつけようとする応力も働く。この応力は釣り合いをとることができず、結果的に第２の絶縁樹脂８にクラックが発生し、このクラック部へ溶融したはんだ５が流出して特性劣化を招くことになる。
【００５４】
しかしながら、曲げ弾性率を２０ＧＰａ以下とすることで、はんだ５の溶融時の体積膨張に対して、第２の絶縁樹脂８が変形して追従することができる。そのため第２の絶縁樹脂８にクラックを発生することがなく、溶融したはんだ５の流出を防止することができるため、はんだショートを起こすことがなく、電子部品内蔵モジュール１の特性を劣化させることがない。
【００５５】
以上に示すように、本発明の実施の形態２においては、電子部品４と配線基板２との間に充填する樹脂材料と、電子部品４全体を覆う樹脂材料とを分けることで、電子部品４と配線基板２との間への充填性をより確実に行うことができ、若干流動性を低くしている第１の絶縁樹脂７を電子部品４を覆うための封止材料としてのみ作用させることができる。そのため、より信頼性の高い電子部品内蔵モジュールとすることができる。
【００５６】
（実施の形態３）
図５は本発明の実施の形態３による電子部品内蔵モジュールの断面図、図６は本発明の実施の形態３による配線基板の上面図、図７は本発明の実施の形態３による他の電子部品内蔵モジュールの断面図、図８は本発明の実施の形態３による他の配線基板の上面図を示し、実施の形態１と同一の構造については、同一番号を付与して説明を省略する。
【００５７】
図５、図６に示すように、実施の形態１と同様に、配線基板２の表面の電極３の周囲にのみソルダーレジスト６を形成し、はんだ５により電子部品４が実装されており、更に、はんだ２５により電子部品２４が実装されている電子部品内蔵モジュール１である。
【００５８】
電子部品２４は、面実装型の能動部品からなる。能動部品としては、たとえば、トランジスタ、ＩＣ、ＬＳＩなどの半導体素子が用いられる。この電子部品２４と配線基板２との間に、実施の形態１と同様に第１の絶縁樹脂７を充填するとともに、電子部品４、２４の高さ以上に肉厚に第１の絶縁樹脂７を形成している。電子部品２４と配線基板２との間隔は、受動部品である電子部品４と配線基板２との間隔に比べて、元々広く形成されている。電子部品２４の電極２３は電子部品２４の面内に存在し、電子部品４のようにはんだ５のフィレットが形成されない。そのため、はんだ２５があたかも柱のように存在して電子部品２４と配線基板２との間隔を広くしている。従って、電子部品２４が実装される位置の配線基板２の表面は、電極３以外の部分をソルダーレジスト６で覆っていても良い。また、図７、図８に示すように電子部品２４が実装される位置においても、電極３の周囲にのみソルダーレジスト６を形成する構造としても良い。
【００５９】
以上の構成により、能動部品及び受動部品を備えた電子部品内蔵モジュール１とすることができ、１つのシステムを兼ね備えた装置とすることが可能となる。
【００６０】
（実施の形態４）
図９は本発明の実施の形態４による電子部品内蔵モジュールの断面図、図１０は本発明の実施の形態４による配線基板の上面図、図１１は本発明の実施の形態４による電子部品内蔵モジュールの断面図、図１２は本発明の実施の形態４による配線基板の上面図を示し、実施の形態１〜３と同一の構造については、同一番号を付与して説明を省略する。
【００６１】
本実施の形態４は、実施の形態３の特性安定化を目的とするものである。能動部品である電子部品２４の実装に対しては、受動部品である電子部品４に比べて注意を払う必要がある。それは、電子部品２４の面積が電子部品４に対して非常に大きいものであり、この大面積が影響して特に熱膨張係数差による接続不良が起こりやすい。そこで、図９に示すように、熱膨張係数差緩和のために電子部品２４と配線基板２との間に電子部品２４や配線基板２より熱膨張係数を大きくした第３の絶縁樹脂９を充填している。
【００６２】
しかしながら、電子部品４ははんだフィレットを有しているため、熱膨張係数の大きい第３の絶縁樹脂９を電子部品４と配線基板２との間に充填した場合、電子部品内蔵モジュール１をマザー基板に実装するリフロー工程時にはんだの融点以上の温度に達すると、第３の絶縁樹脂９の大きな熱膨張係数によりはんだ５が配線基板２上の電極３と引き剥がされる。
【００６３】
次に、はんだ５は融点以下の温度に冷却され体積収縮するが第３の絶縁樹脂９の体積膨張は大きいままであるために、はんだ５は電極３と引き剥がされたまま固体化する。すなわち、リフロー工程を経ることではんだ５と電極３間で断線が起こることになる。従って、第３の絶縁樹脂９を電子部品４と配線基板２との間に充填してはならない。
【００６４】
そこで、図９、図１０に示すように熱膨張係数が第３の絶縁樹脂９より小さい第１の絶縁樹脂７を用いて電子部品４を覆っている。さらに第３の絶縁樹脂９の塗布範囲を制御するために、電子部品２４と電子部品４との間に第３の絶縁樹脂９の流出を防止するソルダーレジスト２６の壁を形成し、ソルダーレジスト６の段差部分で第３の絶縁樹脂９の流出を防止している。
【００６５】
また、実施の形態４においても実施の形態３と同様に、電子部品２４が実装される位置の配線基板２の表面は、電極３以外の部分をソルダーレジスト６で覆っていても良い。また、図１１、図１２に示すように電子部品２４が実装される位置においても、電極３の周囲にのみソルダーレジスト６を形成する構造としても良い。
【００６６】
以上の構造により、能動部品及び受動部品を備えた電子部品内蔵モジュール１とすることができ、１つのシステムを兼ね備えた装置とすることが可能となる。
【００６７】
【発明の効果】
以上のように本発明によれば、配線基板の表層にある電極の周囲にのみソルダーレジストを形成して電子部品と配線基板間に一定の空間を形成し、第１の絶縁樹脂に含有される無機フィラーの含有率を５０重量％〜９５重量％、粒径をソルダーレジストを除く配線基板と電子部品との間隔より小さくすることで、電子部品の真下に確実に絶縁樹脂を充填しながら、電子部品を覆いかぶるように絶縁樹脂を肉厚に形成することができる。この絶縁樹脂を確実に電子部品と配線基板間へ存在させることで、電子部品内蔵モジュールをマザー基板へ実装する際に再溶融したはんだが、所定の電極外へ流出することを防止することができる。また、絶縁樹脂には２０ＧＰａ以下の曲げ弾性率を有する材料を用いることが重要であり、こうすることで、再溶融したはんだの体積膨張に追従することができ、絶縁樹脂にクラックを発生させることなく、はんだの流出を防止することが可能となる。
【００６８】
また、含有率が１０重量％〜７０重量％、粒径がソルダーレジストを含む配線基板と電子部品との間隔より小さい無機フィラーを含有する第２の絶縁樹脂を用いることで、電子部品と配線基板との間に、より確実に絶縁樹脂を充填することが可能となり、高信頼性を得ることができる。
【００６９】
また、能動部品と受動部品を配置した電子部品内蔵モジュールを形成することが可能となり、接続信頼性も安定化させることができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１による電子部品内蔵モジュールの断面図
【図２】本発明の実施の形態１による配線基板の要部の上面図
【図３】本発明の実施の形態１による配線基板の要部の上面図
【図４】本発明の実施の形態２による電子部品内蔵モジュールの断面図
【図５】本発明の実施の形態３による電子部品内蔵モジュールの断面図
【図６】本発明の実施の形態３による配線基板の上面図
【図７】本発明の実施の形態３による電子部品内蔵モジュールの断面図
【図８】本発明の実施の形態３による配線基板の上面図
【図９】本発明の実施の形態４による電子部品内蔵モジュールの断面図
【図１０】本発明の実施の形態４による配線基板の上面図
【図１１】本発明の実施の形態４による電子部品内蔵モジュールの断面図
【図１２】本発明の実施の形態４による配線基板の上面図
【図１３】従来の電子部品内蔵モジュールの断面図
【符号の説明】
１ 電子部品内蔵モジュール
２ 配線基板
３ 電極
４ 電子部品
５ はんだ
６ ソルダーレジスト
７ 第１の絶縁樹脂
８ 第２の絶縁樹脂
９ 第３の絶縁樹脂
１０ インナービア
１１ 配線パターン
１２ 配線パターン
１３ 裏面電極
１４ はんだ
１５ 金属膜
２３ 電極
２４ 電子部品
２５ はんだ
２６ ソルダーレジスト

Claims (1)

  1. 少なくとも１つ以上の電子部品と、少なくとも一層以上の配線層を有する配線基板と、前記電子部品をこの配線基板の電極にはんだで接続し、これらを絶縁樹脂で覆い、この絶縁樹脂の表層に金属膜による電磁界シールド層を設けた電子部品内蔵モジュールにおいて、前記配線基板に前記電子部品をはんだで接続する電極の周囲のみに、方形または円形で線幅が略同一のソルダーレジストの囲いを夫々の電極に対応するように独立して複数形成するとともに、前記絶縁樹脂を前記電子部品と前記配線基板との間の空間内に充填し、かつ、前記金属膜による電磁界シールド層が、絶縁樹脂の表層と配線基板の側面とを覆うと共に配線基板の周縁部で接続されるようにした電子部品内蔵モジュール。
JP2002372227A 2002-12-24 2002-12-24 電子部品内蔵モジュール Expired - Lifetime JP4350366B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002372227A JP4350366B2 (ja) 2002-12-24 2002-12-24 電子部品内蔵モジュール
PCT/JP2003/016427 WO2004060034A1 (ja) 2002-12-24 2003-12-22 電子部品内蔵モジュール
US10/500,539 US6998532B2 (en) 2002-12-24 2003-12-22 Electronic component-built-in module
CN2003801001779A CN1692685B (zh) 2002-12-24 2003-12-22 内装电子部件的组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002372227A JP4350366B2 (ja) 2002-12-24 2002-12-24 電子部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JP2004207352A JP2004207352A (ja) 2004-07-22
JP4350366B2 true JP4350366B2 (ja) 2009-10-21

Family

ID=32810884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002372227A Expired - Lifetime JP4350366B2 (ja) 2002-12-24 2002-12-24 電子部品内蔵モジュール

Country Status (2)

Country Link
JP (1) JP4350366B2 (ja)
CN (1) CN1692685B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4687196B2 (ja) * 2005-03-30 2011-05-25 住友ベークライト株式会社 配線板
US20090002969A1 (en) 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Field barrier structures within a conformal shield
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
JP2007142355A (ja) * 2005-10-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
KR100737098B1 (ko) 2006-03-16 2007-07-06 엘지이노텍 주식회사 전자파 차폐장치 및 그 제조 공정
KR100844790B1 (ko) * 2006-11-29 2008-07-07 엘지이노텍 주식회사 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
WO2010007969A1 (ja) * 2008-07-18 2010-01-21 株式会社 村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US7829981B2 (en) * 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP5359146B2 (ja) * 2008-09-19 2013-12-04 株式会社ジェイテクト 多層回路基板
WO2011007519A1 (ja) * 2009-07-16 2011-01-20 パナソニック株式会社 モジュール部品とその製造方法
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
WO2012060034A1 (ja) * 2010-11-04 2012-05-10 アルプス電気株式会社 電子部品モジュール
WO2012102303A1 (ja) * 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
JP2013157576A (ja) * 2012-02-01 2013-08-15 Nec Corp 回路素子実装構造
WO2014024338A1 (ja) * 2012-08-10 2014-02-13 パナソニック株式会社 部品実装基板の製造方法及び製造システム
JP5983426B2 (ja) 2013-01-22 2016-08-31 株式会社村田製作所 モジュール基板
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
JP5549769B1 (ja) 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置
JP6858642B2 (ja) * 2017-05-25 2021-04-14 三菱電機株式会社 パワーモジュール
JP6908127B2 (ja) 2017-11-02 2021-07-21 株式会社村田製作所 回路モジュール
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392315B (en) * 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
CN1216420C (zh) * 2001-12-14 2005-08-24 矽品精密工业股份有限公司 可设置无源元件的芯片承载件

Also Published As

Publication number Publication date
CN1692685A (zh) 2005-11-02
CN1692685B (zh) 2012-05-23
JP2004207352A (ja) 2004-07-22

Similar Documents

Publication Publication Date Title
JP4350366B2 (ja) 電子部品内蔵モジュール
JP4357817B2 (ja) 回路部品内蔵モジュール
US6998532B2 (en) Electronic component-built-in module
KR101140518B1 (ko) 배선 기판 및 반도체 장치
US7488896B2 (en) Wiring board with semiconductor component
JP2541781B2 (ja) 半導体チップパッケ―ジ
TW200539406A (en) Circuit carrier and manufacturing process thereof
KR101007958B1 (ko) 반도체 장치
JP4341321B2 (ja) 電子部品内蔵モジュール
KR20080060167A (ko) 전자 부품 내장 기판
US6441486B1 (en) BGA substrate via structure
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US20200251436A1 (en) Semiconductor device package with improved die pad and solder mask design
JP3492025B2 (ja) 回路基板構造
JP5433543B2 (ja) 半導体装置
US6677522B1 (en) Package for electronic component
JP2004095815A (ja) モジュール部品
JP5709326B2 (ja) 半導体装置
JPH0773110B2 (ja) 半導体集積回路装置
WO2015004952A1 (ja) 回路基板
JP4963890B2 (ja) 樹脂封止回路装置
JP2008071792A (ja) 半導体装置の製造方法
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001284397A (ja) 半導体装置
JPH11330072A (ja) 半導体装置及び実装体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041008

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070710

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4350366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

EXPY Cancellation because of completion of term