JP2541781B2 - 半導体チップパッケ―ジ - Google Patents
半導体チップパッケ―ジInfo
- Publication number
- JP2541781B2 JP2541781B2 JP6086118A JP8611894A JP2541781B2 JP 2541781 B2 JP2541781 B2 JP 2541781B2 JP 6086118 A JP6086118 A JP 6086118A JP 8611894 A JP8611894 A JP 8611894A JP 2541781 B2 JP2541781 B2 JP 2541781B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- epoxy resin
- cte
- chip package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般にセラミック・チ
ップキャリアに関し、特に、リードフレームまたはエッ
ジクリップ、またはピンを有するセラミック・チップキ
ャリアに関する。
ップキャリアに関し、特に、リードフレームまたはエッ
ジクリップ、またはピンを有するセラミック・チップキ
ャリアに関する。
【０００２】
【従来の技術】半導体チップパッケージの１つのタイプ
は、セラミック（例えばアルミナ）基板の回路面に実装
された１個以上の半導体チップを有している。一般に
は、そのような半導体チップパッケージは、従来はセラ
ミック・チップキャリアと呼ばれているが、印刷回路カ
ードまたは印刷回路板に実装されるものである。もし、
表面実装が使われるならば、セラミック・チップキャリ
アは、通常、セラミック基板のチップを実装している回
路面の周囲に形成された電気的コンタクトパッドに機械
的、電気的に接続されるリードフレームを有している。
は、セラミック（例えばアルミナ）基板の回路面に実装
された１個以上の半導体チップを有している。一般に
は、そのような半導体チップパッケージは、従来はセラ
ミック・チップキャリアと呼ばれているが、印刷回路カ
ードまたは印刷回路板に実装されるものである。もし、
表面実装が使われるならば、セラミック・チップキャリ
アは、通常、セラミック基板のチップを実装している回
路面の周囲に形成された電気的コンタクトパッドに機械
的、電気的に接続されるリードフレームを有している。
【０００３】上述したタイプのセラミック・チップキャ
リアは、単層と多層の両方のセラミック基板を含んでい
る。単層セラミック基板の場合、チップキャリアは、初
めに、通常の厚膜金属スクリーニング技術を用いて単一
のセラミック層の上面を回路化することによって作製さ
れる。使用される金属は、例えば、１１４５℃の溶解温
度と２０×１０-8Ω・ｍの電気抵抗率を有する銀（Ａ
ｇ）とパラジウム（Ｐｄ）の合金である。その結果得ら
れる回路配線は、一般に例えば１２．７μｍ（０．５ミ
ル）と７６．２μｍ（３ミル）の厚さと幅をそれぞれ有
する。回路化の後、得られたセラミック層は、例えば、
銀−パラジウム合金が容易に耐えられる８５０〜９５０
℃の温度で空気中で焼結される。１個以上の半導体チッ
プは、次に、通常のワイヤボンディング技術を用いて回
路面に実装される。
リアは、単層と多層の両方のセラミック基板を含んでい
る。単層セラミック基板の場合、チップキャリアは、初
めに、通常の厚膜金属スクリーニング技術を用いて単一
のセラミック層の上面を回路化することによって作製さ
れる。使用される金属は、例えば、１１４５℃の溶解温
度と２０×１０-8Ω・ｍの電気抵抗率を有する銀（Ａ
ｇ）とパラジウム（Ｐｄ）の合金である。その結果得ら
れる回路配線は、一般に例えば１２．７μｍ（０．５ミ
ル）と７６．２μｍ（３ミル）の厚さと幅をそれぞれ有
する。回路化の後、得られたセラミック層は、例えば、
銀−パラジウム合金が容易に耐えられる８５０〜９５０
℃の温度で空気中で焼結される。１個以上の半導体チッ
プは、次に、通常のワイヤボンディング技術を用いて回
路面に実装される。
【０００４】多層セラミック基板の作製においては、各
セラミック層は、普通、通常の厚膜スクリーニング技術
を用いて回路化され、次に、これらの回路化されたセラ
ミック層は、例えば、１９００℃の焼結温度で硬化さ
れ、一体にラミネートされる。これらの高温に耐えるた
めには、各回路層上の回路部品は、一般に、２６２５℃
以上の溶解温度と５．２×１０-8Ω・ｍ以上の対応する
電気抵抗率を有するモリブデン（Ｍｏ）またはタングス
テン（Ｗ）のような耐熱性の金属により構成される。上
記のように、１個以上のチップは、従来は、通常のワイ
ヤボンディング技術を用いて多層セラミック基板上に実
装される。
セラミック層は、普通、通常の厚膜スクリーニング技術
を用いて回路化され、次に、これらの回路化されたセラ
ミック層は、例えば、１９００℃の焼結温度で硬化さ
れ、一体にラミネートされる。これらの高温に耐えるた
めには、各回路層上の回路部品は、一般に、２６２５℃
以上の溶解温度と５．２×１０-8Ω・ｍ以上の対応する
電気抵抗率を有するモリブデン（Ｍｏ）またはタングス
テン（Ｗ）のような耐熱性の金属により構成される。上
記のように、１個以上のチップは、従来は、通常のワイ
ヤボンディング技術を用いて多層セラミック基板上に実
装される。
【０００５】セラミック・チップキャリアが単層基板を
有するかまたは多層基板を有するかにかかわらず、リー
ドフレームは、従来は、通常のろう付け技術を用いて、
そのようなセラミック・チップキャリア上のコンタクト
パッドに機械的および電気的に接続されていた。使用さ
れるろう材は、例えば、インジウム（Ｉｎ）−銅（Ｃ
ｕ）−銀（Ａｇ）およびＣｕ−Ａｇの合金を含んでお
り、ろう付け温度は、７５０℃ほどの高さであった。
有するかまたは多層基板を有するかにかかわらず、リー
ドフレームは、従来は、通常のろう付け技術を用いて、
そのようなセラミック・チップキャリア上のコンタクト
パッドに機械的および電気的に接続されていた。使用さ
れるろう材は、例えば、インジウム（Ｉｎ）−銅（Ｃ
ｕ）−銀（Ａｇ）およびＣｕ−Ａｇの合金を含んでお
り、ろう付け温度は、７５０℃ほどの高さであった。
【０００６】重大なことには、上述したリードフレーム
とセラミック・チップキャリアのセラミック基板との間
のろう付け接合は、許容し得る熱疲労耐性があるとみな
されていることを示している。すなわち、これらの接合
は、電気抵抗の大きな増加もなしに、生じるとしても、
電気抵抗の増加が２００ミリオーム以下で、１時間に３
サイクルの割合で少なくとも２０００サイクル、０℃と
１００℃の間の正弦波状温度サイクルを受ける標準熱疲
労テストに容易に耐える。
とセラミック・チップキャリアのセラミック基板との間
のろう付け接合は、許容し得る熱疲労耐性があるとみな
されていることを示している。すなわち、これらの接合
は、電気抵抗の大きな増加もなしに、生じるとしても、
電気抵抗の増加が２００ミリオーム以下で、１時間に３
サイクルの割合で少なくとも２０００サイクル、０℃と
１００℃の間の正弦波状温度サイクルを受ける標準熱疲
労テストに容易に耐える。
【０００７】
【発明が解決しようとする課題】現在、セラミック・チ
ップキャリアの回路面上の回路配線の幅を２５．４μｍ
（１ミル）以下の値に減じると共に、同時に回路配線と
コンタクトパッドの厚さを７．６２μｍ（０．３ミル）
以下の値に減じる必要性がある。これは、金属層を通常
のスパッタリングまたは蒸着技術によりセラミック基板
上に一面に堆積し、次にセラミック面上に回路部品を画
成するために化学エッチングによりパターニングする通
常の薄膜／サブトラクティブ・エッチング法によって容
易に達成される。回路配線の電気抵抗が増加するのを避
けるためには、銅（１．７×１０-8Ω・ｍの電気抵抗率
を有する）のような６×１０-8Ω・ｍ以下の電気抵抗率
を有するエッチング可能金属が使用される。
ップキャリアの回路面上の回路配線の幅を２５．４μｍ
（１ミル）以下の値に減じると共に、同時に回路配線と
コンタクトパッドの厚さを７．６２μｍ（０．３ミル）
以下の値に減じる必要性がある。これは、金属層を通常
のスパッタリングまたは蒸着技術によりセラミック基板
上に一面に堆積し、次にセラミック面上に回路部品を画
成するために化学エッチングによりパターニングする通
常の薄膜／サブトラクティブ・エッチング法によって容
易に達成される。回路配線の電気抵抗が増加するのを避
けるためには、銅（１．７×１０-8Ω・ｍの電気抵抗率
を有する）のような６×１０-8Ω・ｍ以下の電気抵抗率
を有するエッチング可能金属が使用される。
【０００８】また、セラミック基板上に比較的高密度の
チップ接続部を実現する必要性があるが、これは、通常
のワイヤボンディング技術を使用することによっては達
成できない。しかしながら、これは、１個以上のチップ
が、ハンダボールを使用してセラミック基板上のハンダ
付け可能な金属パッドにフェース・ダウン実装される、
いわゆるフリップ・チップ技術を使用して容易に達成さ
れる。この点に関しては、銅回路部品上のパターニング
されたクロム層は、ハンダダムとして機能する、すなわ
ち、ハンダボール接続部のハンダの量を制御するために
必要とされる。
チップ接続部を実現する必要性があるが、これは、通常
のワイヤボンディング技術を使用することによっては達
成できない。しかしながら、これは、１個以上のチップ
が、ハンダボールを使用してセラミック基板上のハンダ
付け可能な金属パッドにフェース・ダウン実装される、
いわゆるフリップ・チップ技術を使用して容易に達成さ
れる。この点に関しては、銅回路部品上のパターニング
されたクロム層は、ハンダダムとして機能する、すなわ
ち、ハンダボール接続部のハンダの量を制御するために
必要とされる。
【０００９】Ｉｎ−Ｃｕ−ＡｇおよびＣｕ−Ａｇ合金の
ようなろう材に関連したろう付け温度で、クロムのハン
ダダムと組み合わせて銅回路部品を使用してセラミック
・チップキャリアにリードフレームをろう付ける試み
は、銅回路部品にクロムのハンダダムが拡散する結果と
なり、フリップ・チップ接合を不可能にした。従って、
これらのろう材を使用して、セラミック・チップキャリ
アにリードフレームをろう付けすることは、不適当であ
る。
ようなろう材に関連したろう付け温度で、クロムのハン
ダダムと組み合わせて銅回路部品を使用してセラミック
・チップキャリアにリードフレームをろう付ける試み
は、銅回路部品にクロムのハンダダムが拡散する結果と
なり、フリップ・チップ接合を不可能にした。従って、
これらのろう材を使用して、セラミック・チップキャリ
アにリードフレームをろう付けすることは、不適当であ
る。
【００１０】それ故、セラミック・チップキャリアの開
発に従事する人々は、今まで成功することなく、 （１）セラミック基板上の、例えばクロムのハンダダム
と組み合わせた、例えば銅の厚膜回路部品 （２）ハンダボールを使用して、配線化されたセラミッ
ク基板上にフリップ・チップ構造で実装された１個以上
の半導体チップ （３）ハンダダムが回路部品に拡散する温度以下の温度
で形成された機械的／電気的接続部でセラミック基板上
の回路面上のコンタクトパッドに接続されたリードフレ
ーム （４）標準熱疲労テストに耐えることのできる機械的／
電気的接続部 を有するセラミック・チップキャリアを求めてきた。
発に従事する人々は、今まで成功することなく、 （１）セラミック基板上の、例えばクロムのハンダダム
と組み合わせた、例えば銅の厚膜回路部品 （２）ハンダボールを使用して、配線化されたセラミッ
ク基板上にフリップ・チップ構造で実装された１個以上
の半導体チップ （３）ハンダダムが回路部品に拡散する温度以下の温度
で形成された機械的／電気的接続部でセラミック基板上
の回路面上のコンタクトパッドに接続されたリードフレ
ーム （４）標準熱疲労テストに耐えることのできる機械的／
電気的接続部 を有するセラミック・チップキャリアを求めてきた。
【００１１】
【課題を解決するための手段】本発明は、例えばクロム
のハンダダムと組み合わせた、例えば銅の回路部品とコ
ンタクトパッドとを有する新しいセラミック・チップキ
ャリアを有している。さらに、このセラミック・チップ
キャリアは、印刷回路カードまたは印刷回路板への表面
実装を可能にするコンタクトパッドに機械的および電気
的に接続した導電性リードフレームまたはエッジクリッ
プを有している。
のハンダダムと組み合わせた、例えば銅の回路部品とコ
ンタクトパッドとを有する新しいセラミック・チップキ
ャリアを有している。さらに、このセラミック・チップ
キャリアは、印刷回路カードまたは印刷回路板への表面
実装を可能にするコンタクトパッドに機械的および電気
的に接続した導電性リードフレームまたはエッジクリッ
プを有している。
【００１２】従来のセラミック・チップキャリアとは対
照的に、リードフレームまたはエッジクリップと対応す
るコンタクトパッドとの間の各機械的／電気的接続部
は、ハンダダムが銅回路部品に拡散する温度以下の温度
で形成される通常のハンダ接続部を含んでいる。しかし
ながら、そのような通常のハンダ接続部自体は、標準熱
疲労テストをパスすることは不可能であり、すなわち、
そのようなハンダ接続部は、１時間に３サイクルの割合
で少なくとも２０００サイクル、０℃と１００℃の間の
正弦波状熱サイクルを受けた後に、２００ミリオーム以
上の電気抵抗の増加を示すであろう。
照的に、リードフレームまたはエッジクリップと対応す
るコンタクトパッドとの間の各機械的／電気的接続部
は、ハンダダムが銅回路部品に拡散する温度以下の温度
で形成される通常のハンダ接続部を含んでいる。しかし
ながら、そのような通常のハンダ接続部自体は、標準熱
疲労テストをパスすることは不可能であり、すなわち、
そのようなハンダ接続部は、１時間に３サイクルの割合
で少なくとも２０００サイクル、０℃と１００℃の間の
正弦波状熱サイクルを受けた後に、２００ミリオーム以
上の電気抵抗の増加を示すであろう。
【００１３】重大なことには、本発明はまた、適切な種
類と量の充填材により少なくとも部分的に充填されたエ
ポキシ樹脂で通常のハンダ接続部を包むことが、標準熱
疲労テストを容易にパスする組み合わせハンダ／エポキ
シ樹脂接続部を得るために有用であるという発見を含ん
でいる。最も重要な特徴の中で、少なくとも部分的に充
填されたエポキシ樹脂は、ハンダ接続部の熱膨張率ＣＴ
Ｅの±３０％以内のＣＴＥを有すべきである。この条件
を満たすならば、標準熱疲労テストの際に加えられたよ
うな、ハンダ接続部に加えられたストレスは、少なくと
も部分的に充填されたエポキシ樹脂によって共有され、
組み合わせハンダ／エポキシ樹脂接続部は、容易に標準
熱疲労テストをパスすることが分かった。他方で、少な
くとも部分的に充填されたエポキシ樹脂のＣＴＥが上記
の条件を満たさないならば、共有するストレスが少なく
あるいは全くなく、そのようなハンダ／エポキシ樹脂接
続は、標準熱疲労テストに失敗することも分かった。
類と量の充填材により少なくとも部分的に充填されたエ
ポキシ樹脂で通常のハンダ接続部を包むことが、標準熱
疲労テストを容易にパスする組み合わせハンダ／エポキ
シ樹脂接続部を得るために有用であるという発見を含ん
でいる。最も重要な特徴の中で、少なくとも部分的に充
填されたエポキシ樹脂は、ハンダ接続部の熱膨張率ＣＴ
Ｅの±３０％以内のＣＴＥを有すべきである。この条件
を満たすならば、標準熱疲労テストの際に加えられたよ
うな、ハンダ接続部に加えられたストレスは、少なくと
も部分的に充填されたエポキシ樹脂によって共有され、
組み合わせハンダ／エポキシ樹脂接続部は、容易に標準
熱疲労テストをパスすることが分かった。他方で、少な
くとも部分的に充填されたエポキシ樹脂のＣＴＥが上記
の条件を満たさないならば、共有するストレスが少なく
あるいは全くなく、そのようなハンダ／エポキシ樹脂接
続は、標準熱疲労テストに失敗することも分かった。
【００１４】
【実施例】本発明は、回路部品およびコンタクトパッド
が、例えばクロムのハンダダムと組み合わされて、例え
ば銅からなる上回路面を有する、例えば単層セラミック
基板を含むセラミック・チップキャリアに関する。さら
に、本発明のセラミック・チップキャリアの第１の好適
な実施例は、チップキャリアの回路面上の１個以上のコ
ンタクトパッドに機械的および電気的に接続された金属
性のリードフレームまたはエッジクリップを有してお
り、セラミック・チップキャリアが印刷回路カード上ま
たは印刷回路板上に表面実装されるのを可能にしてい
る。重大なことには、リードフレームまたはエッジクリ
ップと１個以上のコンタクトパッドとの間の機械的／電
気的な接続部は、ハンダダムが銅回路部品に拡散する温
度以下の温度で実現される。さらに、これらの機械的／
電気的接続部は、容易に標準熱疲労テストをパスする。
が、例えばクロムのハンダダムと組み合わされて、例え
ば銅からなる上回路面を有する、例えば単層セラミック
基板を含むセラミック・チップキャリアに関する。さら
に、本発明のセラミック・チップキャリアの第１の好適
な実施例は、チップキャリアの回路面上の１個以上のコ
ンタクトパッドに機械的および電気的に接続された金属
性のリードフレームまたはエッジクリップを有してお
り、セラミック・チップキャリアが印刷回路カード上ま
たは印刷回路板上に表面実装されるのを可能にしてい
る。重大なことには、リードフレームまたはエッジクリ
ップと１個以上のコンタクトパッドとの間の機械的／電
気的な接続部は、ハンダダムが銅回路部品に拡散する温
度以下の温度で実現される。さらに、これらの機械的／
電気的接続部は、容易に標準熱疲労テストをパスする。
【００１５】図１に示すように、本発明の第１の好適な
実施例であるセラミック・チップキャリア１０は、単層
セラミック（例えばアルミナ）基板２０を有している。
この基板は、回路部品を搭載する少なくとも１つの面３
０を有している。回路部品は、回路配線（図示しない）
と、面３０の外周に隣接して配置された１個以上の電気
コンタクトパッド４０とを有している。この回路部品
は、好ましくは約２５．４μｍ（１ミル）以下の幅と、
好ましくは約７．６２μｍ（０．３ミル）以下の厚さと
を有する回路配線を作製する、例えば、通常の薄膜／サ
ブトラクティブ・エッチング法を使用して形成される。
さらに、回路配線とコンタクトパッド４０は、銅（Ｃ
ｕ）のような約１．７×１０-8Ω・ｍ以下の電気抵抗を
有するエッチング可能な金属から成っている。図には示
されていないが、例えば８００オングストロームの厚さ
を有するクロムのパターン層が、回路部品とセラミック
基板２０との間に好適に設けられて、回路部品のセラミ
ック基板への接着を増大させる。さらに、例えば１１０
０オングストロームの厚さを有する例えばクロムのパタ
ーン層は、ハンダダムとして用いるために回路部品の上
部に直接に設けられる。
実施例であるセラミック・チップキャリア１０は、単層
セラミック（例えばアルミナ）基板２０を有している。
この基板は、回路部品を搭載する少なくとも１つの面３
０を有している。回路部品は、回路配線（図示しない）
と、面３０の外周に隣接して配置された１個以上の電気
コンタクトパッド４０とを有している。この回路部品
は、好ましくは約２５．４μｍ（１ミル）以下の幅と、
好ましくは約７．６２μｍ（０．３ミル）以下の厚さと
を有する回路配線を作製する、例えば、通常の薄膜／サ
ブトラクティブ・エッチング法を使用して形成される。
さらに、回路配線とコンタクトパッド４０は、銅（Ｃ
ｕ）のような約１．７×１０-8Ω・ｍ以下の電気抵抗を
有するエッチング可能な金属から成っている。図には示
されていないが、例えば８００オングストロームの厚さ
を有するクロムのパターン層が、回路部品とセラミック
基板２０との間に好適に設けられて、回路部品のセラミ
ック基板への接着を増大させる。さらに、例えば１１０
０オングストロームの厚さを有する例えばクロムのパタ
ーン層は、ハンダダムとして用いるために回路部品の上
部に直接に設けられる。
【００１６】少なくとも１個の半導体チップ５０が、例
えばハンダボール６０を使用してセラミック基板２０の
回路面３０上に、フリップチップ配置で好適に取り付け
られる。セラミック（例えばアルミナ）キャップ７０
は、機械的損傷と環境からチップ５０を保護するため
に、半導体チップ５０を覆って、例えば面３０にエポキ
シ樹脂で接着される。キャップ７０はまた、面３０上の
回路部品の一部をカバーし、保護するために用いられる
が、回路部品の大部分はカバーさせず、それ故キャップ
７０によって保護されない。
えばハンダボール６０を使用してセラミック基板２０の
回路面３０上に、フリップチップ配置で好適に取り付け
られる。セラミック（例えばアルミナ）キャップ７０
は、機械的損傷と環境からチップ５０を保護するため
に、半導体チップ５０を覆って、例えば面３０にエポキ
シ樹脂で接着される。キャップ７０はまた、面３０上の
回路部品の一部をカバーし、保護するために用いられる
が、回路部品の大部分はカバーさせず、それ故キャップ
７０によって保護されない。
【００１７】本発明のセラミック・チップキャリア１０
はまた、機械的および電気的にコンタクトパッド４０に
接続される例えば銅の金属性のリードフレームまたはエ
ッジクリップ８０を有している。リードフレームまたは
エッジクリップ８０とコンタクトパッド４０との間の機
械的／電気的接続部の各々は、例えば１０重量％のすず
（Ｓｎ）と９０重量％の鉛（Ｐｂ）を含む組成を有する
ハンダ９０の領域を有している。そのようなハンダ接続
部は、コンタクトパッド４０上に固体ハンダの対応領域
を堆積し、ハンダ領域上にリードフレームまたはエッジ
クリップ８０を配置し、次に、クロムハンダダムが銅回
路部品に拡散する温度よりも低い、例えば３６５℃の温
度で、ハンダを溶かし、リフローすることによって容易
に形成される。上述のように、このハンダ接続部自体
は、標準熱疲労テストをパスすることは不可能である。
はまた、機械的および電気的にコンタクトパッド４０に
接続される例えば銅の金属性のリードフレームまたはエ
ッジクリップ８０を有している。リードフレームまたは
エッジクリップ８０とコンタクトパッド４０との間の機
械的／電気的接続部の各々は、例えば１０重量％のすず
（Ｓｎ）と９０重量％の鉛（Ｐｂ）を含む組成を有する
ハンダ９０の領域を有している。そのようなハンダ接続
部は、コンタクトパッド４０上に固体ハンダの対応領域
を堆積し、ハンダ領域上にリードフレームまたはエッジ
クリップ８０を配置し、次に、クロムハンダダムが銅回
路部品に拡散する温度よりも低い、例えば３６５℃の温
度で、ハンダを溶かし、リフローすることによって容易
に形成される。上述のように、このハンダ接続部自体
は、標準熱疲労テストをパスすることは不可能である。
【００１８】重大なことには、本発明によれば、コンタ
クトパッド４０とリードフレームまたはエッジクリップ
８０との間の各ハンダ接続部は、ハンダ接続部が標準熱
疲労テストをパスすることができるように、ハンダ接続
部に関連して選択された物質１００の領域に、少なくと
も部分的に、好ましくは全体的に包まれる。さらに、物
質１００は、好ましくはまた、環境から回路部品を保護
するために、図１に示すように、面３０上に露出した回
路部品を包むのに有用であるように選択される。
クトパッド４０とリードフレームまたはエッジクリップ
８０との間の各ハンダ接続部は、ハンダ接続部が標準熱
疲労テストをパスすることができるように、ハンダ接続
部に関連して選択された物質１００の領域に、少なくと
も部分的に、好ましくは全体的に包まれる。さらに、物
質１００は、好ましくはまた、環境から回路部品を保護
するために、図１に示すように、面３０上に露出した回
路部品を包むのに有用であるように選択される。
【００１９】物質１００の選択に関して、主成分は、常
にエポキシ樹脂である。この点では、シクロヘキシルジ
エポキシド樹脂を含む多くの種類のエポキシ樹脂が、本
発明において有用であることが分かった。しかしなが
ら、これらの全てのエポキシ樹脂自体はまた、ハンダ接
続部の熱膨張率（ＣＴＥ）より３０％以上も大きいＣＴ
Ｅを有することが分かった。例えば、充填材のない典型
的なエポキシ樹脂のＣＴＥは、５０〜３００ｐｐｍ／℃
の範囲であるが、すず１０％−鉛９０％のハンダ接続部
は、３０ｐｐｍ／℃のＣＴＥを有する。そのようなＣＴ
Ｅの相違により、ハンダ接続部との組み合わせで、どの
エポキシ樹脂の使用も、それ自体、標準熱疲労テストに
失敗する機械的／電気的接続部となることが分かった。
にエポキシ樹脂である。この点では、シクロヘキシルジ
エポキシド樹脂を含む多くの種類のエポキシ樹脂が、本
発明において有用であることが分かった。しかしなが
ら、これらの全てのエポキシ樹脂自体はまた、ハンダ接
続部の熱膨張率（ＣＴＥ）より３０％以上も大きいＣＴ
Ｅを有することが分かった。例えば、充填材のない典型
的なエポキシ樹脂のＣＴＥは、５０〜３００ｐｐｍ／℃
の範囲であるが、すず１０％−鉛９０％のハンダ接続部
は、３０ｐｐｍ／℃のＣＴＥを有する。そのようなＣＴ
Ｅの相違により、ハンダ接続部との組み合わせで、どの
エポキシ樹脂の使用も、それ自体、標準熱疲労テストに
失敗する機械的／電気的接続部となることが分かった。
【００２０】さらに、本発明によれば、どのようなエポ
キシ樹脂が使用されようとも、一般に、エポキシ樹脂自
体のＣＴＥよりも低いＣＴＥを有する適切な充填材をエ
ポキシ樹脂に混ぜることによってエポキシ樹脂を変更し
て、比較的に低いＣＴＥを有する少なくとも部分的に充
填されたエポキシ樹脂を得るようにしなければならない
ことが確かめられた。さらに、そのような充填材の量が
増加するにつれて、少なくとも部分的に充填されたエポ
キシ樹脂のＣＴＥが減少することが分かった。それ故、
適切な量の充填材を加えることによって、対応するハン
ダ接続部のＣＴＥの３０％以内であるＣＴＥを示す、少
なくとも部分的に満たされたエポキシ樹脂が、容易に得
られる。
キシ樹脂が使用されようとも、一般に、エポキシ樹脂自
体のＣＴＥよりも低いＣＴＥを有する適切な充填材をエ
ポキシ樹脂に混ぜることによってエポキシ樹脂を変更し
て、比較的に低いＣＴＥを有する少なくとも部分的に充
填されたエポキシ樹脂を得るようにしなければならない
ことが確かめられた。さらに、そのような充填材の量が
増加するにつれて、少なくとも部分的に充填されたエポ
キシ樹脂のＣＴＥが減少することが分かった。それ故、
適切な量の充填材を加えることによって、対応するハン
ダ接続部のＣＴＥの３０％以内であるＣＴＥを示す、少
なくとも部分的に満たされたエポキシ樹脂が、容易に得
られる。
【００２１】コンタクトパッド４０とリードフレームま
たはエッジクリップ８０との間の電気的接続部を短絡す
るのを避けるため、充填材は、絶縁材料でなければなら
ない。従って、１つの有用な充填材は、例えば、シリカ
である。
たはエッジクリップ８０との間の電気的接続部を短絡す
るのを避けるため、充填材は、絶縁材料でなければなら
ない。従って、１つの有用な充填材は、例えば、シリカ
である。
【００２２】（適切な充填材によって少なくとも部分的
に充填された）エポキシ樹脂の選択に際し、（少なくと
も部分的に充填された）未硬化のエポキシ樹脂は、２５
℃および２．５ｒｐｍで１９５〜２６５パスカル−秒
（Ｐａ−Ｓ）の範囲の粘性を有するのが、一般に望まし
い。結果として、そのような（少なくとも部分的に充填
された）エポキシ樹脂は、シリンジ（ｓｙｒｉｎｇｅ）
を使用して容易に分注され、例えば、コンタクトパッド
にハンダ付けされたリードフレームまたはエッジクリッ
プを含む表面上を容易にフローする。
に充填された）エポキシ樹脂の選択に際し、（少なくと
も部分的に充填された）未硬化のエポキシ樹脂は、２５
℃および２．５ｒｐｍで１９５〜２６５パスカル−秒
（Ｐａ−Ｓ）の範囲の粘性を有するのが、一般に望まし
い。結果として、そのような（少なくとも部分的に充填
された）エポキシ樹脂は、シリンジ（ｓｙｒｉｎｇｅ）
を使用して容易に分注され、例えば、コンタクトパッド
にハンダ付けされたリードフレームまたはエッジクリッ
プを含む表面上を容易にフローする。
【００２３】例えば、ハンダ接続部自体が、すず１０％
と鉛９０％を含む組成を有するならば、そして、対応す
るエポキシ樹脂が、例えば、シクロヘキシルジエポキシ
ド樹脂を含む組成を有するならば、エポキシ樹脂に混ぜ
るシリカ充填材の量が、約６０重量％から約７０重量％
の範囲に渡たるべきことが分かった。ＣＴＥがあまりに
も高く、フロー特性が望ましくないので、充填材の量が
約６０重量％よりも少ないのは望ましくない。さらに、
粘性があまりにも高く、物質が容易に分注されないの
で、充填材の量が約７０重量％よりも多いのは望ましく
ない。
と鉛９０％を含む組成を有するならば、そして、対応す
るエポキシ樹脂が、例えば、シクロヘキシルジエポキシ
ド樹脂を含む組成を有するならば、エポキシ樹脂に混ぜ
るシリカ充填材の量が、約６０重量％から約７０重量％
の範囲に渡たるべきことが分かった。ＣＴＥがあまりに
も高く、フロー特性が望ましくないので、充填材の量が
約６０重量％よりも少ないのは望ましくない。さらに、
粘性があまりにも高く、物質が容易に分注されないの
で、充填材の量が約７０重量％よりも多いのは望ましく
ない。
【００２４】好ましくは、本発明に関連して有用な（少
なくとも部分的に充填された）エポキシ樹脂は、セラミ
ック・チップキャリア１０の動作温度よりも大きいガラ
ス転移温度Ｔｇを示すように選択される。さもなけれ
ば、材料破壊が生じるであろう。
なくとも部分的に充填された）エポキシ樹脂は、セラミ
ック・チップキャリア１０の動作温度よりも大きいガラ
ス転移温度Ｔｇを示すように選択される。さもなけれ
ば、材料破壊が生じるであろう。
【００２５】上記の望ましい特性を有する（少なくとも
部分的に充填された）シクロヘキシルジエポキシド樹脂
の好適な実施例は、Ｄｅｘｔｅｒ Ｃｏｒｐｏｒａｔｉ
ｏｎ，カリフォルニア，ＵＳＡにより商品名 Ｈｙｓｏ
ｌ ＦＰ００４５で市販されているものである。この
（少なくとも部分的に充填された）エポキシ樹脂は、６
３重量％〜６６．５重量％のシリカ充填材を含んでお
り、少なくとも部分的に充填されたエポキシ樹脂の対応
するＣＴＥは、約２５−３５ｐｐｍ／℃の範囲にある。
Ｈｙｓｏｌ ＦＰ００４５はまた、２５℃で１９５〜２
６５Ｐａ−Ｓの粘性を示し、シリンジにより分注される
と、容易に表面上をフローする。
部分的に充填された）シクロヘキシルジエポキシド樹脂
の好適な実施例は、Ｄｅｘｔｅｒ Ｃｏｒｐｏｒａｔｉ
ｏｎ，カリフォルニア，ＵＳＡにより商品名 Ｈｙｓｏ
ｌ ＦＰ００４５で市販されているものである。この
（少なくとも部分的に充填された）エポキシ樹脂は、６
３重量％〜６６．５重量％のシリカ充填材を含んでお
り、少なくとも部分的に充填されたエポキシ樹脂の対応
するＣＴＥは、約２５−３５ｐｐｍ／℃の範囲にある。
Ｈｙｓｏｌ ＦＰ００４５はまた、２５℃で１９５〜２
６５Ｐａ−Ｓの粘性を示し、シリンジにより分注される
と、容易に表面上をフローする。
【００２６】Ｈｙｓｏｌ ＦＰ００４５が、セラミック
・チップキャリア１０の面３０上のリードフレームまた
はエッジクリップ８０、ハンダ接続部９０、コンタクト
パッド４０および露出した回路部品の部分上に、例えば
シリンジにより堆積させられると、この樹脂は、１２０
℃で約３０分間、ホットプレート上でセラミック・チッ
プキャリアを加熱することによって、部分的に容易に硬
化させられる。エポキシ樹脂は、次に、少なくとも２時
間、好ましくは４時間、１５０℃でホット・エア・オー
ブンによりセラミック・チップキャリアを加熱すること
によって、容易に十分に硬化される。したがって、その
結果得られたハンダ／（少なくとも部分的に充填され
た）エポキシ樹脂接続部は、標準熱疲労テストを容易に
パスする。
・チップキャリア１０の面３０上のリードフレームまた
はエッジクリップ８０、ハンダ接続部９０、コンタクト
パッド４０および露出した回路部品の部分上に、例えば
シリンジにより堆積させられると、この樹脂は、１２０
℃で約３０分間、ホットプレート上でセラミック・チッ
プキャリアを加熱することによって、部分的に容易に硬
化させられる。エポキシ樹脂は、次に、少なくとも２時
間、好ましくは４時間、１５０℃でホット・エア・オー
ブンによりセラミック・チップキャリアを加熱すること
によって、容易に十分に硬化される。したがって、その
結果得られたハンダ／（少なくとも部分的に充填され
た）エポキシ樹脂接続部は、標準熱疲労テストを容易に
パスする。
【００２７】重大なことには、上述した発明は、リード
フレームまたはエッジクリップの代わりに、印刷回路カ
ードまたは印刷回路板への入力／出力接続部としてピン
を使用するセラミック・チップキャリアに拡大できるこ
とが分かった。すなわち、従来のピン付きセラミック・
チップキャリアは、単層セラミック基板または多層セラ
ミック基板を有している。どちらの場合でも、少なくと
も１個の半導体チップは、チップ上のコンタクトパッド
とセラミック基板上のコンタクトパッドとの間の電気的
接続を行うためワイヤボンドまたはハンダボールを使用
して、セラミック基板の表面の上面または下面に実装さ
れている。さらに、チップキャリアと印刷回路カードま
たは印刷回路板との間の入力／出力電気接続は、セラミ
ック基板の厚さに渡って完全にまたは部分的に延在する
導電性ピンによって行われる。導電性ピンは、セラミッ
ク基板から突き出ており、例えば印刷回路板のメッキさ
れたスルーホールに挿入される。従来は、そのようなピ
ンは、セラミック基板に形成された対応するホールにピ
ンを最初に挿入することによってセラミック基板に結合
され、ピンは、これらのホールから突き出ている。次
に、突き出ているピンは、ダイブロックに形成されたホ
ールに挿入され、各々のピンにヘッドとバルジ（ｂｕｌ
ｇｅ）を作るためピンを変形するために、ハイスピード
で運動するピストンで強い衝撃を与えられ、それによっ
て、各ピンはセラミック基板に固定される。明らかに、
ピンの数が多くなればなるほど、ピストンに与えられる
運動エネルギーは大きくなる。しかしながら、例えば、
３６ｍｍ×３６ｍｍの大きさを有する単層セラミック基
板の場合には、そのような基板に３０４ピン以上を固定
する試みは、基板にひびが入るほどの高いピストン運動
エネルギーの使用を必要とする。
フレームまたはエッジクリップの代わりに、印刷回路カ
ードまたは印刷回路板への入力／出力接続部としてピン
を使用するセラミック・チップキャリアに拡大できるこ
とが分かった。すなわち、従来のピン付きセラミック・
チップキャリアは、単層セラミック基板または多層セラ
ミック基板を有している。どちらの場合でも、少なくと
も１個の半導体チップは、チップ上のコンタクトパッド
とセラミック基板上のコンタクトパッドとの間の電気的
接続を行うためワイヤボンドまたはハンダボールを使用
して、セラミック基板の表面の上面または下面に実装さ
れている。さらに、チップキャリアと印刷回路カードま
たは印刷回路板との間の入力／出力電気接続は、セラミ
ック基板の厚さに渡って完全にまたは部分的に延在する
導電性ピンによって行われる。導電性ピンは、セラミッ
ク基板から突き出ており、例えば印刷回路板のメッキさ
れたスルーホールに挿入される。従来は、そのようなピ
ンは、セラミック基板に形成された対応するホールにピ
ンを最初に挿入することによってセラミック基板に結合
され、ピンは、これらのホールから突き出ている。次
に、突き出ているピンは、ダイブロックに形成されたホ
ールに挿入され、各々のピンにヘッドとバルジ（ｂｕｌ
ｇｅ）を作るためピンを変形するために、ハイスピード
で運動するピストンで強い衝撃を与えられ、それによっ
て、各ピンはセラミック基板に固定される。明らかに、
ピンの数が多くなればなるほど、ピストンに与えられる
運動エネルギーは大きくなる。しかしながら、例えば、
３６ｍｍ×３６ｍｍの大きさを有する単層セラミック基
板の場合には、そのような基板に３０４ピン以上を固定
する試みは、基板にひびが入るほどの高いピストン運動
エネルギーの使用を必要とする。
【００２８】上述したの基板ひび割れ問題を避けるため
の試みは、例えば、３６ｍｍ×３６ｍｍの大きさを有
し、例えば３０４ピン以上を有するピン付きセラミック
基板を得るとともに、通常のハンダ付け物質と、ハンダ
付け温度、例えば、７５０℃の高さの温度を使用して、
セラミック基板の表面上のコンタクトパッドへのピンの
取り付けを含んでいる。これは、対応するチップが、ワ
イヤボンドを使用して上面に取り付けられ、基板回路部
品が、銀とパラジウムの合金（単層基板の場合）または
モリブデンまたはタングステンのような耐熱性金属（多
層基板の場合）からなる場合にうまくいった。さらに、
これらのハンダ付けされたピン接続部は、電気抵抗の大
きな増加もなしに、即ち、生じたとしても、電気抵抗の
増加が２００ミリオーム以下で、標準熱疲労テストによ
く耐えられる。標準熱疲労テストでは、ピン接続部は、
１時間に３サイクルの割合で少なくとも２０００サイク
ル、０℃と１００℃の間の正弦波状温度サイクルを受け
る。しかしながら、上記のように、チップが、ハンダボ
ールを使用して下面に取り付けられ、基板回路部品が、
例えば、クロムのハンダダムを上に乗せた銅からなる場
合は、クロムは、ピンのハンダ付けの間に銅に拡散し、
チップ接合を不可能にした。
の試みは、例えば、３６ｍｍ×３６ｍｍの大きさを有
し、例えば３０４ピン以上を有するピン付きセラミック
基板を得るとともに、通常のハンダ付け物質と、ハンダ
付け温度、例えば、７５０℃の高さの温度を使用して、
セラミック基板の表面上のコンタクトパッドへのピンの
取り付けを含んでいる。これは、対応するチップが、ワ
イヤボンドを使用して上面に取り付けられ、基板回路部
品が、銀とパラジウムの合金（単層基板の場合）または
モリブデンまたはタングステンのような耐熱性金属（多
層基板の場合）からなる場合にうまくいった。さらに、
これらのハンダ付けされたピン接続部は、電気抵抗の大
きな増加もなしに、即ち、生じたとしても、電気抵抗の
増加が２００ミリオーム以下で、標準熱疲労テストによ
く耐えられる。標準熱疲労テストでは、ピン接続部は、
１時間に３サイクルの割合で少なくとも２０００サイク
ル、０℃と１００℃の間の正弦波状温度サイクルを受け
る。しかしながら、上記のように、チップが、ハンダボ
ールを使用して下面に取り付けられ、基板回路部品が、
例えば、クロムのハンダダムを上に乗せた銅からなる場
合は、クロムは、ピンのハンダ付けの間に銅に拡散し、
チップ接合を不可能にした。
【００２９】前に言及したように、導電性ピンは、各ピ
ンと対応するコンタクトパッドとの間に通常のハンダ接
続部を最初に形成することによって、セラミック基板の
表面上のコンタクトパッドに容易に取り付けられるのが
分かった。そのようなハンダ接続部は、クロムハンダダ
ムが銅の回路部品に拡散する温度よりも低い温度で容易
に形成される。しかしながら、上記のように、そのよう
な通常のハンダ接続部自体は、標準熱疲労テストをパス
することは不可能であり、すなわち、そのようなハンダ
接続部は、１時間に３サイクルの割合で少なくとも２０
００サイクル、０℃と１００℃の間の正弦波状熱サイク
ルを受けたときに、２００ミリオーム以上の電気抵抗の
増加を示すであろう。しかし、上記のように、そのよう
なハンダ接続部を、適切な種類と量の充填材により少な
くとも部分的に充填されたエポキシ樹脂で包むことが、
容易に標準熱疲労テストをパスする組み合わせハンダ／
エポキシ樹脂接続部を得るために有用であると分かっ
た。また、上記のように、少なくとも部分的に充填され
たエポキシ樹脂は、ハンダ接続部のＣＴＥの±３０％以
内のＣＴＥを有すべきである。この条件を満たすなら
ば、標準熱疲労テストの際に加えられたような、ハンダ
接続部に加えられたストレスは、少なくとも部分的に充
填されたエポキシ樹脂によって共有され、組み合わせハ
ンダ／エポキシ樹脂接続部は、容易に標準熱疲労テスト
をパスすることが分かった。他方で、少なくとも部分的
に充填されたエポキシ樹脂のＣＴＥが上記の条件を満た
さないならば、共有するストレスが少ないかまたは全く
なく、そのようなハンダ／エポキシ樹脂接続部は、標準
熱疲労テストに失敗することも分かった。
ンと対応するコンタクトパッドとの間に通常のハンダ接
続部を最初に形成することによって、セラミック基板の
表面上のコンタクトパッドに容易に取り付けられるのが
分かった。そのようなハンダ接続部は、クロムハンダダ
ムが銅の回路部品に拡散する温度よりも低い温度で容易
に形成される。しかしながら、上記のように、そのよう
な通常のハンダ接続部自体は、標準熱疲労テストをパス
することは不可能であり、すなわち、そのようなハンダ
接続部は、１時間に３サイクルの割合で少なくとも２０
００サイクル、０℃と１００℃の間の正弦波状熱サイク
ルを受けたときに、２００ミリオーム以上の電気抵抗の
増加を示すであろう。しかし、上記のように、そのよう
なハンダ接続部を、適切な種類と量の充填材により少な
くとも部分的に充填されたエポキシ樹脂で包むことが、
容易に標準熱疲労テストをパスする組み合わせハンダ／
エポキシ樹脂接続部を得るために有用であると分かっ
た。また、上記のように、少なくとも部分的に充填され
たエポキシ樹脂は、ハンダ接続部のＣＴＥの±３０％以
内のＣＴＥを有すべきである。この条件を満たすなら
ば、標準熱疲労テストの際に加えられたような、ハンダ
接続部に加えられたストレスは、少なくとも部分的に充
填されたエポキシ樹脂によって共有され、組み合わせハ
ンダ／エポキシ樹脂接続部は、容易に標準熱疲労テスト
をパスすることが分かった。他方で、少なくとも部分的
に充填されたエポキシ樹脂のＣＴＥが上記の条件を満た
さないならば、共有するストレスが少ないかまたは全く
なく、そのようなハンダ／エポキシ樹脂接続部は、標準
熱疲労テストに失敗することも分かった。
【００３０】図２を参照すれば、ピン付きセラミック・
チップキャリア１１０の好適な実施例は、本発明によれ
ば、単層セラミック（例えばアルミナまたは窒化アルミ
ニウム）基板１２０を有している。この基板は、回路配
線（図示しない）および１個以上の電気的コンタクトパ
ッド１４０を含む電気回路部品を搭載した少なくとも１
つの面１３０を有している。図１で示される実施例のよ
うに、面１３０上の電気回路部品は、例えば、好ましく
は約２５．４μｍ（１ミル）以下の幅と、好ましくは約
７．６２μｍ（０．３ミル）以下の厚さとを有する回路
配線を作製する通常の薄膜／サブトラクティブ・エッチ
ング法を使用して形成される。さらに、回路配線とコン
タクトパッド１４０は、銅のような約１．７×１０-8Ω
・ｍ以下の電気抵抗を有するエッチング可能な金属から
成っている。図２には示されていないが、図１に示され
る実施例のように、例えば８００オングストロームの厚
さを有するクロムのパターン層が、回路部品とセラミッ
ク基板１２０との間に好適に設けられて、回路部品のセ
ラミック基板への接着を増大させる。さらに、例えば１
１００オングストロームの厚さを有する例えばクロムの
パターン層が、回路部品の上部に直接に設けられ、ハン
ダダムとして働く。
チップキャリア１１０の好適な実施例は、本発明によれ
ば、単層セラミック（例えばアルミナまたは窒化アルミ
ニウム）基板１２０を有している。この基板は、回路配
線（図示しない）および１個以上の電気的コンタクトパ
ッド１４０を含む電気回路部品を搭載した少なくとも１
つの面１３０を有している。図１で示される実施例のよ
うに、面１３０上の電気回路部品は、例えば、好ましく
は約２５．４μｍ（１ミル）以下の幅と、好ましくは約
７．６２μｍ（０．３ミル）以下の厚さとを有する回路
配線を作製する通常の薄膜／サブトラクティブ・エッチ
ング法を使用して形成される。さらに、回路配線とコン
タクトパッド１４０は、銅のような約１．７×１０-8Ω
・ｍ以下の電気抵抗を有するエッチング可能な金属から
成っている。図２には示されていないが、図１に示され
る実施例のように、例えば８００オングストロームの厚
さを有するクロムのパターン層が、回路部品とセラミッ
ク基板１２０との間に好適に設けられて、回路部品のセ
ラミック基板への接着を増大させる。さらに、例えば１
１００オングストロームの厚さを有する例えばクロムの
パターン層が、回路部品の上部に直接に設けられ、ハン
ダダムとして働く。
【００３１】少なくとも１個の半導体チップ１５０が、
例えば、ハンダボール１６０を使用してセラミック基板
１２０の回路面１３０上にフリップチップ構造で好適に
実装される。必要ならば、セラミックキャップ（図示し
ない）は、機械的損傷と環境からチップ１５０を保護す
るために、半導体チップ１５０を覆って、回路面１３０
にエポキシ樹脂で接着される。
例えば、ハンダボール１６０を使用してセラミック基板
１２０の回路面１３０上にフリップチップ構造で好適に
実装される。必要ならば、セラミックキャップ（図示し
ない）は、機械的損傷と環境からチップ１５０を保護す
るために、半導体チップ１５０を覆って、回路面１３０
にエポキシ樹脂で接着される。
【００３２】本発明のピン付きセラミック・チップキャ
リア１１０はまた、各々が回路面１３０上のコンタクト
パッド１４０に機械的および電気的に接続される１個以
上の導電性ピン１７０を有している。そのようなピンの
各々は、従来のように、ニッケルと金の連続層でメッキ
した例えば銅−ジルコニウム合金から作られる。さら
に、各ピン１７０のヘッド１８０と対応するコンタクト
パッド１４０との間の機械的／電気的接続部は、例え
ば、１０重量％のすず（Ｓｎ）と９０重量％の鉛（Ｐ
ｂ）を含む組成を有するハンダ領域１９０を有してい
る。上記のように、そのようなハンダ接続部は、コンタ
クトパッド１４０上に固体ハンダの対応領域を堆積し、
ハンダ領域上にピン１７０のヘッド１８０を配置し、次
に、クロムハンダダムが銅回路部品に拡散する温度より
も低い、例えば３６５℃の温度で、ハンダを溶かし、リ
フローすることによって容易に形成される。上述したよ
うに、このハンダ接続部自体は、標準熱疲労テストをパ
スすることは不可能である。
リア１１０はまた、各々が回路面１３０上のコンタクト
パッド１４０に機械的および電気的に接続される１個以
上の導電性ピン１７０を有している。そのようなピンの
各々は、従来のように、ニッケルと金の連続層でメッキ
した例えば銅−ジルコニウム合金から作られる。さら
に、各ピン１７０のヘッド１８０と対応するコンタクト
パッド１４０との間の機械的／電気的接続部は、例え
ば、１０重量％のすず（Ｓｎ）と９０重量％の鉛（Ｐ
ｂ）を含む組成を有するハンダ領域１９０を有してい
る。上記のように、そのようなハンダ接続部は、コンタ
クトパッド１４０上に固体ハンダの対応領域を堆積し、
ハンダ領域上にピン１７０のヘッド１８０を配置し、次
に、クロムハンダダムが銅回路部品に拡散する温度より
も低い、例えば３６５℃の温度で、ハンダを溶かし、リ
フローすることによって容易に形成される。上述したよ
うに、このハンダ接続部自体は、標準熱疲労テストをパ
スすることは不可能である。
【００３３】上記のように、本発明によれば、コンタク
トパッド１４０とピン１７０のヘッド１８０との間の各
々のハンダ接続部は、ハンダ接続部が標準熱疲労テスト
をパスすることができるように、ハンダ接続部に関連し
て選択された物質２００の領域に、少なくとも部分的
に、好ましくは全体的に包まれている。本質的ではない
が、物質２００は、好ましくはまた、環境から回路部品
を保護するために、図２に示すように、面１３０上の回
路部品を包むのに有用であるように選択される。
トパッド１４０とピン１７０のヘッド１８０との間の各
々のハンダ接続部は、ハンダ接続部が標準熱疲労テスト
をパスすることができるように、ハンダ接続部に関連し
て選択された物質２００の領域に、少なくとも部分的
に、好ましくは全体的に包まれている。本質的ではない
が、物質２００は、好ましくはまた、環境から回路部品
を保護するために、図２に示すように、面１３０上の回
路部品を包むのに有用であるように選択される。
【００３４】図１の実施例に関連して使用された物質１
００のように、物質２００の主成分は、エポキシ樹脂で
あり、シクロヘキシルジエポキシド樹脂を含む多くの種
類のエポキシ樹脂が有用であると分かった。しかし、上
述のように、これらの全てのエポキシ樹脂自体は、ハン
ダ接続部のＣＴＥよりも３０％以上も大きいＣＴＥを有
することが分かった。従って、本発明によれば、どのよ
うなエポキシ樹脂が使用されようとも、エポキシ樹脂自
体のＣＴＥよりも低いＣＴＥを有する適切な充填材をエ
ポキシ樹脂に混ぜることによってエポキシ樹脂を変更し
て、比較的に低いＣＴＥを有する少なくとも部分的に充
填されたエポキシ樹脂を得る。さらに、十分な量の充填
材が、対応するハンダ接続部のＣＴＥの３０％以内のＣ
ＴＥを示す少なくとも部分的に充填されたエポキシ樹脂
を得るために加えられる。さらに、コンタクトパッド１
４０と対応するピン１７０との間の電気的接続部が短絡
するのを避けるため、充填材は絶縁材料でなければなら
ない。従って、１つの有用な充填材は、例えば、シリカ
である。
００のように、物質２００の主成分は、エポキシ樹脂で
あり、シクロヘキシルジエポキシド樹脂を含む多くの種
類のエポキシ樹脂が有用であると分かった。しかし、上
述のように、これらの全てのエポキシ樹脂自体は、ハン
ダ接続部のＣＴＥよりも３０％以上も大きいＣＴＥを有
することが分かった。従って、本発明によれば、どのよ
うなエポキシ樹脂が使用されようとも、エポキシ樹脂自
体のＣＴＥよりも低いＣＴＥを有する適切な充填材をエ
ポキシ樹脂に混ぜることによってエポキシ樹脂を変更し
て、比較的に低いＣＴＥを有する少なくとも部分的に充
填されたエポキシ樹脂を得る。さらに、十分な量の充填
材が、対応するハンダ接続部のＣＴＥの３０％以内のＣ
ＴＥを示す少なくとも部分的に充填されたエポキシ樹脂
を得るために加えられる。さらに、コンタクトパッド１
４０と対応するピン１７０との間の電気的接続部が短絡
するのを避けるため、充填材は絶縁材料でなければなら
ない。従って、１つの有用な充填材は、例えば、シリカ
である。
【００３５】上記のように、少なくとも部分的に適切な
充填材で充填された未硬化エポキシ樹脂は、上述した理
由のために、上述した範囲の粘性を好適に有している。
さらに、ハンダ接続部自体が、すず１０％と鉛９０％を
含む組成を有するならば、そして、対応するエポキシ樹
脂が、例えば、シクロヘキシルジエポキシド樹脂を含む
組成を有するならば、エポキシ樹脂に混ぜるシリカ充填
材の量は、上述した理由のために、好適に上述したパー
センテージ範囲に渡っている。さらに、そのような少な
くとも部分的に充填されたエポキシ樹脂のガラス転移温
度は、材料破壊を避けるため、ピン付きチップキャリア
１１０の動作温度よりも高い温度であるべきである。
充填材で充填された未硬化エポキシ樹脂は、上述した理
由のために、上述した範囲の粘性を好適に有している。
さらに、ハンダ接続部自体が、すず１０％と鉛９０％を
含む組成を有するならば、そして、対応するエポキシ樹
脂が、例えば、シクロヘキシルジエポキシド樹脂を含む
組成を有するならば、エポキシ樹脂に混ぜるシリカ充填
材の量は、上述した理由のために、好適に上述したパー
センテージ範囲に渡っている。さらに、そのような少な
くとも部分的に充填されたエポキシ樹脂のガラス転移温
度は、材料破壊を避けるため、ピン付きチップキャリア
１１０の動作温度よりも高い温度であるべきである。
【００３６】物質１００のように、物質２００の好適な
実施例は、Ｄｅｘｔｅｒ Ｃｏｒｐｏｒａｔｉｏｎ，カ
リフォルニア，ＵＳＡにより商品名 Ｈｙｓｏｌ ＦＰ
００４５で市販されているシクロヘキシルジエポキシド
樹脂である。この物質は、ピン付きチップキャリア１１
０の回路面１３０上に、例えばシリンジを介して容易に
分注され、容易にフローし、それによってコンタクトパ
ッド１４０と対応するハンダ接続部１９０と面１３０上
の回路配線とを包む。さらに、この物質は、次に上述し
た加熱処理を用いて容易に十分に硬化される。
実施例は、Ｄｅｘｔｅｒ Ｃｏｒｐｏｒａｔｉｏｎ，カ
リフォルニア，ＵＳＡにより商品名 Ｈｙｓｏｌ ＦＰ
００４５で市販されているシクロヘキシルジエポキシド
樹脂である。この物質は、ピン付きチップキャリア１１
０の回路面１３０上に、例えばシリンジを介して容易に
分注され、容易にフローし、それによってコンタクトパ
ッド１４０と対応するハンダ接続部１９０と面１３０上
の回路配線とを包む。さらに、この物質は、次に上述し
た加熱処理を用いて容易に十分に硬化される。
【００３７】コンタクトパッド１４０とピン１７０のヘ
ッド１８０との間のハンダ接続部１９０を包むために用
いられる、少なくとも部分的に充填されたエポキシ樹脂
で、面１３０上の回路配線を包む以外に、これらの回路
配線はまた、１９９２年６月にＢｒｅｎｄａＤ． Ｆｒ
ｅｙ，Ｃｈａｒｌｅｓ Ａ． Ｊｏｓｅｐｈ，Ｆｒａｎ
ｃｉｓ Ｊ． ＯｌｓｈｅｆｓｋｉおよびＪａｍｅｓ
Ｗ． Ｗｉｌｓｏｎによって出願された米国特許出願第
０７／９０９，３６８号明細書で述べられた、紫外線で
硬化するウレタン含有物質で包むことができる。あるい
は環境からのダメージが考慮されないならば、これらの
回路配線は、いかなる物質によっても全く包まれる必要
はない。
ッド１８０との間のハンダ接続部１９０を包むために用
いられる、少なくとも部分的に充填されたエポキシ樹脂
で、面１３０上の回路配線を包む以外に、これらの回路
配線はまた、１９９２年６月にＢｒｅｎｄａＤ． Ｆｒ
ｅｙ，Ｃｈａｒｌｅｓ Ａ． Ｊｏｓｅｐｈ，Ｆｒａｎ
ｃｉｓ Ｊ． ＯｌｓｈｅｆｓｋｉおよびＪａｍｅｓ
Ｗ． Ｗｉｌｓｏｎによって出願された米国特許出願第
０７／９０９，３６８号明細書で述べられた、紫外線で
硬化するウレタン含有物質で包むことができる。あるい
は環境からのダメージが考慮されないならば、これらの
回路配線は、いかなる物質によっても全く包まれる必要
はない。
【００３８】上述した、図２に示されたピン付きチップ
キャリア１１０の好適な実施例において、セラミック基
板１２０は、単層基板である。さらに、半導体チップ１
５０は、ピン１７０を取り付けた単層基板１２０の表面
に実装されている。しかしながら、本発明はまた、複層
セラミック基板を有するピン付きチップキャリアに適用
できるものである。さらに、そのような配置で、半導体
チップは、例えば複層基板の上面に実装されると共に、
ピンは、例えば複層基板の下面に取り付けられる。
キャリア１１０の好適な実施例において、セラミック基
板１２０は、単層基板である。さらに、半導体チップ１
５０は、ピン１７０を取り付けた単層基板１２０の表面
に実装されている。しかしながら、本発明はまた、複層
セラミック基板を有するピン付きチップキャリアに適用
できるものである。さらに、そのような配置で、半導体
チップは、例えば複層基板の上面に実装されると共に、
ピンは、例えば複層基板の下面に取り付けられる。
【００３９】本発明を、好適な実施例を参照して説明し
たが、本発明の趣旨と範囲を逸脱することなく、種々の
変形，変更を行えることは、当事者によって理解される
であろう。
たが、本発明の趣旨と範囲を逸脱することなく、種々の
変形，変更を行えることは、当事者によって理解される
であろう。
【００４０】
【発明の効果】本発明は、適切な種類と量の充填材で少
なくとも部分的に充填されたエポキシ樹脂で通常のハン
ダ接続部を包むことにより、標準熱疲労テストを容易に
パスする組み合わせハンダ／エポキシ樹脂接続部を得る
ことができる。
なくとも部分的に充填されたエポキシ樹脂で通常のハン
ダ接続部を包むことにより、標準熱疲労テストを容易に
パスする組み合わせハンダ／エポキシ樹脂接続部を得る
ことができる。
【図１】リードフレームまたはエッジクリップを含む本
発明のセラミック・チップキャリアの第１の好適な実施
例の断面図である。
発明のセラミック・チップキャリアの第１の好適な実施
例の断面図である。
【図２】ピンを含む本発明のセラミック・チップキャリ
アの第２の好適な実施例の断面図である。
アの第２の好適な実施例の断面図である。
１０，１１０ セラミック・チップキャリア ２０，１２０ セラミック基板 ３０，１３０ 面 ４０，１４０ コンタクトパッド ５０，１５０ 半導体チップ ６０，１６０ ハンダボール ７０ キャップ ８０ リードフレームまたはエッジクリップ ９０，１９０ ハンダ領域 １００，２００ 物質 １７０ 導電性ピン １８０ ヘッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット・プレストン・ムーア アメリカ合衆国 ニューヨーク州 アパ ラチン スプリングトゥリー ビーエル ヴィディー 20 (72)発明者 ジョン・アンドリュー・シュライヴァ ー，サード アメリカ合衆国 ニューヨーク州 オー ウイゴー メイン ストリート 402
Claims (8)
- 【請求項１】第１の面と第１の面に向かい合った第２の
面とを有するセラミック基板と、前記第１の面に実装さ
れた少なくとも１個の半導体チップと、前記セラミック
基板に機械的に接続され、前記少なくとも１つの半導体
チップに電気的に接続された少なくとも１個のピンとか
らなる半導体チップパッケージにおいて、 前記ピンは、前記セラミック基板の前記第１の面または
第２の面上のコンタクトパッドに機械的に接続され、 前記ピンと前記コンタクトパッドとの間の機械的接続部
と、前記ピンと前記半導体チップの間の電気的接続部
は、エポキシ樹脂を含む物質の領域で少なくとも一部分
を包まれたハンダ領域を有し、 前記物質領域は、前記ハンダ／物質接続部が１時間に３
サイクルの割合で２０００サイクル、０℃と１００℃の
間の正弦波状熱サイクルを受けても、前記ハンダ領域が
２００ミリオーム以下の電気抵抗の増加を示すように前
記ハンダ領域に関連して選択されることを特徴とする半
導体チップパッケージ。 - 【請求項２】前記ハンダ領域を第１の熱膨張率ＣＴＥ1
で表わし、前記物質領域を第２の熱膨張率ＣＴＥ2 で表
わすと、 ＣＴＥ1 −３０％ＣＴＥ1 ≦ＣＴＥ2 ≦ＣＴＥ1 ＋３０
％ＣＴＥ1 の関係にあることを特徴とする請求項１記載の半導体チ
ップパッケージ。 - 【請求項３】前記エポキシ樹脂は、少なくとも部分的に
充填材で充填され、前記充填材自体が、前記エポキシ樹
脂自体の熱膨張率よりも小さい熱膨張率を有することを
特徴とする請求項１記載の半導体チップパッケージ。 - 【請求項４】前記エポキシ樹脂がシクロヘキシルジエポ
キシド樹脂を含むことを特徴とする請求項１記載の半導
体チップパッケージ。 - 【請求項５】前記充填材が絶縁材料であることを特徴と
する請求項３記載の半導体チップパッケージ。 - 【請求項６】前記充填材がシリカを含むことを特徴とす
る請求項３記載の半導体チップパッケージ。 - 【請求項７】前記セラミック基板がアルミナを含むこと
を特徴とする請求項１記載の半導体チップパッケージ。 - 【請求項８】前記セラミック基板が窒化アルミニウムを
含むことを特徴とする請求項１記載の半導体チップパッ
ケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/079,192 US5288944A (en) | 1992-02-18 | 1993-06-17 | Pinned ceramic chip carrier |
| US079192 | 1993-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794620A JPH0794620A (ja) | 1995-04-07 |
| JP2541781B2 true JP2541781B2 (ja) | 1996-10-09 |
Family
ID=22149007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6086118A Expired - Lifetime JP2541781B2 (ja) | 1993-06-17 | 1994-04-25 | 半導体チップパッケ―ジ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5288944A (ja) |
| EP (1) | EP0631311A3 (ja) |
| JP (1) | JP2541781B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288944A (en) * | 1992-02-18 | 1994-02-22 | International Business Machines, Inc. | Pinned ceramic chip carrier |
| US5482896A (en) * | 1993-11-18 | 1996-01-09 | Eastman Kodak Company | Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same |
| US5834339A (en) * | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
| US5776796A (en) * | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
| EP0704896B1 (en) * | 1994-09-22 | 2003-03-26 | Nec Corporation | Tape automated bonding type semiconductor device |
| US6046076A (en) * | 1994-12-29 | 2000-04-04 | Tessera, Inc. | Vacuum dispense method for dispensing an encapsulant and machine therefor |
| US5739584A (en) * | 1995-06-07 | 1998-04-14 | Lsi Logic Corporation | Multiple pin die package |
| US5708056A (en) * | 1995-12-04 | 1998-01-13 | Delco Electronics Corporation | Hot melt epoxy encapsulation material |
| US5639696A (en) * | 1996-01-31 | 1997-06-17 | Lsi Logic Corporation | Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array |
| US5952716A (en) * | 1997-04-16 | 1999-09-14 | International Business Machines Corporation | Pin attach structure for an electronic package |
| US6303991B1 (en) | 1999-05-27 | 2001-10-16 | Fci Americas Technology, Inc. | Electronic package and contact therefor |
| MY140714A (en) * | 1999-07-08 | 2010-01-15 | Sunstar Engineering Inc | Underfilling material for semiconductor package |
| EP1243026A1 (en) * | 1999-12-21 | 2002-09-25 | Advanced Micro Devices, Inc. | Organic packages with solders for reliable flip chip connections |
| US6229207B1 (en) * | 2000-01-13 | 2001-05-08 | Advanced Micro Devices, Inc. | Organic pin grid array flip chip carrier package |
| US6683375B2 (en) | 2001-06-15 | 2004-01-27 | Fairchild Semiconductor Corporation | Semiconductor die including conductive columns |
| US6974765B2 (en) * | 2001-09-27 | 2005-12-13 | Intel Corporation | Encapsulation of pin solder for maintaining accuracy in pin position |
| US6911726B2 (en) * | 2002-06-07 | 2005-06-28 | Intel Corporation | Microelectronic packaging and methods for thermally protecting package interconnects and components |
| US7714432B2 (en) * | 2002-07-26 | 2010-05-11 | Intel Corporation | Ceramic/organic hybrid substrate |
| US7553680B2 (en) * | 2004-08-09 | 2009-06-30 | Delphi Technologies, Inc. | Methods to provide and expose a diagnostic connector on overmolded electronic packages |
| JP2007242692A (ja) * | 2006-03-06 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 光学装置および光学装置の製造方法 |
| JP5281346B2 (ja) * | 2008-09-18 | 2013-09-04 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5160390B2 (ja) * | 2008-12-15 | 2013-03-13 | 新光電気工業株式会社 | リードピン付配線基板及びその製造方法 |
| US20100167471A1 (en) | 2008-12-30 | 2010-07-01 | Stmicroelectronics Asia Pacific Pte. Ltd. | Reducing warpage for fan-out wafer level packaging |
| US8222538B1 (en) * | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
| US20110156239A1 (en) * | 2009-12-29 | 2011-06-30 | Stmicroelectronics Asia Pacific Pte Ltd. | Method for manufacturing a fan-out embedded panel level package |
| US8502367B2 (en) | 2010-09-29 | 2013-08-06 | Stmicroelectronics Pte Ltd. | Wafer-level packaging method using composite material as a base |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4338621A (en) * | 1980-02-04 | 1982-07-06 | Burroughs Corporation | Hermetic integrated circuit package for high density high power applications |
| US4513355A (en) * | 1983-06-15 | 1985-04-23 | Motorola, Inc. | Metallization and bonding means and method for VLSI packages |
| US5041396A (en) * | 1989-07-18 | 1991-08-20 | Vlsi Technology, Inc. | Reusable package for holding a semiconductor chip and method for reusing the package |
| US5243133A (en) * | 1992-02-18 | 1993-09-07 | International Business Machines, Inc. | Ceramic chip carrier with lead frame or edge clip |
| US5288944A (en) * | 1992-02-18 | 1994-02-22 | International Business Machines, Inc. | Pinned ceramic chip carrier |
| US5249101A (en) * | 1992-07-06 | 1993-09-28 | International Business Machines Corporation | Chip carrier with protective coating for circuitized surface |
-
1993
- 1993-06-17 US US08/079,192 patent/US5288944A/en not_active Expired - Fee Related
-
1994
- 1994-04-25 JP JP6086118A patent/JP2541781B2/ja not_active Expired - Lifetime
- 1994-06-07 EP EP94108682A patent/EP0631311A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0631311A3 (en) | 1995-07-12 |
| JPH0794620A (ja) | 1995-04-07 |
| US5288944A (en) | 1994-02-22 |
| EP0631311A2 (en) | 1994-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541781B2 (ja) | 半導体チップパッケ―ジ | |
| JP2763034B2 (ja) | 半導体チップ・パッケージ | |
| US6232147B1 (en) | Method for manufacturing semiconductor device with pad structure | |
| EP0740340B1 (en) | Structure and process for mounting semiconductor chip | |
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| TW392262B (en) | Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same | |
| JP4357817B2 (ja) | 回路部品内蔵モジュール | |
| TWI261341B (en) | Semiconductor device and its assembly method | |
| JPH098447A (ja) | チップ実装回路カード構造 | |
| JPH10163386A (ja) | 半導体装置、半導体パッケージおよび実装回路装置 | |
| US20030047814A1 (en) | Method for manufacturing flip chip package devices with a heat spreader | |
| JP2000269369A (ja) | 半導体装置 | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JP3492025B2 (ja) | 回路基板構造 | |
| KR100376044B1 (ko) | 반도체 패키지의 솔더 및 이를 이용한 반도체 패키지 | |
| JP3432552B2 (ja) | 窒化アルミニウム多層基板 | |
| JPH07226421A (ja) | Ｉｃ素子実装回路装置およびｉｃ素子の実装方法 | |
| JP5140961B2 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JP3426827B2 (ja) | 半導体装置 | |
| JP2003133656A (ja) | 半導体素子の実装構造 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP3024097B2 (ja) | ソルダ・ボールによりデバイス・キャリアに直接接続される多層絶縁コンデンサおよびその多層絶縁コンデンサを含む回路カード・アセンブリ | |
| JP2001185643A (ja) | エリアアレイ実装用パッケージ基板およびこれを用いた半導体装置 |