JP2763034B2 - 半導体チップ・パッケージ - Google Patents

半導体チップ・パッケージ

Info

Publication number
JP2763034B2
JP2763034B2 JP4340834A JP34083492A JP2763034B2 JP 2763034 B2 JP2763034 B2 JP 2763034B2 JP 4340834 A JP4340834 A JP 4340834A JP 34083492 A JP34083492 A JP 34083492A JP 2763034 B2 JP2763034 B2 JP 2763034B2
Authority
JP
Japan
Prior art keywords
cte
solder
semiconductor chip
circuit
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4340834A
Other languages
English (en)
Other versions
JPH05275597A (ja
Inventor
ステファン・ロバート・エングル
スコット・プレストン・モア
ムクンド・カンティラール・サライヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05275597A publication Critical patent/JPH05275597A/ja
Application granted granted Critical
Publication of JP2763034B2 publication Critical patent/JP2763034B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Epoxy Resins (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、全般的にはセラミック
・チップ・キャリアに関し、具体的には、リード・フレ
ームまたはエッジ・クリップを備えるセラミック・チッ
プ・キャリアに関する。
【０００２】
【従来の技術】あるタイプの半導体チップ・パッケージ
では、アルミナなどのセラミック基板の回路付設表面上
に１つまたは複数の半導体チップが装着される。このよ
うな半導体チップ・パッケージは、通常はセラミック・
チップ・キャリアと呼ばれ、一般に、プリント回路カー
ドまたはプリント回路ボードへの装着を目的としてい
る。表面実装を用いる場合、通常は、セラミック・チッ
プ・キャリアは、セラミック基板の、チップを担う回路
付設表面の周囲に形成された電気接続パッドに機械的か
つ電気的に接続される、リード・フレームを備えてい
る。
【０００３】上で述べたタイプのセラミック・チップ・
キャリアは、単層セラミック基板と多層セラミック基板
のどちらをも含む。前者の場合、チップ・キャリアは、
まず通常の厚膜金属スクリーン印刷技法を使用して単一
セラミック層の上面に回路を付設することによって製造
される。使用される金属は、たとえば、銀（Ａｇ）とパ
ラジウム（Ｐｄ）の合金で、この合金は、融点が１１４
５℃、電気抵抗が２０×１０-8Ω・ｍである。その結果
得られる回路線は、一般に、たとえば厚さが０．０７６
２ｍｍ（３ｍｉｌ）、幅が０．０１２７ｍｍ（０．５ｍ
ｉｌ）である。回路付設の後、得られたセラミック層
を、たとえば、Ａｇ−Ｐｄ合金が容易に耐えられる８５
０〜９５０℃の温度で空気中で焼成する。その後、１つ
または複数の半導体チップを、通常のワイヤ・ボンディ
ング技法を使用して、回路付設表面に装着する。
【０００４】多層セラミック基板の製造では、一般に、
通常の厚膜スクリーニング技法を使用して各セラミック
層に回路を付設し、その後、これらの回路付設セラミッ
ク層を、たとえば１９００℃の焼成温度で硬化し、互い
に積層する。この高い温度に耐えるために、回路付設層
上のそれぞれの回路は、一般に、モリブデン（Ｍｏ）や
タングステン（Ｗ）など、融点が２６２５℃以上で電気
抵抗がそれに対応して５．２×１０-8Ω・ｍ以上の超硬
合金からなる。前と同様に、通常は、１つまたは複数の
チップを、通常のワイヤ・ボンディング技法を使用して
多層セラミック基板に装着する。
【０００５】セラミック・チップ・キャリアが単層基板
を含むか又は多層基板を含むかにかかわらず、通常は、
リード・フレームが、このようなセラミック・チップ・
キャリア上の電気接続パッドに、通常のろう付け技法を
使用して機械的かつ電気的に接続されてきた。使用され
るろう付け材料には、たとえば、インジウム（Ｉｎ）−
銅（Ｃｕ）−銀（Ａｇ）およびＣｕ−Ａｇの合金が含ま
れ、ろう付け温度は、７５０℃もの高さであった。
【０００６】重要なことに、上述の、セラミック・チッ
プ・キャリアのリード・フレームとセラミック基板の間
のろう付け接合は、許容できると考えられる熱疲労抵抗
を示す。すなわち、これらの接合は、標準の熱疲労試験
に容易に耐える。この標準の熱疲労試験では、これらの
接合は、毎時３サイクルの周波数で０℃と１００℃の間
の正弦波温度サイクルに最低２０００サイクルさらされ
るが、電気抵抗の大きな増加を生じない、すなわち、電
気抵抗の増加が全くないか、あったとしても２００ｍΩ
未満である。
【０００７】
【発明が解決しようとする課題】現在、セラミック・チ
ップ・キャリアの回路付設表面上の回路線の幅を約０．
０２５ｍｍ（１ミル）以下の値まで縮小すると同時に、
回路線と電気接続パッドの厚さを約０．００７６ｍｍ
（０．３ミル）以下の値まで縮小する必要がある。これ
は、通常の薄膜／サブトラクティブ・エッチング法を用
いて簡単に達成される。この薄膜／サブトラクティブ・
エッチング法では、通常のスパッタリング技法または蒸
着技法によって、セラミック基板上に金属層をブランケ
ット付着し、その後、化学エッチングによってパターン
作成して、セラミック表面上に回路を画定する。回路線
の電気抵抗の増加を避けるため、電気抵抗が約６×１０
-8Ω・ｍ以下のエッチング可能な金属、たとえば銅（電
気抵抗１．７×１０-8Ω・ｍ）を使用する。
【０００８】また、現在、セラミック基板上で比較的高
密度のチップ接続を達成する必要があるが、これは、通
常のワイヤ・ボンディング技法を使用しては達成されな
い。しかし、現在これは、はんだボールを使用してセラ
ミック基板上のはんだ付け可能な金属パッド上に１つま
たは複数のチップを下向きに取り付ける、いわゆるフリ
ップ・チップ技法を使用すれば容易に達成されている。
これに関して、はんだダムとして使うため、すなわち、
はんだボール接続のはんだの体積を制御するために、銅
回路上にパターン形成されたクロムの層が必要である。
【０００９】銅回路をクロムのはんだダムと組み合わせ
て使用し、Ｉｎ−Ｃｕ−Ａｇ合金やＣｕ−Ａｇ合金など
のろう付け材料に関連するろう付け温度でセラミック・
チップ・キャリアにリード・フレームをろう付けしよう
との試みは、クロムのはんだダムが銅回路に拡散する結
果となり、フリップ・チップ接合は不可能であった。し
たがって、これらのろう付け材料を使用してこのような
セラミック・チップ・キャリアにリード・フレームをろ
う付けするのは、不適当である。
【００１０】したがって、セラミック・チップ・キャリ
アの開発に携わる人達は、下記のものを含むセラミック
・チップ・キャリアを追求してきたが、これまでのとこ
ろ成功していない。 （１）セラミック基板上のたとえばクロムのはんだダム
と組み合わせた、たとえば銅の薄膜回路と、（２）回路
が付設されたセラミック基板上に、はんだボールを使用
してフリップ・チップ構成で取り付けた、１つまたは複
数の半導体チップと、（３）はんだダムが回路中に拡散
する温度より低い温度で機械的電気的接続が形成されて
いる、セラミック基板の回路付設表面上で電気接続パッ
ドに接続されたリード・フレームと、（４）標準の熱疲
労試験に耐えることのできる機械的電気的接続。
【００１１】
【課題を解決するための手段】本発明は、たとえば銅の
回路と電気接続パッドをたとえばクロムのはんだダムと
組み合わせて有する、新型のセラミック・チップ・キャ
リアに関するものである。このセラミック・チップ・キ
ャリアは、さらに、機械的かつ電気的に電気接続パッド
に接続され、プリント回路カードまたはプリント回路ボ
ードへの表面実装を可能にする、導電性のリード・フレ
ームまたはエッジ・クリップをも含む。
【００１２】従来のセラミック・チップ・キャリアとは
対照的に、リード・フレームまたはエッジ・クリップと
対応する電気接続パッドとの間の各機械的電気的接続
は、はんだダムが銅回路に拡散する温度より低い温度で
形成された通常のはんだ接続を含んでいる。しかし、こ
のような通常のはんだ接続自体は、標準の熱疲労試験に
合格できない。すなわち、このようなはんだ接続は、毎
時３サイクルの周波数で０℃と１００℃の間の正弦波温
度サイクルに最低２０００サイクルさらされた後に、２
００ｍΩ以上の電気抵抗の増加を示す。
【００１３】重要なことに、本発明は、適当な種類と量
の充填材料で少なくとも部分的に充填したエポキシ樹脂
を用いて通常のはんだ接続をカプセル封じすると、標準
の熱疲労試験に容易に合格するはんだとエポキシ樹脂の
組合せ接続が達成されるという発見にも関係している。
その最も重要な特徴の１つとして、少なくとも部分的に
充填されたエポキシ樹脂は、はんだ接続が毎時３サイク
ルの周波数で０℃と１００℃の間の正弦波温度サイクル
に２０００サイクルさらされた後に、２００ｍΩ未満の
電気抵抗の増加となるように選択される。従って、その
熱膨張係数（ＣＴＥ2）がはんだの熱膨張係数（ＣＴ
Ｅ1）の±３０％以内でなければならない（即ち、ＣＴ
Ｅ1−３０％ＣＴＥ1≦ＣＴＥ2≦ＣＴＥ1＋３０％ＣＴＥ
1）。この要件が満たされるものとすると、標準の熱疲
労試験中に印加される応力など、はんだ接続に印加され
る応力が、少なくとも部分的に充填されたエポキシ樹脂
によって分散され、はんだとエポキシ樹脂の組合せ接続
が、容易に標準の疲労試験に合格することが判った。一
方、少なくとも部分的に充填されたエポキシ樹脂のＣＴ
Ｅ2が上記の要件を満たさない場合、応力の分散がほと
んどまたは全くなく、このようなはんだとエポキシ樹脂
の接続は、標準の疲労試験に合格しないことも判ってい
る。
【００１４】
【実施例】本発明は、たとえばクロムのはんだダムと組
み合わせた、たとえば、回路と電気接続パッドが銅から
なる上側の回路付設表面を有する、単層セラミック基板
を備えた、セラミック・チップ・キャリアに関するもの
である。さらに、本発明のセラミック・チップ・キャリ
アは、チップ・キャリアの回路付設表面上の１つまたは
複数の電気接続パッドに機械的かつ電気的に接続され、
プリント回路カードまたはプリント回路ボードへのセラ
ミック・チップ・キャリアの表面実装を可能にする、金
属のリード・フレームまたはエッジ・クリップをも含
む。重要なことに、このリード・フレームまたはエッジ
・クリップと１つまたは複数の電気接続パッドの間の機
械的電気的接続は、はんだダムが銅回路に拡散する温度
より低い温度で達成される。さらに、これらの機械的電
気的接続は、標準の熱疲労試験に容易に合格する。
【００１５】添付の図１に示すように、本発明のセラミ
ック・チップ・キャリア１０の好ましい実施例は、たと
えばアルミナの単層セラミック基板２０を含む。この基
板は、少なくとも１つの表面３０を有し、回路線（図示
せず）と、該表面３０の外周に近接して置かれた１つま
たは複数の電気的電気接続パッド４０とを含む回路を担
う。この回路は、たとえば、好ましくは約０．０２５ｍ
ｍ（１ミル）以下の幅と、好ましくは約０．００７６ｍ
ｍ（０．３ミル）以下の厚さを有する回路線をもたら
す、通常の薄膜サブトラクティブ・エッチング法を用い
て形成される。さらに、回路線と電気接続パッド４０
は、銅（Ｃｕ）など、約１．７×１０-8Ω・ｍ以下の電
気抵抗を有するエッチング可能な金属からなる。図には
示されていないが、たとえば８００Å（オングストロー
ム）の厚さを有する、パターン形成されたクロムの層
を、回路とセラミック基板２０の間に設けて、後者に対
する前者の接着力を高めることが好ましい。さらに、た
とえば１１００Åの厚さを有する、たとえばクロムの、
パターン形成された層を回路の上に直接設けて、はんだ
ダムとして使用する。
【００１６】少なくとも１つの半導体チップ５０を、セ
ラミック基板２０の回路付設表面３０上に、たとえばは
んだボール６０を使用して、フリップ・チップ構成で取
り付けることが好ましい。たとえばアルミナのセラミッ
ク・キャップ７０を、半導体チップ５０を覆うように表
面３０にエポキシ接着して、半導体チップ５０を機械的
損傷と環境から保護する。キャップ７０は、表面３０上
の回路の一部を覆い保護する働きもするが、回路の大部
分はキャップ７０によって覆われず、したがって保護さ
れない。
【００１７】本発明のセラミック・チップ・キャリア１
０は、電気接続パッド４０に機械的かつ電気的に接続さ
れた、たとえば銅からなる金属製のリード・フレームま
たはエッジ・クリップ８０をも含む。リード・フレーム
またはエッジ・クリップ８０と電気接続パッド４０の間
の各機械的電気的接続は、たとえば１０％（重量比）の
スズ（Ｓｎ）と９０％（重量比）の鉛（Ｐｂ）を含む組
成を有するはんだ接続９０の領域を含む。このようなは
んだ接続は、固体はんだの対応領域を電気接続パッド４
０上に付着し、リード・フレームまたはエッジ・クリッ
プ８０をそのはんだの領域上に置き、その後、クロムの
はんだダムが銅回路中に拡散する温度より低い、たとえ
ば３６５℃の温度ではんだを融解させ、リフローさせる
ことによって、容易に形成される。上記のように、この
はんだ接続自体は、標準の熱疲労試験に合格することが
できない。
【００１８】重要なことに、本発明によれば、電気接続
パッド４０とリード・フレームまたはエッジ・クリップ
８０の間の各はんだ接続を、そのはんだ接続に関してそ
のはんだ接続が標準の熱疲労試験に合格できるように選
択された材料１００で、少なくとも部分的に、好ましく
は全体的にカプセル封じする。さらに、材料１００は、
図に示すように、回路を環境から保護するため、表面３
０上に露出した回路をカプセル封じするのにも役立つよ
うに選択することが好ましい。
【００１９】材料１００の選択に関して、主成分は、必
ずエポキシ樹脂である。これに関して、シクロヘキシル
ジエポキシド樹脂を含む広範囲のエポキシ樹脂が、本発
明に関して有用であることが判っている。しかし、これ
らすべてのエポキシ樹脂は、それ自体の熱膨張係数（Ｃ
ＴＥ）がはんだのＣＴＥより３０％以上大きいことも判
っている。たとえば、スズ１０％−鉛９０％のはんだの
ＣＴＥは、３０ｐｐｍ／℃であるが、非充填の典型的な
エポキシ樹脂のＣＴＥは、５０〜３００ｐｐｍ／℃の範
囲にある。このようにＣＴＥが異なるので、このような
エポキシ樹脂自体をはんだ接続と組み合わせて使用して
も、標準の熱疲労試験に合格しない機械的電気的接続が
もたらされることが判っている。
【００２０】さらに本発明によれば、どのエポキシ樹脂
を使用するにせよ、一般に、エポキシ樹脂自体のＣＴＥ
より低いＣＴＥを有する適当な充填材料をエポキシ樹脂
に混入することによって、その樹脂を改良して、相対的
に低いＣＴＥを有する少なくとも部分的に充填されたエ
ポキシ樹脂を得なければならないことが決定された。さ
らに、このような充填材料の量を増加すると、少なくと
も部分的に充填されたエポキシ樹脂のＣＴＥが低下する
ことも判っている。したがって、適当な量の充填材料を
追加することによって、対応するはんだのＣＴＥの３０
％以内のＣＴＥを示す、少なくとも部分的に充填された
エポキシ樹脂が、簡単に得られる。
【００２１】電気接続パッド４０とリード・フレームま
たはエッジ・クリップ８０の間の電気接続の短絡を避け
るため、この充填材料は、電気的に絶縁性でなければな
らない。したがって、有用な充填材料は、たとえばシリ
カである。
【００２２】エポキシ樹脂（適当な充填材料で少なくと
も部分的に充填される）を選択する際には、（少なくと
も部分的に充填された）未硬化のエポキシ樹脂が、２５
℃、２．５ｒｐｍで１９５〜２６５パスカル・秒（Ｐａ
・Ｓ）の粘性を有することが一般に望ましい。そうする
と、このような（少なくとも部分的に充填された）エポ
キシ樹脂は、スポイトを使って容易に配分でき、たとえ
ば電気接続パッドにはんだ付けしたリード・フレームま
たはエッジ・クリップを含む表面の上を容易に流れる。
【００２３】たとえば、はんだ自体が、１０％のスズと
９０％の鉛を含む組成を有し、対応するエポキシ樹脂
が、たとえばシクロヘキシルジエポキシド樹脂を含む組
成を有する場合には、そのエポキシ樹脂に混入されるシ
リカ充填材料の量は、約６０〜７０％（重量比）の範囲
でなければならないことが判っている。充填材料の量が
約６０％（重量比）未満であると、ＣＴＥが高くなりす
ぎ、流動特性が望ましくなくなるので、望ましくない。
さらに、充填材料の量が約７０％（重量比）を超える
と、粘性が高くなりすぎ、材料が容易に配分できなくな
るので、望ましくない。
【００２４】本発明に関連して有用な（少なくとも部分
的に充填された）エポキシ樹脂としては、セラミック・
チップ・キャリア１０の動作温度より高いガラス転位温
度Ｔgを示すものを選択することが好ましい。そうでな
いと、材料破損が発生する。
【００２５】上記の望ましい特性を有する（少なくとも
部分的に充填された）シクロヘキシルジエポキシド樹脂
の好ましい実施例は、米国カリフォルニア州のDexter C
orporationからHysol FP0045の商名で市販されている樹
脂である。市販状態で、この（少なくとも部分的に充填
された）エポキシ樹脂は、６３〜６６．５％（重量比）
のシリカ充填材料を含み、少なくとも部分的に充填され
たエポキシ樹脂の対応するＣＴＥが、約２５〜３５ｐｐ
ｍ／℃の範囲にある。また、Hysol FP0045は、２５℃で
１９５〜２６５Ｐａ・Ｓの粘性を示し、スポイトを使っ
て配分した時、問題の表面上を容易に流れる。
【００２６】Hysol FP0045を、たとえばスポイトを使っ
てリード・フレームまたはエッジ・クリップ８０、はん
だ接続９０、電気接続パッド４０およびセラミック・チ
ップ・キャリア１０の表面３０上の露出した回路の部分
に載せた後、このセラミック・チップ・キャリアをホッ
ト・プレート上で１２０℃で約１時間半加熱すると、こ
の樹脂は容易に部分的に硬化する。その後、セラミック
・チップ・キャリアを熱風炉内で１５０℃で少なくとも
２時間、好ましくは４時間加熱すると、このエポキシ樹
脂は容易に完全に硬化する。その結果得られるはんだ
（少なくとも部分的に充填された）エポキシ樹脂接続
は、容易に標準の疲労試験に合格する。
【図面の簡単な説明】
【図１】本発明のセラミック・チップ・キャリアの好ま
しい実施例の横断面図である。
【符号の説明】
１０ セラミック・チップ・キャリア ２０ セラミック基板 ３０ 表面 ４０ 電気接続パッド ５０ 半導体チップ ６０ はんだボール ７０ キャップ ８０ リード・フレームまたはエッジ・クリップ ９０ はんだ接続 １００ カプセル封じ材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット・プレストン・モア アメリカ合衆国13905、ニューヨーク州 カークウッド、ノース・サンセット・ド ライブ（番地なし) (72)発明者 ムクンド・カンティラール・サライヤ アメリカ合衆国13760、ニューヨーク州 エンドウェル、ヒルサイド・テラス279 (56)参考文献 特開 平２−121359（ＪＰ，Ａ) 特開 昭53−48472（ＪＰ，Ａ) 実公 昭54−16285（ＪＰ，Ｙ２) 実公 昭53−1562（ＪＰ，Ｙ２)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】はんだダムとして使用されるパターン形成
    したクロム層を表面に有する回路が付設された表面を含
    み、前記表面が少なくとも１つの電気接続パッドを支持
    する、セラミック基板と、 前記セラミック基板の前記回路付設表面上に装着された
    少なくとも１つの半導体チップと、前記半導体チップを覆うように前記セラミック基板の前
    記回路付設表面に付着されたセラミック・キャップと、 前記クロムのはんだダムが前記回路中に拡散する温度よ
    り低い温度において、前記少なくとも１つの電気接続パ
    ッドとの間にはんだ接続により機械的かつ電気的に接続
    されたリード・フレームまたはエッジ・クリップとを備
    える半導体チップ・パッケージであって、 前記リード・フレームまたはエッジ・クリップと前記少
    なくとも１つの電気接続パッドとの間の前記はんだ接続
    が、充填材料によって少なくとも部分的に充填され、所
    定の粘性を有するエポキシ樹脂により部分的にカプセル
    封じされることを特徴とする、 半導体チップ・パッケージ。
  2. 【請求項２】前記はんだ接続の熱膨張係数ＣＴＥ1と、
    前記充填材料によって少なくとも部分的に充填されたエ
    ポキシ樹脂の熱膨張係数ＣＴＥ2とが、 ＣＴＥ1−３０％ＣＴＥ1 ≦ ＣＴＥ2 ≦ ＣＴＥ1＋３０％ＣＴＥ1 の関係にあることを特徴とする、請求項１の半導体チッ
    プ・パッケージ。
  3. 【請求項３】前記充填材料が、それ自体は、前記エポキ
    シ樹脂自体の熱膨張係数より低い熱膨張係数を有するこ
    とを特徴とする、請求項１の半導体チップ・パッケー
    ジ。
  4. 【請求項４】前記エポキシ樹脂が、シクロヘキシルジエ
    ポキシド樹脂を含むことを特徴とする、請求項１の半導
    体チップ・パッケージ。
  5. 【請求項５】前記充填材料が、電気的に絶縁性であるこ
    とを特徴とする、請求項３の半導体チップ・パッケー
    ジ。
JP4340834A 1992-02-18 1992-12-22 半導体チップ・パッケージ Expired - Lifetime JP2763034B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US838613 1986-03-11
US07/838,613 US5243133A (en) 1992-02-18 1992-02-18 Ceramic chip carrier with lead frame or edge clip

Publications (2)

Publication Number Publication Date
JPH05275597A JPH05275597A (ja) 1993-10-22
JP2763034B2 true JP2763034B2 (ja) 1998-06-11

Family

ID=25277588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4340834A Expired - Lifetime JP2763034B2 (ja) 1992-02-18 1992-12-22 半導体チップ・パッケージ

Country Status (3)

Country Link
US (1) US5243133A (ja)
EP (1) EP0556550A2 (ja)
JP (1) JP2763034B2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499160A (en) * 1990-08-01 1996-03-12 Staktek Corporation High density integrated circuit module with snap-on rail assemblies
US5288944A (en) * 1992-02-18 1994-02-22 International Business Machines, Inc. Pinned ceramic chip carrier
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
JPH0766331A (ja) * 1993-08-02 1995-03-10 Motorola Inc 半導体デバイス・パッケージの製造方法
US5384692A (en) * 1993-12-16 1995-01-24 Intel Corporation Socket with in-socket embedded integrated circuit
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
US5708056A (en) * 1995-12-04 1998-01-13 Delco Electronics Corporation Hot melt epoxy encapsulation material
US5851311A (en) * 1996-03-29 1998-12-22 Sophia Systems Co., Ltd. Polymerizable flux composition for encapsulating the solder in situ
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6974765B2 (en) * 2001-09-27 2005-12-13 Intel Corporation Encapsulation of pin solder for maintaining accuracy in pin position
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
DE102004010956B9 (de) 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US9240526B2 (en) 2010-04-23 2016-01-19 Cree, Inc. Solid state light emitting diode packages with leadframes and ceramic material
CN117038612A (zh) * 2023-10-09 2023-11-10 烟台台芯电子科技有限公司 一种功率器件的封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS531562U (ja) * 1976-06-24 1978-01-09
JPS5348472A (en) * 1976-10-15 1978-05-01 Hitachi Ltd Sealing method of semiconductor device
JPS5722340Y2 (ja) * 1977-07-05 1982-05-14
EP0002166A3 (fr) * 1977-11-18 1979-08-08 International Business Machines Corporation Support pour microplaquettes de circuits intégrés, et son procédé de fabrication
JPS60134453A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置用リ−ドフレ−ム
JPH0766952B2 (ja) * 1986-05-14 1995-07-19 三菱電機株式会社 混成集積回路装置
US5149590A (en) * 1987-02-17 1992-09-22 Rogers Corporation Electrical substrate material
US4985747A (en) * 1988-06-09 1991-01-15 Oki Electric Industry Co., Ltd. Terminal structure and process of fabricating the same
US4870224A (en) * 1988-07-01 1989-09-26 Intel Corporation Integrated circuit package for surface mount technology
JP2651608B2 (ja) * 1988-10-28 1997-09-10 イビデン株式会社 電子部品搭載用基板
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection

Also Published As

Publication number Publication date
JPH05275597A (ja) 1993-10-22
US5243133A (en) 1993-09-07
EP0556550A2 (en) 1993-08-25
EP0556550A3 (ja) 1994-04-06

Similar Documents

Publication Publication Date Title
JP2763034B2 (ja) 半導体チップ・パッケージ
JP2541781B2 (ja) 半導体チップパッケ―ジ
EP0740340B1 (en) Structure and process for mounting semiconductor chip
JP3704864B2 (ja) 半導体素子の実装構造
JPH1174415A (ja) 電子モジュールの相互接続を形成する方法
US5652466A (en) Package for a semiconductor element
JP3402969B2 (ja) 半導体装置の製造方法
JP3492025B2 (ja) 回路基板構造
US6225700B1 (en) Package for a semiconductor element having depressions containing solder terminals
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JPH0773110B2 (ja) 半導体集積回路装置
JP3279844B2 (ja) 半導体装置及びその製造方法
JP3441194B2 (ja) 半導体装置及びその製造方法
JP3030605B2 (ja) 半導体装置
JP3297615B2 (ja) 半導体装置
JPH08181001A (ja) 面実装用チップ抵抗器とその面実装方法
JP3810335B2 (ja) 配線基板
JP2001358244A (ja) パワー半導体モジュール
JP2720864B2 (ja) 樹脂封止形電子部品
JP3808358B2 (ja) 配線基板
JPH0864711A (ja) 半導体用パッケージ
JP2968969B2 (ja) 配線基板
JP3780503B2 (ja) 配線基板
JP3850338B2 (ja) 配線基板
Wall Gold in Hybrid Microelectronics: A review of the Vancouver Conference