CN1237580C - 具有焊块底部金属化结构的半导体装置及其制程 - Google Patents

Abstract

一种具有焊块底部金属化结构的半导体装置及其制程，是在至少一形成有多个焊垫的半导体装置本体表面覆盖一保护层，且该保护层具有多条开孔以露出该焊垫；再在该焊垫上形成一第一金属层，并使该第一金属层能够部分覆盖在该焊垫及焊垫周围的保护层上；接着在该第一金属层上形成一第二金属层，以覆盖住该第一金属层及其余外露出该第一金属层的部分焊垫，与至少一覆盖在该第二金属层的第三金属层，以完成一焊块底部金属化结构层；之后在该焊块底部金属化结构层上形成一焊块，同时提供该焊块底部金属化结构层与该焊垫间良好的接合效果与电性连接功能。

Description

具有焊块底部金属化结构的半导体装置及其制程

技术领域

本发明是关于一种具有焊块底部金属化结构的半导体装置及其制程，特别是关于一种覆晶式(Flip Chip)半导体封装结构的覆晶焊块结构及其制程。

背景技术

覆晶式(Flip Chip)半导体封装技术作为一种先进的半导体封装技术，与现有的非覆晶式封装技术最主要不同点在于：它所封装的半导体芯片是以正面朝下的倒置方式安置在基板上，并借由多个焊块(Bump)焊接到基板上。由于在覆晶式封装结构体中，不需要使用占用空间较多的焊线(Bonding Wires)，将半导体芯片电性连接至基板，因此可使整体封装结构更为轻薄短小。

请参阅图1，在将焊块150焊接在半导体芯片100时，首先要在半导体芯片100的焊垫110上，形成一焊块底部金属化(Under BumpMetallurgy，UMB)结构层130，该UMB结构层130包含有一形成在焊垫110上的粘着层(adhesion Layer)130a，例如它可以是铝金属层；一个防止扩散的阻隔层(barrier layer)130b，例如它可以是镍钒合金；以及一用以接着该焊块150的湿润层(wetting layer)130c，例如可以是铜金属层。利用该UMB结构层130提供了接置焊块、扩散阻隔(diffusion barrier)以及适当的粘着性等功能，在该焊块150与半导体芯片100的焊垫110之间，可以将焊料涂布至各个UBM结构层上，再经过回焊程序(Reflow)将所施加的焊料形成所需的焊块。

该UBM制程一般采用的方法包括溅镀技术(Sputtering)、蒸镀技术(Evaporation)及电镀技术(Plating)等。

图2A至图2E为现有的在半导体芯片上进行覆晶焊块的制程。如图2A所示，首先在一表面具有多个焊垫110的半导体芯片100的表面，形成一绝缘保护层(Passivation Layer)120，并曝露该芯片100上的焊垫110，接着利用溅镀及电镀，在该焊垫上形成一UBM结构层130。

请参阅图2B，将一干膜(Dry Film)的拒焊层(Solder Mask)140设置在该绝缘保护层120上，且该拒焊层140预设有多个开口14l，用以露出该UBM结构层130。

请参阅图2C，接着进行一焊料涂布制程，将一含有锡铅合金(Sn/Pb)的焊料，通过该开口141、利用丝网印刷技术，涂布至该UBM结构层130，形成多个焊块150。

请参阅图2D，先进行一回焊(reflow)制程，将焊料焊接至该UBM结构层130上，之后，再将该拒焊层140去除，并进行一第二次回焊程序(Reflow)，将该焊块150圆球化，如图2E所示。

目前已有许多关于UBM制程的专利，例如包括下列美国专利：美国专利第5,773,359号“INTERCONNECT SYSTEM AND METHOD OFFABRICATION”、“美国专利第5,904,859号″FLIP CHIP METALLIZATION”和美国专利第5,937,320号“BARRIER LAYERS FOR ELECTROPLATED SNPBEUTECTIC SOLDER JOINTS”。

在半导体芯片的铝制焊垫上形成该UBM结构层时，该铝金属层是首先形成在该焊垫上，以完全覆盖住该焊垫，使得该铝制的焊垫与UBM结构层之间具有良好的粘合性(也可提供铬金属层)；接着，在该铝金属层上形成一镍/钒(Ni-V)混合层，目的是提供一阻隔层以避免该芯片焊垫与焊块电极反应，生成共金属化合物(intermetallic compounds)；最后，在该混合金属层上形成一铜金属层(也可以是镍、铂、钼金属层)，作为一湿润层(Wetting Layer)，借以提供该焊块顺利焊接至该UBM结构层上。然而，在铜制焊垫上形成焊块时，上述的UBM结构层便不再适用，原因在于用以覆盖在该焊垫的铝金属层与铜制焊垫之间具有较差的粘合性，使得该UBM结构层无法有效粘合至该焊垫上；有鉴于此，在该UBM结构层上形成铜金属的焊垫时，该UBM结构层中，首先在该焊垫上形成一钛(Ti，titanium)金属层，以覆盖住该铜制焊垫，使该金属铜材焊垫与UBM结构层具有良好的粘合性；接着，在该钛金属层上形成一混合层以及一铜金属层，提供该焊块顺利焊接至该UBM结构层。然而，该钛金属层虽然能有效粘合该铜制焊垫与绝缘保护层，但由于其导电性比铜金属层的导电性差，无法提供该焊块与焊垫之间的良好的电性连接功能。

因此，如何提供UBM结构层与金属铜材质的焊垫之间良好的电性连接功能，同时也能维持该焊垫与UBM结构层良好的粘合性，是目前亟待解决的课题。

发明内容

为克服上述现有技术的缺点，本发明的主要目的是提供一种具有焊块底部金属化结构的半导体装置及其制程，能有效提供该焊块底部金属化(Under Bump Metallurgy，UMB)结构层与焊垫之间具有良好电性连接功能。

本发明的另一目的是提供一种具有焊块底部金属化结构的半导体装置及其制程，能有效提供该焊块底部金属化(UMB)结构层、焊垫与绝缘保护之间具有良好结合性。

为达成上述及其它目的，本发明的具有焊块底部金属化结构的半导体装置是包括一半导体装置本体，在其表面形成有多个焊垫；一保护层，是覆盖在该本体表面上并具有多条的开孔以露出该焊垫；多个焊块底部金属化(UMB)结构层，是包含一形成在该焊垫上用以覆盖部分焊垫的第一金属层，一形成在该第一金属层上覆盖住该第一金属层及其余外露在该第一金属层部分焊垫的第二金属层，与至少一覆盖在该第二金属层的第三金属层；以及多个焊块，是形成在该焊块底部金属化(UMB)结构层上。

本发明所提供的具有焊块底部金属化结构的半导体装置制程包括下列步骤：首先在一形成有多个焊垫的半导体装置本体表面上覆盖一保护层，且该保护层具有多条的开孔以露出该焊垫；再在该焊垫上形成一第一金属层，并使该第一金属层能够部分覆盖在该焊垫及焊垫周围的保护层上；接着在该第一金属层上形成一第二金属层，以覆盖住该第一金属层及其余外露在该第一金属层的部分焊垫，并在该第二金属层上形成至少一第三金属层，借以完成一焊块底部金属化(UMB)结构层；之后在该焊块底部金属化(UMB)结构层上形成焊块。

本发明的具有焊块底部金属化结构的半导体装置特点是，将该焊块底部金属化(UMB)结构层中的第一金属层部分覆盖在该焊垫及焊垫周围的保护层上，以提供该焊块底部金属化(UMB)结构层一锚定作用，顺利将该焊块底部金属化(UMB)结构层及保护层与该焊垫相连接；并在该第一金属层上形成一第二金属层，以覆盖住该第一金属层及其余部分外露在该第一金属层的焊垫，使该第二金属层能够直接接触该焊垫外露表面，提供该焊块底部金属化(UMB)结构层上的焊块与该焊垫间具有良好的电性连接功能，借以同时提供该焊块底部金属化(UMB)结构层与焊垫之间具有良好接合及电性连接功能。

附图说明

图1是现有的焊块底部金属化(UBM)结构层剖面示意图；

图2A至图2E是现有的用以进行覆晶焊块制程的剖面示意图；

图3A是本发明的具有焊块底部金属化结构的半导体装置实施例1的剖面示意图；

图3B及图3C是本发明的具有焊块底部金属化结构的半导体装置实施例1的第一金属层上视图；

图4A是本发明的具有焊块底部金属化结构的半导体装置实施例2的剖面示意图；

图4B及图4C是本发明的具有焊块底部金属化结构的半导体装置实施例2的第一金属层上视图；以及

图5A至图5E是本发明的具有焊块底部金属化结构的半导体装置制程的剖面示意图。

具体实施方式

实施例1

图3A是本发明具有焊块底部金属化结构的半导体装置的实施例1的剖面示意图。

该半导体装置主要是包括一半导体装置本体200，在该本体200上形成有多个焊垫210；一保护层220，是形成在该本体200的表面上，并设置有多条开孔，使该焊垫210能够露出该保护层220；多个焊块底部金属化(UMB)结构层230，是形成在周围覆盖有该保护层220的焊垫210外露表面上，其包含有一第一金属层230a，是形成在该焊垫210上，用以覆盖部分焊垫210及焊垫周围的保护层220，一第二金属层230b，是形成在该第一金属层230a上，覆盖住该第一金属层230a及其余未被该第一金属层230a覆盖的部分焊垫210；至少一第三金属层230c，是形成在该第二金属层230b上；以及多个焊块240，形成在该焊块底部金属化(UMB)结构层230上。

该半导体装置本体200可适用于半导体封装基板结构，也可运用在第二阶段组装电子器件的一般印刷电路板(Printed Circuit Board)上，但最佳的效果是应用在覆晶(Flip Chip)型的半导体芯片或晶片。在该半导体装置本体200的表面形成有多个焊垫210，例如可以是一铜制焊垫，是作为该半导体本体200内部电路的输出、输入的焊垫；由于这些输出、输入焊垫的结构大致相同，因此为了简化附图及说明，仅显示一个焊垫作为范例进行说明。

该保护层(Passivation Layer)220为一绝缘层(dielectriclayer)，在一般制程中是采用聚酰亚胺层(polyimide layer)、二氧化硅层(silicon dioxide layer)、氮化硅层(silicon nitride layer)等，用以覆盖住该半导体装置本体200的表面，保护其免受到外界的污染及破坏，且该保护层220具有多条开孔，以露出该焊垫210。

该焊块底部金属化(UMB)结构层230，包含有多层堆栈在该焊垫210上的金属层，一般在制程中为配合该金属铜材质的焊垫210，首先是在该铜制焊垫210上形成一第一金属层230a，例如钛金属层，借以提供该金属铜材质的焊垫230与该UBM结构层230之间具有良好的接合性；且该第一金属层230a的钛金属层是部分覆盖在曝露出该保护层220的焊垫210中心及围绕该焊垫210周围的保护层220上表面，以露出该焊垫210上表面的环形区域及覆盖在该焊垫210周围的保护层侧边，如图3B所示；同时为加强该钛金属层230a与焊垫210及保护层220的接合力，也可形成至少一连接于焊垫210中心的钛金属层部分及围绕于该保护层220上表面的钛金属部分的钛金属层连接部，如图3C所示；其中该部分覆盖在焊垫210的金属层种类、形状及数量，不受本图所示的限制，仅需提供该UBM结构层230与焊垫210连接的金属层种类、形状及数量皆可应用在本发明中。

该焊块底部金属化(UMB)结构层230还包含有一第二金属层230b，例如为铜金属层，是形成在该第一金属层230a上，以覆盖住该第一金属层230a及其余部分焊垫210，通过该铜金属层可直接接触没有被该钛金属层所覆盖的其余铜制焊垫210，以提供该焊块底部金属化(UMB)结构层230与该焊垫210之间具有良好的电性连接功能。在该铜金属层上还可覆盖有一第三金属层230c，例如镍金属层，以提供包覆其中的该铜金属层良好的环境保护与后续焊接其上的焊块具有良好的沾润作用，使该焊块240能够顺利接置在该焊块底部金属化(UMB)结构层230之上。

实施例2

请参阅图4A，为本发明实施例2的具有焊块底部金属化结构的半导体装置示意图。如图所示，本发明实施例2的半导体装置与实施例1所揭示的内容大致相同，其不同处在于制备该焊块底部金属化(UMB)结构层230时，该第一金属层230a，例如钛金属层，是部分覆盖在露出该保护层的焊垫210中心及围绕该焊垫210周围的保护层220上表面及侧边，仅曝露出该焊垫210外表面的环形部分，如图4B所示，进一步借由加大该钛金层面积，以增加该UBM结构层230及保护层220与该焊垫210的接合能力；再有，也可形成至少一连接该焊垫210中心的钛金属层部分及围绕于该保护层220表面的钛金属部分的钛金属层连接部，如图4C所示。

请参阅图5A图5E，为本发明的实施例2具有焊块底部金属化结构的半导体装置制程剖面示意图。

如图5A所示，首先在一预先形成有多个铜制焊垫310的半导体芯片300表面覆盖有一保护层320，例如二氧化硅层，并使该保护层320在该焊垫310处仅覆盖在该焊垫310的周围表面，使该保护层320具有多条露出该焊垫310中心部分的开孔321。

如图5B所示，接着在该保护层320上利用溅镀(sputtering)技术形成有第一金层，例如钛金属层330a。

如图5C所示，再针对覆盖在该保护层320的钛金属层330a进行蚀刻(etching)，使该钛金属层在该铜制焊垫310表面形成有一如图4B所示的，用以部分覆盖该焊垫310及周围保护层320表面的图形，以利用该钛金属层330a与铜制焊垫310之间具有良好接合能力，提供该保护层320与该焊垫310之间良好接合效果。

如图5D所示，接着在该完成图案化的钛金属层330a表面，电镀第二金属层330b及第三金属层330c，例如为铜金属层330b及镍金属层330c，使该铜金属层330b能够覆盖在没有被该钛金属层330a所覆盖的部分焊垫310，以直接接触该铜制焊垫310，再使该镍金属层330c完整覆盖在该铜金属层330b上，以完成该焊块底部金属化(UMB)结构层330。

如图5E所示，最后在该焊块底部金属化(UMB)结构层330上涂布一焊料，并经回焊制程而形成一焊块340，以完成本发明的具有焊块底部金属化结构的半导体装置。

由于该钛金属层是部分覆盖在该铜制焊垫上，以维持该UMB结构层及保护层与该焊垫的接合能力，同时该钛金属层并非完全覆盖在该铜制焊垫上，使后续形成在钛金属层上的铜金属层能够直接接触该铜制焊垫，以同时维持良好的电性连接功能。

Claims (18)

1.一种具有焊块底部金属化结构的半导体装置，其特征在于，该半导体装置包括：

一半导体装置本体，并在该本体表面形成有多个焊垫；

一保护层，是覆盖在该半导体装置本体的表面，并形成有多条开孔以外露出该焊垫；

多个焊块底部金属化结构层，该焊块底部金属化结构层包含多个的金属层以形成在周围覆盖有该保护层的焊垫外露表面上，其中第一金属层是形成在该焊垫上，用以覆盖住部分焊垫及焊垫周围的保护层，第二金属层是形成在该第一金属层上，覆盖住该第一金属层及其余外露在该第一金属层的部分焊垫；以及

多个焊块，形成在该焊块底部金属化结构层上。

2.如权利要求1所述的半导体装置，其特征在于，该焊块底部金属化结构层还包含有至少一第三金属层覆盖在该第二金属层上。

3.如权利要求1所述的半导体装置，其特征在于，该半导体装置本体是一半导体芯片、晶片、半导体封装基板及电路板中的任一个。

4.如权利要求1所述的半导体装置，其特征在于，该焊垫的材质为金属铜。

5.如权利要求1所述的半导体装置，其特征在于，该第一金属层的材质为金属钛。

6.如权利要求1所述的半导体装置，其特征在于，该第二金属层的材质为金属铜。

7.如权利要求2所述的半导体装置，其特征在于，该第三金属层的材质为金属镍。

8.如权利要求1所述的半导体装置，其特征在于，该保护层为一绝缘层。

9.如权利要求8所述的半导体装置，其特征在于，该保护层的材质为聚酰亚胺层、二氧化硅层及氮化硅层中的任一个。

10.一种具有焊块底部金属化结构的半导体装置制程，其特征在于，该半导体装置制程包括：

首先在至少一形成有多个焊垫的半导体装置本体表面覆盖一保护层，且该保护层具有多条开孔以露出该焊垫；

在该保护层及曝露在该保护层开孔的焊垫上形成第一金属层，并图案化该第一金属层，使该第一金属层部分覆盖在该焊垫及焊垫周围的保护层上，再在该第一金属层上形成第二金属层，使该第二金属层覆盖住该第一金属层以及其余外露在该第一金属层的部分焊垫，构成了覆盖在该焊垫上的焊块底部金属化结构层；以及

在该焊块底部金属化结构层上形成一焊块。

11.如权利要求10所述的半导体装置制程，其特征在于，在该第二金属层上还形成有至少一第三金属层。

12.如权利要求10所述的半导体装置制程，其特征在于，该半导体装置本体为一半导体芯片及晶片中的任一个。

13.如权利要求10所述的半导体装置制程，其特征在于，该焊垫的材质为金属铜。

14.如权利要求10所述的半导体装置制程，其特征在于，该第一金属层的材质为金属钛。

15.如权利要求10所述的半导体装置制程，其特征在于，该第二金属层的材质为金属铜。

16.如权利要求11所述的半导体装置制程，其特征在于，该第三金属层的材质为金属镍。

17.如权利要求10所述的半导体装置制程，其特征在于，该保护层为一绝缘层。

18.如权利要求17所述的半导体装置制程，其特征在于，该保护层的材质为聚酰亚胺层、二氧化硅层及氮化硅层中的任一个。

Images