KR100536036B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100536036B1
KR100536036B1 KR10-2000-0011551A KR20000011551A KR100536036B1 KR 100536036 B1 KR100536036 B1 KR 100536036B1 KR 20000011551 A KR20000011551 A KR 20000011551A KR 100536036 B1 KR100536036 B1 KR 100536036B1
Authority
KR
South Korea
Prior art keywords
conductive metal
metal layer
electrode
conductive
semiconductor device
Prior art date
Application number
KR10-2000-0011551A
Other languages
English (en)
Other versions
KR20000076789A (ko
Inventor
와따나베에이지
무라따고우이찌
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20000076789A publication Critical patent/KR20000076789A/ko
Application granted granted Critical
Publication of KR100536036B1 publication Critical patent/KR100536036B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 기판상에 형성된 전극상에 배리어 금속(barrier metal)을 통해서 돌기 전극이 접합되는 반도체 장치 및 그 제조 방법에 관한 것이며, 반도체 기판에 형성된 전극과 돌기 전극을 높은 신뢰성을 가지고 접합하는 것을 과제로 한다.
반도체 칩(2)상에 형성된 전극(5)상에, 제 1 내지 제 3 도전성 금속층(31, 32, 33A)을 적층하여 된 배리어 금속(30A)을 통해서 범프(4)가 접합되어 이루어지는 구성으로 된 반도체 장치에 있어서, 배리어 금속(30A)을 구성하는 복수의 도전성 금속층(31, 32, 33A) 중, 범프(4)와 직접 접합되는 최상부에 위치하는 제 3 도전성 금속층(33A)이, 하부에 위치하여 내확산성 및 내산화성에 약한 재질로 된 제 2 도전성 금속층(32)을 피복하는 구성으로 한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 특히 반도체 기판상에 형성된 전극상에 배리어 금속(barrier metal)을 통해서 돌기 전극이 접합되는 반도체 장치 및 그 제조 방법에 관한 것이다.
근년에, 반도체 장치의 소형화에 대응하기 위해, 플립 칩(F1ip chip)으로 대표되도록, 외부 접속 단자로서 범프 등의 돌기 전극을 사용한 반도체 장치가 주목되어 왔다.
또한, 한편에 있어서 반도체 장치에는 높은 신뢰성이 요구되고 있고, 따라서 돌기 전극도 높은 신뢰성을 실현할 필요가 있다.
도 1은 일반적인 돌기 전극 부착 반도체 장치(1)를 나타내고 있다. 동 도면에 도시된 바와 같이, 반도체 장치(1)는 반도체 칩(2)의 회로 형성면에 복수의 전극 패드(3)를 가지고 있고, 이 전극 패드(3)에 외부 접속 단자로 되는 범프(4)를 배설한 구성으로 되어 있다.
도 2는 반도체 장치(1)에 설치된 전극 패드(3)의 근방을 확대한 도면이다. 동 도면에 도시된 바와 같이, 범프(4)는 반도체 칩(2)에 형성된 전극(5)에 직접 형성되는 것은 아니고, 전극부(5)의 상부에 형성된 배리어 금속(10)을 통해서 전극(5)에 접합되는 구성으로 되어 있다. 이하, 구체적인 구성에 대해서 설명한다.
반도체 칩(2)의 전극(5)이 형성되어 있는 회로 형성면에는, 이것을 보호하는 절연막(6)이 형성되어 있다. 또한, 절연막(6)의 전극(5)이 형성된 위치에는 개구부(7)가 설치되어 있고, 전극(5)은 이 개구부(7)를 통해서 노출된 구성으로 되어 있다.
배리어 금속(10)은 제 1 내지 제 3 도전성 금속층(11 ~ 13)을 적층한 구조로 되어 있다. 이 배리어 금속(10)은 범프(4)가 전극(5)에 확산되는 것을 방지하기 위해서 설치되어 있다. 구체적으로는, 범프(4)가 땜납 범프이고, 범프(4)를 직접 전극(5)에 접합하면 땜납이 전극(5)에 확산하고, 확산 부분은 강도가 저하되기 때문에 범프(4)가 전극(5)으로부터 박리되어 버릴 우려가 있다. 이것을 방지하기 위해서, 배리어 금속(10)을 설치하고 있다.
배리어 금속(10)의 최하부에 위치하는 제 1 도전성 금속층(11)은 전극(5)과의 접합성이 양호한 재질이 선정되어 있다. 또한, 제 1 도전성 금속층(11)의 상부에 적층된 제 2 도전성 금속층(12)은 제 1 도전성 금속층(11)과의 접합성이 양호한 재질이 선정되어 있다. 또, 제 2 도전성 금속층(12)의 상부에 적층된 제 3 도전성 금속층(13)은 제 2 도전성 금속층(11) 및 범프(4)와의 접합성이 양호한 재질이 선정되어 있다. 또, 제 3 도전성 금속층(13)은 범프(4)의 확산을 방지할 수 있는 재질이 선정되어 있다.
또, 이 배리어 금속(10)을 형성하기 위해서는, 전극(5)과 전기적으로 접속된 상태로 반도체 칩(2)상에 제 1 도전성 금속층(11)을 형성하고, 그 상부에 제 2 도전성 금속층(12)을 형성하고, 그 후에 소정의 배리어 금속(10)의 형상에 대응한 개구를 가진 레지스트를 제 2 도전성 금속층(12)상에 형성한다. 그리고, 이 레지스트가 존재하고 있는 상태로 제 3 도전성 금속층(13)을 형성하고, 그 후에 레지스트 제거, 및 제 1 및 제 2 도전성 금속층(11, 12)의 불필요한 부분을 에칭 제거함으로써 배리어 금속(10)을 형성하고 있었다.
그런데, 제 2 도전성 금속층(12)의 재질은 제 1 및 제 3 도전성 금속층(11, 13)에 모두 접합성이 양호한 재질로 할 필요가 있고, 그 선택성에 자유도가 없다. 이 때문에, 종래에는 상기한 접합성을 주로 선정함으로써, 범프(4)의 재질에 대해 내확산성이 낮고, 또한 내산화성이 약한 것을 선정하지 않을 수 없었다.
한편, 종래의 배리어 금속(10)은 도 2에 도시된 바와 같이 제 2 도전성 금속층(12)의 측면부가 노출된 구성으로 되어 있었다. 이 때문에, 범프(4)의 형성시에 있어서, 범프재가 제 2 도전성 금속층(12)의 노출된 측부에 접촉되는 경우가 있었다.
이 종래의 구성에서는, 예를 들면 범프(4)의 재료로서 땜납을 사용한 바와 같은 경우에는, 땜납이 제 2 도전성 금속층(12)에 횡방향으로부터 확산해 버린다. 이 확산 부위는 배리어 특성이 저하되기 때문에, 따라서 제 1 도전성 금속층(11)과 제 3 도전성 금속층(13) 사이에 박리가 발생할 우려가 생긴다.
또한, 제 2 도전성 금속층(12)으로서 내산화성이 약한 것을 선정한 경우에는, 제 2 도전성 금속층(12)의 노출된 측부가 산화되고, 범프(4)를 전사 등으로 부착한 경우, 측부가 젖지 않기 때문에, 범프(4)의 접합 신뢰성이 저하될 우려가 있다.
본 발명은 상기의 점에 비추어 된 것이고, 반도체 기판에 형성된 전극과 돌기 전극을 높은 신뢰성을 가지고 접합할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서 본 발명에서는, 다음에 기술하는 각 수단을 강구한 것을 특징으로 하는 것이다.
청구항 1 기재의 발명은,
반도체 기판상에 형성된 전극상에, 복수의 도전성 금속층을 적층하여 되는 배리어 금속을 통해서 돌기 전극이 접합되어 이루어지는 구성으로 된 반도체 장치에 있어서,
상기 배리어 금속을 구성하는 복수의 상기 도전성 금속층 중, 상기 돌기 전극과 접하는 최상부에 위치하는 최상부 도전성 금속층이 하부에 위치하는 상기 도전성 금속층의 전부를 피복하는 구성으로 한 것을 특징으로 하는 것이다.
또한, 청구항 2 기재의 발명은,
청구항 1 기재의 반도체 장치에 있어서,
상기 배리어 금속은
상기 전극상에 형성되어 있고, 상기 전극과의 접합성이 양호한 재질로 된 단일 또는 복수의 도전성 금속피막에 의해 형성된 제 1 도전성 금속층과,
상기 최상부 도전성 금속층을 구성하고, 상기 돌기 전극과의 접합성이 양호한 재질로 된 단일 또는 복수의 도전성 금속피막에 의해 형성된 제 3 도전성 금속층과,
상기 제 1 및 제 3 도전성 금속층의 쌍방에 대해 접합성이 양호한 재질로 된 단일 또는 복수의 도전성 금속피막에 의해 형성되어 있고, 상기 제 1 도전성 금속층과 제 3 도전성 금속층 사이에 삽입되는 제 2 도전성 금속층을 적층한 구성으로 되어 있고,
또한, 상기 제 3 도전성 금속층의 재질은 상기 돌기 전극의 재질에 대해 내확산성을 가지는 재질이거나, 또는 내산화성을 가지는 재질로 되어 있는 것을 특징으로 하는 것이다.
또한, 청구항 3 기재의 발명은,
청구항 2 기재의 반도체 장치에 있어서,
상기 제 1 도전성 금속층은
티탄(Ti), 크롬(Cr) 및 텅스텐(W) 중 어느 하나의 금속으로 된 도전성 금속피막이나, 또는 티탄(Ti), 크롬(Cr) 및 텅스텐(W) 중 어느 하나의 금속을 포함하는 합금으로 된 도전성 금속피막에 의해 구성되어 있는 것을 특징으로 하는 것이다.
또한, 청구항 4 기재의 발명은,
청구항 2 또는 3 기재의 반도체 장치에 있어서,
상기 제 2 도전성 금속층은
동(Cu), 니켈(Ni) 및 팔라듐(Pd) 중 어느 하나의 금속으로 된 도전성 금속피막이나, 또는 동(Cu), 니켈(Ni) 및 팔라듐(Pd) 중 어느 하나의 금속을 포함하는 합금으로 된 도전성 금속피막에 의해 구성되어 있는 것을 특징으로 하는 것이다.
또한, 청구항 5 기재의 발명은,
청구항 1 내지 4 중 어느 하나에 기재된 반도체 장치에 있어서,
상기 돌기 전극은 주석(Sn), 납(Pb) 및 은(Ag) 중 어느 하나의 금속으로 된 금속으로 이루어진 도전성 금속피막이나, 또는 주석(Sn), 납(Pb) 및 은(Ag) 중 어느 하나의 금속을 포함하는 합금으로 된 도전성 금속피막에 의해 구성되어 있는 것을 특징으로 하는 것이다.
또한, 청구항 6 기재의 발명은,
반도체 기판상에 형성된 전극상에, 복수의 도전성 금속층을 적층함으로써 배리어 금속을 형성하는 배리어 금속 형성 공정과,
이 배리어 금속 형성 공정의 종료 후에, 형성된 상기 배리어 금속상에 돌기 전극을 형성하는 돌기 전극 형성 공정을 포함하는 반도체 장치의 제조 방법에 있어서,
상기 배리어 금속 형성 공정은
상기 전극과 전기적으로 접속하도록, 상기 반도체 기판상의 거의 전면에 상기 전극과의 접합성이 양호한 재질로 된 단일 또는 복수의 제 1 도전성 금속피막을 형성하는 제 1 금속피막 형성 공정과,
상기 제 1 도전성 금속피막 상에, 상기 제 1 도전성 금속피막과의 접합성이 양호한 재질로 된 단일 또는 복수의 제 2 도전성 금속피막을 형성하는 제 2 금속피막 형성 공정과,
상기 제 2 도전성 금속피막만을 패터닝 처리함으로써, 적어도 상기 전극의 형성 영역을 포함하는 면적을 가진 제 2 도전성 금속층을 형성하는 제 2 도전성 금속층 형성 공정과,
상기 제 2 도전성 금속층 형성 공정의 종료 후에, 적어도 상기 제 2 도전성 금속층을 덮도록, 상기 제 2 도전성 금속피막 및 상기 돌기 전극과의 접합성이 양호한 재질로 된 단일 또는 복수의 제 3 도전성 금속층을 형성하는 제 3 도전성 금속층 형성 공정과,
상기 제 3 도전성 금속층 형성 공정의 종료 후에, 상기 제 1 도전성 금속피막을 상기 제 3 도전성 금속층을 마스크로 하여 제거함으로써, 제 1 도전성 금속층을 형성하는 제 1 도전성 금속층 형성 공정
을 포함하는 것을 특징으로 하는 것이다.
상기의 각 수단은 다음과 같이 작용한다.
청구항 1, 청구항 2, 및 청구항 6 기재의 발명에 의하면,
최상부에 위치하는 제 3 도전성 금속층으로, 그 하부에 위치하는 제 2 도전성 금속층의 측면부가 덮여지기 때문에, 제 2 도전성 금속층의 측면 위치에 있어서도 돌기 전극을 접합하는 것이 가능해진다. 즉, 제 2 도전성 금속층을 제 3 도전성 금속층으로 덮음으로써, 제 2 도전성 금속층의 측면부에는 돌기 전극과의 접합성이 양호한 제 3 도전성 금속층이 존재하게 된다. 따라서, 제 3 도전성 금속층과 돌기 전극의 접합 면적은 증대되고, 이것에 의해 돌기 전극과 배리어 금속의 접합성 및 기계적 강도의 향상을 도모할 수 있다.
또한, 제 2 도전성 금속층의 측면부는 제 3 도전성 금속층에 의해 완전하게 덮여지기 때문에, 제 3 도전성 금속층의 재질로서 돌기 전극의 확산을 억제하는 재질을 사용함으로써, 제 2 도전성 금속층으로서 돌기 전극의 재질과 확산되기 쉬운 금속을 사용해도 돌기 전극의 재질이 제 2 도전성 금속층 및 전극에 확산하는 것을 방지할 수 있다. 이것에 의해, 반도체 장치의 신뢰성을 향상시킬 수 있다.
다음으로, 본 발명의 실시의 형태에 대해서 도면과 함께 설명한다.
도 3 내지 도 9는 본 발명의 제 1실시예인 반도체 장치(20A) 및 그 제조 방법을 설명하기 위한 도면이다. 도 3은 반도체 장치(20A)의 전극 패드(23A)의 근방을 확대하여 나타내고 있다. 또한 도 4 내지 도 9는 반도체 장치(20A)에 설치되어 있는 배리어 금속(30)의 제조 방법을 제조 순서에 따라 나타내고 있다.
또, 본 발명은 배리어 금속(30A)에 특징을 가지고, 다른 구성은 종래와 동일하기 때문에, 도 3 내지 도 9에 있어서, 먼저 설명한 도 1 및 도 2와 동일한 구성에 대해서는 동일한 부호를 부여하여 설명하는 것으로 한다.
도 3에 도시된 바와 같이, 반도체 장치(20A)에 설치되는 전극 패드(23A)는 반도체 칩(2)상에 형성된 전극(5)과, 이 전극(5)상에 형성되는 배리어 금속(30A)에 의해 구성되어 있다. 본 실시예에 의한 반도체 장치(20A)에서는, 배리어 금속(30A)은 제 1 내지 제 3 도전성 금속층(31, 32, 33A)을 적층한 구조로 되어 있다.
제 1 도전성 금속층(31)은 전극(5)에 접합되는 최하부에 위치하고, 전극(5)과의 접합성이 양호한 재질이 선정되어 있다. 구체적으로는, 본 실시예에서는 제 1 도전성 금속층(31)의 재질로서 티탄(Ti)을 사용하고 있고, 그 두께는 5OOnm로 되어 있다.
또, 제 1 도전성 금속층(31)의 재료로서는, 티탄(Ti)에 대신하여, 크롬(C r), 및 텅스텐(W) 중 어느 하나의 금속, 또는 티탄(Ti), 크롬(Cr), 및 텅스텐(W) 중 어느 하나의 금속을 포함하는 합금을 사용하는 것도 가능하다.
또한, 제 2 도전성 금속층(32)은 제 1 도전성 금속층(31)과 제 3 도전성 금속층(33A) 사이에 삽입되는 층이고, 제 1 및 제 3 도전성 금속층(31, 33A)의 쌍방에 대해 접합성이 양호한 재질이 선정되어 있다. 구체적으로는, 본 실시예에서는 제 2 도전성 금속층(32)의 재질로서 니켈(Ni)을 사용하고 있고, 그 두께는 500nm로 되어 있다.
또, 제 2 도전성 금속층(32)으로서는, 니켈(Ni)에 대신하여, 동(Cu) 또는 팔라듐(Pd) 중 어느 하나의 금속, 또는 동(Cu), 니켈 (Ni), 및 팔라듐(Pd) 중 어느 하나의 금속을 포함하는 합금을 사용하는 것도 가능하다.
또한, 제 3 도전성 금속층(33A)은 최상부에 위치하고(최상부 도전성 금속층), 범프(4)(본 실시예에서는 땜납 범프를 사용함)에 대해 접합성이 양호하고, 또한 범프(4)의 재질(본 실시예의 경우에는 땜납)에 대해 내확산성을 가지거나, 내산화성을 가지는 재질이 선정되어 있다. 구체적으로는, 본 실시예에서는 제 3 도전성 금속층(33A)의 재질로서 금(Au)을 사용하고 있고, 그 두께는 10Onm(O.1mm)로 되어 있다.
이 제 3 도전성 금속층(33A)으로서는, 금(Au)을 대신하여, 백금(Pt), 팔라듐(Pd), 니켈(Ni) 중 어느 하나의 금속으로 된 금속, 또는 금(Au), 백금(Pt), 팔라듐(Pd), 및 니켈(Ni) 중 어느 하나의 금속을 포함하는 합금을 사용하는 것도 가능하다. 이 각 금속의 경우에는, 범프(4)와의 접합성(습윤)을 확보하면서, 내산화성을 실현할 수 있다. 또한, 범프(4)와의 접합성(습윤)을 확보하면서, 내확산성을 실현할 수 있는 금속 재료로서는, 니켈(Ni) 또는 이것을 주성분으로 하는 금속을 사용할 수 있다.
또한, 본 실시예에 있어서는, 제 1 내지 제 3 도전성 금속층(31, 32, 33A)을 각각 단일의 금속피막에 의해 형성된 구성예를 나타내지만, 각 도전성 금속층(31, 32, 33A)은 반드시 단일의 금속막으로 할 필요는 없이, 복수의 도전성 금속피막에 의해 형성된 구성으로 하여도 좋다.
여기서, 제 3 도전성 금속층(33A)에 주목하면, 본 실시예에서는 제 2 도전성 금속층(32)의 측면부에는 제 3 도전성 금속층(33A)의 일부를 구성하는 피복부(34A)가 설치되어 있다. 즉, 본 실시예에 의한 배리어 금속(30A)에서는, 제 2 도전성 금속층(32)의 측면부는 노출되어 있지 않고, 제 3 도전성 금속층(33A)에 완전하게 덮여진 구성으로 되어 있다.
이 때문에, 제 2 도전성 금속층(32)의 측면 위치에 있어서도 범프(4)를 접합할 수 있다. 즉, 피복부(34A)는 제 3 도전성 금속층(33A)과 일체적으로 형성되어 있고, 또한 제 3 도전성 금속층(33A)은 땜납과의 습윤이 양호한 금속에 의해 형성되어 있다.
이 때문에, 제 2 도전성 금속층(32)의 측면위치에 있어서도 범프(4)를 접합할 수 있다. 즉, 피복부(34A)는 제 3 도전성 금속층(33A)과 일체적으로 형성되어 있고, 또한 제 3 도전성 금속층(33A)은 땜납과의 습윤이 양호한 금속에 의해 형성되어 있다.
따라서, 범프(4)를 제 2 도전성 금속층(32)의 측면에 위치하는 피복부(34A)에 있어서도 접합하는 것이 가능해진다. 이것에 의해서, 범프(4)와 제 3 도전성 금속층(33A)과의 접합 면적을 증대할 수 있고, 따라서 배리어 금속(30A)(제 3 도전성 금속층(33A))과의 접합성 및 기계적 강도의 향상을 도모할 수 있다.
또한, 제 2 도전성 금속층(32)의 측면부를 제 3 재질로서 확산하기 어려운 금속(예를 들면, 니켈)으로 완전히 덮는 구성으로 했기 때문에, 제 2 도전성 금속(32)의 재질로서 범프(4)(본 실시예에서는 땜납)에 대해 확산되기 쉬운 금속(본 실시예에서는 동)을 사용해도, 제 2 도전성 금속층(32)에 범프(4)가 확산되는 것을 방지할 수 있다.
즉, 제 3 도전성 금속층(33A)의 재질로서 범프(4) 돌기 전극의 확산을 억제하는 재질을 사용함으로써, 범프(4)의 재질이 제 2 도전성 금속층(32)에 확산하는 것과, 또한 제 2 도전성 금속층(32)을 통해서 전극(5)에 확산하는 것을 방지할 수 있고, 따라서 반도체 장치(20A)의 신뢰성을 향상시킬 수 있다.
계속하여, 상기 구성으로 된 배리어 금속(30A)의 제조 방법에 대해서 설명한다.
도 4는 절연막(6)에 전극(5)을 노출하기 위한 개구부(7)를 설치한 반도체 칩(2)을 나타내고 있다. 이 반도체 칩(2)상에 스퍼터링 공정을 이용하여 먼저 제 1 도전성 금속피막(41)을 형성하고, 다음에 제 1 도전성 금속피막(41)상에 제 2 도전성 금속피막(42)을 형성한다(도 5참조).
이 때, 본 실시예에서는 제 1 도전성 금속피막(41)으로서는 티탄(Ti)을 사용하고 있고, 그 형성하는 막 두께는 500nm로 하고 있다. 또한, 제 2 도전성 금속피막(42)으로서는 니켈(Ni)을 사용하고 있고, 또 형성하는 막 두께는 500nm로 하고 있다.
상기와 같이 제 1 및 제 2 도전성 금속피막(41, 42)이 형성되면, 그 상부에 포지티브형 레지스트(44A)를 배설함으로써 전극(5)의 상부 위치를 이 레지스트(44A)로 덮는다. 계속하여, 습식 에칭에 의해서, 제 2 도전성 금속피막(42)을 예를 들면 φ100 μm의 사이즈로 패터닝함으로써, 제 2 도전성 금속층(32)을 형성한다(도 6 참조). 이 제 2 도전성 금속층(32)의 형성 후에, 레지스트(44A)를 제거한다.
그 후, 제 1 도전성 금속피막(41)상에, 제 2 도전성 금속층(32)의 사이즈(φ100 μm)보다 큰 φ110 μm의 개구를 가진 포지티브형 레지스트(44B)를 형성한다(도 7 참조). 이 개구부의 형성 위치는 전극(5)의 상부 위치에 선정되어 있다.
그 후, 제 1 도전성 금속피막(41)에 전류를 흘리고, 전해도금법으로 제 1 도전성 금속피막(41) 및 제 2 도전성 금속층(32)상에 제 3 도전성 금속층(33A)을 0.1 μm의 두께로 형성한다(도 8 참조). 본 실시예에서는, 제 3 도전성 금속층(33A)으로서 금(Au)을 사용한다. 상기한 바와 같이, 레지스트(44B)는 제 2 도전성 금속층(32)의 사이즈보다도 큰 통로를 가지고 있기 때문에, 상기의 전해도금에 의해 제 2 도전성 금속층(32)을 덮도록 제 3 도전성 금속층(33A)이 형성된다.
그 후, 레지스트(44B)를 제거함과 동시에, 습식 에칭에 의해 제 1 도전성 금속피막(41)의 불필요한 부분을 에칭 제거하고, 이것에 의해 도 9에 도시된 단면 구조를 가진 배리어 금속(30A)이 형성된다.
도 9에서 명백한 바와 같이, 상기한 제조 방법에 의해 배리어 금속(30A)을 형성함으로써, 제 2 도전성 금속층(32)은 그 측면도 제 3 도전성 금속층(33A)의 피복부(34A)에 의해 덮여져 있다. 따라서, 나중에 배리어 금속(30A) 상에 (Pb/sn(95/5))의 조성을 가지는 땜납 범프(4)를 형성한 경우(예를 들면, 전사법으로 형성한 경우)도, 제 2 도전성 금속층(32)의 측면에는 제 3 도전성 금속층(33A)의 일부인 피복부(34A)가 존재하기 때문에, 제 2 도전성 금속층(32)의 측면에 있어서도 범프(4)를 형성할 수 있다. 이것에 의해서, 상기와 같이 범프(4)와 배리어 금속(30A)과의 접합 면적은 증대하고, 따라서 범프(4)와 배리어 금속(30A)과의 접합 강도를 향상시킬 수 있다.
또, 본 실시예에서는, 제 1 도전성 금속층(31)으로서 티탄(Ti)을 사용했지만, 크롬(Cr), 티탄(Ti), 텅스텐(W), 또는 이들을 주성분으로 하는 금속을 사용하는 것도 가능하다. 또한, 상기 각 금속막 상에 임의의 금속막을 형성한 다수층으로 하여도 좋다.
도 10은 본 발명의 제 2실시예인 반도체 장치(20B)에 형성된 전극 패드(23B)의 근방을 확대하여 도시되어 있다. 또, 도 10에 있어서, 도 3 내지 도 9를 이용하여 설명한 제 1실시예에 의한 반도체 장치(20A)의 구성과 동일 구성에 대해서는, 동일 부호를 부여하여 그 설명을 생략한다.
본 실시예에서는, 제 1 도전성 금속층(31)으로서 티탄(Ti)을 사용하고 있고, 그 막 두께는 500nm로 되어 있다. 또한, 제 2 도전성 금속막(32)으로서 동(Cu)을 사용하고 있고, 그 막 두께는 500nm로 되어 있다. 더우기, 제 3 도전성 금속층(33B)으로서는 니켈(Ni)을 이용하고 있고, 그 막 두께는 2 μm로 되어 있다. 이 제 3 도전성 금속층(33B)은 제 1실시예와 같이 전해도금에 의해 형성될 수 있다.
또한, 제 1 도전성 금속층(31) 및 제 2 도전성 금속막(32)의 측면 부위에 주목하면, 제 1 및 제 2 도전성 금속층(31, 32)의 측면은 모두 제 3 도전성 금속층(33B)에 일체적으로 형성되어 있는 피복부(34B)에 의해 덮여진 구성으로 되어 있다. 상기한 제 1 실시예에서는, 제 2 도전성 금속막(32)의 측면만을 제 3 도전성 금속층(33A)의 피복부(34A)로 피복하는 구성으로 하고 있었지만, 본 실시예와 같이 제 1 및 제 2 도전성 금속층(31, 32)의 측면을 모두 제 3 도전성 금속층(33B)의 피복부(34B)에 의해 덮여진 구성으로 하여도 좋다.
상기 구성으로 된 배리어 금속(30B)에 땜납 범프(4)를 전사법 등에 의해 형성한 경우, 도 2에 도시된 종래의 구성에서는 동(Cu)으로 된 제 2 도전성 금속층(12)에 범프(4) 중의 주석(Sn)이 확산하기 쉽고, 따라서 제 2 도전성 금속층(32)의 측면으로부터 Cu-Sn의 확산이 진행되어 갈 가능성이 있었다.
그런데, 본 실시예의 구성에 의하면, 제 2 도전성 금속막(32)의 측면은 동(Cu)보다는 주석(Sn)의 확산이 어려운 니켈(Ni)로 된 제 3 도전성 금속층(33B)으로 덮여져 있다. 이 때문에, 제 2 도전성 금속막(32)의 측면으로부터의 확산의 진행은 억제되어, 반도체 장치(20B)의 신뢰성을 향상시킬 수 있다.
더우기, 본 실시예에서는 제 2 도전성 금속막(32)에 더하여, 제 1 도전성 금속층(31)도 제 3 도전성 금속층(33B)으로 덮여져 있기 때문에, 범프(4)와 배리어 금속(30B)과의 접합 면적을 더욱 증대할 수 있고, 보다 신뢰성의 높은 반도체 장치(20B)를 실현할 수 있다.
상술한 바와 같이, 청구항 1, 청구항 2, 및 청구항 6 기재의 발명에 의하면, 최상부에 위치하는 제 3 도전성 금속층으로, 그 하부에 위치하는 제 2 도전성 금속층의 측면부가 덮여지기 때문에, 제 3 도전성 금속층과 돌기 전극의 접합 면적은 증대하고, 이것에 의해 돌기 전극과 배리어 금속의 접합성 및 기계적 강도의 향상을 도모할 수 있다.
또한, 제 2 도전성 금속층의 측면부는 제 1 도전성 금속층에 의해 완전히 덮여지기 때문에, 제 3 도전성 금속층의 재질로서 돌기 전극의 확산을 억제하는 재질을 사용함으로써, 제 2 도전성 금속층으로서 돌기 전극의 재질과 확산되기 쉬운 금속을 사용해도 돌기 전극의 재질이 제 2 도전성 금속층 및 전극에 확산되는 것을 방지할 수 있고, 따라서 반도체 장치의 신뢰성을 향상시킬 수 있다.
도 1은 범프 및 전극 패드를 가진 반도체 장치의 일례를 나타내는 도면.
도 2는 종래의 전극 패드의 배리어 금속을 확대하여 나타내는 도면.
도 3은 본 발명의 제 1 실시예인 반도체 장치에 형성된 전극 패드의 배리어 금속을 확대하여 나타내는 도면.
도 4는 본 발명의 제 1 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 배리어 금속이 형성되기 전의 상태를 나타내는 도면.
도 5는 본 발명의 제 1 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 제 1 및 제 2 도전성 금속피막을 형성한 상태를 나타내는 도면.
도 6은 본 발명의 제 1 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 제 2 도전성 금속층을 형성한 상태를 나타내는 도면.
도 7은 본 발명의 제 1 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 레지스트를 배설한 상태를 나타내는 도면.
도 8은 본 발명의 제 1 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 제 3 도전성 금속층을 형성한 상태를 나타내는 도면.
도 9는 본 발명의 제 1 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 배리어 금속이 형성된 상태를 나타내는 도면.
도 10은 본 발명의 제 2 실시예인 반도체 장치에 형성된 전극 패드의 배리어 금속을 확대하여 나타내는 도면.
[부호의 설명]
20A, 20B 반도체 장치
23A, 23B 전극 패드
30, 30B 배리어 금속
31 제 1 도전성 금속층
32 제 2 도전성 금속층
33A, 33B 제 3 도전성 금속층
34A, 34B 피복부
41 제 1 도전성 금속피막
42 제 2 도전성 금속피막
44 레지스트

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 반도체 기판;
    상기 반도체 기판 상에 형성된 복수의 전극 패드;
    상기 복수의 전극 패드에 대응하는 복수의 돌기 전극; 및
    각각 상기 복수의 전극 패드 중 하나와 이에 대응하는 복수의 돌기 전극 중 하나를 상호 접속하는 도전성 금속층 복수개를 포함하는 복수의 배리어 금속 구조를 구비하고,
    상기 돌기 전극과 접촉하는 상기 배리어 금속 구조의 복수의 도전성 금속층 중 최상부에 위치하는 도전성 금속층은 그 아래의 복수의 도전성 금속층 중 중간에 있는 도전성 금속층의 측벽면을 피복하는 피복부를 포함하고,
    상기 복수의 도전성 금속층 중 최상부에 있는 도전성 금속층은 상기 복수의 돌기 전극의 확산/산화를 방지하고, 상기 복수의 도전성 금속층 중 중간에 있는 도전성 금속층은 그 아래에 있는 절연층과 접촉하지 않고 상기 복수의 돌기 전극의 확산/산화를 방지하지 않지만 상기 피복부에 의해서 상기 복수의 돌기 전극과 분리되고,
    상기 돌기 전극은 주석(Sn)과 납(Pb) 중 적어도 하나를 함유하는 도전성 금속이나 또는 주석(Sn)과 납(Pb)의 합금으로 이루어진 도전성 금속을 포함하고,
    상기 복수의 도전성 금속층 중 최상부에 있는 도전성 금속층의 피복부는 상기 피복부가 상기 복수의 도전성 금속층 중 중간에 있는 도전성 금속층만의 측벽을 피복하도록 형성되는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 배리어 금속 구조는
    상기 반도체 기판의 상기 전극 패드 상에 형성되고, 상기 전극 패드와의 비교적 양호한 접합 특성을 가지는 재료로 이루어진 단일 또는 복수의 도전성 금속 피막을 갖는 제 1 도전성 금속층;
    상기 최상부에 있는 도전성 금속층으로서, 상기 돌기 전극과의 비교적 양호한 접합 특성을 가지는 재료로 이루어진 단일 또는 복수의 도전성 금속 피막을 갖는 제 3 도전성 금속층; 및
    상기 제 1 도전성 금속층과 상기 제 3 도전성 금속층 사이에 끼워지고, 상기 제 1 도전성 금속층과 제 3 도전성 금속층 양쪽 모두와의 비교적 양호한 접합 특성을 가지는 재료로 이루어진 단일 또는 복수의 도전성 금속 피막을 갖는 제 2 도전성 금속층을 포함하고,
    상기 제 3 도전성 금속층을 이루는 상기 재료는 상기 돌기 전극의 재료의 확산과 산화를 방지하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 제 1 도전성 금속층은 티탄(Ti), 크롬(Cr) 및 텅스텐(W) 중 어느 하나로 이루어진 도전성 금속 피막이나, 또는 티탄(Ti), 크롬(Cr) 및 텅스텐(W) 중 어느 하나를 포함하는 합금으로 이루어진 도전성 금속피막을 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 제 2 도전성 금속층은 동(Cu), 니켈(Ni) 및 팔라듐(Pd) 중 어느 하나로 이루어진 도전성 금속피막이나, 또는 동(Cu), 니켈(Ni) 및 팔라듐(Pd) 중 어느 하나를 포함하는 합금으로 이루어진 도전성 금속피막을 포함하는 것을 특징으로 하는 방도체 장치.
KR10-2000-0011551A 1999-04-13 2000-03-08 반도체 장치 KR100536036B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-105586 1999-04-13
JP11105586A JP2000299337A (ja) 1999-04-13 1999-04-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000076789A KR20000076789A (ko) 2000-12-26
KR100536036B1 true KR100536036B1 (ko) 2005-12-12

Family

ID=14411614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0011551A KR100536036B1 (ko) 1999-04-13 2000-03-08 반도체 장치

Country Status (4)

Country Link
US (1) US6614113B2 (ko)
JP (1) JP2000299337A (ko)
KR (1) KR100536036B1 (ko)
TW (1) TW533519B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387083B2 (ja) * 1999-08-27 2003-03-17 日本電気株式会社 半導体装置及びその製造方法
JP2003045875A (ja) * 2001-07-30 2003-02-14 Nec Kagobutsu Device Kk 半導体装置およびその製造方法
US6768210B2 (en) * 2001-11-01 2004-07-27 Texas Instruments Incorporated Bumpless wafer scale device and board assembly
JP2003140347A (ja) * 2001-11-02 2003-05-14 Tokyo Ohka Kogyo Co Ltd 厚膜ホトレジスト層積層体、厚膜レジストパターンの製造方法、および接続端子の製造方法
DE10156054C2 (de) * 2001-11-15 2003-11-13 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US6995475B2 (en) * 2003-09-18 2006-02-07 International Business Machines Corporation I/C chip suitable for wire bonding
US20050167837A1 (en) * 2004-01-21 2005-08-04 International Business Machines Corporation Device with area array pads for test probing
US7910471B2 (en) * 2004-02-02 2011-03-22 Texas Instruments Incorporated Bumpless wafer scale device and board assembly
JP3981089B2 (ja) * 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
TWI278946B (en) * 2004-07-23 2007-04-11 Advanced Semiconductor Eng Structure and formation method for conductive bump
US20060087039A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Ubm structure for improving reliability and performance
US7416980B2 (en) * 2005-03-11 2008-08-26 Intel Corporation Forming a barrier layer in interconnect joints and structures formed thereby
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US8350385B2 (en) * 2007-07-30 2013-01-08 Nxp B.V. Reduced bottom roughness of stress buffering element of a semiconductor component
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
JP5350022B2 (ja) * 2009-03-04 2013-11-27 パナソニック株式会社 半導体装置、及び該半導体装置を備えた実装体
US9607936B2 (en) * 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
US8847387B2 (en) * 2009-10-29 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Robust joint structure for flip-chip bonding
KR101187977B1 (ko) * 2009-12-08 2012-10-05 삼성전기주식회사 패키지 기판 및 그의 제조방법
US9159652B2 (en) * 2013-02-25 2015-10-13 Stmicroelectronics S.R.L. Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process
US9666550B2 (en) * 2014-12-16 2017-05-30 Tongfu Microelectronics Co., Ltd. Method and structure for wafer-level packaging

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161649A (ja) * 1986-12-25 1988-07-05 Casio Comput Co Ltd 半導体装置の製造方法
JPH10150249A (ja) * 1996-11-20 1998-06-02 Ibiden Co Ltd プリント配線板
KR0169286B1 (ko) * 1994-04-28 1999-02-01 사토 후미오 반도체장치와 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3885834T2 (de) * 1987-09-24 1994-04-28 Toshiba Kawasaki Kk Lötstelle und Verfahren zu ihrer Bewerkstelligung.
JP3238011B2 (ja) * 1994-07-27 2001-12-10 株式会社東芝 半導体装置
US5977632A (en) * 1998-02-02 1999-11-02 Motorola, Inc. Flip chip bump structure and method of making

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161649A (ja) * 1986-12-25 1988-07-05 Casio Comput Co Ltd 半導体装置の製造方法
KR0169286B1 (ko) * 1994-04-28 1999-02-01 사토 후미오 반도체장치와 그 제조방법
JPH10150249A (ja) * 1996-11-20 1998-06-02 Ibiden Co Ltd プリント配線板

Also Published As

Publication number Publication date
US6614113B2 (en) 2003-09-02
KR20000076789A (ko) 2000-12-26
TW533519B (en) 2003-05-21
US20020003302A1 (en) 2002-01-10
JP2000299337A (ja) 2000-10-24

Similar Documents

Publication Publication Date Title
KR100536036B1 (ko) 반도체 장치
KR100354596B1 (ko) 알루미늄 콘택트 형성 방법 및 집적 회로 구조체
US7091616B2 (en) Semiconductor device having a leading wiring layer
US7816787B2 (en) Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes
WO2001035462A1 (en) Metal redistribution layer having solderable pads and wire bondable pads
JP2000223527A (ja) 半導体装置
CN106206505B (zh) 半导体装置以及半导体装置的制造方法
JP3502800B2 (ja) 半導体装置の製造方法
US6784557B2 (en) Semiconductor device including a diffusion layer formed between electrode portions
WO2006070808A1 (ja) 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置
JP3648585B2 (ja) 半導体装置及びその製造方法
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
JP3481415B2 (ja) 半導体装置及びその製造方法
EP1003209A1 (en) Process for manufacturing semiconductor device
JP2006108284A (ja) 半導体パッケージ
JP5273920B2 (ja) 半導体装置
KR100916695B1 (ko) 반도체 패키지 및 그 제조 방법
JP6836615B2 (ja) 半導体装置および半導体装置の製造方法
JPH03268385A (ja) はんだバンプとその製造方法
US7169647B2 (en) Connection between a semiconductor chip and an external conductor structure and method for producing it
JP3308105B2 (ja) 半導体集積回路装置およびその製造方法
JP5273921B2 (ja) 半導体装置およびその製造方法
CN117321745A (zh) 电子部件
KR20010003445A (ko) 반도체 패키지의 제조 방법
KR100597994B1 (ko) 반도체 패키지의 솔더 범프 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee